KR100368298B1 - 미세 돌기 구조체 및 그 제조방법 - Google Patents

미세 돌기 구조체 및 그 제조방법 Download PDF

Info

Publication number
KR100368298B1
KR100368298B1 KR10-2000-7005607A KR20007005607A KR100368298B1 KR 100368298 B1 KR100368298 B1 KR 100368298B1 KR 20007005607 A KR20007005607 A KR 20007005607A KR 100368298 B1 KR100368298 B1 KR 100368298B1
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
metal
fine particles
fine
semiconductor
Prior art date
Application number
KR10-2000-7005607A
Other languages
English (en)
Other versions
KR20010032371A (ko
Inventor
다나카순이치로
와카야마유타카
Original Assignee
가가쿠 기쥬츠 신코 지교단
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가가쿠 기쥬츠 신코 지교단, 가부시끼가이샤 도시바 filed Critical 가가쿠 기쥬츠 신코 지교단
Publication of KR20010032371A publication Critical patent/KR20010032371A/ko
Application granted granted Critical
Publication of KR100368298B1 publication Critical patent/KR100368298B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 발명은 미세 돌기 구조체 및 그 제조방법에 관한 것으로서, 반도체 기판상에 금속 미립자를 배치하고, 금속 미립자의 배치위치를 제외한 반도체 기판의 표면에 피복층을 형성한 후, 진공 분위기중에서 반도체 기판의 구성원자와 금속 미립자의 구성원자가 계면에서 상호 확산에 의해 고용하는 온도 이상으로 열처리하며, 이와 같이 하여 반도체 기판과 반도체-금속고용체로 이루어진 미세 돌기를 구비하는 미세 돌기 구조체가 얻어지며, 미세 돌기는 그 일부가 반도체 기판에 파고 들어간 상태로 형성되고 이와 같은 미세 돌기 구조체는 초고집적 반도체 장치나 양자 크기 장치 등의 실현에 크게 공헌하는 것을 특징으로 한다.

Description

미세 돌기 구조체 및 그 제조방법{FINE PROTUBERANCE STRUCTURE AND METHOD OF PRODUCTION THEREOF}
D램(DRAM)으로 대표되는 반도체 장치의 집적도는 해마다 증가하고 있다. 예를 들어 DRAM의 집적도는 16Mbit에서 64Mbit나 256Mbit까지 높아져 오고 있고, 또한 Gbit 이상의 집적도를 갖는 반도체 장치의 개발이 진행되고 있다. 이와 같은 반도체 장치의 고집적화는, 단위 소자 크기를 서브미크론오더까지 감소시킴으로써 달성된 것이다. 단위소자 크기의 미세화에는 리소그래피 기술의 진보가 크게 공헌하고 있다. 리소그래피 기술의 향상에 더하여, 소자구조의 개량도 진행되고 있다.
리소그래피 기술에 관해서는 0.25㎛룰(rule) 대응의 KrF 엑시머 레이저를 사용한 노광기술이 개발되고, 64Mbit-DRAM이 양산화되고 있음과 동시에, 256Mbit-DRAM의 실용화가 진행되고 있다. 또한, KrF 엑시머 레이저를 사용한 노광기술의 개량에 의한 0.15㎛룰에의 대응이나, SOR광 등을 사용한 노광기술의 개발 등이 진행되고 있다. 그러나, 현재의 리소그래피 기술에서는 0.1㎛룰 정도가 한계로 되어 있다. 따라서, 한층 더한 고집적화를 달성하기 위해 장래적으로는 나노미터 오더의 단위소자 크기를 실현하는 것이 요망되고 있다.
또한, 양자 크기 장치(quantum-size device)는 장래의 LSI 기술의 후보로서 기대를 모으고 있다. 예를 들어 단면 크기가 전자의 양자역학적 파장과 동일한 정도의 세선이나 도트구조를 이용한 양자세선 장치나 양자도트 장치, 양자웰을 이용한 공명 터널 효과 장치나 공명 터널 소자 등, 양자적인 크기 효과나 터널 효과등을 이용하여 새로운 장치를 실현하는 시도가 이루어지고 있다.
양자효과를 적극적으로 이용하여 새로운 장치를 개발하기 위해서는 소자의 특성 크기를 위상파장(0.1∼1㎛)의 오더, 즉 메소스코픽 영역에 머무르게 하지 않고, 전자파장(10∼100㎚)의 오더, 즉 나노스코픽 영역에까지 이르게 하는 것이 중요해진다.
또한, 양자효과 장치를 보다 효과적으로 이용하기 위해서는 단위소자 크기 자체를 예를 들어 10∼100㎚와 같이 초미세화할 필요가 있다. 그러나, 현재의 리소그래피 기술에서는 그와 같은 소자 크기를 안정적으로 실현할 수 없다.
또한, 현실적인 소자구조를 고려한 경우, 상술한 바와 같은 나노미터 오더의 단위소자 크기를 실현하고, 각종 기능층으로서 사용되는 도전층과 반도체 기판의 접합상태의 안정화 등을 도모할 필요가 있다. 나노미터오더의 도전층을, 예를 들어 전극층으로서 기능하게 하는 경우, 전극층과 반도체 기판의 양호한 접합상태를 실현할 필요가 있지만, 단지 그와 같은 크기의 도전층을 반도체 기판상에 배치한 것만으로는 양호한 접합상태, 또한 양호한 접속상태를 얻는 것은 매우 곤란하다.
상술한 바와 같이 초고집적 반도체 장치나 장래의 LSI 기술의 후보로서 기대되고 있는 양자 크기 장치 등에 관한 연구·개발이 진행되고 있다. 이와 같은 초미세 장치를 실현하기 위해서는 나노미터 오더의 단위소자 크기를 안정적으로 달성할 필요가 있다. 이와 같은 점으로부터 나노미터 오더의 단위소자 크기의 달성을 가능하게 하는 초미세화 기술이 요망되고 있다. 또한, 현실적인 소자구조를 고려한 경우에는 도전층과 반도체 기판의 접합상태나 접속상태의 안정화 등을 도모하는 것이 중요하다.
본 발명의 목적은 예를 들어 초고집적 반도체 장치나 양자 크기 장치 등에 요구되는 단위소자 크기를 실현 가능하게 함과 동시에 그와 같은 소자 크기의 도전층과 반도체 기판과의 접합 상태나 접속상태의 안정화 등을 도모하는 것을 가능하게 한 미세 돌기 구조체 및 그 제조방법을 제공하는 데에 있다.
본 발명은 나노스케일의 반도체-금속고용체로 이루어진 미세 돌기를 갖는 미세 돌기 구조체 및 그 제조방법에 관한 것이다.
도 1a, 도 1b, 및 도 1c는 본 발명의 미세 돌기 구조체의 제조공정 및 그에의해 얻어지는 미세 돌기 구조체의 한 실시형태를 모식적으로 도시한 도면,
도 2는 본 발명의 실시예에서 제작한 미세 돌기 구조체의 TEM 관찰결과를 모식적으로 도시한 도면이다.
본 발명의 미세 돌기 구조체는 반도체 기판과, 상기 반도체 기판의 구성원소와 금속의 고용체로 이루어지고 상기 반도체 기판 표면의 임의의 위치에 선택적으로, 그 일부가 상기 반도체 기판에 파고 들어간 상태에서 형성된, 최대 직경이 500㎚ 이하의 미세 돌기를 구비하는 것을 특징으로 하고 있다.
본 발명의 미세 돌기 구조체에서 미세 돌기는 예를 들어 반도체 기판의 구성원소와, 반도체 기판의 구성원자를 고온에서 고용하는 금속과의 고용체로 이루어진다. 적용하는 반도체 기판과 금속으로서는 열역학적으로 고온영역에서의 일차 고용한계가 크고, 또한 실온영역에서는 고용한계가 크게 감소하는 조합이 사용된다.따라서, 열처리시에는 고온영역에서의 큰 고용한계에 기초한 고용체가 형성되고, 최종형태의 미세 돌기로서는 실온영역에서의 반도체와 금속의 고용한계에 기초한 고용체가 얻어진다.
본 발명의 미세 돌기 구조체는 또한 반도체 기판표면의 미세 돌기를 제외한 부분이 피복층에 의해 덮여 있는 것을 특징으로 하고 있다. 본 발명의 미세 돌기 구조체에서, 미세 돌기의 최대직경은 500㎚ 이하와 같이 미세화할 수 있다. 미세 돌기의 크기는 특히 20∼50㎚의 범위가 바람직하다.
본 발명의 미세 돌기 구조체의 제조방법은 반도체 기판의 표면에 상기 반도체 기판의 구성원자를 고온에서 고용하는 금속의 미립자를 배치하는 공정과, 상기 금속 미립자가 배치된 상기 반도체 기판의 표면에, 상기 금속 미립자의 배치 위치를 제외하고 피복층을 형성하는 공정과, 상기 금속 미립자를 갖는 상기 반도체 기판을, 진공 분위기 중에서 상기 반도체 기판의 구성원자와 상기 금속 미립자의 구성원자가 계면에서 상호 확산에 의해 고용하는 온도 이상으로 가열하고, 상기 반도체 기판의 구성원소와 상기 금속 미립자의 구성원소의 고용체로 이루어진, 최대 직경이 500㎚ 이하의 미세 돌기를 형성하는 공정을 구비하는 것을 특징으로 하고 있다.
본 발명의 미세 돌기 구조체 제조방법에 있어서, 피복층으로서는 예를 들어 반도체 기판의 표면 산화층이 사용된다. 또한, 본 발명의 미세 돌기 구조체의 제조방법에 있어서, 금속 미립자의 최대 직경은 1㎛ 이하, 바람직하게는 200㎚이하로 제어하는 것이 바람직하다.
본 발명에서는 예를 들어 금속 미립자의 배치위치를 제외하고 피복층으로서피복한 반도체 기판에 대해서, 반도체 기판의 구성원자와 금속 미립자의 구성원자가 고용하는 온도 이상으로 열처리를 실시하고 있다. 이 열처리시에 있어서 반도체 기판과 금속미립자는 그 계면만을 통한 상호 확산에 기초하여 고용체를 형성한다.
이 때, 반도체 기판과 금속 미립자의 일차 고용한계가 크고, 또한 반도체/금속계면 이외로부터의 반도체 원자의 확산이 방지되어 있으므로, 금속원자가 반도체 기판측에 확산하여 금속 미립자가 반도체 기판에 일부 파고 드는 형태로 고용체가 형성된다. 이 상태로부터 실온영역까지 냉각함으로써 고용체로부터 과잉의 반도체 원자가 배출되어 실온영역에서의 고용한계에 기초한 반도체와 금속의 고용체로 이루어진 미세 돌기가 얻어진다.
또한, 반도체-금속고용체로 이루어진 미세 돌기는 열처리시의 상태가 대체로 유지되므로, 그 일부가 반도체 기판에 파고 드는 형상이 된다. 본 발명에서의 미세 돌기는 자기 조직화 기구에 의해 형성되는 것으로 당초의 금속 미립자의 크기나 배치 위치에 따라서 형성할 수 있다.
이와 같은 본 발명의 미세 돌기에 의하면 당초의 금속 미립자의 크기에 따라서 나노미터오더의 단위소자 크기(예를 들어 단일전자소자)를 실현할 수 있다. 또한, 그와 같은 소자 크기에 있어서 예를 들어 도전층으로서의 미세 돌기와 반도체 기판의 접합상태나 접속상태의 안정화 등을 도모하는 것이 가능해진다.
이하, 본 발명을 실시하기 위한 형태에 대해서 설명한다.
도 1a∼도 1c는 본 발명의 미세 돌기 구조체의 제작공정의 한 실시형태를 모식적으로 도시한 도면이다. 본 발명의 미세 돌기 구조체를 제작하는 데에 있어서는 우선 도 1a에 도시한 바와 같이 반도체 기판(1)상에 금속 미립자(2)를 배치한다. 반도체 기판(1)으로서는 Si기판, Ge기판, GaAs기판, 또는 이들의 복층기판 등이 사용된다.
여기에서, 반도체 기판(1)과 금속 미립자(2)로서는 열역학적으로 흡열형 반응을 나타내는 조합, 즉 고온영역에서는 고용한계가 크지만 실온영역에서는 고용한계가 크게 감소하는 조합이 사용된다.
예를 들어 반도체 기판(1)으로서 Si기판을 사용하는 경우, 금속 미립자(2)의 구성재료로서는 Au, Ag, Cu, Al 등을 들 수 있다. 이 중, 특히 Si에 대한 확산계수가 큰 Au, Ag, Cu가 바람직하게 사용된다. 이 금속을 사용함으로써 후에 상술하는 반도체 기판(1)에 그 일부가 파고 든 미세 돌기(4)를 용이하게 얻을 수 있다.
또한, 반도체 기판(1)으로서 Ge기판을 사용하는 경우, 금속 미립자(2)의 구성재료로서는 Zn, Cd, Au, Ag, Al 등을 사용할 수 있다.
또한, 후술하는 피복층(3)으로서 반도체 기판(1)의 표면산화층을 적용하는경우에는 표면 산화층의 형성시에 금속 미립자(2)의 산화를 방지하기 위해, 금속 미립자(2)의 구성재료로서는 Au나 Ag 등의 산화하기 어려운 금속을 사용하는 것이 바람직하다.
금속 미립자(2)의 형성에 있어서, 반도체 기판(1)의 표면은 충분히 청정한 상태로 한다. 이와 같은 반도체 기판(1)의 표면에 예를 들어 감압하 또는 진공하에서 금속미립자(2)를 형성한다.
금속 미립자(2)의 형성방법은 특별히 한정되는 것은 아니지만, 상온 상태의 반도체 기판(1) 상에 금속 미립자(2)를 형성하는 것이 가능한 방법을 적용한다. 가열상태의 반도체 기판(1) 상에 금속 미립자(2)를 형성하면, 반도체 기판(1)과 금속 미립자(2)의 계면에 반응층 등이 형성되고, 그 후의 공정에 악영향을 미칠 우려가 있다. 구체적인 금속미립자(2)의 형성방법으로서는 예를 들어 금속의 가스중 증발법(gas-phase condensation method), 분자선 에피택시법(molecular beam epitaxy method: MBE법) 등을 들 수 있다.
금속 미립자(2)의 크기는 후술한 바와 같이 열처리시에 반도체 기판(1)의 구성원소(예를 들어 Si원자)와 금속 미립자(2)의 구성원소가 반도체 기판(1)과 금속 미립자(2)의 계면을 통하여 상호 확산되고, 반도체-금속의 고용상을 형성할 수 있는 정도의 크기이면 좋다.
구체적으로는 금속 미립자(2)의 최대 직경은 1㎛ 이하로 하는 것이 바람직하고, 또한 200㎚ 이하로 하는 것이 바람직하다. 금속 미립자(2)의 크기는 특히 크기가 20∼50㎚ 정도의 미세 돌기(4)가 얻어지도록 하는 것이 바람직하다. 당초의금속 미립자(2)의 크기가 너무 크면, 그 형성과정이나 열처리과정에서 반도체 기판(1)과 금속 미립자(2)의 계면에 반응층 등이 형성되고, 그 후의 공정에 악영향을 미칠 우려가 있다. 또한, 전자를 가둘 수 있는 도트 등을 얻을 수 없다.
다음에 도 1b에 도시한 바와 같이 금속 미립자(2)가 배치된 반도체 기판(1) 표면에 금속 미립자(2)의 배치 위치를 제외하고 피복층(3)을 형성한다. 이 피복층(3)은 다음 공정의 열처리 공정에서, 처리온도까지의 승온 과정이나 처리온도에서의 유지 과정에서, 반도체 기판(1)의 표면을 그의 구성원자가 확산하는 것을 방지하기 위한 것이다. 단, 피복층(3)을 통하여 원자 확산이 발생하는 경우에는 피복층(3)을 반도체 기판(1)의 전체면에 설치할 수도 있다. 이 경우, 반도체-금속 고용체를 형성한 후에는 피복층(3)은 전자장벽으로서 기능한다.
이와 같이 반도체 기판(1)의 표면 확산을 방지함으로써 금속 미립자(2)로의 반도체 원자의 공급이 제한되고 열처리공정에서 반도체 기판(1)의 구성원자와 금속 미립자(2)의 구성원자가 그들의 계면만을 통하여 상호 확산된다.
피복층(3)에는 반도체 기판(1)의 표면 확산을 방지하는 것이 가능한 여러 종류의 재료를 사용할 수 있다. 예를 들어 반도체 기판(1)의 표면산화층은 그 형성이 용이함과 동시에 표면확산을 효과적으로 방지할 수 있으므로, 피복층(3)으로서 바람직하게 사용된다.
피복층(3)으로서의 반도체 기판(1)의 표면산화층은 진공중에서 반도체 기판(1)상에 금속 미립자(2)를 배치한 후, 그 반도체 기판(1)을 일단 대기 개방함으로서 용이하게 형성할 수 있다. 피복층(3)으로서의 표면산화층은 반도체기판(1)의 표면확산을 방지할 수 있는 정도의 두께를 가지면 좋고, 예를 들어 10㎚ 이하 정도로 충분하다.
다음에, 금속 미립자(2)가 배치된 반도체 기판(1)에 대해서 진공 분위기 중에서 반도체 기판(1)의 구성원자와 금속 미립자(2)의 구성원자가 상호 확산되고, 이들의 고용체가 형성될 수 있는 온도 이상에서 열처리를 실시한다. 이와 같은 반도체 기판(1)의 구성원자와 금속 미립자(2)의 구성원자가 상호 확산에 의해 고용하는 온도에서 열처리함으로써 열처리 온도하에서는 고온영역에서의 일차 고용한계에 기초하여 반도체-금속고용체가 형성된다.
이 때, 반도체 기판(1)의 표면은 피복층(3)으로 덮여 있으므로, 반도체 원자의 표면확산은 제한된다. 따라서, 반도체 기판(1)의 구성원자와 금속 미립자(2)의 구성원자는 그들의 계면만을 통하여 상호 확산된다.
반도체 원자의 표면 확산을 억제한 상태에서 반도체-금속고용체를 형성함으로써 고온 유지 과정에서 금속원자가 반도체 기판(1)측에 확산되고, 금속 미립자(2)가 반도체 기판(1)측에 일부 파고 들어간 형태로 고용체가 형성된다.
냉각 과정에서 과잉의 반도체 원자는 고용체로부터 배출되지만, 열처리시의 고용체 형상을 거의 유지하고, 실온영역에서의 고용한계에 기초하는 반도체-금속고용체가 형성된다. 즉, 도 1c에 도시한 바와 같이 열처리시의 고용체 형상에 맞추어 실온영역에서의 고용한계에 기초하는 반도체-금속고용체로 이루어진 미세 돌기(4)가 얻어진다.
이와 같이, 반도체 기판(1)과 금속 미립자(2)의 계면만을 통한 상호 확산에기초하여 반도체-금속고용체를 형성함으로써 도 1c에 도시한 바와 같이 실온영역에서의 고용한계에 기초하는 반도체-금속고용체로 이루어진 미세 돌기(4)를, 그 일부가 반도체 기판(1)에 파고 들어간 상태에서 형성할 수 있다.
반도체-금속고용체로 이루어진 미세 돌기(4)는 당초의 금속 미립자(2)에 기초하여 형성된다. 따라서, 당초의 금속미립자(2)의 크기 등에 따라서 미세 돌기(4)의 최대 직경은 500㎚ 이하로 할 수 있다. 미세 돌기(4)의 크기는 또한 300㎚ 이하와 같이 미세화할 수 있다. 미세 돌기(4)의 크기는 특히 20∼50㎚의 범위로 하는 것이 바람직하고, 본 발명에 의하면 이와 같은 크기의 미세 돌기(4)를 얻을 수 있다.
또한, 반도체-금속고용체로 이루어진 미세 돌기(4)를 형성한 후에, 미세 돌기(4)와 반도체 기판(1)의 계면에 전자장벽을 형성하는 것도 가능하다. 이와 같은 장벽은 예를 들어 피복층(3)에 계면 확산하기 쉬운 재료를 선택적으로 사용하고, 이와 같은 재료를 미세 돌기(4)의 형성공정의 후공정에서 계면 확산시켜 형성할 수 있다.
상술한 바와 같이, 본 발명의 제조방법을 적용함으로써 반도체 기판(1) 표면의 임의의 위치에 반도체-금속고용체로 이루어진 미세 돌기(4)를 얻을 수 있다. 이 미세 돌기(4)의 크기는 당초의 금속미립자(2)의 크기나 열처리 온도 등에 의해 제어할 수 있으므로, 예를 들어 나노미터오더의 도트로서의 미세 돌기(4)가 얻어진다. 또한, 당초의 금속미립자(2)의 배치위치를 제어함으로써 반도체 기판(1)상의 임의의 위치에 미세 돌기(4)를 형성할 수 있다.
이와 같은 미세 돌기(4)를 예를 들어 각종 소자의 도체층, 또는 각종 기능층으로서 사용함으로써 예를 들어 분리된 나노미터 오더의 단일 전자소자 등을 실현할 수 있다. 이것은 초고집적 반도체 장치나 양자 크기 장치 등을 실현하는 데에서 매우 효과적이다.
이 이외에도 각종 초미세 장치를 실현하는 것이 가능해진다.
또한, 본 발명에 의한 반도체-금속고용체로 이루어진 미세 돌기(4)는, 일부가 반도체 기판(1)에 파고 들어간 상태에서 형성되므로, 예를 들어 도체층으로서의 미세 돌기(4)와 반도체 기판(1)의 양호한 접합상태나 접속상태를 실현할 수 있다. 이것은 나노미터 오더의 단일 전자소자 등의 현실적인 소자 구조를 실현하는 데에서 큰 효과를 가져오는 것이다.
다음에, 본 발명의 구체적인 실시예에 대해서 설명한다.
실시예 1
우선, Si(111) 단결정 기판(넌도프, a0=0.5431㎚)을 준비했다. 이 Si(111) 단결정 기판을 화학 세정한 후, 자연산화막을 제거함과 동시에, 수소종단 Si표면을 얻기 위해서, 희 HF 용액(2중량%)에 30초간 침지했다. 이와 같은 전처리를 실시한 Si(111) 단결정 기판을, 배압이 10-6Torr 이하의 진공 챔버 내에 배치했다.
다음에, Si(111) 단결정 기판의 표면에 직경 200㎚ 정도의 Au 미립자를 분자선 에피텍시법으로 형성했다. 다음에 Au 미립자를 형성한 Si기판을 일단 대기중에 추출하고, 이것은 다시 진공 챔버 내에 배치하여 1×10-8Torr 이하의 고진공 분위기하에서 열처리했다.
이 때의 열처리 온도는 800℃로 했다.
상기한 열처리 후의 시료의 구조 및 구성을, 고해상도 투과형 전자 현미경(HRTEM) 및 분산 X선 분광기(EDX)에서 평가했다. 그 결과로서 도 2에 열처리 시료의 단면 TEM상을 모식화한 도면을 도시한다.
또한, 분자선 에피텍시법으로 형성한 Au 미립자의 TEM 관찰로부터, Si(111) 단결정 기판상에 형성한 당초의 Au 미립자는 그 직경이 약 200㎚정도인 것을 확인했다.
도 2에 도시한 바와 같이 열처리후의 Si(111) 단결정 기판(11)의 표면에는 미세 돌기(미세 도트)(12)가 형성되어 있는 것이 확인되었다.
또한, 이 미세 도트(12)는 그 일부가 Si(111) 단결정 기판(11)에 파고 들어 형성되어 있는 것이 확인되었다.
이 미세 도트(12)의 조성을 평가하기 위해 EDX 분석을 실시했다.
EDX 분석은 빔직경이 5㎚ 이하의 전자빔을 사용하여 실시했다. EDX 분석의 결과로부터, 미세 도트(12)의 아래쪽에 닿는 Si 기판(11)의 부분으로부터는 Si의 피크만이 출현하고, 열처리후에서도 Si(111) 단결정 기판(11)은 그 상태를 유지하고 있는 것이 확인되었다.
한편, 미세 도트(12)의 부분의 측정결과로부터는 Si와 Au의 피크가 검출되고, 미세 도트(12)는 Si와 Au의 고용체로 이루어진 것이 확인되었다. 또한, 미세 도트(12)의 형성부분을 제외한 Si(111) 단결정 기판(11)의 표면에는 산화층이 형성되어 있는 것이 확인되었다.
이와 같이, 미세 도트(12)는 Au 중에 Si가 그 고용한계에 기초하여 고용한 고용체로 이루어지고, 그 형상은 대체로 당초의 Au 미립자의 형상을 유지하고 있지만, 일부는 Si(111) 단결정 기판(11)에 파고 들어간 형태로 형성된 것이다. 또한, Si와 Au의 고용상태는 예를 들어 열처리 온도에 의해 균일한 상태, 또는 농도 균배를 갖는 상태 등으로 제어할 수 있다.
상기한 Si-Au 고용체 도트는 예를 들어 이하와 같이 하여 형성된 것으로 추측된다.
우선, Au 미립자를 형성한 Si 기판을 일단 대기중에 추출함으로써 Au 미립자의 배치부분을 제외한 Si(111) 단결정 기판의 표면이 산화된다. Au 미립자를 제외한 Si(111) 단결정 기판의 표면을 산화층(피복층)으로 피복한 후, 고진공하에서 열처리를 실시함으로써 Si 기판표면의 Si원자의 확산은 저지된다.
이 때문에, Au 미립자와 Si(111) 단결정 기판의 계면만을 통하여 Au와 Si가 상호 확산되고, 이 상호 확산에 기초하여 Si-Au의 고용체가 형성된다. 이것을 냉각함으로써 과잉의 Si원자는 배출되고 Si와 Au의 실온에서의 고용한계에 기초하여 일부가 Si기판에 파고 들어간 Si-Au 고용체 도트가 얻어진다.
이 실시예에 의한 결과는 일부가 Si 기판에 파고 들어간 Si-Au 고용체 도트, 즉 양호한 접합상태 및 접속상태를 갖는 미세 도트를 나노 스케일로 형성할 수 있는 것을 나타내고 있다. Si-Au 고용체 도트의 크기는 Au 미립자의 크기, 열처리 온도 등에 의해 제어할 수 있으므로, 각종의 미세 장치의 제작에 응용하는 것이 가능하다.
실시예 2
실시예 1과 동일하게 전처리한 Si(111) 단결정 기판의 표면에 직경 20㎚ 정도의 Au 초미립자를 증착했다. 이 Au 초미립자는 가스중 증발법으로 형성했다. 즉, Ar 가스 분위기중에서 순도 99.99%의 Au를 증발시키고, Si(111) 단결정 기판상에 초미립자로서 증착시켰다. Au 초미립자는 상온하에서 Si(111) 단결정 기판상에 증착했다.
Au 초미립자를 증착한 Si기판을 일단 대기중에 추출하고, 이것을 다시 진공 챔버 내에 배치하여, 1×10-8Torr 이하의 고진공 분위기하에서 열처리했다. 열처리 조건은 실시예 1과 동일하게 했다.
열처리 후의 시료의 상태를 실시예 1과 동일하게 하여 측정, 평가한 바, 실시예 1과 동일하게 Au 중에 Si가 실온에서의 고용한계에 기초하여 고용한 고용체로부터 미세 돌기(Si-Au고용체 도트)가 형성되어 있는 것이 확인되었다. Si-Au 고용체 도트의 형상은 크기가 당초의 Au 초미립자 보다 약간 커지고 있었지만, 당초의 Au 초미립자의 형상을 거의 유지하고 있고, 그 일부는 Si(111) 단결정 기판에 파고 들어가 있는 것이 확인되었다.
본 발명의 미세 돌기 구조체는 반도체 기판의 구성원소와 금속의 고용체로 이루어지고, 반도체 기판에 대하여 양호한 접합상태 및 접속상태를 나타내는 것이다. 이와 같은 미세 돌기 구조체는 예를 들어 초고집적 반도체 장치나 양자 크기장치 등의 실현에 크게 공헌하는 것이다.

Claims (17)

  1. Si기판으로 이루어지는 반도체 기판과,
    상기 반도체 기판의 구성원소인 Si와 Au, Ag 및 Cu에서 선택되는 적어도 1종류의 금속과의 고용체로 이루어지고, 상기 반도체 기판의 표면의 임의의 위치에 선택적으로, 그 일부가 상기 반도체 기판에 파고 들어간 상태에서 형성된, 최대 직경이 500㎚ 이하의 미세 돌기를 구비하는 것을 특징으로 하는 미세 돌기 구조체.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 제 1 항에 있어서,
    상기 반도체 기판 표면의 상기 미세 돌기를 제외한 부분은 피복층에 의해 덮여 있는 것을 특징으로 하는 미세 돌기 구조체.
  8. 제 7 항에 있어서,
    상기 피복층은 상기 반도체 기판의 표면산화층으로 이루어진 것을 특징으로 하는 미세 돌기 구조체.
  9. 삭제
  10. 삭제
  11. 제 1 항에 있어서,
    상기 미세 돌기의 최대직경은 20∼50㎚의 범위인 것을 특징으로 하는 미세 돌기 구조체.
  12. 반도체 기판의 표면에 상기 반도체 기판의 구성원자를 고온에서 고용하는 금속의 미립자를 배치하는 공정,
    상기 금속 미립자가 배치된 상기 반도체 기판의 표면에, 상기 금속 미립자의 배치위치를 제외하고 피복층을 형성하는 공정,
    상기 금속 미립자를 갖는 상기 반도체 기판을, 1×10-8Torr이하의 고진공 분위기 중에서 상기 반도체 기판의 구성원자와 상기 금속미립자의 구성원자가 계면에서 상호 확산에 의해 고용하는 온도 이상으로 가열하여, 상기 반도체 기판의 구성원소와 상기 금속 미립자의 구성원소와의 고용체로 이루어진, 최대직경이 500㎚ 이하의 미세 돌기를 형성하는 공정을 구비한 것을 특징으로 하는 미세 돌기형상 구조체의 제조방법.
  13. 제 12 항에 있어서,
    상기 피복층은 상기 반도체 기판의 표면산화층인 것을 특징으로 하는 미세 돌기형상 구조체의 제조방법.
  14. 제 12 항에 있어서,
    상기 금속미립자의 최대직경을 500nm이하로 제어하는 것을 특징으로 하는 미세 돌기형상 구조체의 제조방법.
  15. 삭제
  16. 삭제
  17. 제 12 항에 있어서,
    최대직경이 20∼50㎚의 범위의 상기 미세 돌기를 형성하는 것을 특징으로 하는 미세 돌기형상 구조체의 제조방법.
KR10-2000-7005607A 1997-11-27 1998-11-27 미세 돌기 구조체 및 그 제조방법 KR100368298B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP32682197A JP3399814B2 (ja) 1997-11-27 1997-11-27 微細突起構造体の製造方法
JP9-326821 1997-11-27

Publications (2)

Publication Number Publication Date
KR20010032371A KR20010032371A (ko) 2001-04-16
KR100368298B1 true KR100368298B1 (ko) 2003-01-24

Family

ID=18192095

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-7005607A KR100368298B1 (ko) 1997-11-27 1998-11-27 미세 돌기 구조체 및 그 제조방법

Country Status (7)

Country Link
US (1) US6577005B1 (ko)
EP (1) EP1041611B1 (ko)
JP (1) JP3399814B2 (ko)
KR (1) KR100368298B1 (ko)
CA (1) CA2311902C (ko)
DE (1) DE69836829T2 (ko)
WO (1) WO1999028959A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100746743B1 (ko) * 2006-01-06 2007-08-06 삼성전자주식회사 2ｄ 나노 구조물 제작 방법 및 그 방법으로 제작된 2ｄ나노 구조물
JP6398744B2 (ja) * 2015-01-23 2018-10-03 三菱電機株式会社 半導体デバイス用基板の製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05167086A (ja) * 1991-12-12 1993-07-02 Nippon Telegr & Teleph Corp <Ntt> 共鳴トンネル障壁構造とその製作方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3649882A (en) * 1970-05-13 1972-03-14 Albert Louis Hoffman Diffused alloyed emitter and the like and a method of manufacture thereof
US3881971A (en) * 1972-11-29 1975-05-06 Ibm Method for fabricating aluminum interconnection metallurgy system for silicon devices
JPS49115275A (ko) * 1973-02-28 1974-11-02
JPS5928073B2 (ja) * 1978-12-27 1984-07-10 松下電子工業株式会社 半導体装置用電極の形成方法
JPS5654047A (en) * 1979-10-08 1981-05-13 Nec Corp Compound semiconductor device
JPS5673453A (en) * 1979-11-20 1981-06-18 Seiko Epson Corp Semiconductor device
JPS59163864A (ja) * 1983-03-09 1984-09-14 Fujitsu Ltd 半導体装置
JPS59186379A (ja) * 1983-04-07 1984-10-23 Nec Corp 化合物半導体装置の製造方法
JP3048749B2 (ja) 1992-04-28 2000-06-05 キヤノン株式会社 薄膜形成方法
JP2547935B2 (ja) 1992-04-30 1996-10-30 インターナショナル・ビジネス・マシーンズ・コーポレイション 半導体集積回路の相互接続構造の形成方法
US5262352A (en) * 1992-08-31 1993-11-16 Motorola, Inc. Method for forming an interconnection structure for conductive layers
JPH07335584A (ja) * 1994-06-09 1995-12-22 Hitachi Ltd シリコン基板へのアルミニウム拡散方法
US5949097A (en) * 1995-03-17 1999-09-07 Hitachi, Ltd. Semiconductor device, method for manufacturing same, communication system and electric circuit system
US5644166A (en) * 1995-07-17 1997-07-01 Micron Technology, Inc. Sacrificial CVD germanium layer for formation of high aspect ratio submicron VLSI contacts
JP2848333B2 (ja) * 1995-07-28 1999-01-20 日本電気株式会社 半導体装置の製造方法
US5962923A (en) * 1995-08-07 1999-10-05 Applied Materials, Inc. Semiconductor device having a low thermal budget metal filling and planarization of contacts, vias and trenches
JPH0997835A (ja) 1995-09-29 1997-04-08 Sony Corp 接続孔の製造方法
JPH09252000A (ja) 1996-03-15 1997-09-22 Sanyo Electric Co Ltd 微細パターンの形成方法および半導体装置
TW381411B (en) * 1997-01-20 2000-02-01 Oki Electric Ind Co Ltd Assembly unit for optical semiconductor components and the supporting substrate and the method for embedding optical semiconductor components on the supporting substrate
US5994775A (en) * 1997-09-17 1999-11-30 Lsi Logic Corporation Metal-filled via/contact opening with thin barrier layers in integrated circuit structure for fast response, and process for making same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05167086A (ja) * 1991-12-12 1993-07-02 Nippon Telegr & Teleph Corp <Ntt> 共鳴トンネル障壁構造とその製作方法

Also Published As

Publication number Publication date
DE69836829D1 (de) 2007-02-15
WO1999028959A1 (en) 1999-06-10
JP3399814B2 (ja) 2003-04-21
JPH11162862A (ja) 1999-06-18
DE69836829T2 (de) 2007-10-11
CA2311902A1 (en) 1999-06-10
KR20010032371A (ko) 2001-04-16
EP1041611A4 (en) 2001-02-07
US6577005B1 (en) 2003-06-10
EP1041611B1 (en) 2007-01-03
EP1041611A1 (en) 2000-10-04
CA2311902C (en) 2004-06-08

Similar Documents

Publication Publication Date Title
US6518194B2 (en) Intermediate transfer layers for nanoscale pattern transfer and nanostructure formation
US6277740B1 (en) Integrated circuit trenched features and method of producing same
EP0752158A1 (en) Thin film electronic devices and manufacturing method
Bomchil et al. Porous silicon: The material and its applications in silicon-on-insulator technologies
KR100437982B1 (ko) 나노구조방출기를갖는전계방출장치
US7470954B2 (en) Fabrication method for arranging ultra-fine particles
US6440637B1 (en) Electron beam lithography method forming nanocrystal shadowmasks and nanometer etch masks
KR100850650B1 (ko) 금속입자의 고정 방법, 및 이 고정 방법을 각각 사용하는금속입자 함유 기판의 제조 방법, 탄소 나노튜브 함유기판의 제조 방법 및 반도체 결정성 로드 함유 기판의 제조방법
US8003551B2 (en) Surface-activation of semiconductor nanostructures for biological applications
Brandow et al. Nanolithography by displacement of catalytic metal clusters using an atomic force microscope tip
Sun et al. Top‐Down Fabrication of Semiconductor Nanowires with Alternating Structures along their Longitudinal and Transverse Axes
KR100368298B1 (ko) 미세 돌기 구조체 및 그 제조방법
US6444256B1 (en) Formation of nanometer-size wires using infiltration into latent nuclear tracks
Choi et al. Selective growth of InAs self-assembled quantum dots on nanopatterned SiO 2/Si substrate
KR100365727B1 (ko) 탄소 나노 튜브를 이용한 금속 나노 세선 형성 방법
KR20170114252A (ko) 패턴화된 광효율 향상층을 가지는 유기발광소자 및 그 제조방법
Zahedinejad et al. Successful definition of nanowire and porous Si regions of different porosity levels by regular positive photoresist using metal-assisted chemical etching
US5561079A (en) Stalagraphy
Zahedinejad et al. Patterning of porous silicon nanostructures and eliminating microcracks on silicon nitride mask using metal assisted chemical etching
JP3452764B2 (ja) 超微細突起構造体の製造方法
JP3532431B2 (ja) 微細半導体素子用構造体の製造方法
EP0841703B1 (en) Ultrafine particle structure and production method thereof
Bischoff et al. Nanostructures by mass-separated FIB
US6099945A (en) Atomic mask and method of patterning a substrate with the atomic mask
Itoua et al. Fabrication and AFM characterization of gold wires of less than 50 nm width buried in a SiO2 substrate

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111223

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20121221

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee