JP3532431B2 - 微細半導体素子用構造体の製造方法 - Google Patents

微細半導体素子用構造体の製造方法

Info

Publication number
JP3532431B2
JP3532431B2 JP101499A JP101499A JP3532431B2 JP 3532431 B2 JP3532431 B2 JP 3532431B2 JP 101499 A JP101499 A JP 101499A JP 101499 A JP101499 A JP 101499A JP 3532431 B2 JP3532431 B2 JP 3532431B2
Authority
JP
Japan
Prior art keywords
semiconductor
semiconductor substrate
ultrafine
protrusion
fine
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP101499A
Other languages
English (en)
Other versions
JP2000200788A (ja
Inventor
俊一郎 田中
裕 若山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Japan Science and Technology Agency
Original Assignee
Toshiba Corp
Japan Science and Technology Agency
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Japan Science and Technology Agency filed Critical Toshiba Corp
Priority to JP101499A priority Critical patent/JP3532431B2/ja
Publication of JP2000200788A publication Critical patent/JP2000200788A/ja
Application granted granted Critical
Publication of JP3532431B2 publication Critical patent/JP3532431B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、ナノオーダーの超
微細配線や半導体素子部などを実現可能とする微細半導
体素子用構造体製造方法に関する。
【0002】
【従来の技術】DRAMに代表される半導体デバイスの
集積度は年々増加している。例えば、DRAMの集積度
は16Mbitから64Mbitや 256Mbitまで高まっており、さら
にGbit以上の集積度を有する半導体デバイスの開発が進
められている。このような半導体デバイスの高集積化
は、単位素子サイズをサブミクロンオーダーまで減少さ
せることにより達成されたものである。単位素子サイズ
の微細化には、リソグラフィー技術の進歩が大きく貢献
している。また、リソグラフィー技術の向上に加えて、
素子構造の改良なども進められている。
【0003】リソグラフィー技術に関しては、例えば0.
25μm ルール対応のKrFエキシマレーザーを用いた露
光技術が開発されたことによって、 64Mbit-DRAMが
量産化されていると共に、256Mbit-DRAMの実用化が
進められている。さらに、KrFエキシマレーザーを用
いた露光技術の改良による0.18μm ルールへの対応や、
SOR光を用いた露光技術の開発などが進められてい
る。しかしながら、現状のリソグラフィー技術では 0.1
μm ルール程度が限界とされている。従って、さらなら
高集積化を達成するために、将来的にはナノオーダーの
単位素子サイズや配線幅を実現することが望まれてい
る。
【0004】一方、量子サイズデバイスは、将来のLS
I技術の候補として期待を集めている。例えば、断面寸
法が電子の量子力学的波長と同程度の細線や箱構造を利
用した量子細線デバイスや量子箱デバイス、量子井戸を
利用した共鳴トンネル効果デバイスや共鳴トンネル素子
など、量子的なサイズ効果やトンネル効果などを利用し
て、新しいデバイスを実現する試みがなされている。
【0005】量子効果を積極的に利用して新たなデバイ
スを開発するためには、素子の特性寸法を位相波長(0.1
〜 1μm)のオーダー、つまりミクロスコピック領域にと
どまらせずに、電子波長(10〜100nm)のオーダー、すな
わちナノスコピック領域にまで持ち込むことが重要とな
る。さらに、量子効果デバイスをより有効に利用するた
めには、単位素子サイズや配線幅を例えば10〜 100nm、
さらには10nm以下というように超微細化する必要があ
る。しかしながら、現状のリソグラフィー技術では到底
達成することはできない。
【0006】さらに、最近では超微粒子を量子サイズデ
バイスなどに応用することも進められているが、従来の
製造方法では超微粒子をたとえ粒子単体として得ること
ができても、その形成位置までは十分に制御することが
できない。従って、超微粒子を利用した超微細配線や超
微細デバイスなどを再現性よく得ることは極めて困難で
ある。さらに、単に超微粒子を利用しただけでは、例え
ば半導体基板との界面整合性などを十分に高めることが
できない。
【0007】
【発明が解決しようとする課題】上述したように、超高
集積半導体デバイスや将来のLSI技術の候補として期
待されている量子サイズデバイスなどに関する研究・開
発が進められている。このような超微細デバイスを実現
するためには、ナノオーダーの単位素子サイズや配線幅
を達成することが必要となる。このようなことから、超
高集積半導体デバイスや量子サイズデバイスなどを実現
する上で、ナノオーダーの配線ルールなどを達成するこ
とを可能にした超微細配線技術の出現が望まれている。
【0008】本発明はこのような課題に対処するために
なされたものであって、例えばナノオーダーの超微細配
線や半導体素子部などを実現可能とする微細半導体素子
用構造体製造方法を提供することを目的としている。
【0009】
【0010】
【0011】
【課題を解決するための手段】本 発明の微細半導体素子
用構造体の製造方法は、請求項に記載したように、半
導体基板上に複数の金属超微粒子を所望のパターンに応
じて連続的に配置する工程と、前記複数の金属超微粒子
が配置された前記半導体基板を真空雰囲気中で熱処理
し、前記金属超微粒子中に前記半導体基板の構成元素を
固溶または溶解させる工程と、前記固溶・液相に対して
徐冷処理を施し、前記固溶・液相から前記半導体基板の
構成元素を沈降分離させつつ前記半導体基板に対してエ
ピタキシャル成長させて、前記半導体基板上に連続形状
を有する半導体突起部を形成すると共に、前記半導体突
起部上にそれと分離された金属層を形成する工程とを有
することを特徴としている。
【0012】本発明の微細半導体素子用構造体の製造方
法において、複数の金属超微粒子の配置工程は、例えば
請求項に記載したように、半導体基板上に所望のパタ
ーンに応じたスリットを有するターゲット材を配置し、
このスリットの内壁に対して高エネルギービームを斜め
方向から照射して、ターゲット材の構成原子を離脱させ
ることにより実施される。このような工程によれば、複
数の金属超微粒子を所望のパターンに再現性よく配置す
ることができる。
【0013】本発明においては、まず所望の配線パター
ンなどに応じて複数の金属超微粒子を配置した半導体基
板に対して、真空雰囲気中にて半導体基板の構成原子が
金属超微粒子中に固溶する温度、さらには半導体基板の
構成原子と金属超微粒子とが均一に溶解した液相が形成
される温度以上で加熱処理を施す。このような状態、す
なわち固溶相または液相(固溶・液相)を形成した状態
から徐冷することによって、固溶・液相状態から半導体
基板の構成元素が沈降析出する。
【0014】このような固溶・液相状態からの沈降析出
によって、半導体基板の構成元素は半導体基板に対して
エピタキシャル成長すると共に、半導体基板の構成元素
と金属超微粒子とが分離する。従って、当初の複数の金
属超微粒子の配置位置に応じて、半導体基板に対してエ
ピタキシャル成長させた連続形状を有する半導体突起部
を形成することができる。さらに、半導体基板の構成元
素を沈降析出させた後、金属超微粒子の構成元素は半導
体突起部の上部に金属層として残存する。従って、連続
形状を有する半導体層(半導体突起部)と金属層とのヘ
テロ接合界面を有する微細半導体素子用構造体が得られ
る。
【0015】半導体突起部の形状は、例えば断面台形状
となる。この断面台形状の半導体突起部は、当初の金属
超微粒子の大きさなどに応じて、最大幅を例えば 100nm
以下とすることができる。半導体突起部の上部に存在す
る金属層の幅も、ほぼ同様とすることができる。なお、
上部の金属層を除去することによって、半導体突起部の
みを得ることもできる。このような微細半導体素子用構
造体によれば、例えば超高集積半導体デバイスや量子サ
イズデバイスなどに求められる、ナノオーダーの単位素
子サイズや配線幅を実現することが可能となる。
【0016】
【発明の実施の形態】以下、本発明を実施するための形
態について説明する。
【0017】図1および図2は本発明の微細半導体素子
用構造体の作製工程の一実施形態を模式的に示す図であ
る。なお、図2は図1のX−X線に沿った断面を示す図
である。まず、図1(a)および図2(a)に示すよう
に、半導体基板1上に複数の金属超微粒子2を所望のパ
ターンに応じて連続的に配置する。
【0018】半導体基板1と金属超微粒子2としては、
熱力学的に吸熱型反応を示す組合せ、すなわち高温域で
は固溶限が大きいものの、室温域では固溶限が大きく減
少する組合せが用いられる。例えば、半導体基板1とし
てSi基板を用いる場合、金属超微粒子2の構成材料と
してはAu、Ag、Cu、Alなどが挙げられる。これ
らのうち、特にSiに対する固溶度と拡散係数が大きい
Au、Ag、Cuが好ましく用いられる。また、半導体
基板1としてGe基板を用いる場合、金属超微粒子2の
構成材料としては、Zn、Cd、Au、Ag、Alなど
が使用される。
【0019】金属超微粒子2の形成にあたって、半導体
基板1の表面は十分清浄な状態とすることが好ましい。
このような半導体基板1の表面に、例えば減圧下もしく
は真空下で複数の金属超微粒子2を形成する。金属超微
粒子2の形成方法は特に限定されるものではないが、常
温状態の半導体基板1上に金属超微粒子2を形成するこ
とが可能な方法を適用する。加熱状態の半導体基板1上
に金属超微粒子2を形成すると、半導体基板1と金属超
微粒子2との界面に反応層などが形成され、その後の工
程に悪影響を及ぼすおそれがある。
【0020】なお、半導体基板1の表面は、例えば原子
拡散を妨げない材料からなる被覆層で予め覆っておいて
もよい。このような被覆層は、半導体突起部4を形成し
た後に電子障壁として機能させることもできる。
【0021】複数の金属超微粒子2の形成方法として
は、例えば図3に示すような方法を適用することが好ま
しい。すなわち、まず図3(a)に示すように、半導体
基板1上に超微粒子の形成原料となるターゲット材11
を配置する。このターゲット材11は、図4に示すよう
に、目的とする金属超微粒子2の配置形状に応じたスリ
ット12を有しており、このスリット12の内壁13に
対して後述するように高エネルギービーム14が上方斜
め方向から照射され、この高エネルギービーム14の斜
め照射により複数の金属超微粒子2が形成される。
【0022】スリット12の形状は、図4に示したよう
な直線形状に限らず、例えば図5に示すように曲折部を
有するようなものであってもよく、またさらに複雑な形
状を有するスリット12を適用することも可能である。
このようなターゲット材11としては、所望の金属材料
からなるフィルムなどにエッチングなどの化学的方法や
電気化学的方法でスリット12を形成したり、あるいは
レーザビームなどでスリット12を形成したものを使用
することができる。なお、使用するターゲット材11は
1つに限られるものではなく、複数のターゲット材を組
合せて使用することもできる。
【0023】ターゲット材11には、上述した半導体基
板1に応じて選択される各種金属材料が用いられる。こ
こで、各種条件はターゲット材11の高エネルギービー
ム14に対する耐衝撃性、言い換えるとターゲット材1
1の結晶の結合エネルギーによりほぼ決定される、ター
ゲット材11からの構成原子の離脱性なとを考慮して設
定するものとする。
【0024】ターゲット材11のスリット12は、複数
の金属超微粒子2の形成位置を提供すると共に、その内
壁13が金属超微粒子2の形成材料、すなわちターゲッ
ト材11の構成原子の供給面となる。従って、スリット
12の形状やターゲット材11の厚さなどは、形成する
金属超微粒子2の形状および配置位置、さらには高エネ
ルギービーム14の入射角θなどを考慮して設定するも
のとする。具体的には、スリット12の高エネルギービ
ーム14の照射方向に対して平行方向の幅wは0.1〜 10
0μm 、ターゲット材11の厚さtは 0.1〜 100μm 程
度とすることが好ましい。
【0025】また、スリット12の幅wとターゲット材
11の厚さtは、高エネルギービーム14の入射角θに
影響を及ぼす。高エネルギービーム14の入射角θは、
例えば直径 100nm以下程度の金属超微粒子2を得る上
で、15〜60°の範囲となるように設定することが好まし
いことから、スリット12の幅wおよびターゲット材1
1の厚さtは、tan-1(t/w)が15〜60°の範囲と
なるように設定することが好ましい。さらに好ましく
は、tan-1(t/w)が30〜45°の範囲となるよう
に、スリット12の幅wおよびターゲット材11の厚さ
tを設定する。
【0026】上述したようなターゲット材11のスリッ
ト内壁13に対して、図3(b)および図6に示すよう
に、高エネルギービーム14を上方斜め方向から照射す
る。この高エネルギービーム14の斜め照射は、スリッ
ト内壁13全体に対して同時に(一括して)行ってもよ
いし、またビーム径を絞った高エネルギービーム14
を、スリット内壁13に沿って繰り返し連続的に照射し
てもよい。
【0027】さらに、スリット内壁13のある位置に対
して所望直径の金属超微粒子2が半導体基板1上に形成
されるまで高エネルギービーム14の斜め照射を実施し
た後、スリット12の長手方向に照射位置をずらして同
様にスリット内壁13に対して高エネルギービーム14
を照射し、これをスリット12の形状に沿って連続して
実施するなど、種々の照射形態を採用することができ
る。
【0028】上記したスリット内壁13に対する高エネ
ルギービーム14の斜め照射によって、ターゲット材1
1の構成原子が離脱(図中、点線矢印で示す)し、これ
らが半導体基板1上に付着して金属超微粒子2が形成さ
れる。
【0029】ここで、照射する高エネルギービーム14
は、特に限定されるものではなく、ターゲット材11か
ら構成原子を離脱させ得るエネルギーを有していればよ
い。例えば、加速電圧 2〜 5kV、ビーム電流 0.1〜 1mA
程度のアルゴンイオンビームのようなイオンビーム、こ
のイオンビームと同等の衝撃をターゲット材11に与え
ることができる電子線、レーザビーム、X線、γ線、中
性子線などが挙げられる。高エネルギービーム14の照
射雰囲気は使用ビームに応じて設定すればよく、例えば
真空雰囲気、アルゴン雰囲気のような不活性雰囲気など
が挙げられる。
【0030】上記した高エネルギービーム14の斜め照
射を一定時間継続して、ターゲット材11から連続して
構成原子を離脱させることによって、金属超微粒子2を
目的形状まで成長させる。ここで、金属超微粒子2の個
々の大きさは、後述するように熱処理時に半導体基板1
の表面を拡散する半導体原子(例えばSi原子)を取り
込んで、半導体−金属固溶相を形成し得る大きさであれ
ばよいが、半導体突起部4を所望の幅に制御する上で、
金属超微粒子2の直径は 100nm以下とすることが好まし
く、さらには50nm以下とすることが望ましい。
【0031】そして、上述した金属超微粒子2の形成を
スリット内壁13全体に対して同時にもしくは連続して
行うことによって、図3(c)に示すように、スリット
12の長手方向の形状に沿って金属超微粒子2を連続配
置することができる。また、高エネルギービーム14を
スリット内壁13に沿って順に照射する場合において
も、高エネルギービーム14の各照射位置を制御するこ
とによって、複数の金属超微粒子2を所望形状に連続配
置することができる。
【0032】なお、高エネルギービーム14の斜め照射
により形成した複数の金属超微粒子2は、例えば図3
(d)に示すように、これら全体に例えば電子線15を
照射することによって、隣接する金属超微粒子2間を融
合させることもできる。このような金属超微粒子融合体
16を用いて、後述する半導体突起部を形成することも
可能である。金属超微粒子2間の融合に使用する電子線
15としては、例えば 1×1019e/cm2 ・sec 以上の強度
を有するものが好ましい。
【0033】上述したような工程により複数の金属超微
粒子2を半導体基板1上に連続配置した後、真空雰囲気
中において半導体基板1の構成原子が金属超微粒子2中
に固溶もしくは溶解する温度以上の温度で加熱処理を施
す。図2(b)に示すように、真空雰囲気下で金属超微
粒子2が配置された半導体基板1に熱処理を施すと、例
えば昇温過程で半導体基板1の表面において、半導体基
板1の構成原子1aの高速拡散が起こる。拡散原子(半
導体原子)1aは金属超微粒子2中に取り込まれ、半導
体−金属固溶相さらには半導体−金属液相が形成され
る。
【0034】熱処理は、特に金属超微粒子2と半導体原
子1aとが均一に溶解した液相が形成される温度以上で
実施することが好ましく、これによって均一な半導体−
金属の液相3が得られる。熱処理温度は、半導体基板1
と金属超微粒子2とが共晶を形成する場合、少なくとも
その共晶温度以上とすることが好ましい。いずれにして
も、半導体−金属固溶・液相3が形成される温度以上で
あればよい。なお、半導体−金属相の状態は液相である
ことが好ましいが、半導体原子と金属原子とが固溶状態
でかつ高速で拡散(易動)しているような疑似液相であ
ってもよい。
【0035】半導体−金属の固溶・液相3を形成した
後、これを徐冷する。図2(c)に示すように、徐冷過
程で半導体基板1の構成原子は半導体−金属固溶・液相
3中から、固溶・液相3と半導体基板1との間の例えば
固−液界面に沈降し、さらに半導体基板1に対してエピ
タキシャル関係を維持しつつ析出する。この半導体基板
1の構成原子の沈降析出は、半導体−金属固溶・液相3
のサイズ効果、加熱処理温度、冷却速度などに基くもの
と考えられる。冷却速度は構成材料などによって異なる
ものの、約 2℃/min以下程度とすることが好ましい。
【0036】上記したように、半導体基板1の構成原子
は半導体−金属固溶・液相3から徐々に沈降し、半導体
基板1に対してエピタキシャル関係を維持しつつ析出す
るため、半導体−金属固溶・液相3と半導体基板1との
間には半導体層4′が突起状に成長する。すなわち、半
導体基板1の構成原子は半導体−金属固溶・液相3から
の液相エピタキシャルにより成長する。半導体基板1上
には、突起状の半導体層4′が徐々に形成されていく。
この突起状の半導体層4′の成長は、各金属超微粒子2
が接触配置されている場合には一括して生じ、各金属超
微粒子2が離れて配置されている場合には個々に生じ
る。
【0037】そして、半導体−金属固溶・液相3からの
半導体原子の沈降析出を冷却工程内に終了させることに
よって、図1(b)および図2(d)に示すように、金
属マトリックス(金属超微粒子2)からほぼ完全に分離
された連続形状を有する半導体突起部4が形成される。
一方、複数の金属超微粒子2は半導体突起部4の上部に
金属層5として残る。このようにして半導体基板1の表
面に、連続形状を有する半導体突起部4と、この半導体
突起部4上に選択的に配置された金属層5との2層構造
の微細半導体素子用構造体6を形成することができる。
【0038】微細半導体素子用構造体6における半導体
突起部4と金属層5とは、ほぼ完全に分離した状態とす
ることができる。半導体突起部4の全体形状は、図7に
示すように、当初の複数の金属超微粒子2の配置位置に
応じた連続形状とすることができる。言い換えると、当
初の複数の金属超微粒子2を所望のパターンに応じて配
置することによって、所望のパターンに応じて成長させ
た連続形状を有する半導体突起部4を得ることができ
る。
【0039】また、当初の複数の金属超微粒子2を離し
て配置した場合には、図8に示すように、半導体突起部
4は部分的に凹みを有するような形状、言い換えると切
頭円錐形状の突起の裾野部分のみを融合させたような連
続形状となる。この場合、金属層5は半導体突起部4上
に不連続に形成される。
【0040】半導体突起部4の幅方向の断面形状は、半
導体原子が半導体−金属固溶・液相3から徐々に沈降析
出して成長するため、断面が略台形状の突起となる。半
導体突起部4は、当初の金属超微粒子2の大きさに応じ
て、最大幅が 100nm以下で最小幅が50nm以下程度という
ような断面形状となる。また、金属層5については、例
えば半導体突起部4の最小幅とほぼ同様な幅を有する形
状(断面略三角形状)となる。
【0041】なお、複数の金属超微粒子2が配置された
半導体基板1の表面に、金属超微粒子2の配置位置を除
いて表面酸化層などの被覆層を形成することによって、
半導体原子1aの表面拡散が抑制される。このような場
合には、金属超微粒子2への半導体原子1aの供給が制
限され、熱処理工程で半導体基板1の構成原子と金属超
微粒子2の構成原子とがそれらの界面のみを介して相互
拡散する。このような方法によって、半導体−金属固溶
・液相3を形成してもよい。
【0042】また、連続形状を有する半導体突起部4と
金属層5との 2層構造の微細半導体素子用構造体6を形
成した後に、半導体突起部4と半導体基板1との界面に
電子障壁を形成することもできる。このような電子障壁
は、例えば金属超微粒子2を配置する以前に、半導体基
板1の表面にその構成原子と金属超微粒子2の構成原子
との相互拡散を妨げないような被覆層を予め形成してお
くことにより得ることができる。さらに、半導体突起部
4を形成した後に、界面拡散しやすい材料をその周囲に
(例えば前述した被覆層として)配置し、このような材
料を半導体突起部4と半導体基板1との間に拡散させる
ことによって形成してもよい。
【0043】このように、本発明の製造方法を適用する
ことによって、半導体基板1の表面の所望のパターンに
応じた位置に、例えば最大幅が 100nm以下(さらには50
nm以下)で、かつ半導体基板1に対して選択的にエピタ
キシャル成長させた連続形状の半導体突起部4を形成す
ることができ、さらにこの半導体突起部4上に選択的に
配置され、かつ半導体突起部4とはほぼ完全に分離され
た金属層5を配置することができる。言い換えると、ほ
ぼ完全に分離された半導体/金属のヘテロ接合界面を有
する 2層構造の微細半導体素子用構造体6が得られる。
【0044】半導体基板1の表面上における半導体突起
部4の配置形状(配置パターン)は、当初の複数の金属
超微粒子2を所望のパターンに応じて配置することによ
り制御することができる。さらに、半導体突起部4の幅
は、当初の金属超微粒子2の大きさや加熱処理温度など
により制御することができる。
【0045】このような 2層構造の微細半導体素子用構
造体6によれば、例えばナノオーダーの単位素子サイズ
や配線幅などを実現することが可能となる。これは超高
集積半導体デバイスや量子サイズデバイスなどを実現す
る上で極めて有効である。これら以外にも各種の超微細
半導体デバイスに適用することができる。なお、半導体
突起部4のみを必要とする場合には、金属層5を除去し
て使用してもよい。
【0046】
【実施例】次に、本発明の具体的な実施例について述べ
る。
【0047】実施例1 まず、Si(111) 単結晶基板(ノンドープ,a0 =0.54
31nm)を用意し、このSi(111) 単結晶基板を化学洗浄
した後、自然酸化膜を除去すると共に水素終端Si表面
を得るために、希HF溶液(2重量%)に30秒浸漬した。こ
のような前処理を施したSi(111) 単結晶基板上に、直
径10nm程度の複数のAu超微粒子を所望の配線パターン
に応じて連続的に配置した。
【0048】複数のAu超微粒子は、図3に示したよう
に、まずAu超微粒子2の配置形状(幅 0.5μm の直線
形状)に応じたスリット12を有するAuターゲット1
1(厚さ 0.5μm )を、Si単結晶基板1上に配置し
た。これを真空室内の室温ステージ上にセットした後、
Auターゲット11のスリット内壁13全体に対して、
加速電圧 3.5kV、ビーム電流 0.5mAのArイオンビーム
14を斜め方向から 180秒間照射した。Arイオンビー
ムの入射角θは40°とした。また、Arイオンビーム照
射時の雰囲気は、 1×10-3Pa程度の真空(Arを含む)
とした。
【0049】上記したArイオンビーム14の照射後
に、Si単結晶基板1上をTEM観察したところ、図1
(a)、図2(a)、図3(c)および図6に示したよ
うに、Si単結晶基板1上にはスリット12の形状に対
応して、直径10nm程度の複数のAu超微粒子2が連続し
て形成されていることが確認された。
【0050】このように、Auターゲット11のスリッ
ト内壁13に対して、Arイオンビーム14を斜め方向
から、スリット12の形状に沿って照射することによっ
て、Auターゲット11からAu原子(Auクラスタ
ー)を離脱させてAu超微粒子2が形成されると共に、
形成されたAu超微粒子2はスリット12の形状に沿っ
て連続配置されるため、所望形状に複数のAu超微粒子
2を連続配置することができる。
【0051】次に、複数のAu超微粒子2を連続配置し
たSi単結晶基板1を 1×10-8Torr以下の高真空チャン
バ内で熱処理した。この熱処理は、まず15℃/minの昇温
速度で 800℃まで加熱し、その温度で30分間維持した。
この後、-2℃/minの冷却速度で室温まで徐々に冷却し
た。
【0052】上記した熱処理後の試料の構造および組成
を、高解像度透過型電子顕微鏡(HRTEM,JEOL-201
0)および分散X線分光器(EDX,オックスフォードリ
ンクISIS)で評価した。その結果、図1(b)、図2
(d)および図7に示したように、Si単結晶基板1の
表面には当初のAu超微粒子の配置形状(形成パター
ン)に応じて、 2層構造の連続突起6が形成されている
ことを確認した。この 2層構造の連続突起6において、
下層部分4は断面台形状の突起形状を有しており、その
最大幅は20nm程度、最小幅は10nm程度であった。
【0053】これら各層4、5の組成を評価するため
に、EDX分析を実施した。その結果、Si基板部分の
測定結果からはSiのピークのみが出現し、熱処理後に
おいてもSi(111) 単結晶基板1はその状態を維持して
いることが分かった。
【0054】下層部分4の測定結果からはほぼSiのピ
ークのみが出現し、この下層部分4がSiの単結晶層か
らなることが分かった。事実、TEM像においては、 2
層構造の連続突起6の下層部分4でSiの格子像が明瞭
に得られた。加えて、TEM像は連続突起6の下層部分
(Si層部分)4がSi(111) 単結晶基板1に対して同
結晶方位を有していることを明確に示していた。このよ
うに、Si突起部4はSi(111) 単結晶基板1に対して
エピタキシャル成長したものである。
【0055】さらに、上層部分5における測定結果か
ら、 2層構造の連続突起6の上層部分5はAuが支配的
な成分であることが分かった。このように、連続突起6
はSi(111) 単結晶基板1に対してエピタキシャル成長
した連続形状のSi突起部4と、このSi突起部4上に
選択的に配置され、かつSi突起部4とは分離してAu
単独で構成されたAu層5とから構成されたものであ
る。すなわち、ほぼ完全に分離したSi/Au界面を有
するSi−Auナノ複合配線が得られた。
【0056】上述したようなSi−Auナノ複合配線
は、超微細配線、超微細素子、超微細デバイスなどとし
て種々の微細半導体素子に利用することができる。具体
的には、超高集積半導体デバイスや将来のLSI技術の
候補として期待されている量子サイズデバイスなどへの
応用が考えられる。
【0057】
【発明の効果】以上説明したように、本発明によれば半
導体基板上にナノオーダーの配線幅や素子サイズなどを
達成した連続形状の半導体突起部を形成することができ
る。このような微細半導体素子用構造体は、例えば超高
集積半導体デバイスや量子サイズデバイスなどの実現に
大きく貢献するものである。
【図面の簡単な説明】
【図1】 本発明の一実施形態による微細半導体素子用
構造体の作製工程の要部を模式的に示す斜視図である。
【図2】 本発明の一実施形態による微細半導体素子用
構造体の作製工程を模式的に示す幅方向断面図である。
【図3】 本発明の微細半導体素子用構造体の作製過程
で使用する複数の金属超微粒子の形成工程の一例を示す
断面図である。
【図4】 複数の金属超微粒子の形成工程で使用するタ
ーゲット材の一例を示す斜視図である。
【図5】 複数の金属超微粒子の形成工程で使用するタ
ーゲット材の他の例を示す斜視図である。
【図6】 複数の金属超微粒子の形成工程の要部を一部
断面で示す斜視図である。
【図7】 本発明の微細半導体素子用構造体の一実施形
態の概略構造を長手方向断面で示す図である。
【図8】 本発明の微細半導体素子用構造体の他の実施
形態の概略構造を長手方向断面で示す図である。
【符号の説明】 1……半導体基板 2……金属超微粒子 4……半導体突起部 5……金属層 6……微細半導体素子用構造体
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平5−306200(JP,A) 特開 平7−169938(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/3205 H01L 21/20 H01L 29/06 601

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】 半導体基板上に複数の金属超微粒子を所
    望のパターンに応じて連続的に配置する工程と、 前記複数の金属超微粒子が配置された前記半導体基板を
    真空雰囲気中で熱処理し、前記金属超微粒子中に前記半
    導体基板の構成元素を固溶または溶解させる工程と、 前記固溶・液相に対して徐冷処理を施し、前記固溶・液
    相から前記半導体基板の構成元素を沈降分離させつつ前
    記半導体基板に対してエピタキシャル成長させて、前記
    半導体基板上に連続形状を有する半導体突起部を形成す
    ると共に、前記半導体突起部上にそれと分離された金属
    層を形成する工程とを有することを特徴とする微細半導
    体素子用構造体の製造方法。
  2. 【請求項2】 請求項記載の微細半導体素子用構造体
    の製造方法において、 前記半導体基板上に前記所望のパターンに応じたスリッ
    トを有するターゲット材を配置し、前記スリットの内壁
    に対して高エネルギービームを斜め方向から照射して、
    前記ターゲット材の構成原子を離脱させることにより、
    前記半導体基板上に複数の金属超微粒子を連続的に配置
    することを特徴とする微細半導体素子用構造体の製造方
    法。
  3. 【請求項3】 請求項1記載の微細半導体素子用構造体
    の製造方法において、 前記半導体突起部は断面台形状の突起形状を有し、かつ
    その最大幅が 100nm 以下であることを特徴とする微細半
    導体素子用構造体の製造方法。
  4. 【請求項4】 請求項1記載の微細半導体素子用構造体
    の製造方法において、 前記半導体基板および前記半導体突起部はSiを含み、
    かつ前記金属層はAu、AgおよびAlから選ばれる少
    なくとも 1 種を含むことを特徴とする微細半導体素子用
    構造体の製造方法。
JP101499A 1999-01-06 1999-01-06 微細半導体素子用構造体の製造方法 Expired - Lifetime JP3532431B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP101499A JP3532431B2 (ja) 1999-01-06 1999-01-06 微細半導体素子用構造体の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP101499A JP3532431B2 (ja) 1999-01-06 1999-01-06 微細半導体素子用構造体の製造方法

Publications (2)

Publication Number Publication Date
JP2000200788A JP2000200788A (ja) 2000-07-18
JP3532431B2 true JP3532431B2 (ja) 2004-05-31

Family

ID=11489731

Family Applications (1)

Application Number Title Priority Date Filing Date
JP101499A Expired - Lifetime JP3532431B2 (ja) 1999-01-06 1999-01-06 微細半導体素子用構造体の製造方法

Country Status (1)

Country Link
JP (1) JP3532431B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006142393A (ja) * 2004-11-16 2006-06-08 Nagoya Institute Of Technology マイクロ・ナノパターン構造体及びその製造方法
JP2008147618A (ja) * 2006-11-13 2008-06-26 Sony Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2000200788A (ja) 2000-07-18

Similar Documents

Publication Publication Date Title
JP3000360B2 (ja) 半導体素子の量子点形成方法
JP2608567B2 (ja) 半導体構造の領域を、異なる禁止帯巾及び屈折率特性を呈する不規則化された合金に選択的に変換する方法
JPH09510828A (ja) 薄膜電子デバイスとその製造方法
JPS62126627A (ja) 三次元エピタキシヤル構造体の製造方法
US5075243A (en) Fabrication of nanometer single crystal metallic CoSi2 structures on Si
US6444256B1 (en) Formation of nanometer-size wires using infiltration into latent nuclear tracks
JP3532431B2 (ja) 微細半導体素子用構造体の製造方法
JP3452764B2 (ja) 超微細突起構造体の製造方法
JPH0778807A (ja) マスク及びその形成方法及びこれを用いたエッチング方法
KR100276431B1 (ko) 규칙적인 실리콘 양자점 형성방법 및 그를 이용한 초미세 반도체 소자 제작방법
EP1041611B1 (en) Method of production of fine protuberance structure
JP4803513B2 (ja) イオンビーム微細加工方法
JP3527941B2 (ja) 半導体スーパーアトムとその結合体の作製方法
KR20090012198A (ko) 금속 나노 입자 형성 방법
JP3525137B2 (ja) 半導体微粒子集合体の製造方法
US6099945A (en) Atomic mask and method of patterning a substrate with the atomic mask
KR20060070886A (ko) 금속 양자점 형성방법 및 비휘발성 메모리소자 제조방법
JP2936878B2 (ja) 半導体ショットキー接合の作製方法
Bischoff et al. Nanostructures by mass-separated FIB
JP2541456B2 (ja) 微細構造の作製方法
JP4729760B2 (ja) 極微細構造およびその製造方法
Butcher et al. Growth and modification of Ag islands on hydrogen terminated Si (100) surfaces
JP4235709B2 (ja) 半導体基板表面の微細ファセット形状作製方法
JP4854180B2 (ja) InSbナノ細線構造の作製方法
JP3382971B2 (ja) 量子細線及び量子箱の形成方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20031031

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20031215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040302

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040303

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090312

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100312

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100312

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110312

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130312

Year of fee payment: 9