JP2008147618A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2008147618A
JP2008147618A JP2007198593A JP2007198593A JP2008147618A JP 2008147618 A JP2008147618 A JP 2008147618A JP 2007198593 A JP2007198593 A JP 2007198593A JP 2007198593 A JP2007198593 A JP 2007198593A JP 2008147618 A JP2008147618 A JP 2008147618A
Authority
JP
Japan
Prior art keywords
fine particles
fine particle
fine
particle layer
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP2007198593A
Other languages
English (en)
Inventor
Masaki Murata
昌樹 村田
Shintaro Hirata
晋太郎 平田
Daisuke Yasuhara
大介 保原
Shinichiro Kondo
眞一郎 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2007198593A priority Critical patent/JP2008147618A/ja
Publication of JP2008147618A publication Critical patent/JP2008147618A/ja
Ceased legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)

Abstract

【課題】微細加工技術を用いずに分子ネットワークトランジスタの伝導路に寄与する分子接合の数を制御してチャネル長を制御することを可能とする。
【解決手段】ゲート絶縁膜11を介してゲート電極12とチャネル層13が形成され、チャネル層13の両側に電極(ソース電極14、ドレイン電極15)が形成される半導体装置1の製造方法であって、チャネル層13は、電極間に、微粒子21を配列させた微粒子層20を形成する工程と、微粒子層20の一部の微粒子21を融合することにより元の微粒子21の大きさよりも大きい新たな微粒子22を形成する工程と、電極間に、新たな微粒子22を含む微粒子21と、これらと結合を形成する有機半導体分子23とによって、新たな微粒子22を含む微粒子21同士を連結した導電路からなるチャネル層13を形成する工程とにより形成されることを特徴とする。
【選択図】図1

Description

本発明は、導体または半導体からなる微粒子と、この微粒子と結合した有機半導体分子とによって導電路が形成される半導体装置の製造方法に関する。
金属微粒子と有機半導体分子により導電路が結合され、その導電路の導電性が電場によって制御されるという新しい半導体装置(FET)が提案されている(例えば、特許文献1参照。)。図13の斜視図および部分拡大断面図に示すように、この半導体装置101は、ゲート112上に形成されたゲート絶縁膜111上のソース114、ドレイン115間に、「金属微粒子/有機半導体分子/金属微粒子」接合(以下、分子接合と呼ぶ)のネットワーク構造から形成されたチャネル層113を持つことを特徴としている(以下、この半導体装置を分子ネットワークトランジスタと呼ぶ)。上記チャネル層113の伝導特性は分子接合の特性より決定される。分子接合系は、ナノスケールの電界効果トランジスタ(FET)やダイオードなどの機能素子として期待されているが、信頼性、再現性に問題の多いナノスケールの微細加工技術を用いることが大きな問題点となっている。その点、ナノスケールの電極構造を必要としない分子ネットワークトランジスタには、大きな利点があると考えられる。
今後、分子ネットワークトランジスタがさらに発展していく過程において、その伝導特性を制御することが、大変重要な課題となる。伝導特性を制御するには、(1)伝導特性を決定する分子接合の伝導特性を制御すること、つまり分子接合を形成する分子を開発すること、(2)分子接合からなるネットワーク構造を制御(微粒子サイズ、粒子間距離、周期性などを制御)し、伝導チャネルの抵抗値を制御する方法を開発することが挙げられる。例えば、無機半導体トランジスタでは、スイッチング特性の高速化(および高集積化)を実現するために微細加工技術を駆使し、チャネル長を短くするという技術開発がとられている。このチャネル長を短くすることは、チャネルの抵抗値を小さくすることになる。
上記(1)、(2)の2点が重要になってくると考えられる。本発明者らは、上記(2)の点に着目した。分子ネットワークトランジスタにおける伝導チャネルの抵抗値は、金属微粒子の抵抗値が非常に低いため、良い近似の範囲で分子接合の抵抗値と伝導路に寄与する分子接合の数で決定される。つまり、伝導チャネルの抵抗値を制御するとは、電極間に存在する分子接合の数を制御するということになる。伝導路に寄与する分子接合の数を制御するには、金属微粒子のネットワーク構造を制御するか、もしくはソース-ドレイン電極間距離を変えるかの2点が最も効果的であるといえるが、電極間距離については、その距離が短くなるにつれて信頼性、再現性に優れたナノスケールの電極構造を作製することが必要となり、ナノスケールの電極構造を必要としないという分子ネットワークトランジスタの利点を生かせない。
また、特許文献1に開示された半導体装置のチャネル層は、(工程1)保護膜に被覆された微粒子を基板上に配列させる、(工程2)両端に微粒子と強固な結合を形成する官能基を持つリンカー分子での微粒子同士の連結によりネットワークを形成する、という工程順に、ウェットプロセスにより作製されている。種々のリンカー分子は、それぞれ固有の長さを持っていることから、微粒子間距離を制御することができれば、または微粒子間距離が一定である面積を増大させることができれば、高効率のネットワーク化が可能となる。微粒子層の微粒子間距離に対してリンカー分子の分子長が著しく長い場合、微粒子保護膜の厚さを増やすことで、あらかじめ粒子間距離を伸ばす形で微粒子層を形成する必要があるが、保護膜の厚さの増大は、リンカー分子との置換反応に支障をきたし、リンカー分子による微粒子間の連結数の減少が懸念される。逆に、微粒子間距離に対してリンカー分子の分子長が著しく短い場合、微粒子保護膜の厚さを縮める必要が生じるが、保護膜が薄すぎると微粒子の粒子径分布が増大するとともに熱的安定性が極端に低下する。
国際公開番号WO2004/006337 A1
本発明は、微細加工技術を用いずに分子ネットワークトランジスタの伝導路に寄与する分子接合の数を制御し、伝導チャネルの抵抗値を制御することを課題とする。
請求項1に係る本発明は、ゲート絶縁膜を介してゲート電極とチャネル層が形成され、該チャネル層の両側に電極が形成される半導体装置の製造方法であって、前記チャネル層を、前記電極間に、微粒子を配列させる工程と、前記微粒子を融合することにより元の微粒子の大きさよりも大きい新たな微粒子を形成する工程と、前記電極間に、前記新たな微粒子を含む微粒子と、この新たな微粒子を含む微粒子と結合を形成する有機半導体分子とによって、前記新たな微粒子を含む微粒子同士を連結した導電路を形成する工程とを備えたことを特徴とする。
請求項1に係る本発明では、微粒子を配列させる工程と、新たな微粒子を含む微粒子と結合を形成する有機半導体分子とによって、新たな微粒子を含む微粒子同士を連結した導電路を形成する工程との間に、微粒子を融合することにより元の微粒子の大きさよりも大きい新たな微粒子を形成する工程を行うことから、単位体積あたりの導電路の伝導に寄与する「微粒子/有機半導体分子/微粒子」接合の数を制御し、導電路の抵抗値を制御する。
請求項1に係る本発明によれば、微粒子を融合することにより元の微粒子の大きさよりも大きい新たな微粒子を形成する工程を行うため、導電路の伝導に寄与する「微粒子/有機半導体分子/微粒子」接合の数を制御し、導電路の抵抗値を制御できるので、微細加工技術を用いずに、半導体装置の実行的チャネル長を制御することができる。また、微粒子に厚い保護膜を用いないため、高効率で置換反応を行うことができる。
本発明の半導体装置の製造方法に係る一実施の形態(第1実施例)を、図1および図2の製造工程図によって説明する。
まず、本発明の製造方法により形成される半導体装置の全体像を図3(1)の断面模式図および(2)の平面模式図によって説明する。図3に示すように、半導体装置1は、ゲート絶縁膜11を介してゲート電極12とチャネル層13が形成され、該チャネル層13の両側に電極としてソース電極14、ドレイン電極15が形成されているものである。上記チャネル層13は、導体または半導体からなる微粒子21と、この微粒子と結合を形成するリンカー分子となる有機半導体分子23とによって、微粒子同士が連結された状態に形成されている。また、上記ゲート電極12は、例えば基板10上に形成されている。
上記基板10は、例えば、含ケイ素系材料(酸化シリコン(SiOx)、窒化シリコン(SiNy)など)、酸化アルミニウム、金属酸化物、金属塩などの絶縁体、もしくは、ポリメチルメタクリレート(PMMA)、ポリビニルフェノールなどの有機高分子、雲母などの天然鉱物系絶縁体などで形成されている。または、金属系半導体、分子性半導体や金属表面に上記絶縁体膜が形成されたものなどを用いても良い。上記基板10の表面は、平滑面であることが望ましいが、上記チャネル層13が形成される微粒子層の導電性に寄与しない程度の表面粗さがあっても構わない。
上記ソース電極14、ドレイン電極15には、例えば、金、白金、銅、パラジウムなどの金属(これら金属の微粒子を含む導電性ペーストも含む)やそれらの合金、ポリ(3,4−エチレンジオキシチオフェン)/ポリ(4-スチレンスルホナート)、(エチレンジオキシチオフェン(PEDOT)/スチレンスルホナート(PSS))などの導電性高分子、炭素系電極を用いる。電極パターンの形成方法は、用いる電極材料に依存するが、たとえば、真空蒸着法、CVD法、スクリーン印刷法、インクジェット法などを用い、リソグラフィー法、シャドウマスク法などと組み合わせても構わない。
また、2次元微粒子層の安定性が低い基板については、接着層として、シランカップリング法によるシラノール誘導体を形成させる、もしくはCVD法などにより絶縁体の金属塩・金属錯体の薄膜を形成することが好ましい。
上記チャネル層12を構成する微粒子21には、金、白金、銀、銅、パラジウムなどの金属またはそれらの合金、硫化カドミウム、酸化チタン、セレン化カドミウム、ランタニド酸化物、シリコンなどの半導体またはそれらの合金、含ケイ素系材料(SiOx、SiNyなど)、酸化アルミニウム、ポリスチレンなどの絶縁体のいずれを用いてもよい。これらを組み合わせたコア・シェル型構造、有機分子を粒子内に取り込んだベシクル構造などの微粒子を用いることもできる。微粒子層の形成は、ラングミュアー・ブロジェット法、浸漬法、キャスティング法、スピンコート法、スプレー法、スタンプ法などを用いる。
次に、本発明の半導体装置の製造方法における上記チャネル層13の形成方法を、図1の製造工程図によって説明する。
図1(1)に示すように、ソース電極14、ドレイン電極15間〔前記図3または図1(4)参照〕に、微粒子21を配列させた微粒子層20を形成する。
次に、図1(2)に示すように、上記微粒子層20に光照射を施す。光照射は、図面に一例を示したように、一部の微粒子群に光が照射されるようにする。そこで、この光照射では、図1(3)に示すようなフォトマスク31を用いる。このフォトマスク31は、図1(4)に示すように、光源41から発光される光をフォトマスク31に形成した孔32を透過させて、上記微粒子層20表面で光の干渉が起こるように設計されたものである。このようにして、微粒子層20に光を照射する。
その結果、図1(5)に示すように、微粒子層20の一部の微粒子21を融合することにより元の微粒子21の大きさよりも大きい新たな微粒子22を形成する。この手法により、ソース電極14、ドレイン電極15間〔前記図3または図1(4)参照〕において、微粒子21および新たな微粒子22の占める割合が大きくなり、伝導路に寄与する分子接合の数が少なくなる。
次に、図2(6)に示すように、ソース電極14、ドレイン電極15間に、上記新たな微粒子22と、それらと結合を形成する有機半導体分子23とによって、前記新たな微粒子22同士を連結した導電路からなるチャネル層13を形成する。図面では、新たな微粒子22のみを示したが、融合されない微粒子21(図示せず)が存在している場合もあり、この場合も本発明の範囲に含まれる。
上記光照射では、パルスレーザー、レーザー、水銀ランプなどの粒子を融合することが可能な光源を用い、波長は、粒子を融合することが可能なX線や深紫外から赤外域までの波長を連続的あるいは選択的に使用する。光量、波長、パルス長によりサイズ・形状の変化に差異があることから、一種類・一定時間での光照射プロセスのほかに、複数の光源を利用し、光量、波長、パルス長を変化させた照射プロセスを経ることで、サイズ変化、形状変化を独立して制御することを行ってもよい。
上記光照射の各条件は、微粒子21の種類、大きさ、微粒子21を被覆する保護剤の種類等によって適宜決定されるので、光の波長や光の強度はプラズモン吸収帯を励起することができるように適宜選択されることが好ましい。
例えば、微粒子21に金微粒子を用いた場合のレーザー光照射では、主に532nm(YAG倍波)の波長を用いて、プラズモン吸収帯を励起する。また、定常光照射である水銀ランプでの照射では546nm輝線、キセノン(Xe)ランプなどの連続光光源ではプラズモン吸収帯の現れる520nm〜650nmの範囲の波長を用いる。レーザー出力は、例えば、フェムトセカンドレーザーを用いた場合には100nJ〜1000nJ程度、ナノセカンドレーザーを用いた場合には1mJ〜2mJ程度であり、一例として、波長が532nmのナノセカンドレーザーを用いた場合、20mJ/(cm2・pulse)の出力で数秒〜数分間の照射を行う。また、ハロゲン光源などのランプ光源の場合、一例として、1mW/cm2〜20mW/cm2、数秒〜10分の照射を行う。
また、上記説明では、フォトマスク光照射プロセスにおいて、微粒子層に対して光の干渉効果を利用した照射を説明した。これにより、前記図1(5)に示したように、新たな結合間距離を複数持たせることが可能となる。また、光の干渉効果を用いず、単にフォトマスクによって光の照射領域を区画するようにしてもよい。
ここで、光照射による微粒子の融合(形状変化)プロセスのメカニズムについて説明する。光照射により励起された電子が、電子−フォノン緩和過程を経由して、熱励起され、粒子の形状変化が促進されることが実験的に示されている。その励起寿命は、数ピコセカンドである。実際には、パルスレーザーを用いた場合に、同じエネルギー量を微粒子に与えても、フェムトセカンドレーザーとナノセカンドレーザーとでは、生成する形状が違う。電子−フォノン緩和過程が数ピコセカンドの励起寿命であることから、ナノセカンドレーザーを用いた場合、単パルスにより多電子励起状態が生成されることによって、光照射による熱励起がフェムトセカンドレーザーに比べ、より促進されることが明らかになっている。微粒子の形状変化に対し、与える光のエネルギー量だけではなく、パルス長に対しても依存している。このことは、定常光でも融合が起こることを示しており、以上の結果から、定常光における光照射は、ナノセカンドレーザーを用いた場合に準ずるものとなる。
また、上記微粒子21は、通常、保護剤により被覆されている。この微粒子21を被覆する保護剤が紫外〜可視域(250nm〜650nm)に吸収帯を持つ場合、その吸収を光励起することで、微粒子21の融合を起させることが可能である。単一の分子と1つの金(Au)原子(またはイオン)が結合を持つ場合、分子を光励起して、金(Au)原子側に電子移動、またはエネルギー移動が起こることは広く知られており、このような現象を、アンテナ効果という言葉で表現される。
上記紫外〜可視域(250nm〜650nm)は、π−π*(250nm〜350nm)またはn−π*(300nm〜450nm)またはd−π*(400nm〜650nm)帯を指す。
π−π*吸収帯(250nm〜350nm)を持つ保護剤としては、フェニルチオール、ビフェニルチオール、トリフェニルチオール、ビニルフェニルチオール、ビス(ビニルフェニル)チオール、トリス(ビニルフェニル)チオールなど、芳香族系保護剤がある。
n−π*(300nm〜450nm)を持つ保護剤としては、上記芳香族系保護剤のうち、ピリジンチオール、ビピリジンチオール、テルピリジンチオール、チオフェニルチオール、ビチオフェニルチオール、トリチオフェニルチオールなど、N,Sなどのヘテロ元素を持つ保護剤がある。
d−π*(400nm〜650nm)帯を持つ保護剤としては、上記π−π*吸収帯(250nm〜350nm)を持つ保護剤およびn−π*(300nm〜450nm)を持つ保護剤のそれぞれに錯体を形成している部位を持つ保護剤が挙げられる。
上記第1実施例では、微粒子21を配列させる工程と、新たな微粒子22を含む微粒子21と結合を形成する有機半導体分子23とによって、新たな微粒子22を含む微粒子21同士を連結した導電路からなるチャネル層13を形成する工程との間に、微粒子21を融合することにより元の微粒子21の大きさよりも大きい新たな微粒子22を形成する工程を行うことから、伝導路に寄与する「微粒子21/有機半導体分子23/微粒子21」接合の数が少なくなる。
また、第1実施例の製造方法では、微細加工技術を用いずに、半導体装置1のチャネル長を制御することができる。さらに、微粒子21に厚い保護膜を用いないため、高効率で置換反応を行うことができるという利点がある。
次に、本発明の半導体装置の製造方法に係る一実施の形態(第2実施例)を、図4の製造工程図によって説明する。
図4(1)に示すように、ソース電極14、ドレイン電極15間〔前記図3参照〕に、微粒子21を配列させた微粒子層20を形成する。
次に、図4(2)に示すように、上記微粒子層20を加熱する。例えば、基板10〔前記図3参照〕を加熱することで微粒子層20を加熱することができる。具体的には、上記微粒子層20を形成した基板〔前記図3(1)参照〕を電気炉で180℃、1時間の加熱処理を施す。
その結果、微粒子層20の一部の微粒子21を融合することにより、図4(3)に示すように、元の微粒子21の大きさよりも大きい新たな微粒子22を形成する。この手法により、ソース電極14、ドレイン電極15間〔前記図3参照〕において、微粒子21および新たな微粒子22の占める割合が大きくなり、伝導路に寄与する分子接合の数が少なくなる。
その後、基板を取り出し、自然冷却させた後、次に、図5に示すように、ソース電極14、ドレイン電極15間に、上記新たな微粒子22を含む微粒子21と、それらと結合を形成する有機半導体分子23とによって、前記新たな微粒子22を含む微粒子21同士を連結した導電路からなるチャネル層13を形成する。具体的には、上記基板10をリンカー分子の溶液に20時間浸し、微粒子(例えば金微粒子)の保護分子をリンカー分子で置換することで、リンカー分子−微粒子ネットワーク構造が形成され、これをチャネル層13〔前記図3も参照〕とする。
上記加熱処理の加熱条件は、時間に対して一定であるだけではなく、段階的に温度を変化させることで、より精密なパターニングも行うことが可能である。前記図4に示したように、例えば、六方最密充填構造の微粒子21のネットワーク層では、最近接の微粒子21同士が融合して形状が変化した場合、図4(3)に示すように、同一距離を持つ微粒子21、21間の接触面を飛躍的に増大させることも期待できる。
ここで、一例として、マイカ上に2次元微粒子層を形成し、加熱処理をした事例を、図6によって説明する。
図6(1)の電子顕微鏡(SEM)写真に示すように、次いで、例えば電気炉で180℃、20分のアニールを施した。この結果、図6(2)の電子顕微鏡(SEM)写真に示すように、微粒子が融合することを確認した。このSEM像からは、加熱融合によって、粒子間距離が広がっていることが明らかに判る。また、このときの伝導特性(ソース電極、ドレイン電極間距離=50μm、ソース電極、ドレイン電極幅=8.800mmの場合)を図7(1)のドレイン電流Idとドレイン電圧Vdの関係図に示す。
一方、マイカ基板上に作成した2次元微粒子層(粒径:4.7nm±1.1nm)に対し、リンカー分子として、ビフェニルジチオール(biphenyl dithiolのエタノール溶液(1mM))を用いて90分浸漬することで2次元微粒子-リンカー分子層(ネットワーク構造)を作成した後、電気炉で180℃で60分のアニールを施した場合、図6(3)の電子顕微鏡(SEM)写真に示すように、微粒子層の融合はほとんど起こらなかった。また、このときの伝導特性(ソース電極、ドレイン電極間距離=50μm、ソース電極、ドレイン電極幅=8.800mmの場合)を図7(2)のドレイン電流Idとドレイン電圧Vdの関係図に示す。
上記図7に示したように、加熱融合により粒子サイズが増大し、伝導路に寄与する分子接合の数が減少し、その結果、伝導チャネルの伝導度が低下していることがわかる。このように、粒子ネットワーク構造を制御し、伝導路に寄与する分子接合の数を変化させることで、伝導度を制御することが可能になる。
前記図4によって説明したように、微粒子層20を加熱処理することによって、元の微粒子21の大きさよりも大きい新たな微粒子22を形成することができる。この手法により、ソース電極14、ドレイン電極15間〔前記図3参照〕において、微粒子21および新たな微粒子22の占める割合が大きくなり、伝導路に寄与する分子接合の数が少なくなる。このように、加熱処理によって微粒子層20の微粒子サイズ、粒子間距離、形状等を制御することで、分子ネットワークトランジスタのon/off比を向上させることが可能となる。この点について、以下に詳細を説明する。
まず、前記図3によって説明したのと同様に、ソース電極とドレイン電極との間のゲート絶縁膜上に金微粒子の微粒子層(例えば、単層膜)(粒径:4.7nm±1.1nm)を作成した。この微粒子層の表面状態を、図8(1)の電子顕微鏡(SEM)写真に示した。一方、前記図3によって説明したのと同様に、ソース電極とドレイン電極との間のゲート絶縁膜上に金微粒子の微粒子層(例えば、単層膜)(粒径:4.7nm±1.1nm)を作製し、180℃、60分間の加熱処理(アニール処理)を施した。この微粒子層の表面状態を、図8(2)の電子顕微鏡(SEM)写真に示した。図8(1)、(2)からわかるように、加熱処理により微粒子層の微粒子サイズが大きくなり、粒子間距離が狭くなり、微粒子の形状が変化していることがわかった。
次に、上記のように加熱処理しない微粒子層と、加熱処理した微粒子層とを、それぞれリンカー分子溶液に浸すことによって分子ネットワークトランジスタを作製した。上記リンカー分子には、4,4'-ビフェニルジチオール(BPDT)、4,4'-テルフェニルジチオール(TPDT)、化学式(1)に示した分子(9TDT)の3種類を用いた。
上記基板10をリンカー分子の溶液に20時間浸し、金微粒子の保護分子をリンカー分子で置換することで、リンカー分子−微粒子ネットワーク構造が形成され、これをチャネル層13〔前記図3も参照〕とする分子ネットワークトランジスタを作製した。
次に、リンカー分子として上記BPDTを用いて作製した分子ネットワークトランジスタ(以下第1トランジスタという)、リンカー分子として上記TPDTを用いて作製した分子ネットワークトランジスタ(以下第2トランジスタという)、リンカー分子として上記9TDTを用いて作製した分子ネットワークトランジスタ(以下第3トランジスタという)について、ドレイン電流Idとゲート電圧Vgとの関係を調べ、on/off比に相当するΔI/I=|(I(Vg=−10[V])−(I(Vg=0[V]))/(I(Vg=0[V])|の値を調べた。その結果を図9、図10、図11に示した。
図9(1)は、加熱処理を行わない第1トランジスタのドレイン電流Idとゲート電圧Vgとの関係を示す図であり、図9(2)は、加熱処理を行った第1トランジスタの伝導特性としてドレイン電流Idとゲート電圧Vgとの関係を示す図である。図9(1)、(2)に示したように、加熱処理を行った場合のΔI/Iは4.7×10-3であり、一方、加熱処理を行わなかった場合のΔI/Iは8.0×10-4であり、両者には一桁の差があることがわかった。すなわち、加熱処理を行うことで、ΔI/Iが一桁程度向上することがわかった。
図10(1)は、加熱処理を行わない第2トランジスタのドレイン電流Idとゲート電圧Vgとの関係を示す図であり、図10(2)は、加熱処理を行った第2トランジスタの伝導特性としてドレイン電流Idとゲート電圧Vgとの関係を示す図である。図10(1)、(2)に示したように、加熱処理を行った場合のΔI/Iは1.5×10-2であり、一方、加熱処理を行わなかった場合のΔI/Iは1.4×10-3であり、両者には一桁の差があることがわかった。すなわち、加熱処理を行うことで、ΔI/Iが一桁程度向上することがわかった。
図11(1)は、加熱処理を行わない第3トランジスタのドレイン電流Idとゲート電圧Vgとの関係を示す図であり、図11(2)は、加熱処理を行った第3トランジスタの伝導特性としてドレイン電流Idとゲート電圧Vgとの関係を示す図である。図11(1)、(2)に示したように、加熱処理を行った場合のΔI/Iは3.6×10-2であり、一方、加熱処理を行わなかった場合のΔI/Iは4.4×10-3であり、両者には一桁の差があることがわかった。すなわち、加熱処理を行うことで、ΔI/Iが一桁程度向上することがわかった。
上記いずれの場合も、加熱処理を行うことによって、ΔI/Iは一桁程度向上することがわかった。つまり、加熱処理を行うことによって、いずれのトランジスタにおいても、より高いon/off比を持った分子ネットワークトランジスタとなった。一方、加熱処理を行わない微粒子層をチャネル層とした分子ネットワークトランジスタでは、on/off比が十分に取れないことがわかった。このように、on/off比が十分に取れないという問題を、微粒子層を加熱処理することで解決することができた。
また、上記加熱処理による制御プロセスでは、リンカー分子を導入する位置を選択して上記微粒子層に導入する、例えば加熱による微粒子の融合を起こさせない領域に導入することで、加熱融合による微粒子の形状、サイズを変化させる領域を限定することが可能である。このような位置選択性を得るには、基板の局所的な浸漬を行う必要があるが、微粒子表面が親水性であれば疎水性リンカー分子溶液、疎水性であれば、親水性リンカー分子溶液を用いることで、接触角の高い条件でのキャスト法が可能である他、スプレー法、スタンプ法などが採用できる。
また、微粒子の融合については、上記光照射法、加熱法のそれぞれについて、もしくは両方を組み合わせることで、微粒子形状を球形から他の形状に変化させることも含めて、微粒子層の粒子間制御(例えば、微粒子の融合による微粒子の大きさを大きくするという制御、融合した微粒子の形状の制御等)を行うことができる。また、上記光照射法、加熱法の双方において、各プロセスで微粒子層が不安定になるのを避けるために、必要に応じて光照射後または加熱処理後にリンカー分子溶液に基板を浸漬し、熱的安定性を確保することも好ましい。
また、上記加熱処理は、微粒子21の種類、大きさ、微粒子を被覆する保護剤の種類等によって適宜決定されるので、加熱温度や加熱時間は微粒子もしくは微粒子を被覆している保護剤のプラズモン吸収帯を励起することができるように適宜選択されることが好ましい。
上記説明したように、微粒子層では、180℃、60分程度の加熱によって十分に融合が起こる。例えば、微粒子の保護剤の分子の種類によって、加熱温度は50℃〜300℃程度となる。例えば、微粒子が金(Au)であり、この金と非常に強い結合を有するチオール系保護剤が被覆されている微粒子の場合、例えば150℃〜250℃の加熱温度で、微粒子の融合が起こって粒子径が大きくなる方向に変化する。また、チオール系保護剤よりも弱い保護剤を用いる場合、温度は、50℃程度でも十分に加熱融合が起こると考えられる。この弱い保護剤としては、アルキルアミン、オクタデシルアミン、オレイルアミンなどのアミン系保護剤、アルキルホスフィンなどのホスフィン系保護剤、DDAB((C12252(CH32+Br-:ジドデシルジメチルアンモニウムブロミド)などのアンモニウム塩系保護剤が挙げられる。このような保護剤を用いた場合、微粒子の表面層は、これら保護剤のアミン部位、ホスフィン部位、もしくはアンモニウム部位と結合して安定化している。その結合は、平衡状態にあり、Au−S系の結合に比べ、結合エントロピーが大きく、Au−S系の結合よりも結合が弱い方向に平衡が働く。よって、低温プロセスでの加熱融合が起こりやすくなる。
上記第2実施例では、微粒子21を配列させる工程と、新たな微粒子22を含む微粒子21と結合を形成する有機半導体分子23とによって、新たな微粒子22を含む微粒子21同士を連結した導電路からなるチャネル層13を形成する工程との間に、微粒子層20を加熱することで、微粒子21を融合することにより元の微粒子21の大きさよりも大きい新たな微粒子22を形成する工程を行うことから、伝導路に寄与する分子接合の数が少なくなり、導電路となるチャネル層13の抵抗値が小さくなる。また、第2実施例の製造方法では、微細加工技術を用いずに、半導体装置1のチャネル長を制御することができる。さらに、微粒子21に厚い保護膜を用いないため、高効率で置換反応を行うことができるという利点がある。
次に、本発明の半導体装置の製造方法に係る一実施の形態(第3実施例)を説明する。
前記図4(1)に示すように、ソース電極14、ドレイン電極15間〔前記図3参照〕に、微粒子21を配列させた微粒子層20を形成する。例えば、金微粒子をソース電極14とドレイン電極15との間に展開して、微粒子層を結合した状態を、図12(1)の電子顕微鏡(SEM)写真に示す。
次に、上記微粒子層20に電流を流す。例えば、ソース電極14とドレイン電極15との間〔前記図3参照〕に電圧をかけることで、微粒子層に電流を流すことができる。
その結果、前記図4(3)に示すように、微粒子層20の一部の微粒子21を融合することにより元の微粒子21の大きさよりも大きい新たな微粒子22を形成する。この手法により、ソース電極14、ドレイン電極15間において、微粒子21および新たな微粒子22の占める割合が大きくなり、伝導路に寄与する分子接合の数が少なくなる。例えば、ソース電極14とドレイン電極15との間に展開した上記金微粒子の微粒子層に電流(ソース、ドレイン間電流Isd)を流し、エタノールでリンスする工程を数回繰り返した後の状態を、図12(2)の電子顕微鏡(SEM)写真に示す。図12(1)、(2)に示すように、微粒子層に電流を流した後の微粒子のサイズが大きくなっていることが判る。
次に、前記図2(6)に示したように、ソース電極14、ドレイン電極15間に、上記新たな微粒子22を含む微粒子21と、それらと結合を形成する有機半導体分子23とによって、前記新たな微粒子22を含む微粒子21同士を連結した導電路からなるチャネル層13を形成する。
上記第3実施例では、微粒子21を配列させる工程と、新たな微粒子22を含む微粒子21と結合を形成する有機半導体分子23とによって、新たな微粒子22を含む微粒子21同士を連結した導電路からなるチャネル層13を形成する工程との間に、微粒子層20に電流を流すことで、微粒子21を融合することにより元の微粒子21の大きさよりも大きい新たな微粒子22を形成する工程を行うことから、伝導路に寄与する分子接合の数が少なくなる。また、第3実施例の製造方法では、微細加工技術を用いずに、半導体装置1の実効的チャネル長を制御することができる。さらに、微粒子21に厚い保護膜を用いないため、高効率で置換反応を行うことができるという利点がある。
次に、上記第1〜第3実施例における微粒子の融合プロセスを繰り返し行うことにより、微粒子層を多層に形成することができる。この場合、光照射による微粒子層の融合、加熱による微粒子層の融合では、必ず、デバイスに対して、ある一つの方向もしくは複数の方向からのエネルギー照射となる。例えば、基板上方から光照射を行った場合、微粒子層の上部の構造変化をより強く誘発することが期待できる。また、基板側から加熱処理を行った場合、微粒子層の下部の構造変化をより強く誘発することが期待できる。または、微粒子層側から加熱処理を行った場合、微粒子層の下部の構造変化をより強く誘発することが期待できる。このことは、微粒子層の上下に、異なる伝導パスを持つことを示しており、例えば、ゲート電圧に対して、多段階に変調がかかることになる。
次に、本発明の製造方法により微粒子のサイズ・粒子間隔を変化させた場合の半導体装置(FET)特性への効果は以下の点がある。微粒子サイズが違うと、単一分子あたりの架橋原子数が異なってくる。融合により微粒子サイズは増大するので、伝導路に寄与する分子接合の数が少なくなり、流れる電流量の増減が起こる。したがって、従来の構造では架橋できなかった分子を架橋できるメリットがある。また微粒子サイズの増大は、粒子間隔が広げられることで、今まで架橋できなかった分子で架橋できるようになる。さらに分子長が長くなることは、金属的振る舞いをする微粒子において、分子が半導体として作用することから、On/Off比の向上、移動度の向上が期待できる。
また、本発明の製造方法では、微粒子層のネットワーク化を高効率に達成できる。すなわち、リンカー分子となる有機半導体分子の分子長に合わせた微粒子同士の粒子間距離を作製することができる。また、例えば、微粒子の形状を球形から他の形状へと変化させることで、リンカー分子鎖に合わせた粒子間距離を持つ面積を飛躍的に増大することができる。特に、分子長の長いリンカー分子を用いた場合、微粒子には非常に厚い保護膜が必要であり、厚い保護膜を用いた場合、微粒子にリンカー分子を接続する工程での分子置換反応が進行しにくい問題が生じるが、本発明による方法では、厚い保護膜を用いないため、高効率で置換反応を行うことができる。
また、第1実施例において、フォトマスク法を用いて粒子間距離が複数存在する微粒子膜を作製した場合、リンカー分子の結合間距離が複数存在することで、幅広い長さのリンカー分子を用いることが可能となる。
さらに、微粒子サイズの制御を行う場合、1種類の微粒子による2次元微粒子層の形成後に行うため、従来の方法のようにサイズの異なる微粒子を準備しておく必要がなく、低コストとなる。
本発明の半導体装置の製造方法に係る一実施の形態(第1実施例)を示した製造工程図である。 本発明の半導体装置の製造方法に係る一実施の形態(第1実施例)を示した製造工程図である。 本発明の製造方法により形成される半導体装置の全体像を示した図面であり、(1)は断面模式図であり、(2)は平面模式図である。 本発明の半導体装置の製造方法に係る一実施の形態(第2実施例)を示した製造工程図である。 本発明の半導体装置の製造方法に係る一実施の形態(第2実施例)を示した製造工程図である。 マイカ上に2次元微粒子層を形成して加熱処理をした事例の電子顕微鏡写真である。 ドレイン電流Idとドレイン電圧Vdの関係図である。 微粒子層を形成した後、加熱しょをしない事例の微粒子層表面の電子顕微鏡写真と、加熱処理をした事例の微粒子層表面の電子顕微鏡写真である。 微粒子層の加熱処理の有無による分子ネットワークトランジスタのドレイン電流Idとゲート電圧Vgの関係図である。 微粒子層の加熱処理の有無による分子ネットワークトランジスタのドレイン電流Idとゲート電圧Vgの関係図である。 微粒子層の加熱処理の有無による分子ネットワークトランジスタのドレイン電流Idとゲート電圧Vgの関係図である。 本発明の半導体装置の製造方法に係る一実施の形態(第3実施例)を示した電子顕微鏡写真である。 従来技術の半導体装置を示した斜視図および部分拡大断面図である。
符号の説明
1…半導体装置、11…ゲート絶縁膜、12…ゲート電極、13…チャネル層、14…ソース電極、15…ドレイン電極、20…微粒子層、21…微粒子、22…新たな微粒子、23…有機半導体分子

Claims (5)

  1. ゲート絶縁膜を介してゲート電極とチャネル層が形成され、該チャネル層の両側に電極が形成される半導体装置の製造方法であって、
    前記チャネル層は、
    前記電極間に、微粒子を配列させた微粒子層を形成する工程と、
    前記微粒子層の一部の微粒子を融合することにより元の微粒子の大きさよりも大きい新たな微粒子を形成する工程と、
    前記電極間に、前記新たな微粒子を含む微粒子と、この新たな微粒子を含む微粒子と結合を形成する有機半導体分子とによって、新たな微粒子を含む微粒子同士を連結した導電路を形成する工程と
    により形成されることを特徴とする半導体装置の製造方法。
  2. 前記新たな微粒子を形成する工程は、前記微粒子層に光照射を施すことで前記微粒子層の一部の微粒子を融合する
    ことを特徴とする請求項1記載の半導体装置の製造方法。
  3. 前記微粒子を被覆する保護剤が紫外〜可視域(250nm〜650nm)に吸収帯を持つ場合、前記光照射によって前記保護剤の吸収帯を光励起することで、前記微粒子の融合を起させる
    ことを特徴とする請求項2記載の半導体装置の製造方法。
  4. 前記新たな微粒子を形成する工程は、前記微粒子層を加熱することで前記微粒子層の一部の微粒子を融合する
    ことを特徴とする請求項1記載の半導体装置の製造方法。
  5. 前記新たな微粒子を形成する工程は、前記微粒子層に電流を流すことで前記微粒子層の一部の微粒子を融合する
    ことを特徴とする請求項1記載の半導体装置の製造方法。
JP2007198593A 2006-11-13 2007-07-31 半導体装置の製造方法 Ceased JP2008147618A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007198593A JP2008147618A (ja) 2006-11-13 2007-07-31 半導体装置の製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006306251 2006-11-13
JP2007198593A JP2008147618A (ja) 2006-11-13 2007-07-31 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2008147618A true JP2008147618A (ja) 2008-06-26

Family

ID=39607411

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007198593A Ceased JP2008147618A (ja) 2006-11-13 2007-07-31 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2008147618A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2389683A2 (en) * 2009-01-22 2011-11-30 Versatilis LLC Methods of enhancing performance of field-effect transistors and field-effect transistors made thereby

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000200788A (ja) * 1999-01-06 2000-07-18 Japan Science & Technology Corp 微細半導体素子用構造体およびその製造方法
JP2004273205A (ja) * 2003-03-06 2004-09-30 Harima Chem Inc 導電性ナノ粒子ペースト
JP2006100519A (ja) * 2004-09-29 2006-04-13 Sony Corp 半導体装置及びその製造方法
JP2006104576A (ja) * 2004-10-05 2006-04-20 Xerox Corp 安定化された銀のナノ粒子及びそれらの利用法
JP2006108400A (ja) * 2004-10-06 2006-04-20 Sony Corp 半導体装置
JP2006278659A (ja) * 2005-03-29 2006-10-12 Seiko Epson Corp レーザ成膜方法、レーザ成膜装置、および電子機器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000200788A (ja) * 1999-01-06 2000-07-18 Japan Science & Technology Corp 微細半導体素子用構造体およびその製造方法
JP2004273205A (ja) * 2003-03-06 2004-09-30 Harima Chem Inc 導電性ナノ粒子ペースト
JP2006100519A (ja) * 2004-09-29 2006-04-13 Sony Corp 半導体装置及びその製造方法
JP2006104576A (ja) * 2004-10-05 2006-04-20 Xerox Corp 安定化された銀のナノ粒子及びそれらの利用法
JP2006108400A (ja) * 2004-10-06 2006-04-20 Sony Corp 半導体装置
JP2006278659A (ja) * 2005-03-29 2006-10-12 Seiko Epson Corp レーザ成膜方法、レーザ成膜装置、および電子機器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2389683A2 (en) * 2009-01-22 2011-11-30 Versatilis LLC Methods of enhancing performance of field-effect transistors and field-effect transistors made thereby
EP2389683A4 (en) * 2009-01-22 2012-06-27 Versatilis Llc METHOD FOR IMPROVING THE EFFICIENCY OF FIELD EFFECT TRANSISTORS AND FIELD EFFECT TRANSISTORS MADE THEREFROM

Similar Documents

Publication Publication Date Title
KR100847467B1 (ko) 탄소 나노튜브 선별 방법 및 소자 형성 방법
Yang et al. Improved optical sintering efficiency at the contacts of silver nanowires encapsulated by a graphene layer
Cao et al. High‐performance Langmuir–Blodgett monolayer transistors with high responsivity
KR101202568B1 (ko) 절연 게이트형 전계 효과 트랜지스터의 제조 방법
JP2019071453A (ja) 低温基板上の薄膜の側方熱処理を提供する方法
EP1631992A2 (en) Transparent conducting structures and methods of production thereof
JP2008515654A (ja) 導電性ポリマー及び半導体ナノワイヤに基づいてプラスチック電子部品を製造するための完全に集積化された有機層プロセス
TWI591801B (zh) 奈米裝置、積體電路及奈米裝置的製造方法
US8759830B2 (en) Vertical organic field effect transistor and method of its manufacture
KR20070089912A (ko) 나노구조체를 갖는 전기 회로 및 나노구조체를 접촉시키는방법
JP2005286320A5 (ja)
JP4501339B2 (ja) pn接合素子の製造方法
KR101826052B1 (ko) 2차원 반도체를 이용한 전자 소자의 전극 형성 방법 및 그 전극 소자
JP2008147618A (ja) 半導体装置の製造方法
JP2008124188A (ja) 電極構造体及びその製造方法、並びに電子デバイス
KR101104248B1 (ko) 자기 정렬 전계 효과 트랜지스터 구조체
KR101355166B1 (ko) 그래핀 나노-리본, 그래핀 나노-리본의 제조 방법, 및 그래핀 나노-리본을 이용한 전자 소자
JP2008153257A (ja) 半導体装置及びその製造方法
JP2009509317A (ja) 有機伝導体基板上へのパターンの形成方法及び該方法によって得られる有機材料
EP2991118B1 (en) Method of controlling a logical operation element
CN105225954B (zh) 基于嵌入式金属纳米点的晶体管的制造方法及制造的产品
JP2007134481A (ja) 半導体装置の製造方法
JP5510413B2 (ja) 半導体装置及びその製造方法
WO2007148335A2 (en) Molecular electronic devices and methods of fabricating same
JP2008034578A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20091013

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20091013

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091029

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100723

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121120

A045 Written measure of dismissal of application [lapsed due to lack of payment]

Free format text: JAPANESE INTERMEDIATE CODE: A045

Effective date: 20130326