JP3763021B2 - 電子ビーム微細加工方法 - Google Patents

電子ビーム微細加工方法 Download PDF

Info

Publication number
JP3763021B2
JP3763021B2 JP2003147189A JP2003147189A JP3763021B2 JP 3763021 B2 JP3763021 B2 JP 3763021B2 JP 2003147189 A JP2003147189 A JP 2003147189A JP 2003147189 A JP2003147189 A JP 2003147189A JP 3763021 B2 JP3763021 B2 JP 3763021B2
Authority
JP
Japan
Prior art keywords
electron beam
oxide film
layer
natural oxide
dry etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003147189A
Other languages
English (en)
Other versions
JP2004349597A (ja
Inventor
忠昭 金子
潔 阪上
直克 佐野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kwansei Gakuin Educational Foundation
Original Assignee
Kwansei Gakuin Educational Foundation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2003147189A priority Critical patent/JP3763021B2/ja
Application filed by Kwansei Gakuin Educational Foundation filed Critical Kwansei Gakuin Educational Foundation
Priority to PCT/JP2004/007452 priority patent/WO2004105111A1/ja
Priority to EP04734750A priority patent/EP1638137A4/en
Priority to KR1020057022607A priority patent/KR101066358B1/ko
Priority to CNB2004800147585A priority patent/CN100405552C/zh
Priority to US10/558,194 priority patent/US7704861B2/en
Priority to CA002526794A priority patent/CA2526794A1/en
Publication of JP2004349597A publication Critical patent/JP2004349597A/ja
Application granted granted Critical
Publication of JP3763021B2 publication Critical patent/JP3763021B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30621—Vapour phase etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Electron Beam Exposure (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、化合物半導体、特にＡｌ x Ｇａ y Ｉｎ 1-x-y Ａｓ z Ｐ 1-z （０≦ｘ、ｙ、ｚ≦１）の電子ビーム微細加工方法に関するものである。
【０００２】
【従来の技術】
近年、マイクロエレクトロニクスの中核をなすＵＬＳＩの集積度の向上とともに、これら量子デバイスにおける回路パターンは微細化の一途をたどっている。従来、半導体デバイスの作製プロセスでは、絶縁膜や金属薄膜の不要部分を、レジストパターン通りに高精度で取り除くための基礎技術として、半導体結晶のエッチング法が広く採用されている。このエッチング法の一例として、ハロゲンガスを用いたドライエッチングがある。このドライエッチングは、超高真空中の比較的清浄な雰囲気でエッチングを行うため、微細な量子デバイスの加工が可能なものとして期待されている。
【０００３】
例えば、デバイス材料として代表的なＳｉについては、フッ素および塩素系のハロゲンガスによるドライエッチングプロセスが行われている。また、ＧａＡｓを含むAlxＧａyＩｎ1-x-yＡｓzＰ1-z等の化合物半導体についてもドライエッチングプロセスに関する報告は多いが、量子素子の作製を可能とする技術的手段については完成していないのが実情である。
【０００４】
例えば、ＧａＡｓはＳｉに比べ電子の移動度が大きく、Ｓｉより高周波、高速の動作が可能な材料であって、資源の豊かさ、結晶の完全性等の点から工業規模の大きさで発展し、Ｓｉに代わり、その限界を克服する化合物半導体の１種としてその優れた性質と多様性で注目されているものである。またこのＧａＡｓ等の化合物半導体のエピタキシャル結晶技術として、ＭＢＥ（分子線エピタキシャル成長）法や、ＭＯＣＶＤ（有機金属気相成長）法等の技術が進歩し、一様な結晶成長が可能になってきており、化合物半導体のデバイス材料としての重要度は増してきている。
【０００５】
そこで、本発明者は、化合物半導体等に対する従来のハロゲンガスによるドライエッチング方法の技術的限界を克服するドライエッチング方法として、半導体結晶表面を臭素化物により一原子層単位でドライエッチングする方法を開発し、例えば、特許文献１に開示している。
【０００６】
しかしながら、ＧａＡｓ層表面に精度良く回路パターンを形成するためには、前述の一原子層単位でドライエッチングする場合であっても、ドライエッチング用マスクを形成する必要があった。
【０００７】
従来、このドライエッチング用マスクの作製には、例えば、特許文献２に記載されているような電子線リソグラフィー技術を用いて行われている。
【０００８】
【特許文献１】
特開平８−３２１４８３号公報
【特許文献２】
特開２００１−２６７２１３号公報
【０００９】
【発明が解決しようとする課題】
ところが、近年の、量子デバイスにおける回路パターンの微細化、複雑化に伴い、このドライエッチング用マスクそのものの作製も困難となり、形状、寸法の再現性が悪くなり、更にはコストが非常に高くなるという問題があった。
【００１０】
また、ＧａＡｓ層表面には、自然にＡｓ2Ｏ3、Ａｓ2Ｏ、Ｇａ2Ｏ等の表面酸化膜が形成されており、ドライエッチング用マスクを形成するにあたり、この表面酸化膜を除去する必要もあった。
【００１１】
本発明は、前記問題点に鑑みなされたものであり、ＧａＡｓ層表面に、自然に形成されているＡｓ2Ｏ3、Ａｓ2Ｏ、Ｇａ2Ｏ等の表面酸化膜を予め除去する必要性がなく、また、複雑で微細化された回路パターンを形成するためのドライエッチング用マスクを形成することなく、ＧａＡｓを含むAlxＧａyＩｎ1-x-yＡｓzＰ1-z層表面に、量子デバイスに用いられる微細でかつアスペクト比の異なる回路パターンをその場で形成する電子ビーム微細加工方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】
前記課題を解決するための本発明の電子ビーム微細加工方法は、（１）ＡｌxＧａyＩｎ1-x-yＡｓzＰ1-z層の表面上の自然酸化膜に、又は、（２）ＡｌxＧａyＩｎ1-x-yＡｓzＰ1-z層の表面に形成したＧａＡｓ薄膜表面上の自然酸化膜に、任意の電子ビーム径、電流密度に制御した電子ビームを照射し、前記自然酸化膜を選択的にＧａ2Ｏ3に置換させた後、臭素化物により一原子層単位でドライエッチングし、上記によって、前記（１）にあっては前記Ｇａ2Ｏ3に置換した部分以外の前記自然酸化膜及び前記ＡｌxＧａyＩｎ1-x-yＡｓzＰ1-z層を選択除去し、前記（２）にあっては前記Ｇａ 2 Ｏ 3 に置換した部分以外の前記自然酸化膜、前記ＧａＡｓ薄膜及び前記Ａｌ x Ｇａ y Ｉｎ 1-x-y Ａｓ z Ｐ 1-z 層を選択除去するネガ型リソグラフィを可能にする電子ビーム微細加工方法であり、前記電子ビームの加速電圧が５０ｋｅＶ以下、ドーズ量が１０16〜１０20ｅｌｅｃｔｒｏｎ／ｃｍ2であり、前記電子ビームの照射量を制御することによって、前記自然酸化膜を置換したＧａ2Ｏ3の結晶化度を異ならせることで、前記ドライエッチングの際にエッチングされる量を制御して、アスペクト比の異なる微細構造物を同一工程で形成することができるものである。
【００１３】
本発明は、Ａｌ x Ｇａ y Ｉｎ 1-x-y Ａｓ z Ｐ 1-z 層表面上（又は、その表面に形成したＧａＡｓ薄膜表面上）に自然に形成されているＡｓ 2 Ｏ 3 、Ａｓ 2 Ｏ、Ｇａ 2 Ｏ等の自然酸化膜に対し、直接、任意の電子ビーム径及び電流密度に調整した電子ビームを照射し、上記の自然酸化膜を選択的に化学的に安定なＧａ2Ｏ3に置換する。そして、それ以外のＡｓ2Ｏ3、Ａｓ2Ｏ、Ｇａ2Ｏ等の酸化物を例えば１０-3Ｐａ以下程度の減圧環境下において選択的に熱脱離させる。このとき、安定な酸化膜（Ｇａ2Ｏ3）に置換された酸化膜が従来のリソグラフィー法に用いられていたマスクと同等の役割を果たし、ＡｌxＧａyＩｎ1-x-yＡｓzＰ1-z層母材を、ＡｓＢｒ3、ＰＢｒ3、ＧａＢｒ3、ＩｎＢｒ3等の臭素化物の雰囲気で一原子層毎にエッチングすると、化学的に安定な酸化膜であるＧａ2Ｏ3がＡｌxＧａyＩｎ1-x-yＡｓzＰ1-z層表面（又はＧａＡｓ薄膜表面）に残り、ＡｌxＧａyＩｎ1-x-yＡｓzＰ1-z層表面に任意パターンを形成できるものである。したがって、電子ビーム照射時に電子ビームによって、ＡｌxＧａyＩｎ1-x-yＡｓzＰ1-z層表面（又はＧａＡｓ薄膜表面）に任意パターン等を描くことによって、ＡｌxＧａyＩｎ1-x-yＡｓzＰ1-z層表面（又はＧａＡｓ薄膜表面）の電子ビーム照射部には、化学的に安定なＧａ2Ｏ3が形成され、このＧａ2Ｏ3が臭素化物によるドライエッチング時にエッチングされずに残り、ＡｌxＧａyＩｎ1-x-yＡｓzＰ1-z層に任意パターンを加工することが可能となる。
【００１４】
また、電子ビーム照射時の電子ビームドーズ量を多くすることによって、置換されるＧａ2Ｏ3の結晶化度が高くなっていき、ドライエッチングの際にエッチングされにくくなり、エッチング後に形成される微細構造物のアスペクト比の大きなものを形成することができる。すなわち、エッチング後に形成される構造物のアスペクト比を大きくする場合には、電子ビームのドーズ量を多くすることによってAlxＧａyＩｎ1-x-yＡｓzＰ1-z層表面のパターンの線幅等をナノ・オーダー単位で制御することが可能になる。このように、本発明の電子ビーム微細加工方法は、ドライエッチングの際に用いていたドライエッチング用マスクを作製して使用する必要もなく、電子ビームドーズ量を制御することによって、AlxＧａyＩｎ1-x-yＡｓzＰ1-z層表面に形成されるパターン形状及びアスペクト比を自在に調整することが可能となる。このため、近年の量子デバイスに用いられる回路パターンのように、複雑化し、微細化した回路パターンにも対応が可能となる。
【００１５】
【発明の実施の形態】
以下、図面を参照しつつ本発明に係るイオンビーム微細加工方法の実施の形態の一例を説明する。図１において、１はＧａＡｓ層であり、２はＧａＡｓ層１表面に自然に形成されているＡｓ2Ｏ3等の表面の自然酸化膜を示している。また、図１において、紙面左から右にかけて、即ち、図１（ａ）〜（ｃ）に移るにしたがって電子ビームのドーズ量が増加していることを示している。
【００１６】
本実施形態例に係る電子ビーム微細加工方法は、まず、ＧａＡｓ層１表面に自然に形成されているＡｓ2Ｏ3等の自然酸化膜２を除去することなく、この自然酸化膜２の表面に向って電子ビームを加速電圧５０ｋｅＶ以下、好ましくは２０ｋｅＶ以下、ドーズ量が１０16〜１０20ｅｌｅｃｔｒｏｎ／ｃｍ2となるように真空中で照射する。なお、電子ビームドーズ量は、電子ビームの電流量、照射時間を適宜変化させることによって制御する。電子ビームの照射により、自然酸化膜２のＡｓ2Ｏ3や、Ａｓ2Ｏ等の酸化物は、化学的に安定した酸化物Ｇａ2Ｏ3３に置換される（図１（ａ）上段参照）。次に、表面酸化膜２の一部をＧａ2Ｏ3３に置換したＧａＡｓ層１を５８０〜６２０℃に昇温する事によりＧａ2Ｏ3３以外の表面酸化膜２が熱脱離し、その後表面を臭素化物を照射してエッチングする事により原子層一層単位でドライエッチングし、Ｇａ2Ｏ3３に置換された部分以外を除去する（図１（ａ）下段参照）。この時、ＧａＡｓ層１の表面を所定の回路パターンとなるように、Ｇａイオンによってパターニングすると、ＧａＡｓ層１表面に任意の回路パターンを加工することが可能となる。
【００１７】
ここで、このドライエッチングによると、平坦性のよい表面を再現性よく得ることを可能としている。具体的には、この臭素化物によるエッチングでは、エッチングされていく原子が表面のステップ位置およびキンク位置の原子であって、表面の凹凸を構成しているステップ・キンクを優先的に取り除くため、原子層を一層単位でエッチングすることができる。このような一層単位でのエッチングの結果得られる表面はきわめて平坦性の高いものである。すなわち原子レベルで平坦な表面を得ることができる。さらにこの方法は面指数に関わらない同様なエッチングを可能としている。このため、ＧａＡｓ結晶の表面は（１００）、（１１０）、（１１１）のいずれの面でも面指数によらず一層単位でのエッチング、すなわち、ナノ・オーダー単位でのエッチング深さ、及び加工領域の側面形状をその場で制御することが可能となる。
【００１８】
このドライエッチングにおいては、臭素化物ガスを用いて超高真空中で、たとえば１０-7Ｐａレベルへの排気後、５８０〜６２０℃で１０-3〜１０-7ＰａのＶ族分子ガス分圧下でのエッチャントガスの導入によりエッチングを実施することができる。ここで、エッチャントガスとして用いられる臭素化物としては、好ましくはＡｓとの化合物であるＡｓＢｒ3、又Ｐとの化合物であるＰＢｒ3がその代表的なものとして例示される。もちろん、他種のものであってもよい。
【００１９】
このように、表面原子層一層単位毎にエッチングすることが可能であるため、AlxＧａyＩｎ1-x-yＡｓzＰ1-z層表面に存在する自然酸化膜が電子ビームの照射によって形成される微細寸法の化学的に安定なＧａ2Ｏ3に置換された以外の部分をナノ・オーダー単位で加工することが可能となり、再現性良く且つ容易に高アスペクト比の微細構造を形成することができ、ネガ型リソグラフィーを行う事が可能となる。
【００２０】
電子ビーム４を、前述の場合よりも長い時間照射して、そのドーズ量を多くすると、図１（ｂ）、（ｃ）に示すように、Ｇａ2Ｏ3３のアスペクト比を大きくすることが可能となる。
【００２１】
このように、本実施形態例に係る電子ビーム微細加工方法によると、ＧａＡｓ層表面に自然に形成されているＡｓ2Ｏ3等の自然酸化膜を除去することなく、この自然酸化膜に電子ビームを照射することで、表面に化学的に安定なＧａ2Ｏ3を形成することが可能となる。そして、電子ビームドーズ量を制御することによってＧａＡｓ層表面に形成されるＧａ2Ｏ3の結晶化度を制御することが可能となり、アスペクト比の異なる構造物を形成することができる。また、電子ビーム照射時に所定の回路パターンとなるようにＧａＡｓ層表面に電子ビームで描画することによって、容易に任意の回路パターンを再現性良く加工することができる。これによって、半導体デバイスはもちろんであるが、波長弁別デバイス、マイクロマシニング、フォトニッククリスタルやマイクロコンポーネント等の微細加工、量子細線・量子箱等へ応用が可能となる。
なお、本実施形態例では、ＧａＡｓ層について説明したが、ＡｌxＧａyＩｎ1-x-yＡｓzＰ1-z層であれば、本実施形態例で説明したＧａＡｓ層と同様の効果を奏し、ＧａＡｓ層に限定されるものではない。また、ＡｌxＧａyＩｎ1-x-yＡｓzＰ1-z層表面に形成したＧａＡｓ薄膜表面上に電子ビームを照射することで、その表面に形成した自然酸化膜を選択的にＧａ2Ｏ3に置換するようにしても良い。また、前記ＡｌxＧａyＩｎ1-x-yＡｓzＰ1-z層は、化合物半導体基板（特にＧａＡｓ基板やＩｎＰ基板）上にエピタキシャル成長によって形成される場合が考えられるが、その他にも、上記の層が単体のＧａＡｓ基板として提供される場合、また、単体のＩｎＰ基板として提供される場合を含む。
【００２２】
以下、実施例によって本発明を更に具体的に説明する。
（実施例）
ＧａＡｓ層表面に自然に形成されているＡｓ2Ｏ3等の表面酸化膜の表面に向って電子ビーム径を０．１μｍに絞った電子ビームを真空中で加速電圧３０ｋＶ、電流量５×１０-7Ａ、照射時間を１〜９μｓｅｃ／ｄｏｔで、表面の自然酸化膜に電子ビームを照射する。このとき、電子ビームによって、１μｍの幅の線を１０μｍの間隔で格子状に描画した。また、照射時間を変えることによって、ドーズ量を以下のように変化させた。
▲１▼０．６×１０19ｅｌｅｃｔｒｏｎ／ｃｍ2
▲２▼１．２×１０19ｅｌｅｃｔｒｏｎ／ｃｍ2
▲３▼１．８×１０19ｅｌｅｃｔｒｏｎ／ｃｍ2
▲４▼２．４×１０19ｅｌｅｃｔｒｏｎ／ｃｍ2
▲５▼３．０×１０19ｅｌｅｃｔｒｏｎ／ｃｍ2
▲６▼３．６×１０19ｅｌｅｃｔｒｏｎ／ｃｍ2
▲７▼４．２×１０19ｅｌｅｃｔｒｏｎ／ｃｍ2
▲８▼４．８×１０19ｅｌｅｃｔｒｏｎ／ｃｍ2
▲９▼５．４×１０19ｅｌｅｃｔｒｏｎ／ｃｍ2
以上の各ドーズ量で電子ビームを注入後、超高真空装置に設置し、１０-6Ｐａレベルへ排気後、６００℃に昇温し、Ｇａ2Ｏ3以外の酸化膜の除去後に、５８０℃で１０-6〜１０-5Ｐａのガス分圧でのＡｓＢｒ3ガスを導入して１７分間エッチングを行なった。
【００２３】
図２〜図４に各ドーズ量の時の原子間力顕微鏡（ＡＦＭ）による観察写真を示す。なお、図中の各番号は、前述の各ドーズ量に対応している。
【００２４】
電子ビームドーズ量が多くなるに従い、ＧａＡｓ層表面に形成されている各パターンの線幅が太くなっているのが、図２〜図４からわかる。このことから、電子ビームドーズ量を制御することによって、線幅の異なる回路パターンを形成することが可能であるといえる。
【００２５】
また、図５は、電子ビームドーズ量が異なる場合に形成される微細構造物のアスペクト比の違いを示すＡＦＭによる構造写真を示す図である。図５に示すように、電子ビームドーズ量が多くなるほど、アスペクト比が高くなっていることが図５からわかる。なお、図中における各番号は、前述の電子ビームドーズ量に対応するものである。
【００２６】
以上のように、ＧａＡｓ層表面に形成されている自然酸化膜に電子ビームを注入することによって、臭素化物によってエッチングされない化学的に安定なＧａ2Ｏ3を形成することができ、さらに、電子ビームドーズ量を制御することによって、ＧａＡｓ層表面に形成されるパターンの線幅及びアスペクト比をナノ・オーダー単位で制御して加工することが同一の装置で一連の工程によって可能となる。したがって、製造コストを大幅に低減することが可能となる。
【００２７】
【発明の効果】
以上、詳しく説明した通り、本発明により、ＡｌxＧａyＩｎ1-x-yＡｓzＰ1-z層表面（又はその表面に形成したＧａＡｓ薄膜表面）に自然に形成されている自然酸化膜を除去することなく、その自然酸化膜に電子ビームを注入することによって、臭素化物によってエッチングされない結晶化度の高い化学的に安定なＧａ2Ｏ3を形成することができる。このため、従来のようにエッチングの際にエッチング用マスクを使用することなく表面に任意の回路パターンを加工することができる。さらに、電子ビームドーズ量を制御することによって、ＡｌxＧａyＩｎ1-x-yＡｓzＰ1-z層表面に形成されるパターンの線幅及びアスペクト比をナノ・オーダー単位で加工することが可能となる。これによって、多様な量子デバイス特性を生かした有用な素子例えば量子細線、量子箱、回折格子、マイクロマシンの実現も可能となる。
【図面の簡単な説明】
【図１】本発明に係る電子ビーム微細加工方法の実施形態例を説明するための図である。
【図２】本発明に係る電子ビーム微細加工方法の各電子ビームドーズ量による基板表面のＡＦＭによる観察写真を示す図である。
【図３】本発明に係る電子ビーム微細加工方法の各電子ビームドーズ量による基板表面のＡＦＭによる観察写真を示す図２の拡大図である。
【図４】本発明に係る電子ビーム微細加工方法の各電子ビームドーズ量による基板表面のＡＦＭによる観察写真を示す図３の斜視図である。
【図５】電子ビームドーズ量が異なる場合に形成される微細構造物のアスペクト比の違いを示すＡＦＭによる構造写真を示す図である。
【符号の説明】
１ ＧａＡｓ層
２ 自然酸化膜
３ 酸化膜Ｇａ2Ｏ3
４ 電子ビーム

Claims (3)

  1. （１）ＡｌxＧａyＩｎ1-x-yＡｓzＰ1-z層（０≦ｘ、ｙ、ｚ≦１）の表面上の自然酸化膜に、又は、（２）ＡｌxＧａyＩｎ1-x-yＡｓzＰ1-z層の表面に形成したＧａＡｓ薄膜表面上の自然酸化膜に、任意の電子ビーム径、電流密度に制御した電子ビームを照射し、前記自然酸化膜を選択的にＧａ2Ｏ3に置換させた後、臭素化物により一原子層単位でドライエッチングし、
    上記により、前記（１）にあっては前記Ｇａ2Ｏ3に置換した部分以外の前記自然酸化膜及び前記ＡｌxＧａyＩｎ1-x-yＡｓzＰ1-z層を選択除去し、前記（２）にあっては前記Ｇａ 2 Ｏ 3 に置換した部分以外の前記自然酸化膜、前記ＧａＡｓ薄膜及び前記Ａｌ x Ｇａ y Ｉｎ 1-x-y Ａｓ z Ｐ 1-z 層を選択除去するネガ型リソグラフィを可能にする電子ビーム微細加工方法であり、
    前記電子ビームの加速電圧が５０ｋｅＶ以下、ドーズ量が１０16〜１０20ｅｌｅｃｔｒｏｎ／ｃｍ2であり、
    前記電子ビームの照射量を制御することによって、前記自然酸化膜を置換したＧａ2Ｏ3の結晶化度を異ならせることで、前記ドライエッチングの際にエッチングされる量を制御して、アスペクト比の異なる微細構造物を同一工程で形成することを特徴とする電子ビーム微細加工方法。
  2. 前記臭素化物に、ＡｓＢｒ3、ＰＢｒ3、ＧａＢｒ3、ＩｎＢｒ3のいずれかを用いる請求項１に記載の電子ビーム微細加工方法。
  3. 前記電子ビームの照射量を制御することによって、前記自然酸化膜を置換したＧａ 2 Ｏ 3 の結晶化度を異ならせることで、前記ドライエッチングの際に、前記ＡｌxＧａyＩｎ1-x-yＡｓzＰ1-z層のエッチング深さを一原子層単位でその場で制御するとともに、加工領域の側面形状をその場で制御することを特徴とする請求項１又は２に記載の電子ビーム微細加工方法。
JP2003147189A 2003-05-26 2003-05-26 電子ビーム微細加工方法 Expired - Fee Related JP3763021B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2003147189A JP3763021B2 (ja) 2003-05-26 2003-05-26 電子ビーム微細加工方法
EP04734750A EP1638137A4 (en) 2003-05-26 2004-05-25 METHOD FOR MICRO-PROCESSING AN ELECTRON BEAM
KR1020057022607A KR101066358B1 (ko) 2003-05-26 2004-05-25 전자 빔 미세 가공 방법
CNB2004800147585A CN100405552C (zh) 2003-05-26 2004-05-25 电子束微细加工方法
PCT/JP2004/007452 WO2004105111A1 (ja) 2003-05-26 2004-05-25 電子ビーム微細加工方法
US10/558,194 US7704861B2 (en) 2003-05-26 2004-05-25 Electron beam microprocessing method
CA002526794A CA2526794A1 (en) 2003-05-26 2004-05-25 Electron beam micro/nano fabrication method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003147189A JP3763021B2 (ja) 2003-05-26 2003-05-26 電子ビーム微細加工方法

Publications (2)

Publication Number Publication Date
JP2004349597A JP2004349597A (ja) 2004-12-09
JP3763021B2 true JP3763021B2 (ja) 2006-04-05

Family

ID=33475359

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003147189A Expired - Fee Related JP3763021B2 (ja) 2003-05-26 2003-05-26 電子ビーム微細加工方法

Country Status (7)

Country Link
US (1) US7704861B2 (ja)
EP (1) EP1638137A4 (ja)
JP (1) JP3763021B2 (ja)
KR (1) KR101066358B1 (ja)
CN (1) CN100405552C (ja)
CA (1) CA2526794A1 (ja)
WO (1) WO2004105111A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060151435A1 (en) * 2002-09-18 2006-07-13 Jun Taniguchi Surface processing method
US7977253B2 (en) * 2004-08-31 2011-07-12 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
EP1879221A4 (en) * 2005-04-25 2011-08-03 Riber METHOD FOR MASKING AND METHOD FOR THREE-DIMENSIONAL MICROFABRICATION
JP4936530B2 (ja) * 2007-05-15 2012-05-23 キヤノン株式会社 ３次元フォトニック結晶の製造方法
US8337712B2 (en) * 2007-05-15 2012-12-25 Canon Kabushiki Kaisha Method for forming etching mask, method for fabricating three-dimensional structure and method for fabricating three-dimensional photonic crystalline laser device
JP5152715B2 (ja) * 2007-09-22 2013-02-27 学校法人関西学院 三次元微細加工方法及び三次元微細構造
CN101946306B (zh) * 2007-12-21 2012-08-22 康奈尔研究基金会有限公司 使用放射性薄膜的自供电光刻方法和装置
JP5267945B2 (ja) * 2009-03-31 2013-08-21 学校法人関西学院 三次元微細加工方法及び三次元微細構造
JP5494992B2 (ja) * 2012-10-19 2014-05-21 学校法人関西学院 三次元微細加工基板
CN103456603B (zh) * 2013-09-05 2016-04-13 大连理工大学 在镓系异质半导体衬底上制备氧化镓膜的方法及氧化镓膜
CN105399049B (zh) * 2015-12-03 2017-05-03 中山大学 一种二维原子材料的微纳结构及图形化制备方法
CN112756602B (zh) * 2020-12-23 2022-12-16 苏州大学张家港工业技术研究院 独立单原子厚金属膜及其制备方法与应用

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4994140A (en) * 1989-01-10 1991-02-19 Optoelectronics Technology Research Corporation Method capable of forming a fine pattern without crystal defects
JP3226315B2 (ja) 1991-03-20 2001-11-05 キヤノン株式会社 微細加工方法及び微細加工装置
JPH05175173A (ja) 1991-12-24 1993-07-13 Res Dev Corp Of Japan 化合物半導体基板の微細加工方法
JP2891114B2 (ja) 1993-11-30 1999-05-17 日本電気株式会社 半導体のパターン形成方法
US5451548A (en) * 1994-03-23 1995-09-19 At&T Corp. Electron beam deposition of gallium oxide thin films using a single high purity crystal source
JP2826972B2 (ja) * 1994-08-31 1998-11-18 光技術研究開発株式会社 化合物半導体の極微細パターン形成方法
JP3118377B2 (ja) 1994-09-12 2000-12-18 インペリアル カレッジ オブ サイエンス，テクノロジー アンド メディスン 半導体結晶のエッチング方法
JP2858095B2 (ja) * 1995-03-22 1999-02-17 光技術研究開発株式会社 化合物半導体の微細埋込構造の形成方法
JP3716154B2 (ja) 2000-03-16 2005-11-16 Ｔｄｋ株式会社 レジストパターンの形成方法
JP4803513B2 (ja) * 2001-08-07 2011-10-26 学校法人関西学院 イオンビーム微細加工方法

Also Published As

Publication number Publication date
EP1638137A1 (en) 2006-03-22
CA2526794A1 (en) 2004-12-02
KR101066358B1 (ko) 2011-09-20
CN100405552C (zh) 2008-07-23
WO2004105111A1 (ja) 2004-12-02
JP2004349597A (ja) 2004-12-09
US20070099334A1 (en) 2007-05-03
KR20060025536A (ko) 2006-03-21
US7704861B2 (en) 2010-04-27
EP1638137A4 (en) 2010-12-01
CN1795541A (zh) 2006-06-28

Similar Documents

Publication Publication Date Title
US8647957B2 (en) Method for making semi-conductor nanocrystals
JP3763021B2 (ja) 電子ビーム微細加工方法
US6037243A (en) Method for manufacturing silicon nanometer structure using silicon nitride film
US8084365B2 (en) Method of manufacturing a nano structure by etching, using a substrate containing silicon
KR102329036B1 (ko) 반도체 디바이스 및 그 제조 방법
JP4755643B2 (ja) マスク形成方法、及び三次元微細加工方法
KR102594444B1 (ko) 황 기반 화학물을 이용한 실리콘 함유 유기 막의 플라즈마 에칭 방법
TWI739812B (zh) 選擇性蝕刻奈米結構之方法
JP4803513B2 (ja) イオンビーム微細加工方法
JP4042893B2 (ja) 無機多層レジストのイオンビーム注入リソグラフィーによるＳｉ半導体微細構造体の加工方法
JP4052430B2 (ja) 無機多層レジストのイオンビーム微細加工方法及びこの方法による半導体デバイス、量子デバイス、マイクロマシーンコンポーネント及び微細構造体
JP2500443B2 (ja) 化合物半導体のドライエッチング方法
WO2003054973A1 (fr) Element de reception de rayonnement lumineux et dispositif de reception de rayonnement lumineux comprenant un circuit et une commande a disque optique
JP2912214B2 (ja) 半導体基板の表面処理方法，表面処理装置，並びに半導体装置の製造方法
JP5152715B2 (ja) 三次元微細加工方法及び三次元微細構造
WO2003054945A1 (fr) Procede de formation de motifs fins au moyen d'un faisceau ionique sur un resist multicouche inorganique, dispositif a semi-conducteur, dispositif quantique, composant de micromachine et structure fine produite au moyen de ce procede
JP5494992B2 (ja) 三次元微細加工基板
Prinz et al. Using of self-formed semiconducter micro-and nanotubes as a precise etch mask
JPH0562946A (ja) 表面処理装置及び方法
JPH04306897A (ja) 半導体量子井戸箱の製造方法
JP2004273610A (ja) 半導体基板表面の微細ファセット形状作製方法
JPH05129252A (ja) 選択エツチング方法及び半導体装置の製造方法
JPH0478128A (ja) 半導体微細構造の作製方法
JPH0766134A (ja) 半導体デバイスの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050316

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20050325

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20050418

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050426

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050614

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050719

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050901

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051220

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051226

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3763021

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100127

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110127

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120127

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120127

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130127

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140127

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees