CN100405552C - 电子束微细加工方法 - Google Patents

电子束微细加工方法 Download PDF

Info

Publication number
CN100405552C
CN100405552C CNB2004800147585A CN200480014758A CN100405552C CN 100405552 C CN100405552 C CN 100405552C CN B2004800147585 A CNB2004800147585 A CN B2004800147585A CN 200480014758 A CN200480014758 A CN 200480014758A CN 100405552 C CN100405552 C CN 100405552C
Authority
CN
China
Prior art keywords
electron beam
mentioned
gaas
oxide film
natural oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004800147585A
Other languages
English (en)
Other versions
CN1795541A (zh
Inventor
金子忠昭
阪上洁
佐野直克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kwansei Gakuin Educational Foundation
Original Assignee
Kwansei Gakuin Educational Foundation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kwansei Gakuin Educational Foundation filed Critical Kwansei Gakuin Educational Foundation
Publication of CN1795541A publication Critical patent/CN1795541A/zh
Application granted granted Critical
Publication of CN100405552C publication Critical patent/CN100405552C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30621—Vapour phase etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Electron Beam Exposure (AREA)

Abstract

在包含有单独的GaAs以及InP基板的AlxGayIn1-x-yAszP1-z(0≤x、y、z≤1)层表面，用调节为任意电子束直径和电流密度的电子束进行照射，使上述AlxGayIn1-x-yAszP1-z层表面上形成的自然氧化膜选择性取代为或生成Ga2O3之后，将上述AlxGayIn1-x-yAszP1-z层表面用溴化物以单原子层单位进行干蚀刻，除去已经置换成上述Ga2O3部分以外的上述自然氧化膜以及AlxGayIn1-x-yAszP1-z基板。

Description

电子束微细加工方法
技术领域
本发明涉及，在化合物半导体基板、特别是在GaAs以及InP基板上外延生长的AlxGayIn1-x-yAszP1-z层表面的电子束微细加工方法。
背景技术
近年来，随着构成微电子核心的ULSI集成度的提高，正在寻求着这些量子装置的电路图案微细化。目前，在半导体装置的制作工艺中，绝缘膜和金属薄膜这样的多余部分一般是采用各种各样的蚀刻术来消除的，这些蚀刻术是按照抗蚀图以高精确度去除的基本技术。作为一种蚀刻术，有一种是采用卤气的干蚀刻。这种干蚀刻是在高真空中比较清洁的气氛内的蚀刻，因此被期待能够制作微小的量子装置等的构造。
比如作为装置原料的代表性原料Si，一般采取氟以及氯系的卤气进行干蚀刻。虽然对包含有GaAs的AlxGayIn1-x-yAszP1-z等化合物半导体也采用干蚀刻工艺的报告很多，但是实际上使量子元件的制造成为可能的技术手段并没有完成。
比如，GaAs比Si电子的移动度要大，为比Si更适合做高周波、高速操作的材料。从资源的丰富性、结晶的完整性等方面看，代替靠工业规模大发展起来的Si，GaAs作为能够克服其性能限制的一种化合物半导体，其卓越的性能与多样性被瞩目。此GaAs等化合物半导体的外延结晶生长技术的MBE(分子束外延生长)法、MOCVD(有机金属化学气相沉积)法等技术都有进步，使得优质结晶的生长成为可能。因此其作为化合物半导体的装置材料的重要性正在提高。
本发明者为了克服对于化合物半导体等目前采用的卤气的干蚀刻方法的技术限制，开发出了在半导体结晶表面上用溴化物以单原子层单位实施干蚀刻的方法，并已在特开平8-321483号公报上公开。
但是，为了在GaAs层表面上形成高精度的电路图案，即使采用上述的以单原子层单位的干蚀刻，也需要形成干蚀刻用掩模。
目前，制造这种干蚀刻用掩模方法有，比如特开2001-267213号公报所记载的电子束光刻术。
但是，随着近年的量子装置中电路图案的微细化和复杂化，此干蚀刻用掩模的制作越来越困难，形状、尺寸的重现性下降，并且制造成本也变得非常高，成为问题。
而且，GaAs层表面有自然形成的As2O3、As2O、Ga2O等的表面氧化膜，在制作干蚀刻用掩模的时候，还需要先除掉此表面氧化膜。
本发明，针对上述问题，其目的在于提供一种电子束微细加工方法，其不必预先除掉在GaAs层表面上自然形成的As2O3、As2O、Ga2O等表面氧化膜，并且不需要掩模形成用于形成复杂、微细化电路图案的干蚀刻用掩模，而是在包含有GaAs的AlxGayIn1-x-yAszP1-z层表面上，直接形成用于量子装置上的、微细并且长宽比不同的电路图案。
发明内容
本发明的电子束微细加工方法是，在包含有单独的GaAs以及InP基板的AlxGayIn1-x-yAszP1-z(0≤x、y、z≤1)表面所形成的GaAs薄膜表面上，用调节为任意电子束直径以及电流密度的电子束进行照射，使在上述GaAs表面上形成的自然氧化膜选择性置换成或者生成Ga2O3后，对于上述GaAs层表面用溴化物以单原子层单位进行干蚀刻，把已经置换成上述Ga2O3部分以外的上述自然氧化膜以及GaAs和AlxGayIn1-x-yAszP1-z选择性的除掉。
这样，本发明的电子束微细加工方法，可以不需要制作和使用在干蚀刻时所用的干蚀刻用掩模，通过控制电子束剂量来改变对蚀刻有耐性的Ga2O3的结晶化度，从而自由调整在AlxGayIn1-x-yAszP1-z层表面上形成的图案形状以及长宽比。因此，像近年的量子装置上面所使用的电路图案那样，也可用于更复杂化、微细化的电路图案。
附图说明
图1为本发明涉及的电子束微细加工方法的实施方式例的说明图。
图2为利用AMF观察本发明涉及的电子束微细加工方法的各电子束剂量所造成的基板表面情况的照片。
图3为利用AMF观察本发明涉及的电子束微细加工方法的各电子束剂量所造成的基板表面情况的照片，为图2的放大图。
图4为利用AMF观察本发明涉及的电子束微细加工方法的各电子束剂量所造成的基板表面情况的照片，为图3的透视图。
图5为利用AFM观察电子束剂量不同时形成微细构造物长宽比不同的结构照片。
具体实施方式
本发明的实施方式涉及的电子束微细加工方法是，在GaAs薄膜表面上，所述表面形成在包含有单独的GaAs和InP基板的AlxGayIn1-x- yAszP1-z层表面上，用调节为任意电子束直径以及电流密度的电子束进行照射，使在上述GaAs表面形成的自然氧化膜选择性置换成或者生成Ga2O3后，对于上述GaAs以及AlxGayIn1-x-yAszP1-z层表面用溴化物以单原子层单位进行干蚀刻，把已经置换成上述Ga2O3部分以外的上述自然氧化膜以及GaAs和AlxGayIn1-x-yAszP1-z除掉。上述溴化物使用AsBr3、PBr3、GaBr3、InBr3中的任意一种。并且，通过控制上述电子束照射量(剂量)，把上述GaAs自然氧化膜层置换成结晶化度不同的Ga2O3，来控制上述干蚀刻时的蚀刻抗性，可以在真空连续的同一工序中形成长宽比不同的微细构造物。其中，上述电子束的加速电压优选在50keV以下，剂量优选为1016～1020eletron/cm2。
本发明的实施方式涉及的电子束微细加工方法，是在AlxGayIn1-x- yAszP1-z层表面形成的GaAs薄膜表面的自然氧化膜上直接用调整为任意电子束直径以及电流密度的电子束进行照射，把GaAs层表面上自然形成的As2O3、As2O、Ga2O等自然氧化膜选择性的置换成化学上稳定的Ga2O3。然后把其余的As2O3、As2O、Ga2O等氧化物放在10-3Pa以下左右的减压环境下进行选择性热脱离。此时，置换后的稳定氧化膜(Ga2O3)就起到在目前的光刻法中使用的掩模一样的作用，在AlxGayIn1-x-yAszP1-z层母材上用AsBr3、PBr3、GaBr3、InBr3等溴化物的气氛对每单原子层进行蚀刻，这样化学上稳定的氧化膜的Ga2O3就残留在AlxGayIn1-x-yAszP1-z层表面上，从而在AlxGayIn1-x-yAszP1-z层表面就可以形成任意图案。因此，电子束照射时，通过在AlxGayIn1-x-yAszP1-z层表面上描绘任意图案等，AlxGayIn1-x-y-AszP1-z层表面的电子束照射部位就会形成化学上稳定的Ga2O3，该Ga2O3在用溴化物进行干蚀刻时不会被侵蚀，这样在AlxGayIn1-x-yAszP1-z层上就可以加工任意图案了。
而且，当把电子束照射时的剂量加大，被置换的Ga2O3的结晶化度就会提高，与此同时对干蚀刻的掩模的抗性也会提高，这样在蚀刻后，形成的微细构造物的长宽比就会加大。也就是说如果想加大蚀刻后形成的微细构造物的长宽比，只要加大电子束的剂量，就可以以纳米级单位控制AlxGayIn1-x-yAszP1-z层表面图案的线宽等。
以下参照附图，说明本发明涉及的电子束微细加工方法的一例实施方式。图1中的1是GaAs层，2是在GaAs层1表面上自然形成的As2O3等表面的自然氧化膜。并且在图1中，从左至右、即从图1(a)到图(c)，电子束的剂量增加。
本实施方式涉及的电子束微细加工方法，首先，不除去在GaAs层1表面上自然形成的As2O3等自然氧化膜2，在高真空中用加速电压在50keV以下、优选在20keV以下，剂量在1016～1020eletron/cm的电子束照射这个自然氧化膜2。电子束的剂量要根据电子束的电流量以及照射时间适当调整、进行控制。通过电子束的照射，自然氧化膜2的As2O3、As2O等氧化物被置换成化学上稳定的Ga2O33(参照图1(a)上段)。然后，把表面氧化膜2的一部分已经置换成Ga2O33的GaAs层1升温至580～620℃、对Ga2O33以外的表面氧化膜2进行热脱离，其后用溴化物进行照射，由此蚀刻其表面，以原子层一层单位进行干蚀刻，除去被置换成Ga2O33以外的部分(参照图1(a)下段)。此刻，通过电子束图案化GaAs层1的表面形成规定的电路图案，就可以在GaAs层1表面上加工任意的电路图案。
通过使用这种干蚀刻能够重现性高地得到平坦性良好的表面。具体地说，利用这种溴化物的干蚀刻中，被逐渐蚀刻的原子是表面突出部分和凹陷部分的原子，由于把导致表面凹凸的突出和凹陷的部分优先蚀刻掉，所以能把原子层以一层单位进行蚀刻。这种以一层单位蚀刻所得到的表面是非常平坦的。就是说能在原子层面得到平坦的表面。另外这个办法与面指数无关，可以进行均等的蚀刻。因此，GaAs结晶表面(100)、(110)、(111)的任何一面都可以不考虑面指数情况，以一层单位进行蚀刻，就是说，可以当场用纳米级单位控制蚀刻的深度以及控制加工区域的侧面形状。
这个干蚀刻之中，用溴气在超高真空中，比如在向10-7Pa级排气后，在580～620℃下、V族分子气体分压为10-3～10-7Pa下导入蚀刻剂气体(溴气)就可以实施蚀刻。在此作为蚀刻气体的溴化物，优选以与As形成的化合物AsBr3和与P形成的化合物PBr3为代表的物质。当然，也可以是其他物质。
这样，因为可以在表面原子层每一层单位进行蚀刻，因此可以以纳米级单位对通过电子束照射被置换成微细尺寸的、在化学上稳定的Ga2O3以外的AlxGayIn1-x-yAszP1-z层表面所存在的自然氧化膜部分进行加工，可重现性良好并且容易地形成长宽比高的微细构造，可以进行负片石版印刷。
与上述情况相比，将电子束4照射时间加长、剂量增多，如图1(b)、(c)所示，可以把Ga2O33的长宽比加大。
这样，通过本发明涉及的电子束微细加工方法，不除去在GaAs层表面上自然形成的As2O3等自然氧化膜，而对这个自然氧化膜进行电子束照射，就可以在表面上形成化学上稳定的Ga2O3。然后，通过控制电子束的剂量就可以控制用溴化物进行干蚀刻后的GaAs层表面形成的Ga2O3的结晶化度，从而可以形成长宽比不同的构造物。而且，电子束照射时按照规定的电路图形图案在GaAs层表面用电子束描绘，就可以容易的把任意电路图案重现性良好地加工出来。用此办法，可以用于半导体装置、波长识别装置、微加工、光子晶体、微细部件等的微细加工，量子细线、量子箱等。
另外，在本实施方式例中，对GaAs层进行了说明，但只要是AlxGayIn1-x-yAszP1-z层，能够达到与本实施方式例中说明的GaAs层同样的效果，就不限于GaAs层。
以下，用实施例更具体的说明本发明。
(实施例)
向在GaAs层表面上自然形成的As2O3等表面氧化膜的表面，在高真空中用加速电压为30kV、电流量为5×10-7A、照射时间为1～9μsec/dot、电子束直径为0.1μm的电子束照射。这时，通过电子束，以10μm的间隔将1μm宽的线描绘成格子状。而且，通过改变照射时间，把剂量改变，具体如下。
(1)0.6×1019电子/cm2
(2)1.2×1019电子/cm2
(3)1.8×1019电子/cm2
(4)2.4×1019电子/cm2
(5)3.0×1019电子/cm2
(6)3.6×1019电子/cm2
(7)4.2×1019电子/cm2
(8)4.8×1019电子/cm2
(9)5.4×1019电子/cm2
用以上各剂量的电子束照射之后，导入至超高真空装置、向10- 6Pa级排气之后，把温度提高到600℃，除去Ga2O3以外的氧化膜，之后再在580℃下，导入气体分压为10-6～10-5Pa下的AsBr3气体，进行17分钟的蚀刻。
图2～图4所示为各个剂量时用原子间力显微镜(AFM)观察的照片。图中的各编号与上述的各剂量相对应。
电子束的剂量越多，在GaAs层表面上形成的各图案的线就越宽，这可以从图2～图4看出。可以看出，通过控制电子束的剂量，就可以形成线宽不同的电路图案。
图5所示为用AFM观察电子束剂量不同时，形成的微细构造物的长宽比不同的照片。如图5所示，长宽比电子束的剂量越多，长宽比越大。另外，图中的各编号，与上述电子束剂量相对应。
如上所述，在GaAs层表面上形成的自然氧化膜用电子束照射，能够形成用溴化物蚀刻不掉的化学上稳定的Ga2O3，而且通过对电子束剂量的控制，可以在同一装置中通过连续工序，以纳米级单位控制和加工在GaAs层表面上形成的图案线宽和平面形状比，所以可以大幅削减制造成本。
就像以上详细说明过的一样，通过本发明，不用除去在含有AlxGayIn1-x-yAszP1-z层等化合物半导体的半导体结晶表面上自然形成的自然氧化膜，而是通过对此自然氧化膜注入电子束，就可以形成不被溴化物蚀刻的结晶化度高的化学上稳定的Ga2O3。因此，不使用目前蚀刻时采用的蚀刻用掩模，就可以在表面上加工任意的电路图案。并且，通过控制电子束的剂量，可以以纳米级单位加工在AlxGayIn1-x-yAszP1-z层表面上形成的图案的线宽以及长宽比。
本发明不只限于上述的实施方式和实施例。在本发明的精神与范围之内，可以有各种各样的实施方式与实施例。
产业实用性
通过本发明，能够实现发挥多种量子装置特性的有用元件，比如量子细线、量子箱、衍射光栅、微观机器。

Claims (3)

1.一种电子束微细加工方法，所述方法使负型光刻术能够实施，所述方法在GaAs薄膜表面上，所述表面形成在含有单独的GaAs以及InP基板的A1xGayIn1-x-yAszP1-z(0≤x、y、z≤1)表面上，用调节为任意电子束直径和电流密度的电子束进行照射，使上述GaAs表面上形成的自然氧化膜选择性置换成或生成Ga2O3之后，将上述GaAs层表面用溴化物以单原子层单位进行干蚀刻，选择性除去已经置换成上述Ga2O3部分以外的上述自然氧化膜以及GaAs和A1xGayIn1-x-yAszP1-z,其中
上述电子束的加速电压在50keV以下，剂量为1016～1020电子/cm2，
控制上述电子束的照射量来控制电子束剂量，在上述GaAs层表面上生成结晶化度不同的Ca2O3，由此控制上述干蚀刻时的蚀刻量，在同一工序中形成长宽比不同的微细构造物。
2.如权利要求1所述的电子束微细加工方法，上述溴化物为AsBr3、PBr3、GaBr3、InBr3中的任意一种。
3.如权利要求1或2所述的电子束微细加工方法，通过控制上述电子束的照射量能够当场以纳米级单位控制上述A1xGayIn1-x-yAszP1-z层表面的蚀刻深度、以及控制加工区域的侧面形状。
CNB2004800147585A 2003-05-26 2004-05-25 电子束微细加工方法 Expired - Fee Related CN100405552C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003147189A JP3763021B2 (ja) 2003-05-26 2003-05-26 電子ビーム微細加工方法
JP147189/2003 2003-05-26

Publications (2)

Publication Number Publication Date
CN1795541A CN1795541A (zh) 2006-06-28
CN100405552C true CN100405552C (zh) 2008-07-23

Family

ID=33475359

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004800147585A Expired - Fee Related CN100405552C (zh) 2003-05-26 2004-05-25 电子束微细加工方法

Country Status (7)

Country Link
US (1) US7704861B2 (zh)
EP (1) EP1638137A4 (zh)
JP (1) JP3763021B2 (zh)
KR (1) KR101066358B1 (zh)
CN (1) CN100405552C (zh)
CA (1) CA2526794A1 (zh)
WO (1) WO2004105111A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060151435A1 (en) * 2002-09-18 2006-07-13 Jun Taniguchi Surface processing method
US7977253B2 (en) * 2004-08-31 2011-07-12 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8110322B2 (en) * 2005-04-25 2012-02-07 Riber Method of mask forming and method of three-dimensional microfabrication
JP4936530B2 (ja) * 2007-05-15 2012-05-23 キヤノン株式会社 ３次元フォトニック結晶の製造方法
US8337712B2 (en) * 2007-05-15 2012-12-25 Canon Kabushiki Kaisha Method for forming etching mask, method for fabricating three-dimensional structure and method for fabricating three-dimensional photonic crystalline laser device
JP5152715B2 (ja) * 2007-09-22 2013-02-27 学校法人関西学院 三次元微細加工方法及び三次元微細構造
US8658993B2 (en) * 2007-12-21 2014-02-25 Cornell University Self-powered lithography method and apparatus using radioactive thin films
JP5267945B2 (ja) * 2009-03-31 2013-08-21 学校法人関西学院 三次元微細加工方法及び三次元微細構造
JP5494992B2 (ja) * 2012-10-19 2014-05-21 学校法人関西学院 三次元微細加工基板
CN103456603B (zh) * 2013-09-05 2016-04-13 大连理工大学 在镓系异质半导体衬底上制备氧化镓膜的方法及氧化镓膜
CN105399049B (zh) * 2015-12-03 2017-05-03 中山大学 一种二维原子材料的微纳结构及图形化制备方法
CN112756602B (zh) * 2020-12-23 2022-12-16 苏州大学张家港工业技术研究院 独立单原子厚金属膜及其制备方法与应用

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0574746A (ja) * 1991-03-20 1993-03-26 Canon Inc 微細加工方法及び微細加工装置
JPH05175173A (ja) * 1991-12-24 1993-07-13 Res Dev Corp Of Japan 化合物半導体基板の微細加工方法
JPH07211704A (ja) * 1993-11-30 1995-08-11 Nec Corp 半導体のパターン形成方法
JPH08124884A (ja) * 1994-08-31 1996-05-17 Hikari Gijutsu Kenkyu Kaihatsu Kk 化合物半導体の極微細パターン形成方法
JPH08321483A (ja) * 1994-09-12 1996-12-03 Imperial College Of Sci Technol & Medicine 半導体結晶のエッチング方法
JP2001267213A (ja) * 2000-03-16 2001-09-28 Tdk Corp レジストパターンの形成方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4994140A (en) * 1989-01-10 1991-02-19 Optoelectronics Technology Research Corporation Method capable of forming a fine pattern without crystal defects
US5451548A (en) * 1994-03-23 1995-09-19 At&T Corp. Electron beam deposition of gallium oxide thin films using a single high purity crystal source
JP2858095B2 (ja) * 1995-03-22 1999-02-17 光技術研究開発株式会社 化合物半導体の微細埋込構造の形成方法
JP4803513B2 (ja) * 2001-08-07 2011-10-26 学校法人関西学院 イオンビーム微細加工方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0574746A (ja) * 1991-03-20 1993-03-26 Canon Inc 微細加工方法及び微細加工装置
JPH05175173A (ja) * 1991-12-24 1993-07-13 Res Dev Corp Of Japan 化合物半導体基板の微細加工方法
JPH07211704A (ja) * 1993-11-30 1995-08-11 Nec Corp 半導体のパターン形成方法
JPH08124884A (ja) * 1994-08-31 1996-05-17 Hikari Gijutsu Kenkyu Kaihatsu Kk 化合物半導体の極微細パターン形成方法
JPH08321483A (ja) * 1994-09-12 1996-12-03 Imperial College Of Sci Technol & Medicine 半導体結晶のエッチング方法
JP2001267213A (ja) * 2000-03-16 2001-09-28 Tdk Corp レジストパターンの形成方法

Non-Patent Citations (12)

* Cited by examiner, † Cited by third party
Title
Chlorine adsorption on electron beam irradiated GaAsphoto-oxides:mechanism of in situ EB lithography. YUICHI IDE ET AL.APPLIED SURFACE SCIENCE,Vol.82/83 . 1994
Chlorine adsorption on electron beam irradiated GaAsphoto-oxides:mechanism of in situ EB lithography. YUICHI IDE ET AL.APPLIED SURFACE SCIENCE,Vol.82/83 . 1994 *
Denshisen chokusetsu byogaho o mochiita GaAs kibanjoenomaskless nano-lithography. JUN'ICHI UEHARA ET AL.DAI 51 KAI OYO BUTSURIGAKU KANKEI RENGO KOENKAI KOEN YOKOSHU,Vol.51 No.3. 2004
Denshisen chokusetsu byogaho o mochiita GaAs kibanjoenomaskless nano-lithography. JUN'ICHI UEHARA ET AL.DAI 51 KAI OYO BUTSURIGAKU KANKEI RENGO KOENKAI KOEN YOKOSHU,Vol.51 No.3. 2004 *
Fabrication of free-standing microtransducers in GaAs withanelectron-beam-induced oxide mask and Cl2 etching. P.C. HOYLE ET AL.SENSORS AND ACTUATORS,Vol.A50 . 1995
Fabrication of free-standing microtransducers in GaAs withanelectron-beam-induced oxide mask and Cl2 etching. P.C. HOYLE ET AL.SENSORS AND ACTUATORS,Vol.A50 . 1995 *
INSITU PATTERN FORMATION OF GAASBYELECTRON-BEAM-STIMULATED OXIDATIONANDSUBSEQUENT CL2 GAS ETCHING. Y. SUGIMOTO ET AL.MICROELECTRONIC ENGINEERING,Vol.13 . 1991
INSITU PATTERN FORMATION OF GAASBYELECTRON-BEAM-STIMULATED OXIDATIONANDSUBSEQUENT CL2 GAS ETCHING. Y. SUGIMOTO ET AL.MICROELECTRONIC ENGINEERING,Vol.13 . 1991 *
PHOTO-OXIDATION OF GAAS FOR INSITUPATTERNED-MASK FORMATION PRIOR TO CHLORINEGAS ETCHING. M. TANEYA ET AL.APPLIED PHYSICS LETTERS,Vol.56 No.1. 1990
PHOTO-OXIDATION OF GAAS FOR INSITUPATTERNED-MASK FORMATION PRIOR TO CHLORINEGAS ETCHING. M. TANEYA ET AL.APPLIED PHYSICS LETTERS,Vol.56 No.1. 1990 *
Sonoba. TADAAKI KANEKO.MASKLESS NANOLITHOGRAPHY, DENSHI ZAIRYO,Vol.41 No.1. 2002
Sonoba. TADAAKI KANEKO.MASKLESS NANOLITHOGRAPHY, DENSHI ZAIRYO,Vol.41 No.1. 2002 *

Also Published As

Publication number Publication date
EP1638137A4 (en) 2010-12-01
US20070099334A1 (en) 2007-05-03
EP1638137A1 (en) 2006-03-22
CN1795541A (zh) 2006-06-28
JP2004349597A (ja) 2004-12-09
KR20060025536A (ko) 2006-03-21
JP3763021B2 (ja) 2006-04-05
WO2004105111A1 (ja) 2004-12-02
CA2526794A1 (en) 2004-12-02
KR101066358B1 (ko) 2011-09-20
US7704861B2 (en) 2010-04-27

Similar Documents

Publication Publication Date Title
US8932957B2 (en) Method of fabricating a FinFET device
US9129839B2 (en) Method of fabricating a FinFET device
KR100790863B1 (ko) 나노 와이어 제조 방법
CN100405552C (zh) 电子束微细加工方法
CN100483613C (zh) 量子点制作方法
JP4755643B2 (ja) マスク形成方法、及び三次元微細加工方法
JPH0734428B2 (ja) 半導体素子の製造方法
US7514282B2 (en) Patterned silicon submicron tubes
JPH0244721A (ja) 少なくとも反応性イオンエッチング段階を含む半導体デバイスの製造方法
TWI739812B (zh) 選擇性蝕刻奈米結構之方法
JPH0543287B2 (zh)
Tsutsumi et al. Fabrication technology of ultrafine SiO 2 masks and Si nanowires using oxidation of vertical sidewalls of a poly-Si layer
JP2005513812A (ja) 微細構造製造のためのレジストレスリソグラフィ方法
JP4803513B2 (ja) イオンビーム微細加工方法
Pearton et al. Fabrication of GaN nanostructures by a sidewall-etchback process
KR20070046703A (ko) 반도체 제조의 포토리소그래피 방법
JP5152715B2 (ja) 三次元微細加工方法及び三次元微細構造
JP4052430B2 (ja) 無機多層レジストのイオンビーム微細加工方法及びこの方法による半導体デバイス、量子デバイス、マイクロマシーンコンポーネント及び微細構造体
JP2003179031A (ja) 無機多層レジストのイオンビーム注入リソグラフィーによるＳｉ半導体微細構造体の加工方法及びその方法による集積回路、デバイス及びマイクロマシーンコンポーネント
KR101172358B1 (ko) 실리콘 나노선 제조 방법
JP5494992B2 (ja) 三次元微細加工基板
JP3642659B2 (ja) 半導体量子構造の製造方法及び半導体量子構造
CN109686663A (zh) 一种半导体结构及其制造方法
JPH05291237A (ja) 化合物半導体の微細構造形成方法
JP2022545618A (ja) 超伝導体に結合された半導体ナノワイヤの製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080723

Termination date: 20160525