KR101066358B1 - 전자 빔 미세 가공 방법 - Google Patents

전자 빔 미세 가공 방법 Download PDF

Info

Publication number
KR101066358B1
KR101066358B1 KR1020057022607A KR20057022607A KR101066358B1 KR 101066358 B1 KR101066358 B1 KR 101066358B1 KR 1020057022607 A KR1020057022607 A KR 1020057022607A KR 20057022607 A KR20057022607 A KR 20057022607A KR 101066358 B1 KR101066358 B1 KR 101066358B1
Authority
KR
South Korea
Prior art keywords
electron beam
layer
gaas
oxide film
amount
Prior art date
Application number
KR1020057022607A
Other languages
English (en)
Other versions
KR20060025536A (ko
Inventor
다다아키 가네코
기요시 사카우에
나오카츠 사노
Original Assignee
가꼬우 호징 관세이 가쿠잉
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가꼬우 호징 관세이 가쿠잉 filed Critical 가꼬우 호징 관세이 가쿠잉
Publication of KR20060025536A publication Critical patent/KR20060025536A/ko
Application granted granted Critical
Publication of KR101066358B1 publication Critical patent/KR101066358B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30621—Vapour phase etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Electron Beam Exposure (AREA)

Abstract

단체의 GaAs 및 InP 기판을 포함하는, AlxGayIn1-x-yAszP1-z(0≤x, y, z≤1)층 표면에, 임의의 전자 빔 직경, 전류 밀도로 제어한 전자 빔을 조사하고, 상기 AlxGayIn1-x-yAszP1-z층 표면에 형성되어 있는 자연 산화막을 선택적으로 Ga2O3로 치환 또는 생성시킨 후, 상기 AlxGayIn1 -x- yAszP1 -z층 표면을 브롬화물에 의해 1원자층 단위로 드라이 에칭하고, 상기 Ga2O3로 치환한 부분 이외의 상기 자연 산화막 및 AlxGayIn1-x-yAszP1-z 기판을 제거한다.

Description

전자 빔 미세 가공 방법{ELECTRON BEAM MICROPROCESSING METHOD}
본 발명은, 화합물 반도체 기판, 특히 GaAs 및 InP 기판 상에 에피택셜 성장된, AlxGayIn1-x-yAszP1-z층 표면의 전자 빔 미세 가공 방법에 관한 것이다.
최근, 마이크로 일렉트로닉스의 중핵을 이루는 ULSI의 집적도 향상과 동시에, 이들 양자(量子) 디바이스에 있어서의 회로 패턴은 미세화의 일로를 걷고 있다. 종래, 반도체 디바이스의 제작 공정에서는 절연막이나 금속 박판의 불필요한 부분을, 레지스트 패턴대로 고 정밀도로 제거하기 위한 기초 기술로서, 다양한 에칭법이 널리 채용되고 있다. 이 에칭법의 일례로서, 할로겐 가스를 이용한 드라이 에칭이 있다. 이 드라이 에칭은 고 진공 중의 비교적 청정한 분위기에서 에칭을 행하므로, 미세한 양자 디바이스 등의 구조 제작이 가능한 것으로 기대되고 있다.
예를 들면, 디바이스 재료로서 대표적인 Si에 대해서는, 불소 및 염소계의 할로겐 가스에 의한 드라이 에칭 공정이 행해지고 있다. 또한, GaAs를 포함하는 AlxGayIn1-x-yAszP1-z 등의 화합물 반도체에 대해서도 드라이 에칭 공정에 관한 보고는 많지만, 양자 소자의 제작을 가능하게 하는 기술적 수단에 대해서는 완성되지 않은 것이 실정이다.
예를 들면, GaAs는 Si에 비해 전자의 이동도가 크고, Si보다 고주파, 고속의 동작이 가능한 재료로서, 자원의 풍부함, 결정의 완전성 등의 점에서 공업 규모의 크기로 발전한 Si에 대신해, 그 한계를 극복하는 화합물 반도체의 1종으로서 그 우수한 성질과 다양성으로 주목받고 있다. 또한 이 GaAs 등의 화합물 반도체의 에피택셜 결정 성장 기술로서, MBE(분자선 에피택셜 성장)법이나, MOCVD(유기금속 기상성장)법 등의 기술이 진보하여, 양질의 결정 성장이 가능하게 되어, 화합물 반도체의 디바이스 재료로서의 중요도는 증가하고 있다.
그래서, 본 발명자는, 화합물 반도체 등에 대한 종래의 할로겐 가스에 의한 드라이 에칭 방법의 기술적 한계를 극복하는 드라이 에칭 방법으로서, 반도체 결정 표면을 브롬화물에 의해 일원자층 단위로 드라이 에칭하는 방법을 개발하여, 일본국 특개평 8-321483호 공보에 개시하고 있다.
그러나, GaAs층 표면에 정밀도 좋게 회로 패턴을 형성하기 위해서는, 전술의 일원자층 단위로 드라이 에칭하는 경우라도, 드라이 에칭용 마스크를 형성할 필요가 있었다.
종래, 이 드라이 에칭용 마스크의 제작에는, 예를 들면 일본국 특개 2001-267213호 공보에 기재되어 있는 것과 같은 전자선 리소그래피 기술을 이용해 행해진다.
그런데, 최근의, 양자 디바이스에 있어서의 회로 패턴의 미세화, 복잡화에 따라, 이 드라이 에칭용 마스크 그 자체의 제작도 곤란해지고, 형상, 치수의 재현성이 나빠지고, 게다가 비용이 매우 높아진다는 문제가 있었다.
또한, GaAs층 표면에는, 자연히 As2O3, As2O, Ga2O 등의 표면 산화막이 형성되어 있고, 드라이 에칭용 마스크를 형성하는데 있어, 이 표면 산화막을 제거할 필요도 있었다.
본 발명은, 상기 문제점에 비추어 이루어진 것으로, GaAs층 표면에, 자연히 형성되어 있는 As2O3, As2O, Ga2O 등의 표면 산화막을 미리 제거할 필요성이 없고, 또한, 복잡하고 미세화된 회로 패턴을 형성하기 위한 드라이 에칭용 마스크를 형성하지 않고, GaAs를 포함하는 AlxGayIn1-x-yAszP1-z층 표면에, 양자 디바이스에 이용되는 미세하고 또한 어스펙트(aspect)비가 상이한 회로 패턴을 그 자리에서 형성하는 전자 빔 미세 가공 방법을 제공하는 것을 목적으로 한다.
본 발명의 전자 빔 미세 가공 방법은, 단체(單體)의 GaAs 및 InP 기판을 포함하는, AlxGayIn1-x-yAszP1-z(0≤x, y, z≤1) 표면에 형성한 GaAs 박막 표면상에, 임의의 전자 빔 직경, 전류 밀도로 제어한 전자 빔을 조사하고, 상기 GaAs 표면에 형성한 자연 산화막을 선택적으로 Ga2O3로 치환 또는 생성시킨 후, 상기 GaAs층 표면을 브롬화물에 의해 일원자층 단위로 드라이 에칭하고, 상기 Ga2O3로 치환한 부분 이외의 상기 자연 산화막 및 GaAs 및 AlxGayIn1-x-yAszP1-z를 선택 제거하는 것이다.
이와 같이, 본 발명의 전자 빔 미세 가공 방법은, 드라이 에칭 시에 이용한 드라이 에칭용 마스크를 제작해 사용할 필요도 없고, 전자 빔의 도우즈(dose) 량을 제어함으로써 에칭 내성을 갖는 Ga2O3의 결정화도를 변화시킴으로써, AlxGayIn1-x-yAszP1-z층 표면에 형성되는 패턴 형상 및 어스펙트비를 자유롭게 조정하는 것이 가능해진다. 이 때문에, 최근의 양자 디바이스에 이용되는 회로 패턴과 같이, 복잡화되고, 미세화된 회로 패턴에도 대응이 가능해진다.
도 1은 본 발명에 관한 전자 빔 미세 가공 방법의 실시 형태예를 설명하기 위한 도면이다.
도 2는 본 발명에 관한 전자 빔 미세 가공 방법의 각 전자 빔 도우즈 량에 의한 기판 표면의 AFM에 의한 관찰 사진을 도시한 도면이다.
도 3은 본 발명에 관한 전자 빔 미세 가공 방법의 각 전자 빔 도우즈 량에 의한 기판 표면의 AFM에 의한 관찰 사진을 도시한 도 2의 확대도이다.
도 4는 본 발명에 관한 전자 빔 미세 가공 방법의 각 전자 빔 도우즈 량에 의한 기판 표면의 AFM에 의한 관찰 사진을 도시한 도 3의 사시도이다.
도 5는 전자 빔 도우즈 량이 상이한 경우에 형성되는 미세 구조물의 어스펙트비의 차이를 표시하는 AFM에 의한 구조 사진을 도시하는 도면이다.
본 발명의 실시 형태에 관한 전자 빔 미세 가공 방법은, 단체의 GaAs 및 InP 기판을 포함하는, AlxGayIn1 -x- yAszP1 -z층 표면에 형성한 GaAs 박막 표면상에, 임의의 전자 빔 직경, 전류 밀도로 제어한 전자 빔을 조사하고, 상기 GaAs층 표면에 형성 되어 있는 자연 산화막을 선택적으로 Ga2O3로 치환 또는 생성시킨 후, 상기 GaAs 및 AlxGayIn1-x-yAszP1-z층 표면을 브롬화물에 의해 일원자층 단위로 드라이 에칭하고, 상기 Ga2O3로 치환한 부분 이외의 상기 자연 산화막 및 GaAs 및 AlxGayIn1-x-yAszP1-z를 제거하는 것이다. 또한, 상기 브롬화물에, AsBr3, PBr3, GaBr3, InBr3 중 어느 하나를 이용하는 것이다. 또한, 상기 전자 빔의 조사량(도우즈 량)을 제어하여, 상기 GaAs 자연 산화막층을 결정화도가 상이한 Ga2O3로 치환함으로써, 상기 드라이 에칭 시에 에칭 내성을 제어하여, 어스펙트비가 상이한 미세 구조물을 진공 일관의 동일 공정에서 형성할 수 있다. 또한, 상기 전자 빔의 가속 전압이 50keV 이하, 도우즈 량이 1016∼1020electron/㎠인 것이 바람직하다.
또한, 본 발명의 실시 형태에 관한 전자 빔 미세 가공 방법은, AlxGayIn1-x-yAszP1-z층 표면에 형성한 GaAs 박막 표면의 자연 산화막 상에, 직접, 임의의 전자 빔 직경, 전류 밀도로 조정한 전자 빔을 조사하여, GaAs 층 표면에 자연히 형성되는 As2O3, As2O, Ga2O 등의 자연 산화막을 선택적으로 화학적으로 안정된 Ga2O3로 치환한다. 그리고, 그 이외의 As2O3, As2O, Ga2O 등의 산화물을 10-3Pa 이하 정도의 감압 환경 하에서 선택적으로 열 탈리시킨다. 이때, 치환된 안정된 산화막(Ga2O3)이 종래의 리소그래피법에 이용된 마스크와 동등한 역활을 하고, AlxGayIn1-x-yAszP1-z층 모재를, AsBr3, PBr3, GaBr3, InBr3 등의 브롬화물의 분위기에서 일원자층마다 에칭하면, 화학적으로 안정된 산화막인 Ga2O3가 AlxGayIn1-x-yAszP1-z층 표면에 남고, AlxGayIn1-x-yAszP1-z층 표면에 임의 패턴을 형성할 수 있다. 따라서, 전자 빔 조사 시에 전자 빔에 의해, AlxGayIn1 -x- yAszP1 -z층 표면에 임의 패턴 등을 묘화함으로써, AlxGayIn1-x-yAszP1-z층 표면의 전자 빔 조사부에는, 화학적으로 안정된 Ga2O3가 형성되고, 이 Ga2O3가 브롬화물에 의한 드라이 에칭 시에 에칭되지 않고 남아, AlxGayIn1-x-yAszP1-z층에 임의 패턴을 가공하는 것이 가능해진다.
또한, 전자 빔 조사 시의 전자 빔의 도우즈 량을 많게 함으로써, 치환되는 Ga2O3의 결정화도가 높아지고, 이와 동시에 드라이 에칭에 대한 마스크 내성도 커지므로, 에칭 후에 형성되는 미세 구조물의 어스펙트비를 크게 형성할 수 있다. 즉, 에칭 후에 형성되는 구조물의 어스펙트비를 크게 하는 경우에는, 전자 빔의 도우즈 량을 많게 함으로써 AlxGayIn1 -x- yAszP1 -z층 표면 패턴의 선폭 등을 나노(nano)·오더 단위로 제어하는 것이 가능해진다.
이하, 도면을 참조하면서 본 발명에 관한 전자 빔 미세 가공 방법의 실시 형태의 일례를 설명한다. 도 1에서, 1은 GaAs층이고, 2는 GaAs층 1표면에 자연히 형성되어 있는 As2O3 등의 표면의 자연 산화막을 나타낸다. 또한, 도 1에서, 지면 좌측으로부터 우측에 걸쳐, 즉, 도 1(a)∼(c)로 옮김에 따라서 전자 빔의 도우즈 량이 증가하는 것을 나타낸다.
본 실시 형태예에 관한 전자 빔 미세 가공 방법은, 우선, GaAs층 1표면에 자연히 형성되어 있는 As2O3 등의 자연 산화막(2)을 제거하지 않고, 이 자연 산화막(2)의 표면을 향해 전자 빔을 가속 전압 50keV 이하, 바람직하게는 20keV 이하, 도우즈 량이 1016∼1020electron/㎠가 되도록 고 진공 중에서 조사한다. 또한, 전자 빔의 도우즈 량은, 전자 빔의 전류량, 조사 시간을 적절히 변화시킴으로써 제어한다. 전자 빔의 조사에 의해, 자연 산화막(2)의 As2O3나, As2O 등의 산화물은, 화학적으로 안정된 산화물 Ga2O3(3)으로 치환된다(도 1(a) 상단 참조). 다음에, 표면 산화막(2)의 일부를 Ga2O3(3)으로 치환한 GaAs층(1)을 580∼620℃로 승온시킴으로써 Ga2O3(3) 이외의 표면 산화막(2)이 열 탈리하고, 그 후 브롬화물을 조사하여 표면을 에칭함으로써 원자층1층 단위로 드라이 에칭하고, Ga2O3(3)로 치환된 부분 이외를 제거한다(도 1(a) 하단 참조). 이 때, GaAs층(1)의 표면을 소정의 회로 패턴이 되도록, 전자 빔에 의해서 패터닝하면, GaAs층(1) 표면에 임의의 회로 패턴을 가공하는 것이 가능해진다.
여기서, 이 드라이 에칭에 의하면, 평탄성이 좋은 표면을 재현성 좋게 얻는 것을 가능하게 한다. 구체적으로, 이 브롬화물에 의한 에칭에서는, 에칭되는 원자가 표면의 스텝 위치 및 킥 위치의 원자이어서, 표면의 요철을 구성하고 있는 스텝·킥을 우선적으로 제거하기 때문에, 원자층을 1층 단위로 에칭할 수 있다. 이러 한 1층 단위에서의 에칭 결과 얻어지는 표면은 매우 평탄성이 높다. 즉 원자 레벨로 평탄한 표면을 얻을 수 있다. 또한, 이 방법은 면 지수(指數)에 상관없는 등방적인 에칭을 가능하게 한다. 이 때문에, GaAs 결정의 표면은 (100), (110), (111) 중 어떠한 면에서도 면 지수에 상관없이 1층 단위에서의 에칭, 즉, 나노·오더 단위에서의 에칭 깊이, 및 가공 영역의 측면 형상을 그 자리에서 제어하는 것이 가능해진다.
이 드라이 에칭에 있어서는, 브롬화물 가스를 이용해 초고진공 속에서, 예를 들면 10-7Pa 레벨로의 배기 후, 580∼620℃로 10-3∼10-7Pa의 V족 분자 가스 분압 하에서의 에칭 가스(브롬화물 가스)의 도입에 의해 에칭을 실시할 수 있다. 여기서, 에칭 가스로서 이용되는 브롬화물로는 바람직하게는 As와의 화합물인 AsBr3나 P와의 화합물인 PBr3가 그 대표적인 것으로서 예시된다. 물론, 다른 종류의 것이어도 된다.
이와 같이, 표면 원자층 1층 단위마다 에칭하는 것이 가능하므로, AlxGayIn1-x-yAszP1-z층 표면에 존재하는 자연 산화막이 전자 빔의 조사에 의해서 형성되는 미세 치수의 화학적으로 안정된 Ga2O3으로 치환된 이외의 부분을 나노·오더 단위로 가공하는 것이 가능해져, 재현성 좋고 또한 용이하게 고 어스펙트비의 미세 구조를 형성할 수 있어, 네거티브형 리소그래피를 행하는 것이 가능해진다.
전자 빔(4)을, 상술의 경우보다 긴 시간 조사하여, 그 도우즈 량을 많게 하 면, 도 1(b), 도 1(c)에 도시하는 바와 같이, Ga2O3(3)의 어스펙트비를 크게 하는 것이 가능해진다.
이와 같이, 본 발명에 관한 전자 빔 미세 가공 방법에 의하면, GaAs층 표면에 자연히 형성되어 있는 As2O3 등의 자연 산화막을 제거하지 않고, 이 자연 산화막에 전자 빔을 조사함으로써, 표면에 화학적으로 안정된 Ga2O3를 형성하는 것이 가능해진다. 그리고, 전자 빔 도우즈 량을 제어함으로써 브롬화물에 의한 드라이 에칭후의 GaAs층 표면에 형성되는 Ga2O3의 결정화도를 제어하는 것이 가능해져, 어스펙트비가 상이한 구조물을 형성할 수 있다. 또한, 전자 빔 조사시에 소정의 회로 패턴이 되도록 GaAs층 표면에 전자 빔으로 묘화(描畵)함으로써, 용이하게 임의의 회로 패턴을 재현성 좋게 가공할 수 있다. 이에 따라, 반도체 디바이스는 물론이지만, 파장 변별 디바이스, 마이크로 머시닝, 포토닉 크리스탈이나 마이크로 콤포넌트 등의 미세 가공, 양자 세선(細線)·양자 상자 등에의 응용이 가능해진다.
또한, 본 실시 형태예에서는, GaAs층에 대해서 설명했지만, AlxGayIn1-x-yAszP1-z층이면, 본 실시 형태예에서 설명한 GaAs층과 동일한 효과를 발휘하고, GaAs층에 한정되는 것은 아니다.
이하, 실시예에 의해 본 발명을 더욱 구체적으로 설명한다.
(실시예)
GaAs층 표면에 자연스럽게 형성되어 있는 As2O3 등의 표면 산화막의 표면을 향해 전자 빔 직경을 0.1㎛로 줄인 전자 빔을 진공 속에서 가속 전압 30kV, 전류량 5×10-7A, 조사 시간을 1∼9μsec/dot로, 표면의 자연 산화막에 전자 빔을 조사한다. 이 때, 전자 빔에 의해서, 1㎛의 폭의 선을 10㎛의 간격으로 격자 상태로 묘화했다. 또한, 조사 시간을 바꿈으로써, 도우즈 량을 이하와 같이 변화시켰다.
(1) 0.6×1019electron/㎠
(2) 1.2×1019electron/㎠
(3) 1.8×1019electron/㎠
(4) 2.4×1019electron/㎠
(5) 3.0×1019electron/㎠
(6) 3.6×1019electron/㎠
(7) 4.2×1019electron/㎠
(8) 4.8×1019electron/㎠
(9) 5.4×1019electron/㎠
이상의 각 도우즈 량으로 전자 빔을 조사후, 초 고진공 장치에 도입하고, 10-6Pa 레벨로 배기 후, 600℃로 승온시키고, Ga2O3 이외의 산화막의 제거후에, 580 ℃에서 10-6∼10-5Pa의 가스 분압에서의 AsBr3 가스를 도입하여 17분간 에칭을 행했다.
도 2∼도 4에 각 도우즈 량 일 때의 원자간력 현미경(AFM)에 의한 관찰 사진을 도시한다. 또한, 도면 중의 각 번호는, 전술의 각 도우즈 량에 대응한다.
전자 빔의 도우즈 량이 많아짐에 따라서, GaAs층 표면에 형성되는 각 패턴의 선폭이 굵게 되는 것을 도 2∼도 4로부터 알 수 있다. 이로부터, 전자 빔의 도우즈 량을 제어함으로써, 선폭이 상이한 회로 패턴을 형성하는 것이 가능하다고 할 수 있다.
또한, 도 5는, 전자 빔 도우즈 량이 상이한 경우에 형성되어 있는 미세 구조물의 어스펙트비의 차이를 표시하는 AFM에 의한 구조 사진을 도시하는 도면이다. 도 5에 도시하는 바와 같이, 전자 빔 도우즈 량이 많아질수록, 어스펙트비가 높아지는 것을 도 5로부터 알 수 있다. 또한, 도면 중에 있어서의 각 번호는, 전술의 전자 빔 도우즈 량에 대응하는 것이다.
이상과 같이, GaAs층 표면에 형성되어 있는 자연 산화막에 전자 빔을 주입함으로써, 브롬화물에 의해서 에칭되지 않은 화학적으로 안정된 Ga2O3를 형성할 수 있고, 또한, 전자 빔 도우즈 량을 제어함으로써, GaAs층 표면에 형성되는 패턴의 선폭 및 어스펙트비를 나노·오더 단위로 제어하여 가공하는 것이, 동일한 장치에서 일련의 공정에 의해서 가능해진다. 따라서, 제조 비용을 대폭 저감하는 것이 가능해진다.
이상, 상세하게 설명한 대로, 본 발명에 의해, AlxGayIn1-x-yAszP1-z층 등의 화합물 반도체를 포함하는 반도체 결정 표면에 자연히 형성되는 자연 산화막을 제거하지 않고, 그 자연 산화막에 전자 빔을 주입함으로써, 브롬화물에 의해서 에칭되지 않는 결정화도가 높은 화학적으로 안정된 Ga2O3를 형성할 수 있다. 이 때문에, 종래와 같이 에칭 시에 에칭용 마스크를 사용하지 않고 표면에 임의의 회로 패턴을 가공할 수 있다. 또한, 전자 빔 도우즈 량을 제어함으로써, AlxGayIn1 -x- yAszP1 -z층 표면에 형성되는 패턴의 선폭 및 어스펙트비를 나노·오더 단위로 가공하는 것이 가능해진다.
또한, 본 발명은 상기 실시 형태나 실시예에 한정되지 않는다. 본 발명의 정신과 범위로부터 일탈하지 않는 다양한 실시 형태나 실시예가 그 외에 이루어진다.
본 발명에 의해, 다양한 양자 디바이스 특성을 살린 유용한 소자 예를 들면 양자 세선, 양자 상자, 회절 격자, 마이크로 머신의 실현도 가능해진다.

Claims (5)

  1. 단체(單體)의 GaAs 및 InP 기판을 포함하는, AlxGayIn1-x-yAszP1-z층(0≤x, y, z≤1, x+y≤1) 표면에 형성한 GaAs 박막 표면상에, 임의의 전자 빔 직경, 전류 밀도로 제어한 전자 빔을 조사하고, 상기 GaAs 표면에 형성한 자연 산화막을 선택적으로 Ga2O3로 치환 또는 생성시킨 후, 상기 GaAs층 표면을 브롬화물에 의해 1원자층 단위로 드라이 에칭하고, 상기 Ga2O3로 치환한 부분 이외의 상기 자연 산화막 및 GaAs 및 AlxGayIn1-x-yAszP1-z을 선택 제거하는 네거티브형 리소그래피를 가능하게 하는 전자 빔 미세 가공 방법에서,
    상기 전자 빔의 가속 전압이 50keV 이하, 도우즈 량이 1016∼1020electron/㎠이고,
    상기 전자 빔의 조사량을 제어함으로써 전자 빔 도우즈 량을 제어하고, 상기 GaAs층 표면에 결정화도가 상이한 Ga2O3를 생성함으로써, 상기 드라이 에칭 시에 에칭되는 량을 제어하고, 어스펙트비가 상이한 미세 구조물을 동일 공정으로 형성할 수 있는 전자 빔 미세 가공 방법.
  2. 제 1항에 있어서, 상기 브롬화물에 AsBr3, PBr3, GaBr3, InBr3 중 어느 하나를 이용하는 전자 빔 미세 가공 방법.
  3. 제 1항 또는 제 2항에 있어서, 상기 전자 빔의 조사량을 제어함으로써 상기 AlxGayIn1-x-yAszP1-z층 표면을, 나노·오더 단위로 에칭 깊이 및 가공 영역의 측면 형상을 그 자리에서 제어하는 것이 가능한 전자 빔 미세 가공 방법.
  4. 삭제
  5. 삭제
KR1020057022607A 2003-05-26 2004-05-25 전자 빔 미세 가공 방법 KR101066358B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00147189 2003-05-26
JP2003147189A JP3763021B2 (ja) 2003-05-26 2003-05-26 電子ビーム微細加工方法

Publications (2)

Publication Number Publication Date
KR20060025536A KR20060025536A (ko) 2006-03-21
KR101066358B1 true KR101066358B1 (ko) 2011-09-20

Family

ID=33475359

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057022607A KR101066358B1 (ko) 2003-05-26 2004-05-25 전자 빔 미세 가공 방법

Country Status (7)

Country Link
US (1) US7704861B2 (ko)
EP (1) EP1638137A4 (ko)
JP (1) JP3763021B2 (ko)
KR (1) KR101066358B1 (ko)
CN (1) CN100405552C (ko)
CA (1) CA2526794A1 (ko)
WO (1) WO2004105111A1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060151435A1 (en) * 2002-09-18 2006-07-13 Jun Taniguchi Surface processing method
US7977253B2 (en) * 2004-08-31 2011-07-12 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8110322B2 (en) * 2005-04-25 2012-02-07 Riber Method of mask forming and method of three-dimensional microfabrication
JP4936530B2 (ja) * 2007-05-15 2012-05-23 キヤノン株式会社 ３次元フォトニック結晶の製造方法
US8337712B2 (en) * 2007-05-15 2012-12-25 Canon Kabushiki Kaisha Method for forming etching mask, method for fabricating three-dimensional structure and method for fabricating three-dimensional photonic crystalline laser device
JP5152715B2 (ja) * 2007-09-22 2013-02-27 学校法人関西学院 三次元微細加工方法及び三次元微細構造
US8658993B2 (en) * 2007-12-21 2014-02-25 Cornell University Self-powered lithography method and apparatus using radioactive thin films
JP5267945B2 (ja) * 2009-03-31 2013-08-21 学校法人関西学院 三次元微細加工方法及び三次元微細構造
JP5494992B2 (ja) * 2012-10-19 2014-05-21 学校法人関西学院 三次元微細加工基板
CN103456603B (zh) * 2013-09-05 2016-04-13 大连理工大学 在镓系异质半导体衬底上制备氧化镓膜的方法及氧化镓膜
CN105399049B (zh) * 2015-12-03 2017-05-03 中山大学 一种二维原子材料的微纳结构及图形化制备方法
CN112756602B (zh) * 2020-12-23 2022-12-16 苏州大学张家港工业技术研究院 独立单原子厚金属膜及其制备方法与应用

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0574746A (ja) * 1991-03-20 1993-03-26 Canon Inc 微細加工方法及び微細加工装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4994140A (en) * 1989-01-10 1991-02-19 Optoelectronics Technology Research Corporation Method capable of forming a fine pattern without crystal defects
JPH05175173A (ja) * 1991-12-24 1993-07-13 Res Dev Corp Of Japan 化合物半導体基板の微細加工方法
JP2891114B2 (ja) * 1993-11-30 1999-05-17 日本電気株式会社 半導体のパターン形成方法
US5451548A (en) * 1994-03-23 1995-09-19 At&T Corp. Electron beam deposition of gallium oxide thin films using a single high purity crystal source
JP2826972B2 (ja) * 1994-08-31 1998-11-18 光技術研究開発株式会社 化合物半導体の極微細パターン形成方法
JP3118377B2 (ja) 1994-09-12 2000-12-18 インペリアル カレッジ オブ サイエンス，テクノロジー アンド メディスン 半導体結晶のエッチング方法
JP2858095B2 (ja) * 1995-03-22 1999-02-17 光技術研究開発株式会社 化合物半導体の微細埋込構造の形成方法
JP3716154B2 (ja) 2000-03-16 2005-11-16 Ｔｄｋ株式会社 レジストパターンの形成方法
JP4803513B2 (ja) * 2001-08-07 2011-10-26 学校法人関西学院 イオンビーム微細加工方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0574746A (ja) * 1991-03-20 1993-03-26 Canon Inc 微細加工方法及び微細加工装置

Also Published As

Publication number Publication date
EP1638137A4 (en) 2010-12-01
US20070099334A1 (en) 2007-05-03
EP1638137A1 (en) 2006-03-22
CN100405552C (zh) 2008-07-23
CN1795541A (zh) 2006-06-28
JP2004349597A (ja) 2004-12-09
KR20060025536A (ko) 2006-03-21
JP3763021B2 (ja) 2006-04-05
WO2004105111A1 (ja) 2004-12-02
CA2526794A1 (en) 2004-12-02
US7704861B2 (en) 2010-04-27

Similar Documents

Publication Publication Date Title
KR101755869B1 (ko) 건식 플라즈마 에칭 동안 선택도 강화를 위한 방법
KR101066358B1 (ko) 전자 빔 미세 가공 방법
JP5264237B2 (ja) ナノ構造体およびナノ構造体の製造方法
KR102594444B1 (ko) 황 기반 화학물을 이용한 실리콘 함유 유기 막의 플라즈마 에칭 방법
TWI739812B (zh) 選擇性蝕刻奈米結構之方法
JP4803513B2 (ja) イオンビーム微細加工方法
JP4052430B2 (ja) 無機多層レジストのイオンビーム微細加工方法及びこの方法による半導体デバイス、量子デバイス、マイクロマシーンコンポーネント及び微細構造体
JP2003179031A (ja) 無機多層レジストのイオンビーム注入リソグラフィーによるＳｉ半導体微細構造体の加工方法及びその方法による集積回路、デバイス及びマイクロマシーンコンポーネント
JP2007273665A (ja) モールド及びモールドの作製方法
KR100933560B1 (ko) 패턴화된 실리콘 나노팁 제작방법
JP2500443B2 (ja) 化合物半導体のドライエッチング方法
Cho et al. Direct pattern etching for micromachining applications without the use of a resist mask
JP5152715B2 (ja) 三次元微細加工方法及び三次元微細構造
WO2003054973A1 (fr) Element de reception de rayonnement lumineux et dispositif de reception de rayonnement lumineux comprenant un circuit et une commande a disque optique
KR101172358B1 (ko) 실리콘 나노선 제조 방법
WO2003054945A1 (fr) Procede de formation de motifs fins au moyen d'un faisceau ionique sur un resist multicouche inorganique, dispositif a semi-conducteur, dispositif quantique, composant de micromachine et structure fine produite au moyen de ce procede
JP5494992B2 (ja) 三次元微細加工基板
JPH0684841A (ja) シリコン基板の溝形成方法
JPH0562946A (ja) 表面処理装置及び方法
Pang Etching Technology for Microelectronic Materials
Yoshizawa Sub-50 nm stencil mask for low-energy electron-beam projection lithography
JPH07281221A (ja) 非線形光学材料の製造方法
JPH0766134A (ja) 半導体デバイスの製造方法
JPH0478128A (ja) 半導体微細構造の作製方法
JPH04306897A (ja) 半導体量子井戸箱の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140605

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150904

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160902

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170901

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee