JPH05175173A - 化合物半導体基板の微細加工方法 - Google Patents

化合物半導体基板の微細加工方法

Info

Publication number
JPH05175173A
JPH05175173A JP3340892A JP34089291A JPH05175173A JP H05175173 A JPH05175173 A JP H05175173A JP 3340892 A JP3340892 A JP 3340892A JP 34089291 A JP34089291 A JP 34089291A JP H05175173 A JPH05175173 A JP H05175173A
Authority
JP
Japan
Prior art keywords
compound semiconductor
indium
thin film
semiconductor substrate
electron beam
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP3340892A
Other languages
English (en)
Inventor
Yutaka Kadoya
豊 角屋
Shinji Mitsuya
三矢伸司
Hiroshi Noge
宏 野毛
Hiroyuki Sakaki
裕之 榊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Science and Technology Agency
Original Assignee
Research Development Corp of Japan
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Research Development Corp of Japan filed Critical Research Development Corp of Japan
Priority to JP3340892A priority Critical patent/JPH05175173A/ja
Publication of JPH05175173A publication Critical patent/JPH05175173A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】 【目的】 半導体表面の不純物汚染を低減することがで
きる化合物半導体基板の微細加工方法を提供する。 【構成】 少なくともインジウムを含む薄膜、インジウ
ムひ素やインジウムガリウムひ素薄膜1を用い、この薄
膜1を予め最表面に堆積した化合物半導体基板3に第1
の工程(b)で電子線EBを照射し、第2の工程(b)
でエッチングにより被照射領域以外を選択的に除去す
る。インジウムひ素やインジウムガリウムひ素の薄膜1
は、例えば分子線エピタキシャル成長法で堆積し得るの
で電界効果トランジスタやレーザー素子の動作層2を形
成する装置を用いて連続的に堆積することが可能である
ため、半導体表面が不純物に汚染されることなくインジ
ウムひ素薄膜やインジウムガリウムひ素薄膜が形成でき
る。従って、分子線エピタキシャル成長装置等から、直
ちに電子線照射装置へ試料を移送することが可能とな
り、基板表面の不純物汚染は、大幅に低減することがで
きる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、化合物半導体基板、特
にガリウムひ素を主要構成要素とする半導体基板に微細
加工を施す方法に関し、微細構造を必要とする半導体装
置の製造に使用される化合物半導体基板の微細加工方法
に関する。
【0002】
【従来の技術】半導体基板に微細構造を形成する方法と
しては、レジストと呼ばれる有機物材料を半導体基板に
塗布し、光または電子線を照射して有機物材料を選択的
に変質させ、溶媒を用いて有機物材料を選択的に除去
し、さらに除去されない部位をマスクとして、半導体に
対する溶媒あるいは反応性イオン等を用いてエッチング
する方法が普及している。
【0003】しかしながら、この方法においては、微細
加工を施された半導体基板の表面に有機物を主とする大
量の不純物が残留するため、とくに化合物半導体装置の
製造には、問題となっていた。不純物が残留する原因
は、レジスト自体が有機物であることと同時に上記方法
が通常、大気中で行われることにある。
【0004】上記問題を解決する方法として、すべての
工程を超高真空中で行う手法が提案されている。この手
法では、まず分子線エピタキシャル成長法等により、電
界効果トランジスタやレーザー素子の動作層を形成す
る。次に、この動作層を備えた半導体基板を超高真空中
で移送し、同じく超高真空下で微細加工を施す。これに
より大気に含まれる有機物等の不純物による汚染を防ぐ
ことができる。
【0005】超高真空中では、従来の有機物レジストを
用いた微細加工方法を使用することができないため、化
合物半導体基板の表面を予め酸化し、酸化した表面を有
機物レジストの代用とする方法が公知(M.Taneya, e
t.al, Japanese Journal of Applied Physics, V
ol.29, No.1, p.L182(1990))となっている。
【0006】同方法では、酸化表面に電子線を照射して
選択的に変質させ、さらに塩素等のガスを用いて、酸化
表面をエッチングする。この際電子線照射量によって電
子線の被照射領域が選択的にエッチングされるか、選択
的にエッチングされずに残存する。次に、選択的に除去
された酸化表面をマスクとして半導体基板の動作層を再
び塩素ガスを用いてエッチングする。
【0007】
【発明が解決しようとする課題】しかしながら前記の方
法では、電子線を照射する以前に半導体表面を酸化する
必要がある。従って分子線エピタキシャル成長装置から
電子線照射装置に移送する途中に、酸化のための真空装
置を経由しなければならないが、一般に超高真空下にお
いても若干の不純物汚染が存在する。そのため、この移
送過程において半導体表面が不純物に汚染されるという
問題があった。
【0008】本発明は、上記の課題を解決するものであ
って、半導体表面の不純物汚染を低減することができる
化合物半導体基板の微細加工方法を提供することを目的
とするものである。
【0009】
【課題を解決するための手段】そのために本発明に係わ
る化合物半導体基板の微細加工方法は、前記酸化表面に
代えて少なくともインジウムを含む薄膜、インジウムひ
素やインジウムガリウムひ素薄膜を用いたものであり、
この薄膜を予め最表面に堆積した化合物半導体基板に第
1の工程で電子線を照射し、第2の工程でエッチングに
より被照射領域以外を選択的に除去するものである。
【0010】
【作用】インジウムひ素やインジウムガリウムひ素の薄
膜は、例えば分子線エピタキシャル成長法で堆積し得る
ので電界効果トランジスタやレーザー素子の動作層を形
成する装置を用いて連続的に堆積することが可能である
ため、半導体表面が不純物に汚染されることなくインジ
ウムひ素薄膜やインジウムガリウムひ素薄膜が形成でき
る。従って、表面酸化のための真空装置等を経由するこ
となく、分子線エピタキシャル成長装置等から、直ちに
電子線照射装置へ試料を移送することが可能となり、基
板表面の不純物汚染は、大幅に低減することができる。
【0011】また、電子線照射につづく塩素ガス等によ
るエッチングにおいても、適切な条件を用いることによ
って、インジウムひ素やインジウムガリウムひ素は、前
記の酸化表面と同等の役割をはたすことができる。
【0012】
【実施例】以下、図面を参照して本発明の実施例を説明
する。図1は本発明の化合物半導体基板の微細加工方法
の1実施例を説明するための図である。
【0013】まず、図1(a)に示すように、ガリウム
ひ素(GaAs)の基板3上に形成した電界効果トラン
ジスタや半導体レーザー素子の動作層(GaAs/Al
GaAs)2に続いてインジウムひ素(InAs)薄膜
1を分子線エピタキシャル成長法等により形成する。
【0014】次に、同基板を超高真空下で移送し、基板
温度を200°C程度に上げ、図1(b)に示すように
電子線EBを選択的に照射しながら、塩素ガス(C
2 )を基板に照射する。この工程において、電子線E
Bを照射していない部位は、1000オングストローム
/分程度の速度で表面のインジウムひ素薄膜1が除去さ
れる。従って、最初に堆積したインジウムひ素薄膜1の
厚さに応じて、塩素ガス照射の時間が決定される。
【0015】インジウムひ素層が選択的に除去される
と、基板温度を130°C程度に下げ、図1(c)に示
すように再度塩素ガス(Cl2 )を照射する。この工程
では、インジウムひ素(InAs)とガリウムひ素(G
aAs)やアルミニウムガリウムひ素(AlGaAs)
の塩素ガス(Cl2 )に対するエッチング速度の差によ
り、インジウムひ素が残存する部位ではガリウムひ素や
アルミニウムガリウムひ素がエッチングされず、動作層
を含む基板が加工される。この後、必要に応じてインジ
ウムひ素を除去する場合には、例えばひ素雰囲気下で基
板温度を上げることにより、インジウムひ素層は蒸発す
る。
【0016】図2は第1の工程(図1(b))において
照射する電子線量と第2の工程(図1(c))で除去さ
れずに残るインジウムひ素の関係(残膜率)を示す図で
あり、第1の工程を可能ならしめる根拠を示すものであ
る。この図2に示すように残膜率は、1×1017cm-2
と1×1018cm-2との間で大きく変化しており、十分
なコントラストをとるためには1×1018cm-2以上の
電子線を照射することが望ましい。
【0017】図3は第2の工程に続く基板の加工工程に
おいてマスクとなるインジウムひ素とガリウムひ素の塩
素ガスに対するエッチング速度と基板温度の関係を示す
図であり、第2の工程を可能ならしめる根拠を示すもの
である。この図から明らかなように第1の工程で堆積し
たインジウムひ素と加工すべきガリウムひ素の加工深さ
に応じて基板温度は決定される。
【0018】なお、本発明は、上記の実施例に限定され
るものではなく、種々の変形が可能である。例えば上記
の実施例では、電子線照射と塩素ガス照射を同時に行っ
たが、これらを別々に行ってもよく、また基板温度等エ
ッチング条件は、必要に応じて異なってもよい。さら
に、本発明は、少なくともインジウムを一定量以上含む
薄膜であれば、インジウムひ素の代わりにインジウムガ
リウムひ素を用いても上記のものと同様の効果を得るこ
とができる。
【0019】
【発明の効果】以上に説明したように、本発明によれ
ば、動作層の形成と同一の真空装置を用いてマスクとな
るインジウムひ素またはインジウムガリウムひ素の堆積
を行い、電子線及び塩素ガスを用いて微細加工を行うこ
とができるので、超高真空中で基板表面の汚染を大幅に
低減した状態での微細加工が可能となる。したがって、
超高真空中で一貫して動作層形成と微細加工を行う場合
に、半導体表面の不純物汚染を大幅に低減することがで
きる。
【図面の簡単な説明】
【図1】 本発明に係わる微細加工方法の手順を示す図
である。
【図2】 電子線照射量と照射の有無による残膜率の違
いの関係を示す図である。
【図3】 ガリウムひ素とインジウムひ素のエッチング
速度の差を示す図である。
【符号の説明】
1…インジウムひ素薄膜、2…動作層、3…基板
───────────────────────────────────────────────────── フロントページの続き (72)発明者 角屋 豊 東京都杉並区久我山4−50−27 コンフォ ート久我山202号 (72)発明者 三矢伸司 東京都杉並区荻窪3−31−14 旭化成荻窪 寮306号 (72)発明者 野毛 宏 東京都杉並区久我山4−34−15−2F (72)発明者 榊 裕之 神奈川県横浜市緑区大場町174−260

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 化合物半導体基板に電子線を照射する第
    1の工程と、エッチングにより被照射領域以外を選択的
    に除去する第2の工程を備える化合物半導体基板の微細
    加工方法において、該化合物半導体基板が予め最表面に
    少なくともインジウムを含む薄膜を堆積した化合物半導
    体基板であることを特徴とする化合物半導体基板の微細
    加工方法。
  2. 【請求項2】 請求項1記載の第2の工程が、真空装置
    内において前記化合物半導体基板に塩素ガスを照射する
    ことにより行うことを特徴とする化合物半導体基板の微
    細加工方法。
JP3340892A 1991-12-24 1991-12-24 化合物半導体基板の微細加工方法 Withdrawn JPH05175173A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3340892A JPH05175173A (ja) 1991-12-24 1991-12-24 化合物半導体基板の微細加工方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3340892A JPH05175173A (ja) 1991-12-24 1991-12-24 化合物半導体基板の微細加工方法

Publications (1)

Publication Number Publication Date
JPH05175173A true JPH05175173A (ja) 1993-07-13

Family

ID=18341270

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3340892A Withdrawn JPH05175173A (ja) 1991-12-24 1991-12-24 化合物半導体基板の微細加工方法

Country Status (1)

Country Link
JP (1) JPH05175173A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07211704A (ja) * 1993-11-30 1995-08-11 Nec Corp 半導体のパターン形成方法
WO2004105111A1 (ja) * 2003-05-26 2004-12-02 Kwansei Gakuin Educational Foundation 電子ビーム微細加工方法
JP2009076795A (ja) * 2007-09-22 2009-04-09 Kwansei Gakuin 三次元微細加工方法及び三次元微細構造
JP2010237539A (ja) * 2009-03-31 2010-10-21 Kwansei Gakuin 三次元微細加工方法及び三次元微細構造

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07211704A (ja) * 1993-11-30 1995-08-11 Nec Corp 半導体のパターン形成方法
WO2004105111A1 (ja) * 2003-05-26 2004-12-02 Kwansei Gakuin Educational Foundation 電子ビーム微細加工方法
CN100405552C (zh) * 2003-05-26 2008-07-23 学校法人关西学院 电子束微细加工方法
US7704861B2 (en) 2003-05-26 2010-04-27 Riber Sa Electron beam microprocessing method
JP2009076795A (ja) * 2007-09-22 2009-04-09 Kwansei Gakuin 三次元微細加工方法及び三次元微細構造
JP2010237539A (ja) * 2009-03-31 2010-10-21 Kwansei Gakuin 三次元微細加工方法及び三次元微細構造

Similar Documents

Publication Publication Date Title
US5700703A (en) Method of fabricating buried control elements in semiconductor devices
DE69635326T2 (de) Verfahren zum Ätzen von Silizium
JPH0734428B2 (ja) 半導体素子の製造方法
EP0690484A1 (en) Method of manufacturing semiconductor device and methods of processing, analyzing and manufacturing its substrate
JPS62262466A (ja) Mes fetの製造方法
JPH05175173A (ja) 化合物半導体基板の微細加工方法
JPH0787195B2 (ja) ショットキゲート電界効果トランジスタの製造方法
EP0758143B1 (en) Improved masking methods during semiconductor device fabrication
US5204278A (en) Method of making MES field effect transistor using III-V compound semiconductor
JPH0661200A (ja) 化合物半導体基板の微細加工方法
US5904552A (en) Method of resistless patterning of a substrate for implantation
JP2500443B2 (ja) 化合物半導体のドライエッチング方法
JP2694625B2 (ja) 化合物半導体基体のエッチング方法および製造方法
JP2757642B2 (ja) ドライエッチング方法
JP2647056B2 (ja) 半導体のパターン形成方法
JP2001308319A (ja) 絶縁ゲート型化合物半導体装置
JP2003124234A (ja) 半導体装置の製造方法
JPH06209018A (ja) 微細ゲート電極の形成方法
JP2598707B2 (ja) 化合物半導体結晶成長法
JP2883918B2 (ja) 化合物半導体のパターン形成方法
JP3419583B2 (ja) ガリウム砒素基板における選択的結晶成長方法
DE19853023A1 (de) Verfahren zur Herstellung von Nanostrukturen in dünnen Filmen
JP2891114B2 (ja) 半導体のパターン形成方法
JPH09219393A (ja) 微細加工方法
US5709744A (en) Masking methods during semiconductor device fabrication

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19990311