JPH0244721A - 少なくとも反応性イオンエッチング段階を含む半導体デバイスの製造方法 - Google Patents

少なくとも反応性イオンエッチング段階を含む半導体デバイスの製造方法

Info

Publication number
JPH0244721A
JPH0244721A JP1159805A JP15980589A JPH0244721A JP H0244721 A JPH0244721 A JP H0244721A JP 1159805 A JP1159805 A JP 1159805A JP 15980589 A JP15980589 A JP 15980589A JP H0244721 A JPH0244721 A JP H0244721A
Authority
JP
Japan
Prior art keywords
metal layer
substrate
layer
etching
masking system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1159805A
Other languages
English (en)
Other versions
JPH0680645B2 (ja
Inventor
Philippe Autier
フィリップ・オティエ
Jean-Marc Auger
ジャン‐マルク・オジェ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of JPH0244721A publication Critical patent/JPH0244721A/ja
Publication of JPH0680645B2 publication Critical patent/JPH0680645B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30621—Vapour phase etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/051—Etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/131—Reactive ion etching rie
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/945—Special, e.g. metal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y10S438/951—Lift-off

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） この発明は、 一般式　Ｇ　ａｌ−ｘ　Ｉ　ｎｘＡｓ＋−ｙ　Ｐ　ｙを
有する半導体化合物のソリッドウェーハと、 一般式　Ｇ　ａ　＋　−Ｘ　ｒ　ｎ　ｘ　Ａ　Ｓ　ｌ−
ｙ　Ｐ　ｙを各有する半導体化合物の層の連続体とから
選ばれ、ここで前記式中のＸ及びｙが濃度を示し、０〜
１である配置で構成される基板の反応性イオンエツチン
グ段階を少なくとも含み、このエツチング段階を行うた
めに反応性ガス流と協同する前記基板のマスキングシス
テムを設ける半導体デバイスの製造方法に関する。
この発明は、Ａｚ＋　　　Ｂｙ材料上の集積デバイス及
び特に１７元素を含む■−■化合物上のオプトエレクト
ロニクデバイスの製造に使用される。
（従来の技術） 実際、材料ｒｎＰ及び他のｍ−ｖ化合物、特に１７元素
を含有するｍ−ｖ化合物は、電気通信における実際的標
準規格である１、３μｍ及び１．５５μｍのような大波
長で動作する集積オプトエレクトロニクデハイスの製造
に対して極めて魅力的な材料と考えられる。前記集積デ
バイスを製造するためには、ミクロン又はサブミクロン
パターンを得るのにただ一つ適するドライエツチング技
術を用いることが必要であることが分かる。
このようなトライエツチング法は、高解像度のパターン
を再現性をもって与えなければならない。
エッチングは、すべての結晶学的方向におけるエッチン
グの異方性と表面形態の保持が要求される。
反応性イオンエッチングに基づくドライエッチング法（
以下ＲＩＥという。）は、従来技術で知られている。
一般に、これらの既知の方法において、マスクの開口で
エツチングパターンをつくるマスクを形成し、選択的エ
ツチングを実現するため、すなわち、マスクを劣化させ
ることなくマスクされた材料、代表的にはＩ。を含有す
る■−■材料のエッチングを実現するためにマスクを構
成する材料の選択と協同する反応性ガス混合物又は反応
性ガスを使用する。
オプトエレクトロニクスにおいて、実際に起こる問題は
、−ｇに大きな深さ、少なくとも３μｍを超え、最もし
ばしば７μｍ程度の深さに渡ってエッチングしたサブミ
クロンパターンを形成する試みである。
前記問題は、彎曲部に横方向閉込めのために用いられる
エツチングされた溝を有する彎曲埋込み形厚波路を得る
必要のある場合に起こる。更に、これらの問題は、埋込
み形光導波路の断面により形成される平行面を有するプ
レートを形成する溝により構成される鏡を得る必要があ
る場合に起こる。この場合には、完全に平坦で、なめら
かで、かつ導波路の軸に、すなわち基板に垂直な縁を有
するエツチングされた溝を得ることが特に重要である。
このようなデバイスは、ｒ２２１３　　フレクエンツ（
２２１３Ｆｒｅｑｕｅｎｚ）第３５巻（１９８１年）、
９月、第９号、西独国ベルリン」においてカールーハイ
ンツティートゲン（Ｋａｒｌ−１１ｅｉｎｚ　Ｔｉｅｔ
ｇｅｎ）による題名「１へボブラフイー光集積回路の問
題（Ｒｒｏｂ　ｌｅｍｅｄｅｒＴｏｐｏｇｒａｐｈｉｅ
　Ｉｎｔ＋４ｒｉｅｒｔ−Ｏｐｔｉｓｃｈｅｒ　Ｓｃｈ
ａｌｔｕｎｇｅｎ）　Ｊの刊行物に記載されている。し
かし、前記刊行物には、前記デバイスの製造方法の記載
はない。
また、前記問題は、デバイスの深い層／４のアクセス、
例えば基板が所定数のエピタキシャル層で覆われる場合
、基板／４のアクセスを得る必要がある埋込み形オプト
エレクトロニク又は電子デバイスの製造の場合にも起こ
る。この場合には、平坦な底部が一般に新しいエピタキ
シャル層のためのヘースとして役立つように意図されて
いるので、極めて平坦で、かつ極めてなめらかな底部を
有する穴を得ることが特に重要である。
最後にｍ−ｖ化合物は、多くの類似点を有するが、また
ドライエツチングに使用しうる反応性ガスに関して、特
に化合物の元素の一つが関連した反応性ガスにより揮発
性化合物を生成しうるという事実による化学的性質の多
くの相違点をも有する。
したがって、特定のＩＩＩ−Ｖ化合物に適用しうる従来
技術から得られる教示を系統的に他のｍ−ｖ化合物に当
てはめることはできない。
上記のすべての特性を得るためにＲＩＥ型のドライエッ
チング段階を用いる製造方法は、１９８５年軽井沢で開
催された「ＧａＡｓ及び関連化合物に関する国際シンポ
ジウムＣｌ２／ＣＨ４／Ｈｎｔ、　Ｓｙｍｐ、　ＧａＡ
ｓ　ａｎｄ　ＲｅｌａｔｅｄＣｏｍｐｏｕｎｄｓ）で発
表された論文、Ｉｎ５ｔ、　Ｐｈｙｓ、　Ｃｏｎｆ。
Ｓｅｒ、　Ｎｏ、７９、第６章」における、ニー・ニゲ
ブリュンゲ（Ｕ、　Ｎｉｇｇｅｂｒｉ；ｇｇｅ）、エム
・フルーグ（Ｍ、　Ｋｌｕｇ）及びジー・ガルス（Ｇ、
　Ｇａｒｕｓ）による’　ＣＨａ　／　ＩＩ　ｚを用い
るＩ、ＩＰ／４のＲＩＥの新規方法（Ａ　Ｎｏｖｅｌ　
Ｐｒｏｃｅｓｓｆｏｒ　ＲＩＥ　ｏｎ　ＩｎＰ、　ｕｓ
ｉｎｇ　Ｃ１１４／Ｈの　」と題する刊行物から知られ
ている。この文献は、反応性ガスとしてＣ１１４及び■
２の混合物を用いるＩｎＰ化合物のＲＴＥによるドライ
エツチングを得る方法を述べている。
この混合物は、真空系の腐食の問題を避けるために、ま
た特にこれらのガスがＩｎＰ材料の適当なエツチング速
度を得ることを可能にするため使用される。ガス混合物
及びそれらの作業条件の最適パラメータによって、前記
方法は１．リボン導波路（ｒｉｂｂｏｎ　ｇｕｉｄｅ）
の製造中荒さがほとんどなく８５％の傾斜（ｉｎｃｌｉ
ｎａｔｉｏｎ）を有するエツチング縁を得ることを可能
にする。
これらの結果は、反応性ガスＣＨ４／Ｈ２の選択と、深
いエツチング段階に対してはＳｉＯ□層を形成し、（こ
れをフォトレジストで覆うこともできる。）浅いエツチ
ング段階に対しては単一のフォトレジスト層を形成する
というマスキング工程の選択との間の協同により得られ
た。この刊行物は、マスク表面において水素化物及び重
合体の層が形成され、これによりマスクが硬化され、そ
の浸食砥抗が増加するという、ガスとマスク間の協同効
果を述べている。
最適の条件及びマスク／４の効果にもかかわらず、既知
方法により得られる結果は、少なくとも７μｍのエツチ
ング深さと基板に絶対的に垂直なエツチング縁がインジ
ウム（Ｉｎ）を含むＩ−Ｖ化合物におけるサブミクロン
パターンに必要である電子デバイスの製造に適用するに
は十分満足ではない。特に、この刊行物に従う場合、８
５％の、得られる工ッチング縁の傾斜は、７μｍの深さ
に渡ってエツチングされるサブミクロンパターンに適用
する場合、余りにも大き過ぎる。これは、７μｍの深さ
が得られるのと同じ期間のエツチング段階の間に誘電体
のマスクが水素化物層の形成にもかかわらず横方向にか
なり強い攻撃を受は確実にエツチング縁の傾斜が１００
％と異なるようになるという事実によるのである。更に
、前記文献により示される方法に従ってエツチングされ
た穴の底部は、例えば引き続き他の層を堆積させること
ができる程に十分なめらかではないことを確かめた。
（発明が解決しようとする課題） したがって、この発明の目的は、少なくとも７μｍの深
いエッチングと−なめらかで基板に完全に垂直なエッチ
ング縁と、ミクロンパターン及び更にはＧａＡｓのよう
な１ｌｌ−Ｖ化合物並びにＩｎＰのようなインジウム元
素を含有する■−■化合物に適用しうるサブミクロンパ
ターン（０，７μｍ）をまでも得ることもできる、冒頭
に述べた方法を提供することである。
（課題を解決するための手段） この発明に従えば、方法は、マスキングシステムが厚さ
の小さいチタン（Ｔｉ）の第１金属層と、その上に設け
た約８〜１２倍の厚さのニッケル（Ｎｉ）の第２金属層
とで形成され、反応性ガス流がガス混合物Ｃ１ｚ／Ｃ１
１ａ／ｌｌｚ／Ａｒにより形成され、エツチング室内の
分圧に関する限り前記混合物中にＣｆｆ１ｚがＣ１１４
及び計の容量の１／４の量で存在することを特徴とする
。
この発明を添付図面を参照して例によっていっそう詳細
に説明する。
この発明に従う方法は、以下に述べる段階により行われ
る： ａ）　エツチングする基板のウェーハＳの調製。
このウェーハは、一般式Ｇａ＋−ｘＩｎｘＡｓ＋−ｙＰ
ｙ　　（式中のＸ及びｙはＯ〜１の範囲内の濃度である
。）を存するｍ−ｖ族の半導体化合物の任意のウェーハ
でよい（第１ａ図参照）。また、ウェーハは、例えばエ
ビタクシ−と同質構造又は異質構造の形成により得られ
るこれらの材料の交互層の連続体でもよい。
ｂ）反応性イオンエツチング段階中保護しなければなら
ない基板領域の表面に配置した開口を有するマスクＭを
感光性樹脂により形成すること；したがって、これらの
開口は、後に［Ｅに対してマスクされる領域に配置され
る（第１ｂ図参照）。
（３光性樹脂としてＡｚ　４０７０又はＡｚ　５２１４
　（商品名、シプレー社（Ｓｈｉｐｌｅｙ）製）又はＲ
Ｂ　２００ＯＮ（商品名、ヒタチレイキャスト社（ｌｌ
ｉｔａｃｈｉ−Ｒａｙｃａｓｔ）製）を使用することが
できる。この目的に対して、ウェスト（Ｗｅｓｔ）ら、
Ｊｏｕｒ、　Ｖａｃ、　Ｓｃｉ、−Ｔｅｃｈｎｏｌ。
Ｂ５　（１）、　１９８７年、４４９〜４５３頁の刊行
物の参照が有益である。このような樹脂を用い業界で知
られるフオトリトグラフィ法により０．５〜１μｍの寸
法を有するパターンを画成することができる。
例えば、実験で０．７μｍの厚さを有する壁により互い
に隔てられる、１．３　μｍ幅の溝を有する格子、又は
逆の格子、又は各１１！ｍ程度の溝と壁が交互の格子、
及び−船釣な仕方でその１要素が２μｍ程度のピンチで
ミクロン又はサブミクロンの寸法である格子を実現する
ことが可能である。
集積オプトエレクトロニク回路に適用する場合、獲得性
能により任意の形のミクロン又はサブミクロンパターン
を得ることができる。
したがって、断面図１ａ〜１ｆによって説明する例にお
いては、Ｗｓ　−０，７ｕｍの１ｊｌｒとＷ、＝１．３
μｍの壁とを有する格子の形成を選択している。
第２図の斜視図で説明する例においては、反対にＷｓ　
−１，３μｍの溝とＷイー０．７　μｍの壁が形成され
る。壁が９０°の角度で曲がる複雑なパターンさえ得ら
れる。
一方及び他方のこれらの例において、エツチング深さＰ
＝７μｍである。
このパターンは、この段階では第１ｂ図に示すように選
択樹脂によってネガ型で得られる。サブミクロンパター
ンをエツチングする場合、堆積樹脂の厚さｅｌ、Ｉは、
ｅ、ゲ０．７μｍでなげればならない。
ｃ）３０〜５０μｍの範囲の厚さｅ、を有するチタン（
Ｔｉ）の第１金属層１を電子銃による真空蒸着によって
堆積し、次いで同一蒸着室において、単にターゲットを
変更することにより２００〜５００ｎｍの範囲の厚さＣ
２を有する、すなわち、第１金属層１の約８〜１２倍の
厚さの、ニッケル（Ｎｉ）の第２金属層２を堆積するこ
と（第１ｃ図参照）。
しかし、次の段階で層Ｍが容易に攻撃されるように厚さ
ｅ、及びＣ２を合計厚さｅ、＋ｅｚ＜ｅ、４となるよう
に選ふく第１Ｃ図参照）。
２つの金属層１及び２の重ね合せがこの発明に従う反応
性イオンエツチング段階のマスキングシステムを構成す
る。このマスキングシステムの利点は、 その実現の単純性、すなわち通常使用される２種の金属
の単一操作での単純な真空蒸着及び 任意の反応性ガスに対するその耐性。下層として配設し
たチタン層は、その機能については後に述べるが、チタ
ンが塩素によって揮発性ＴｉＣｊ２ｚ化合物を発生ずる
ので、極めて薄い厚さに限定される。上層として配設し
た二、ンケル層は、その厚さがチタン層の厚さの約８〜
１２倍であるので、厚さがはるかに大きく、チタンと反
対に浸食、特に塩素による浸食、また垂直浸食及び横方
向浸食に極めて高い耐性を有する。
ｄ）樹脂層Ｍを、例えば沸騰アセトンにより除去し、層
Ｍの部分の表面に堆積された層１および２の不要部のリ
フトオフ（離昇：　１ｉｆｔ−ｏｆｆ）を可能にするこ
と（第１ｄ図参照）。
ｅ）基板Ｓで示す半導体材料を重ね合せ層１及び２によ
り形成されるマスクの開口でエツチングすること。この
エツチング処理は、この発明に従ッテ次の混合物：　　
Ｃｆｆｚ　／ＣＨ４　／Ｈ２／　Ａｒとして選ばれ、こ
れらのガスが混合物中でそれぞれそれらの各々に対する
１−４１４−４の分圧で作用するガスによってそれ自体
は当業者に知られているＲＴＥ形のエツチング段階によ
り二の発明に従って行う。
電力は、１２０Ｗである。
全圧は、４０ミリトールである。
このガス混合物は、この発明の目的を達成するために層
ｌ及び２の形成と協同するように特に選ばれた。
実際、分かるようにＩｎ元素を含有する化合物をエッチ
ングする必要がある場合、純塩素の使用は、除かれる。
このガスの使用は、純粋状態では、従来技術として述べ
た第２の文献に示されるようにＧａＡｓのエッチングに
のみ適する。
他方、ＩｎＰのエツチングガスとしてのＣｌＩｎ／Ｈｚ
の選択は、前記第１文献から知られるが工業的使用には
エツチング速度が小さ過ぎる。加工時、エツチング速度
は、製造の迅速性が品質に悪い影響を及ぼすことがなく
て高くなければならない。反応性ガスの濃度、すなわち
分圧の、この発明に従って行う選択により高いエツチン
グ速度とともにすくれた製造品質が得られ、これにより
高い製造効率がもたらされることが分かる。
エツチング段階は、期待される品質に悪い影響を及ぼす
ことなく７μｍの深さに渡って行うことができ（第１ｅ
図及び第２図参照）。
ｆ）　　ＲＩＥエツチング段階前に適用したマスキング
システムを形成する金属層１及び２のリフトオフ。この
リフトオフ段階において、チタン層１が役割を果たす。
実際、層２を形成するニッケルは、基板表面を劣化させ
ないように選んだ別の酸で大変苦労して除去することが
できるに過ぎないが、他方、ニッケルの厚い層によりそ
れ自体被覆されたチタン層は、純粋の又はわずかに希釈
したフッ化水素酸中室温で３〜１０分で除去される。チ
タン層１の除去は、したがってニッケル層２の除去をも
たらす（第１ｆ図参照）。
チタン層の機能から見て、この発明は、チタン層１に代
えて、同じ特性を有する任意の金属、すなわち、単純な
堆積を示し、基板を攻察しないフン化水素酸又は他の酸
の中で容易に除去され、かつ反応性イオンエツチング（
ＲＴＥ）段階に使用されるＣ２□／Ｃ１１，／ＩＩ□／
Ａｒガス混合物に十分な耐性を有する任意の金属を使用
することにより実施することができる。
同様に、ニッケルは、これと同じ特性、すなわち、堆積
の単純さと選ばれた混合物による浸食に対する高い耐性
とを有する任意の金属により第２金属層を形成するよう
に置換することができる。
【図面の簡単な説明】
第１ａ〜ｌｆ図は、この発明に従う製造の異なる段階に
おけるデバイスの部分断面略図、第２図は、この発明に
従う方法の性能を明らかにする実施例の斜視図である。 １・・・第１金属層（チタン） ２・・・第２金属層にニッケル） Ｍ・・・樹脂層　　　　　　　Ｓ・・・基板Ｗ５・・・
溝幅　　　　　　　Ｗ。・・・壁厚さ特許出願人　　エ
ヌ・ベー・フィリップス・フルーイランベンファブリケ
ン １／３ ２／３

Claims (1)

  1. 【特許請求の範囲】 １、一般式Ｇａ＿１＿−＿ｘＩｎ＿ｘＡｓ＿１＿−＿ｙ
    Ｐ＿ｙを有する半導体化合物のソリッドウェーハと、一
    般式 Ｇａ＿１＿−＿ｘＩｎ＿ｘＡｓ＿１＿＿−＿ｙＰ＿ｙを
    各有する半導体化合物の層の連続体とから選ばれ、ここ
    で前記式中のｘ及びｙが濃度を示し、０〜１である配置
    で構成される基板の反応性イオンエッチング段階を少な
    くとも含み、このエッチング段階を行うために反応性ガ
    ス流と協同する前記基板のマスキングシステムを設ける
    半導体デバイスの製造方法において、マスキングシステ
    ムが厚さの小さいチタン（Ｔｉ）の第１金属層と、その
    上に設けた約８〜１２倍の厚さのニッケル（Ｎｉ）の第
    ２金属層とで形成され、反応性ガス流がガス混合物Ｃｌ
    ＿２／ＣＨ＿４／Ｈ＿２／Ａｒにより形成され、エッチ
    ング室内の分圧に関する限り前記混合物中にＣｌ＿２が
    ＣＨ＿４及びＡｒの各量の約１／４の量で存在すること
    を特徴とする少なくとも反応性イオンエッチング段階を
    含む半導体デバイスの製造方法。 次の段階： ａ）化合物Ｃａ＿１＿−＿ｘＩｎ＿ｘＡｓ＿１＿−＿ｙ
    Ｐ＿ｙのウェーハと、この上に更にこのような化合物の
    エピ タキシャル層を設けたウェーハとから選ば れ、この一般式のｘ及びｙが０〜１の範囲 の濃度を示す半導体基板を形成すること； ｂ）前記基板表面にネガ型樹脂層Ｍを堆積し、所定のパ
    ターンを構成するためにエッチン グ処理中に保護しなければならない基板Ｓ の領域に合わせて配置した開口をフオトリ トグラフィによりこの樹脂中に形成し、層 Ｍの厚さを０．７μｍ程度とすること； ｃ）約３０〜５０ｎｍの厚さを有するチタンの第１金属
    層を真空蒸着により堆積し、次いで例 えば同一室内で第１金属層の厚さの約８〜 １２倍の厚さ、すなわち約２００〜５００ｎｍの厚さを
    有するニッケル（Ｎｉ）の第２金属層を真空蒸着により
    堆積すること； ｄ）樹脂層Ｍを、例えば沸騰アセトンにより除去し、こ
    れと共に第１金属層及び第２金 属層の不要部分を取り去り、エッチングし なければならない基板領域に合わせて配置 した開口を二つの金属層の重ね合わせによ り形成した系中に出現させ、これにより反 応性イオンエッチング処理のための、前記 基板Ｓのマスキングシステムを構成するこ と； ｅ）前記基板Ｓを、このようにして構成したマスキング
    システムの開口を通してガス混 合物Ｃｌ＿２／ＣＨ＿４／Ｈ＿２／Ａｒ（塩素、メタン
    、水素、アルゴン）により、それらの分圧が それぞれ比１：４：２４：４の条件でそれ自体知られる
    いわゆる反応性イオンエッチン グ法によりエッチングすること；及び ｆ）チタン（Ｔｉ）の第１金属層を純粋の又はわずかに
    希釈したフッ化水素酸（ＨＦ）によって周囲温度で３〜
    １０分間攻撃し、第１金属層の除去が同時に第２金属層
    の除去をもたら すいわゆるリフトオフ法によりマスキング システムを形成する前記第１及び第２金属 層を除去することの継続によりマスキング システムとガス混合物が得られる請求項１ 記載の方法。
JP1159805A 1988-06-24 1989-06-23 少なくとも反応性イオンエッチング段階を含む半導体デバイスの製造方法 Expired - Lifetime JPH0680645B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR8808504 1988-06-24
FR8808504A FR2633451B1 (fr) 1988-06-24 1988-06-24 Procede de realisation de dispositifs semiconducteurs incluant au moins une etape de gravure ionique reactive

Publications (2)

Publication Number Publication Date
JPH0244721A true JPH0244721A (ja) 1990-02-14
JPH0680645B2 JPH0680645B2 (ja) 1994-10-12

Family

ID=9367677

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1159805A Expired - Lifetime JPH0680645B2 (ja) 1988-06-24 1989-06-23 少なくとも反応性イオンエッチング段階を含む半導体デバイスの製造方法

Country Status (6)

Country Link
US (1) US4925813A (ja)
EP (1) EP0347992B1 (ja)
JP (1) JPH0680645B2 (ja)
KR (1) KR0139541B1 (ja)
DE (1) DE68915619T2 (ja)
FR (1) FR2633451B1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5053105A (en) * 1990-07-19 1991-10-01 Micron Technology, Inc. Process for creating an etch mask suitable for deep plasma etches employing self-aligned silicidation of a metal layer masked with a silicon dioxide template
US5068007A (en) * 1990-09-24 1991-11-26 Motorola, Inc. Etching of materials in a noncorrosive environment
EP0503473A3 (en) * 1991-03-12 1992-10-28 Texas Instruments Incorporated Method of dry etching ina1as and ingaas lattice matched to inp
DE4317722C2 (de) * 1993-05-27 1996-12-05 Siemens Ag Verfahren zum anisotropen Ätzen einer aluminiumhaltigen Schicht und Verwendung einer hierzu geeigneten Ätzgasmischung
US5946594A (en) * 1996-01-02 1999-08-31 Micron Technology, Inc. Chemical vapor deposition of titanium from titanium tetrachloride and hydrocarbon reactants
JPH09326298A (ja) * 1996-04-01 1997-12-16 Denso Corp ドライエッチング方法及びｅｌ素子の製造方法
KR100374228B1 (ko) * 2001-03-28 2003-03-03 주식회사 하이닉스반도체 금속배선 형성 방법
JP4030982B2 (ja) * 2004-05-10 2008-01-09 ユーディナデバイス株式会社 半導体装置および半導体装置の製造方法
KR100759808B1 (ko) * 2005-12-08 2007-09-20 한국전자통신연구원 Ｉｉｉ－ｖ 족 반도체 다층구조의 식각 방법 및 이를이용한 수직공진형 표면방출 레이저 제조 방법
US20070161529A1 (en) * 2005-12-22 2007-07-12 Tosoh Corporation Cleaning composition for semiconductor device-manufacturing apparatus and cleaning method
JP2008098456A (ja) * 2006-10-13 2008-04-24 Eudyna Devices Inc 半導体装置の製造方法
CN102110592A (zh) * 2010-12-02 2011-06-29 南京大学扬州光电研究院 用于干法刻蚀的蓝宝石衬底表面加工前期生产方法
DE102013100035B4 (de) 2012-05-24 2019-10-24 Universität Kassel Ätzverfahren für III-V Halbleitermaterialien
US11756793B2 (en) * 2019-12-27 2023-09-12 Hitachi High-Tech Corporation Semiconductor device manufacturing method
CN113053744B (zh) * 2019-12-27 2024-03-22 株式会社日立高新技术 半导体装置的制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5914893B2 (ja) * 1975-09-08 1984-04-06 ソニー株式会社 ガリウム砒素系化合物半導体用エツチング液
US4467521A (en) * 1983-08-15 1984-08-28 Sperry Corporation Selective epitaxial growth of gallium arsenide with selective orientation
US4840922A (en) * 1986-07-29 1989-06-20 Ricoh Company, Ltd. Method of manufacturing masked semiconductor laser
FR2613381B1 (fr) * 1987-04-01 1989-06-23 Cit Alcatel Procede d'attaque d'une surface d'une piece en phosphure d'indium
US4771017A (en) * 1987-06-23 1988-09-13 Spire Corporation Patterning process

Also Published As

Publication number Publication date
DE68915619D1 (de) 1994-07-07
FR2633451B1 (fr) 1990-10-05
EP0347992B1 (fr) 1994-06-01
EP0347992A1 (fr) 1989-12-27
US4925813A (en) 1990-05-15
DE68915619T2 (de) 1994-12-22
JPH0680645B2 (ja) 1994-10-12
KR0139541B1 (ko) 1998-07-15
FR2633451A1 (fr) 1989-12-29
KR910001871A (ko) 1991-01-31

Similar Documents

Publication Publication Date Title
JPH0244721A (ja) 少なくとも反応性イオンエッチング段階を含む半導体デバイスの製造方法
US6413880B1 (en) Strongly textured atomic ridge and dot fabrication
WO2001093323A2 (en) Method of removing rie lag in a deep trench silicon etching step
US5393646A (en) Method for selective formation of a deposited film
US7704861B2 (en) Electron beam microprocessing method
US7067429B2 (en) Processing method of forming MRAM circuitry
JP3393637B2 (ja) 半導体エッチング方法および半導体レーザ装置
GB2186424A (en) Method for producing integrated circuit interconnects
EP0363547B1 (en) Method for etching mirror facets of III-V semiconductor structures
Pearton et al. Science of dry etching of III-V materials
US5961718A (en) Process for selectively depositing diamond films
JP2705400B2 (ja) 半導体細線形成方法
JPH07202164A (ja) 半導体微細構造の製作方法
US5833870A (en) Method for forming a high density quantum wire
WO2003015145A1 (fr) Procede de micro-usinage utilisant un faisceau ionique
JPH06310428A (ja) 量子箱の製造方法
JPH0864576A (ja) 炭化水素および水素を利用する選択的処理
JPS58132933A (ja) 選択ドライエツチング方法
KR100267261B1 (ko) 양자구조 형성방법
CN117092881A (zh) 一种纳米压印母版的制备方法
JPH03196624A (ja) ドライエッチング方法
JPH065585A (ja) 半導体装置の製造方法
US20050029660A1 (en) Adhesions of structures formed from materials of poor adhesion
JPH06132217A (ja) 半導体装置の製造方法
JPH0590113A (ja) Ｓｉ基体及びその加工方法