DE68915619T2 - Herstellungsverfahren von Halbleiteranordnungen, die mindestens eine reaktive ionische Ätzstufe enthalten. - Google Patents

Herstellungsverfahren von Halbleiteranordnungen, die mindestens eine reaktive ionische Ätzstufe enthalten.

Info

Publication number
DE68915619T2
DE68915619T2 DE68915619T DE68915619T DE68915619T2 DE 68915619 T2 DE68915619 T2 DE 68915619T2 DE 68915619 T DE68915619 T DE 68915619T DE 68915619 T DE68915619 T DE 68915619T DE 68915619 T2 DE68915619 T2 DE 68915619T2
Authority
DE
Germany
Prior art keywords
etching
layer
substrate
mask system
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE68915619T
Other languages
English (en)
Other versions
DE68915619D1 (de
Inventor
Jean-Marc F-75007 Paris Auger
Philippe F-75007 Paris Autier
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE68915619D1 publication Critical patent/DE68915619D1/de
Application granted granted Critical
Publication of DE68915619T2 publication Critical patent/DE68915619T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30621—Vapour phase etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/051—Etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/131—Reactive ion etching rie
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/945—Special, e.g. metal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y10S438/951—Lift-off

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)

Description

  • Die Erfindung betrifft ein Verfahren zur Herstellung von Halbleiteranordnungen, das mindestens eine reaktive ionische Ätzstufe eines Substrats enthält, wobei dieses Substrat wie folgt aufgebaut sein kann:
  • - als massives Plättchen einer Halbleiterverbindung ("wafer") mit der allgemeinen chemischen Formel Ga1-xInxAs1-yPy, oder
  • - als Folge von Schichten von Halbleiterverbindungen jeweils mit der allgemeinen chemischen Formel Ga1-xInxAs1-yPy, wobei x und y in diesen Formeln die jeweiligen Stoffkonzentrationen bedeuten und Werte zwischen 0 und 1 annehmen können.
  • Zur Durchführung der Ätzung enthält dieses Verfahren für das Substrat ein Maskensystem, das mit einem reaktiven Gasstrom zusammenwirkt.
  • Die Erfindung wird angewendet für die Herstellung von integrierten
  • Halbleiteranordnungen auf Werkstoffen des Typs AIII-BV und insbesondere für optoelektronische Anordnungen in III-V-Verbindungen, die das Element In enthalten.
  • In der Tat gelten der Werkstoff InP und andere III-V-Verbindungen, besonders diejenigen, die das Element In enthalten, als sehr attraktiv für die Herstellung von integrierten opto-elektronischen Anordnungen, die im Bereich der großen Wellenlängen etwa von 1,3 um und 1,55 um arbeiten, d. h. in den derzeitigen Standard-Wellenlängen für die Nachrichtenübertragung.
  • Um diese integrierten Anordnungen einsetzen zu können, hat sich die Ausarbeitung von trockenen Ätztechniken als unerläßlich herausgestellt, da nur diese Techniken die Herstellung von Strukturen im Micron- oder gar im Submicron-Bereich erlauben.
  • Insbesondere wird von diesen trockenen Ätzverfahren verlangt, daß mit ihnen:
  • - Strukturen hoher Auflösung,
  • - reproduzierbare Strukturen,
  • - die Anisotropie der Ätzung in allen kristallographischen Richtungen, und
  • - die Beibehaltung der ursprünglichen Oberflächenmorphologie erreicht werden.
  • Trockene Ätzverfahren mit "reaktiver ionischer Ätzung" - im folgenden mit der engl. Abkürzung "RIE" (reactive ionic etching) bezeichnet - sind nach dem Stand der Technik bekannt.
  • Allgemein ausgedrückt, beziehen sich diese bekannten Verfahren auf:
  • a) eine Technik zur Herstellung einer Maske, durch deren Öffnungen die Strukturen herausgeätzt werden;
  • b) eine Zusammenstellung von reaktiven Gasen oder ein einzelnes reaktives Gas, die mit den für die Maske gewählten Werkstoffen so zusammenwirken, daß eine selektive Ätzung stattfindet, d. h. daß das unter der Maske liegende Material, typischerweise eine III-V-Verbindung, die das Element In enthält, abgetragen wird, ohne dabei die Maske anzugreifen.
  • In der Opto-Elektronik stellt sich derzeit allgemein das Problem, daß man Strukturen im Submicron-Bereich mit großer Ätztiefe herstellen möchte, einer Tiefe die mindestens 0,3 um beträgt und die meist in der Größenordnung von 0,7 um liegt.
  • Dieses Problem stellt sich zum Beispiel, wenn gekrümmte, vergrabene Wellenleiter hergestellt werden sollen, die im Krümmungsbereich eine tief eingeätzte Nut zur seiflichen Begrenzung enthalten. Weiter stellt sich dieses Problem, wenn man einen Spiegel dadurch herstellen möchte, daß man in den Querschnitt eines vergrabenen Lichtwellenleiters eine quer verlaufende Nut mit parallelen Flächen einbringt. In diesem Fall ist es besonders wichtig, eine Nut mit absolut ebenen, glatten und rechtwinklig zur Wellenleiterachse, d. h. zum Substrat, verlaufenden Ätzflächen zu erhalten.
  • Solche Anordnungen sind in der Veröffentlichung "Probleme der Topographie integrierter optischer Schaltungen" von Karl-Heinz TIETGEN, in "Frequenz, Vol. 35 (1981), Sept. Nr. 9, Berlin, Deutschland" beschrieben, wobei dieser Artikel aber kein Verfahren zur Herstellung der genannten Anordnungen angibt.
  • Dieses Problem stellt sich weiterhin bei der Herstellung vergrabener optoelektronischer oder elektronischer Anordnungen, bei denen ein Zugang zu den tiefer liegenden Schichten oder zum mit mehreren Epitaxie-Schichten überdeckten Substrat erreicht werden soll. In diesem Fall ist es besonders wichtig, am Grund der geätzten Nut eine sehr ebene und sehr glatte Fläche zu erhalten, da auf dieser Fläche üblicherweise wieder andere Epitaxie-Schichten aufgebaut werden.
  • Schließlich weisen die genannten III-V-Verbindungen, trotz ihrer vielen Ähnlichkeiten, zahlreiche Unterschiede chemischer Art gegenüber den reaktiven Gasen, die für das Trockenätzen in Frage kommen, auf. Diese Unterschiede sind besonders dadurch bedingt, daß eines ihrer Elemente mit dem verwendeten reaktiven Gas eine gasförmige Verbindung eingehen kann.
  • Aus diesem Grunde sind die nach dem Stand der Technik auf eine bestimmte III-V-Verbindung anwendbaren Erkenntnisse nicht systematisch auf eine andere III-V-Verbindung übertragbar.
  • Aus der Veröffentlichung "A Novel Process for RIE in InP, using CH&sub4;/H&sub2;" von U.NIGGEBRÜGGE, M.KLUG, G.GARUS in "Inst-Phys. Conf. Ser. Nr. 79, chapter 6, paper presented at Int. Symp. GaAs and related compounds, KARUIZA- WA, JAPAN - 1985" ist ein Verfahren bekannt, das mit RIE-Trockenätzung sämtliche obengenannten Merkmale erreichen soll.
  • Diese Veröffentlichung beschreibt ein Verfahren, das die RIE-Trockenätzung einer InP-Verbindung durch ein Gasgemisch aus CH&sub4; und H&sub2; als reaktivem Gas verwirklicht. Dieses Gasgemisch wird verwendet, um Korrosionsprobleme an der Vakuumanlage zu vermeiden und vor allem um an der InP-Verbindung vernünftige Ätzergebnisse zu erzielen. Mit optimierten Parametern für das Gasgemisch und für die Anwendungsbedingungen lassen sich mit dem beschriebenen Verfahren bei der Herstellung von bandförmigen Wellenleitern Ätzflanken mit geringer Rauheit und mit einer Neigung von 85% erreichen.
  • Diese Ergebnisse wurden erzielt durch das Zusammenwirken der gewählten reaktiven Gase CH&sub4; und H&sub2; mit einem Maskierungsverfahren, bei dem für die tiefen Ätzungen eine SiO&sub2;-Schicht gebildet wird, die ihrerseits mit Photoresist-Lack abgedeckt werden kann, oder bei dem für geringere Ätztiefen nur eine Photoresist- Lackschicht aufgebracht wird. Diese Veröffentlichung beschreibt den erstaunlichen Effekt des Zusammenwirkens zwischen Gas und Maske, wobei an der Maskenoberfläche eine Schicht von Hydriden und Polymeren erzeugt wird, die ihrerseits eine Verhärtung der Maske und damit eine höhere Erosionsfestigkeit der Maske bewirkt.
  • Mit diesen Erkenntnissen kann auf den Einsatz von reinem Chlor als reaktives Gas für die Ätzung von InP verzichtet werden. Tatsächlich ist der Einsatz von Chlor bei Verbindungen, die Indium enthalten, sehr nachteilig, da Chlor sehr heftig mit Indium reagiert und die richtige Steuerung der Ätzvorgänge bei In-haltigen Verbindungen praktisch unmöglich ist.
  • Auf der anderen Seite verhindert der erstaunliche Verhärtungseffekt durch Bildung einer Hydridschicht auf der Oberfläche der Dielektrikums-Maske die seitliche Erosion der Maske, deren Vorhandensein logischerweise zum Anätzen der oberen Ätzflanken führen und damit zu einer Neigung der Flanken würde.
  • Trotz der optimierten Bedingungen und dem erstaunlichen Oberflächeneffekt an der Maske sind die mit dem in dieser Veröffentlichung beschriebenen Verfahren erzielten Ergebnisse nicht ausreichend, um sie für die Herstellung von optoelektronischen Anordnungen zu nutzen, da hierbei für Submicron-Strukturen in einer Inhaltigen III-V-Verbindung eine Ätztiefe von mindestens 7 um und in Bezug zum Substrat absolut rechtwinklige Ätzflanken erreicht werden müssen. Besonders die nach dieser Veröffentlichung erreichbare Neigung von 85% der Ätzflanken ist viel zu stark, wenn damit Submicron-Strukturen auf eine Tiefe von 7 um eingeätzt werden sollen. Dies ist dadurch bedingt, daß bei so langen Ätzdauern, wie sie für eine Ätztiefe von 7 um notwendig sind, die Dielektrikums-Maske trotz der gebildeten Hydridschicht seitlich so stark angegriffen wird, daß dadurch stets eine von 100% verschiedene Neigung entsteht.
  • Weiterhin hat man festgestellt, daß der Grund der nach dem beschriebenen Verfahren erzielten Ätznuten nicht ausreichend glatt ist, um anschließend darauf beispielsweise andere Schichten aufbringen zu können.
  • Ein weiteres Herstellungsverfahren, das eine RIE-Trockenätzung für das Ätzen von GaAs einsetzt und als reaktives Gas eine Mischung aus Cl&sub2;/CH&sub4;/H&sub2;/Ar verwendet, ist aus der Veröffentlichung mit dem Titel "Reactive ion etching of GaAs with high aspect ratios with Cl&sub2;-CH&sub4;-H&sub2;-Ar mixtures" von N.VODJANI und R.PAR- RENS im "Journal of Vacuum Science and Technology, B5 (6), Nov/Dec 1987, pp. 1591-1598" bekannt. Das dort beschriebene Verfahren benutzt ein Maskensystem aus einer SiO&sub2;-Schicht, einer Si&sub3;N&sub4;-Schicht oder einer warmgehärteten Harzschicht.
  • Ein anderes Herstellungsverfahren, das eine dem RIE-Verfahren verwandte Trockenätzung einsetzt und mit dem bei anderen Materialien als InP oder Inhaltigen Verbindungen sämtliche obengenannten Merkmale erreicht werden sollen, ist aus der Veröffentlichung "GaAs und GaAlAs anisotropic fine pattern etching using a new reactive ion beam etching system" von K.ASAKAWA und S.SUGATA im "Journal of Vacuum Science and Technology, B3 (1), Jan/Feb 1985, pp. 402-405" bekannt.
  • Diese Veröffentlichung beschreibt ein Trockenätzungsverfahren mittels einer als RIBE bekannten Vorrichtung, bei dem durch Ionenstrahl-Erosion und durch Einsatz von reinem Cl&sub2;-Gas GaAs-Verbindungen oder Heterostrukturen aus GaAs/GaA- lAs geätzt werden können.
  • Im Dokument wird erklärt, daß die wichtigsten Probleme, die beim Ätzen auftreten, durch eine Erosion der Maske im Verlauf der Ätzung bedingt sind. Darauf aufbauend beschreibt das Dokument die Herstellung einer sehr ausgefeilten Maske in drei Schichten. Die erste Schicht besteht aus einer Az-Harzschicht, nachgehärtet bei 250ºC. Die zweite Schicht ist aus Titan und die dritte ist wieder eine Az-Harzschicht, nachgehärtet bei 90ºC. Der komplexe Aufbau dieser Maske soll dazu dienen, daß sie während der Ätzung mit reinem Cl&sub2;-Gas nicht angegriffen wird. Wenn nämlich die Az- Harzschicht mit 90ºC ausgehärtet wird, ist sie beim Ätzen sehr erosionsempfindlich. Wird sie allerdings mit 250ºC ausgehärtet, ist sie sehr widerstandsfähig. Beim Aushärten des Harzes unter 250ºC gibt es jedoch Schwierigkeiten: diese ergeben sich daraus, daß das Harz bei 135º flüssig wird. Deswegen wird auf der Az-Harzoberfläche die Titanschicht benötigt, um während des Aushärtens eine ebene Oberfläche zu erzielen.
  • Das Dokument gibt allerdings keine Auskunft über das genaue Verfahren, wie die nachgehärtete Schicht bei 250ºC gemeinsam mit der Titanschicht und mit der bei 90ºC nachgehärteten Schicht erzeugt werden kann. Es gibt Anlaß zu der Annahme, daß das Verfahren schrittweise ablaufen muß, um beim Nachhärten der ersten Schicht mit 250ºC die Entstehung der dritten, bei 90ºC nachgehärteten Schicht, zu verhindern.
  • Wenn außerdem die Veröffentlichung erläutert, daß die mit dieser Dreischicht-Maske und mit Cl&sub2;-Gas erzielten Ätzergebnisse bei GaAs und nichtindiumhaltigen Verbindungen sehr gut sind, insbesondere was die Rechtwinkligkeit der Ätzflanken von Submicron-Strukturen bei Ätztiefen von 7 um angeht, so gibt sie keine Auskunft darüber, wie diese Ergebnisse bei indiumhaltigen Verbindungen zu erreichen sind. Es wurde ja bereits dargelegt, daß solche indiumhaltigen Verbindungen nicht mit reinem Chlor geätzt werden können.
  • Außerdem zeigt sich, daß der Einsatz dieser Drei-Schichten-Maske im industriellen Maßstab eine zu geringe Fertigungsausbeute ergibt, da die Herstellung dieser Maske in der Praxis zu komplex ist.
  • Aus diesem Grunde zielt die vorliegende Erfindung darauf ab, ein Herstellungsverfahren zu liefern, mit dem mindestens 7 um tiefe Ätzungen mit glatten und in Bezug zum Substrat genau rechtwinkligen Ätzflanken an Strukturen im Micronbereich und sogar im Submicronbereich (0,7 um) zu erreichen sind, und zwar sowohl bei III-V-Verbindungen, wie zum Beispiel GaAs, als auch bei indiumhaltigen III-V- Verbindungen, wie zum Beispiel InP.
  • Gemäß der Erfindung wird dieses Ziel durch das in der Vorrede zu Anspruch 1 definierte Verfahren erreicht, das dadurch gekennzeichnet ist, daß das Maskensystem aus einer ersten, dünnen Metallschicht aus Titan (Ti) besteht, über der eine zweite, etwa 10 mal stärkere Metallschicht aus Nickel (Ni) liegt und dadurch gekennzeichnet ist, daß als reaktives Gas ein Gasgemisch aus Cl&sub2;/CH&sub4;/H&sub2;/Ar verwendet wird, wobei Cl&sub2; in dieser Mischung nur etwa ein Viertel des Anteils an CH&sub4; und an Ar ausmacht, was den partiellen Gasdruck in der Ätz-Vakuumkammer betrifft.
  • Die Erfindung wird anhand der nachfolgenden Beschreibung verständlicher, zu der die im Anhang beigefügten Abbildungen gehören, wobei:
  • - die Bilder 1a bis 1f vereinfachte Schnittdarstellungen einer Halbleiteranordnung in den verschiedenen erfindungsgemäßen Ätzstufen sind, und wobei
  • - das Bild 2 perspektivisch eine experimentell hergestellte Struktur zeigt, die die Leistungen des erfindungsgemäßen Verfahrens verdeutlicht.
  • Wie oben bereits gesagt, ist es das Ziel der Erfindung, ein Maskierungsverfahren zu liefern, das mit einem oder mehreren reaktiven Gasen bei der Ätzung so zusammenwirkt, daß mit einer industriellen Fertigungsausbeute, d. h. mit geringem Prozentsatz an Abfallen, Folgendes erreicht wird:
  • - Ätzung aller III-V-Verbindungen, von GaAs bis InP, einschließlich der mit Ga1-x InxAs1-yPy bezeichneten Verbindungen;
  • - Herstellung von Strukturen mit 0,5 um bis 1 um, im Mittel mit 0,7 um;
  • - Erzielen von Ätztiefen von mindestens 7 um;
  • - Herstellung von genau rechtwinkligen Ätzflanken in Bezug zum Substrat (Neigung = 100%);
  • - Erzielen von glatten Flanken und von glatten Böden der Ätznuten;
  • - Erzielen von hohen Ätzraten, was für die industrielle Anwendung wichtig ist;
  • - einfach anzuwendende Masken;
  • - Fertigungsverfahren mit möglichst wenig Schritten, was ebenfalls für die industrielle Anwendung wichtig ist.
  • Diese Ziele werden erreicht, wenn eine Zwei-Schichten-Maske, bestehend aus einer Schicht 1 aus Titan (Ti) und aus einer Schicht 2 aus Nickel (Ni), beim RIE- Trockenätzverfahren mit chlorhaltigen Gasgemischen und nicht mit reinem Chlor zusammenwirkt.
  • Die Erfindung wird vorzugsweise durch die nachfolgend beschriebene Folge von Fertigungsschritten realisiert:
  • a) Vorbereitung des zu ätzenden Substrat-Plättchens S (des sog. "wafers").
  • Dabei kann jeder Wafer aus einer III-V-Verbindung mit der allgemeinen chemischen Formel Ga1-xInxAs1-yPy verwendet werden, wobei x und y die jeweiligen Stoffkonzentrationen bedeuten und Werte zwischen 0 und 1 annehmen können (siehe Bild 1a). Der Wafer kann auch aus einer Folge von beispielsweise durch Epitaxie gebildeten Schichten dieses Materials bestehen, die ihrerseits eine Homostruktur oder eine Heterostruktur bilden.
  • b) Herstellung mittels eines lichtempfindlichen Harzes einer Maske, die Aussparungen an denjenigen Stellen der Substratoberfläche aufweist, die während des nachfolgenden reaktiven ionischen Ätzverfahrens geschützt werden müssen. Die Aussparungen befinden sich also dort, wo später die Maske für das RIE-Verfahren aufzubringen ist (siehe Bild 1b).
  • Als lichtempfindliches Harz können Az 4070, Az 5214 oder RD 2000N verwendet werden, da diese Produkte negative Lacke sind, mit denen sich die bei den traditionellen positiven Lacken üblichen Randsäume vermeiden lassen. Man lese hierzu die Veröffentlichung "West and alii, Journal of Vacuum Science and Technology, B5 (1), 1987, pp. 449-453".
  • Mittels dieser Harze lassen sich mit den dem Fachmann bekannten Verfahren der Photolithographie Strukturen in der Größe von 0,5 um bis 1 um definieren.
  • Zu experimentellen Zwecken lassen sich damit beispielsweise Netzwerke mit 1,3 um breiten Nuten, die durch 0,7 um breite Wände getrennt sind, herstellen, oder genau umgekehrte Strukturen, oder Strukturen aus abwechselnden Nuten und Wänden, mit jeweils ca. 1 um Breite, oder allgemein gesagt, Netzwerke mit Strukturen im Micron- oder Submicron-Bereich, die sich im ca. 2 um-Abstand wiederholen.
  • Dank der Leistungsfähigkeit des Verfahrens läßt sich so bei der Anwendung auf opto-elektronische integrierte Schaltkreise jede beliebige Struktur im Micron- oder Submicronbereich realisieren.
  • Bei der in den Schnittbildern 1a bis 1f dargestellten Ausführungsform wurde beispielweise ein Netzwerk mit Nuten der Breite W&sub5; = 0,7 um und mit Wänden der Stärke WM = 1,3 um hergestellt.
  • In der als Beispiel in Bild 2 perspektivisch dargestellten Ausführungsform wurden im Gegensatz dazu Nuten mit der Breite WS = 1,3 um und Wände mit der Stärke WM = 0,7 um realisiert. Es wurde sogar eine komplexe Struktur erstellt mit Wänden, die im Winkel von 90º abknicken.
  • In beiden Beispielen beträgt die Ätztiefe der Strukturen jeweils p = 7 um.
  • Die Struktur wird bei diesem Verfahrensschritt, wie in Bild 1b dargestellt, durch Aufbringen des gewählten Harzes als Negativmuster realisiert. Für die Herstellung von Submicron-Strukturen muß die Stärke der Harzschicht eM = 0,7 um betragen.
  • c) Aufbringen der ersten Metallschicht 1 aus Titan (Ti) mit einer Starke e&sub1; zwischen 30 nm und 50 nm durch Verdampfen im Vakuum mittels Elektronenbeschuß.
  • Anschließend wird in derselben Vakuumkammer, durch einfaches Auswechseln des sog. "targets", eine zweite Metallschicht 2 aus Nickel (Ni) mit einer Stärke e&sub2; zwischen 200 nm und 300 nm aufgebracht, d. h. diese zweite Metallschicht ist ca. 8 bis 10 mal stärker als die erste Metallschicht 1 (siehe Bild 1c).
  • Die Schichtstärken e&sub1; und e&sub2; sind dabei so gewählt, daß die Summe e&sub1; + e&sub2; < eM, so daß die Schicht M in einem späteren Verfahrensschritt leicht abgeätzt werden kann (siehe Bild 1c).
  • Die übereinander liegenden Metallschichten 1 und 2 bilden das Maskensystem für die nun folgende erfindungsgemäße reaktive ionische Ätzstufe. Die Vorteile dieses Maskierungsverfahrens sind wie folgt:
  • - Einfache Herstellung der Maske durch einen einfachen Bedampfungsvorgang mit zwei üblichen Metallen in einem einzigen Arbeitsgang, der keinerlei kritischen Wärmebehandlungen (z. B. für die Aushärtung) oder nicht miteinander verkettbare Arbeitsgänge enthält, wie es der vorherige Stand der Technik vorschrieb.
  • - Mechanische Beständigkeit gegen alle reaktiven Gase. Dieser Vorteil ergibt sich aus dem genannten Dokument, in dem festgestellt wird, daß reines Chlorgas Titan angreift. Im vorliegenden Fall liegt die Titanschicht, deren Rolle weiter unten beschrieben wird, unter einer zweiten Schicht und ist weiterhin sehr dünn, da Titan mit Chlor die flüchtige TiCl&sub2;-Verbindung eingeht. Die über dem Titan liegende Nickelschicht ist ungefähr 10 mal stärker als die Titanschicht und weist außerdem besonders gegenüber Chlor eine sehr hohe Ätzbeständigkeit auf, und zwar sowohl in vertikaler als auch in horizontaler Richtung der Schicht.
  • d) Entfernen der Harzschicht M, zum Beispiel durch kochendes Azeton, womit das sog. "lift-off" der Metallschichten 1 und 2 an den unerwünschten Stellen oberhalb der stehengebliebenen Maskenstrukturen M erreicht wird (siehe Bild 1d).
  • e) Ätzen des eigentlichen Halbleiterwerkstoffs, des sog. Substrats S, an den von den übereinanderliegenden Maskenschichten 1 und 2 freigelassenen Stellen.
  • Erfindungsgemäß erfolgt dieses Ätzen nach dem dem Fachmann bekannten RIE- Verfahren mittels eines erfindungsgemäß aus den Gasen Cl&sub2;/CH&sub4;/H&sub2;/Ar ausgewählten Gasgemisches, wobei diese Gase mit den jeweiligen Partialdrücken 1, 4, 24 und 4 am Gemisch beteiligt sind.
  • Die Leistung beträgt dabei 120 Watt.
  • Der Gesamt-Gasdruck beträgt 5 Pa (40 mTorr).
  • Das Gasgemisch ist dabei speziell im Hinblick auf das Zusammenwirken mit den Metallschichten 1 und 2 und auf das Erreichen der erfindungsgemäßen Ziele ausgewählt.
  • Wenn man nämlich, wie bereits ausgeführt, eine In-haltige Verbindung ätzen will, so ist der Einsatz von reinem Chlor ausgeschlossen. Der Einsatz dieses Gases im Reinzustand ist nur mit der Bearbeitung von GaAs verträglich, wie es das zur Beschreibung des Stands der Technik angeführte zweite Dokument lehrt.
  • Andererseits lassen sich mit CH&sub4;/H&sub2; als Ätzgas für InP bei einer industriellen Anwendung keine ausreichenden Ätzraten erreichen, wie aus dem ersten angeführten Dokument bekannt. Bei industriellen Fertigungsverfahren muß die Ätzrate hoch sein, wobei die Ätzgeschwindigkeit jedoch nicht zu Lasten der Qualität gehen darf.
  • Wie noch gezeigt wird, ist die erfindungsgemäße Auswahl der Konzentrationen bzw. der Partialdrücke der reaktiven Gase dergestalt, daß mit hoher Ätzrate gleichzeitig eine hervorragende Ätzqualität erreicht wird, so daß sich insgesamt in der Fertigung ein hoher Wirkungsgrad ergibt.
  • Die Ätzung läßt sich über eine Tiefe von 7 um durchführen, ohne daß die erwartete Ätzqualität darunter leidet (siehe Bilder 1e und 2).
  • f) "Lift-off" der Metallschichten 1 und 2, die für die RIE-Ätzstufe als Masken dienten. Bei diesem Lift-Off-Vorgang spielt die Titanschicht 1 eine Rolle: Nickel, das die Schicht 2 bildet, läßt sich nur sehr schwer durch solche Säuren entfernen, die anderseits so gewählt wurden, daß sie die Substratoberfläche nicht angreifen. Titan dagegen läßt sich bei normalen Temperaturen innerhalb von 3 bis 10 Minuten durch reine oder leicht verdünnte Fluorwasserstoffsäure entfernen. Die Entfernung der Titanschicht 1 zieht folglich die Entfernung der Nickelschicht 2 automatisch nach sich (siehe Bild 1f).
  • Entsprechend der erfindungsgemäß von Schicht 1 übernommenen Rolle kann man das für diese Schicht 1 verwendete Metall, nämlich Titan, durch jedes andere Metall, das dieselben Eigenschaften aufweist, ersetzen; d. h. es muß einfach aufzubringen sein, es muß durch Fluorwasserstoffsäure, oder jede andere Säure, die das Substrat nicht angreift, leicht entfernt werden können und es muß ausreichend widerstandsfähig gegen das in der RIE-Ätzstufe verwendete Gasgemisch Cl&sub2;/CH&sub4;/H&sub2;/Ar sein.
  • Ebenso läßt sich das Nickel für die zweite Metall-Maskenschicht durch jedes andere Metall ersetzen, das entsprechende Eigenschaften aufweist, d. h. einfach aufzubringen ist und eine große Ätzbestandigkeit gegenüber dem vorgeschlagenen Gasgemisch besitzt.

Claims (2)

1. Verfahren zur Herstellung von Halbleiteranordnungen, das mindestens eine reaktive ionische Ätzstufe eines Substrats enthält, wobei dieses Substrat wie folgt aufgebaut sein kann:
- als massives Plättchen einer Halbleiterverbindung mit der allgemeinen chemischen Formel Ga1-xInxAs1-yPy, oder
- als Folge von Schichten von Halbleiterverbindungen jeweils mit der allgemeinen chemischen Formel Ga1-xInxAs1-yPy, wobei x und y in diesen Formeln die jeweiligen Stoffkonzentrationen bedeuten und Werte zwischen 0 und 1 annehmen können,
und wobei dieses Verfahren für die Durchführung der Ätzung ein Maskensystem für das Substrat enthält, das mit einem reaktiven Gasstrom zusammenwirkt; das Verfahren ist dadurch gekennzeichnet, daß das Maskensystem aus einer ersten, dünnen Metallschicht aus Titan besteht, über der eine zweite, etwa 10 mal stärkere Metallschicht aus Nickel liegt, und ist weiterhin dadurch gekennzeichnet, daß als reaktives Gas ein Gasgemisch aus Cl&sub2;/CH&sub4;/H&sub2;/Ar verwendet wird, wobei Cl&sub2; in dieser Mischung etwa ein Viertel des Anteils an CH&sub4; und an Ar ausmacht, was den partiellen Gasdruck in der Ätz-Vakuumkammer betrifft.
2. Herstellungsverfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Maskensystem und das Ätzgasgemisch in der untengenannten Abfolge von Arbeitsschritten eingesetzt werden:
a) Bildung eines Halbleiter-Substrats (S) aus einem Plättchen einer Halbleiterverbindung Ga1-xInxAs1-yPy oder aus einem Plättchen, das mit Epitaxie- Schichten dieser Verbindung versehen ist, wobei x und y in dieser allgemeinen Formel die jeweiligen Stoffkonzentrationen bedeuten und Werte zwischen 0 und 1 annehmen können;
b) Aufbringen auf der Substratoberfläche einer Schicht (M) eines negativen Harzes und Herstellung von Aussparungen in der Harzschicht mittels Photolithographie genau an denjenigen Stellen des Substrats (S), die während der Ätzung zu schützen sind, um daraus vorgegebene Strukturen zu bilden; die Starke der Schicht (M) liegt dabei in der Größenordnung von 0,7 um;
c) Aufbringen durch Vakuumbedampfung der ersten Metallschicht aus Titan in einer Stärke zwischen 30 nm und 50 nm und daran anschließendes Aufbringen, beispielsweise in derselben Vakuumkammer, der zweiten etwa 10 mal stärkeren Metallschicht aus Nickel, d. h. in einer Stärke zwischen 300 nm und 500 nm;
d) Entfernen der Harzschicht (M), beispielsweise durch kochendes Azeton, wodurch die unerwünschten Teile der ersten und der zweiten Metallschicht mitentfernt werden und wodurch in den übereinanderliegenden beiden Metallschichten Aussparungen an denjenigen Substratstellen entstehen, die später zu ätzen sind und die somit auf dem Substrat (S) ein Maskensystem für die anschließende reaktive ionische Ätzstufe bilden;
e) Ätzen des Substrats (S) an den vom Maskensystem freigelassenen Stellen durch ein reaktives ionisches Ätzverfahren mittels eines Gemisches aus den Gasen Cl&sub2;/CH&sub4;/H&sub2;/Ar, wobei diese Gase mit den jeweiligen Partialdrücken 1, 4, 24 und 4 am Gemisch beteiligt sind;
f) Entfernen der ersten und der zweiten Metallschicht des Maskensystems durch das sog. "Lift-off-Verfahren", bei dem die erste Schicht aus Titan innerhalb von 3 bis 10 Minuten und unter Raumtemperatur durch reine oder leicht verdünnte Fluorwasserstoffsäure entfernt wird und damit gleichzeitig die Ablösung der zweiten Metallschicht bewirkt.
DE68915619T 1988-06-24 1989-06-19 Herstellungsverfahren von Halbleiteranordnungen, die mindestens eine reaktive ionische Ätzstufe enthalten. Expired - Fee Related DE68915619T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR8808504A FR2633451B1 (fr) 1988-06-24 1988-06-24 Procede de realisation de dispositifs semiconducteurs incluant au moins une etape de gravure ionique reactive

Publications (2)

Publication Number Publication Date
DE68915619D1 DE68915619D1 (de) 1994-07-07
DE68915619T2 true DE68915619T2 (de) 1994-12-22

Family

ID=9367677

Family Applications (1)

Application Number Title Priority Date Filing Date
DE68915619T Expired - Fee Related DE68915619T2 (de) 1988-06-24 1989-06-19 Herstellungsverfahren von Halbleiteranordnungen, die mindestens eine reaktive ionische Ätzstufe enthalten.

Country Status (6)

Country Link
US (1) US4925813A (de)
EP (1) EP0347992B1 (de)
JP (1) JPH0680645B2 (de)
KR (1) KR0139541B1 (de)
DE (1) DE68915619T2 (de)
FR (1) FR2633451B1 (de)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5053105A (en) * 1990-07-19 1991-10-01 Micron Technology, Inc. Process for creating an etch mask suitable for deep plasma etches employing self-aligned silicidation of a metal layer masked with a silicon dioxide template
US5068007A (en) * 1990-09-24 1991-11-26 Motorola, Inc. Etching of materials in a noncorrosive environment
EP0503473A3 (en) * 1991-03-12 1992-10-28 Texas Instruments Incorporated Method of dry etching ina1as and ingaas lattice matched to inp
DE4317722C2 (de) * 1993-05-27 1996-12-05 Siemens Ag Verfahren zum anisotropen Ätzen einer aluminiumhaltigen Schicht und Verwendung einer hierzu geeigneten Ätzgasmischung
US5946594A (en) * 1996-01-02 1999-08-31 Micron Technology, Inc. Chemical vapor deposition of titanium from titanium tetrachloride and hydrocarbon reactants
JPH09326298A (ja) * 1996-04-01 1997-12-16 Denso Corp ドライエッチング方法及びｅｌ素子の製造方法
KR100374228B1 (ko) * 2001-03-28 2003-03-03 주식회사 하이닉스반도체 금속배선 형성 방법
JP4030982B2 (ja) * 2004-05-10 2008-01-09 ユーディナデバイス株式会社 半導体装置および半導体装置の製造方法
KR100759808B1 (ko) * 2005-12-08 2007-09-20 한국전자통신연구원 Ｉｉｉ－ｖ 족 반도체 다층구조의 식각 방법 및 이를이용한 수직공진형 표면방출 레이저 제조 방법
US20070161529A1 (en) * 2005-12-22 2007-07-12 Tosoh Corporation Cleaning composition for semiconductor device-manufacturing apparatus and cleaning method
JP2008098456A (ja) * 2006-10-13 2008-04-24 Eudyna Devices Inc 半導体装置の製造方法
CN102110592A (zh) * 2010-12-02 2011-06-29 南京大学扬州光电研究院 用于干法刻蚀的蓝宝石衬底表面加工前期生产方法
DE102013100035B4 (de) 2012-05-24 2019-10-24 Universität Kassel Ätzverfahren für III-V Halbleitermaterialien
CN113053744B (zh) * 2019-12-27 2024-03-22 株式会社日立高新技术 半导体装置的制造方法
US11756793B2 (en) * 2019-12-27 2023-09-12 Hitachi High-Tech Corporation Semiconductor device manufacturing method

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5914893B2 (ja) * 1975-09-08 1984-04-06 ソニー株式会社 ガリウム砒素系化合物半導体用エツチング液
US4467521A (en) * 1983-08-15 1984-08-28 Sperry Corporation Selective epitaxial growth of gallium arsenide with selective orientation
JPS64785A (en) * 1986-07-29 1989-01-05 Ricoh Co Ltd Manufacture of mask semiconductor laser
FR2613381B1 (fr) * 1987-04-01 1989-06-23 Cit Alcatel Procede d'attaque d'une surface d'une piece en phosphure d'indium
US4771017A (en) * 1987-06-23 1988-09-13 Spire Corporation Patterning process

Also Published As

Publication number Publication date
DE68915619D1 (de) 1994-07-07
JPH0680645B2 (ja) 1994-10-12
KR910001871A (ko) 1991-01-31
JPH0244721A (ja) 1990-02-14
FR2633451B1 (fr) 1990-10-05
US4925813A (en) 1990-05-15
EP0347992A1 (de) 1989-12-27
KR0139541B1 (ko) 1998-07-15
FR2633451A1 (fr) 1989-12-29
EP0347992B1 (de) 1994-06-01

Similar Documents

Publication Publication Date Title
DE68915619T2 (de) Herstellungsverfahren von Halbleiteranordnungen, die mindestens eine reaktive ionische Ätzstufe enthalten.
EP0000897B1 (de) Verfahren zum Herstellen von lateral isolierten Siliciumbereichen
DE69308822T2 (de) Verfahren zum Ätzen von Aluminium und dessen Legierungen unter Verwendung eines HC1, C1 und N2 enthaltenden Ätzmittels
EP1444724B1 (de) Photolithographisches strukturierungsverfahren mit einer durch ein plasmaverfahren abgeschiedenen kohlenstoff-hartmaskenschicht mit diamantartiger härte
DE4434321C2 (de) Optischer Wellenleiter mit einem Polymerkern und dessen Herstellungsverfahren
DE2930293A1 (de) Aetzverfahren bei der herstellung eines gegenstandes
EP0057254B1 (de) Verfahren zur Erzeugung von extremen Feinstrukturen
DE2922416A1 (de) Schattenwurfmaske zum strukturieren von oberflaechenbereichen und verfahren zu ihrer herstellung
DE2930291A1 (de) Verfahren zur herstellung eines gegenstandes unter verwendung von plasmaaetzung
DE112006000811B4 (de) Ätzprozess für CD-Reduzierung eines ARC-Materials
WO1997004319A1 (de) Verfahren zur herstellung von beschleunigungssensoren
US5296095A (en) Method of dry etching
EP0002669A1 (de) Verfahren zum Entfernen von Material von einem Substrat durch selektive Trockemätzung und Anwendung dieses Verfahrens bei der Herstellung von Leitungsmustern
DE4415601C2 (de) Komposit-Struktur für elektronische Bauteile und Verfahren zu deren Herstellung
DE3102647A1 (de) Strukturierung von metalloxidmasken, insbesondere durch reaktives ionenstrahlaetzen
EP0298274A1 (de) Verfahren zum Strukturieren einer Kupfer- und/oder Permalloyschicht mittels Trockenätzen
DE3634140C2 (de)
DE3781660T2 (de) Verfahren zur herstellung von elementen mit zwischenraum.
DE3852370T2 (de) Flankenstruktur aus organischem Material.
DE3886751T2 (de) Methode zum Ätzen von Spiegelfacetten an III-V-Halbleiterstrukturen.
DE3152307A1 (de) Use of metallic glasses for fabrication of structures with submicron dimensions
DE10137575A1 (de) Verfahren zur Erzeugung einer Maske sowie Verfahren zur Herstellung einer Halbleitervorrichtung
EP0218039A1 (de) Verfahren zur Übertragung feinster Fotolackstrukturen
DE2224468A1 (de) Verfahren zum aetzen von vorzugsweise glas- bzw. siliciumdioxydschichten
DD206924A3 (de) Verfahren zum herstellen einer freitragenden abstandsmaske

Legal Events

Date Code Title Description
8327 Change in the person/name/address of the patent owner

Owner name: PHILIPS ELECTRONICS N.V., EINDHOVEN, NL

8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee