KR0139541B1 - 반도체 소자 제조방법 - Google Patents
반도체 소자 제조방법Info
- Publication number
- KR0139541B1 KR0139541B1 KR1019890008532A KR890008532A KR0139541B1 KR 0139541 B1 KR0139541 B1 KR 0139541B1 KR 1019890008532 A KR1019890008532 A KR 1019890008532A KR 890008532 A KR890008532 A KR 890008532A KR 0139541 B1 KR0139541 B1 KR 0139541B1
- Authority
- KR
- South Korea
- Prior art keywords
- metal layer
- layer
- substrate
- etching
- gas
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 239000004065 semiconductor Substances 0.000 title claims description 12
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 24
- 239000007789 gas Substances 0.000 claims description 24
- 229910052751 metal Inorganic materials 0.000 claims description 24
- 239000002184 metal Substances 0.000 claims description 24
- 238000000034 method Methods 0.000 claims description 23
- 150000001875 compounds Chemical class 0.000 claims description 20
- 238000005530 etching Methods 0.000 claims description 20
- 239000000758 substrate Substances 0.000 claims description 19
- 239000010936 titanium Substances 0.000 claims description 18
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 13
- 230000000873 masking effect Effects 0.000 claims description 13
- 229910052719 titanium Inorganic materials 0.000 claims description 13
- 239000000203 mixture Substances 0.000 claims description 11
- 229910052759 nickel Inorganic materials 0.000 claims description 10
- 239000011347 resin Substances 0.000 claims description 9
- 229920005989 resin Polymers 0.000 claims description 9
- 239000000460 chlorine Substances 0.000 claims description 6
- 238000001020 plasma etching Methods 0.000 claims description 6
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 claims description 4
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims description 4
- 229910052801 chlorine Inorganic materials 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 4
- 238000001771 vacuum deposition Methods 0.000 claims description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 2
- 238000009835 boiling Methods 0.000 claims description 2
- 230000008021 deposition Effects 0.000 claims description 2
- 239000001257 hydrogen Substances 0.000 claims description 2
- 229910052739 hydrogen Inorganic materials 0.000 claims description 2
- 230000003993 interaction Effects 0.000 claims description 2
- 239000007787 solid Substances 0.000 claims description 2
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims 2
- VNWKTOKETHGBQD-UHFFFAOYSA-N methane Chemical compound C VNWKTOKETHGBQD-UHFFFAOYSA-N 0.000 claims 2
- 230000001376 precipitating effect Effects 0.000 claims 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims 1
- 229910052786 argon Inorganic materials 0.000 claims 1
- 238000000206 photolithography Methods 0.000 claims 1
- 239000000463 material Substances 0.000 description 9
- 238000001312 dry etching Methods 0.000 description 6
- 230000005693 optoelectronics Effects 0.000 description 6
- 235000012431 wafers Nutrition 0.000 description 6
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 3
- 238000005260 corrosion Methods 0.000 description 3
- 230000007797 corrosion Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000003628 erosive effect Effects 0.000 description 3
- 229910052738 indium Inorganic materials 0.000 description 3
- 239000002253 acid Substances 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 150000004678 hydrides Chemical class 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000001556 precipitation Methods 0.000 description 2
- 239000012495 reaction gas Substances 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 1
- -1 InP Chemical compound 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 239000000376 reactant Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
- H01L21/30612—Etching of AIIIBV compounds
- H01L21/30621—Vapour phase etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/051—Etching
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/131—Reactive ion etching rie
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
- Y10S438/945—Special, e.g. metal
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
- Y10S438/948—Radiation resist
- Y10S438/951—Lift-off
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Drying Of Semiconductors (AREA)
Abstract
내용없음
Description
제 1a 도 내지 1f 도는 본 발명에 따른 단계적인 제조 공정을 나타내는 단면도.
제 2 도는 본 발명에 따른 방법의 양호한 실시예를 나타내는 투시도.
*도면의 주요부분에 대한 부호의 설명
1: 제 1 금속층 2: 제 2 금속층
S: 웨이퍼 M: 마스크
본 발명은
- 일반적인 화학식 Gal-x AsxIn1-yPy 를 갖은 반도체
화합물의 고체 웨이퍼와,
- 일반적인 화학식 Gal-xAsxIn1-yPy를 갖은 반도체
화합물의 연속층으로부터 선택되며, (여기서 x 및 y 는 0 과 1 사이의 농도를 표시하며) 선택된 수단에 의해 구성된 기판의 반응성 이온 에칭 단계를 최소한 포함하고 이러한 에칭 단계를 행하기 위해 반응성 가스의 흐름과 협동하는 상기 기판을 마스킹하는 시스템을 구비하는 반도체 소자 제조 방법에 관한 것이다.
본 발명은 AIII-Bv 재료상의 집적 소자 및, 특히 In원소를 포함하는 III-V 화합물상의 광전자 소자의 제조에 사용된다. 실제로, 재료 InP 및 다른 III-V 화합물, 특히 원소 In을 포함하는 III-V 화합물은, 전화 통신에서 표준 규격으로 사용되는 1.3pm 및 1.55pm 같은 큰 파장에서 동작하는 집적 광전자 소자의 제조에 사용하는 재료로 여겨진다.
상기 집적 소자의 제조에 있어서, 미크론 또는 서브 미크론 패턴을 허용하는데 적합한 드라이 에칭 기술을 사용하는 것이 필요하다.
이러한 드라이 에칭 방법은 고해상도를 제공한다.
상기 에칭은,
- 모든 결정학적 방향에 비등방성이고
- 표면의 형태가 유지된다.
RIE 로 후술되는 반응성 이온 에칭을 기초로 하는 드라이 에칭 방법은 종래 기술로부터도 공지된다.
일반적으로 상기 공지된 방법에서, 마스크의 개구에서 에칭 패턴을 허용하는 마스크를 형성하고, 마스크를 형성하는 재료와 상호 작용하는 반응 가스의 화합물 또는 반응 가스는, 마스크의 선택적 에칭 즉 일반적으로 마스크를 저하시키는 것 없이도 In 를 포함하는 III-V 재료, 마스크된 재료를 얻기 위해 사용된다.
광전자 소자에서, 일반적으로 발생하는 문제점은 대략 3pm 이상 및 종종 7pm 정도의 깊이로 에칭되는 서브 미크론 패턴을 형성하는 마스킹에 있다.
상기 문제점은 곡선부분에서 측면 제한에 사용되는 에칭 홈을 갖은곡선으로 묻혀진 가이드가 얻어지는 경우에 발생한다. 상기 문제점은 미러가 묻혀진 광 가이드 부분을 통해 형성되며 병렬 표면을 갖은 플레이트를 형성하는 홈에 의해 얻어질 때 발생한다. 상기 경우에서, 편평하고, 매끄럽고, 가이드 축, 즉, 기판에 수직인 엣지를 가진 에칭 홈을 얻은 것이 특히 중요하다.
이러한 소자는 1981년 9월 독일, 베르린, 2213 프린켄즈 35권 9호, 칼-레인즈 티에트겐에 의한 Probleme der Topographie Integriest-Optischer Schaltungen에 기술되어 있다. 그러나 상기 출판물에는 상기 소자의 제조 방법이 언급되지 않았다.
상기 문제점은 묻혀진 광전자의 제조 또는 광전자 소자의 제조 경우에서 발생하며 그것은 기판에 대한 접근 방법에서 소자의 깊은 층이 얻어지며 소정수의 에피택셜 층이 주어질 때 일어난다. 상기 경우에서, 편평한 하부가 새로운 에피택셜 층에 대한 베이스로 동작하기 때문에, 평면이고 매끄러운 하부를 갖는 구멍을 얻은 것이 특히 중요하다.
끝으로, III-V 화합물이 여러 공통점을 가질지라도, 드라이 에칭에 사용될 수 있는 반응성 가스에 대해 특히, 화합물의 원소중, 1개가 관련된 반응성 가스에 의해 휘발성 화합물을 형성할 수 있다는 사실에 기인하여 화학적 성질의 다수의 유사점을 가진다.
그러므로 특정한 III-V 화합물에 적용될 수 있는 종래 기술로부터 유도된 기술은 또다른 III-V 화합물에 체계적으로 전환될 수 없다.
상기 언급된 모든 특징을 얻기 위하여 RIE 형태의 드라이 에칭 단계를 사용하는 제조 방법은, 1985년 일본 가루자와, Inst. Phys. Conf. Ser. No. 79, Chapter 6, Paper Presented at Int. Symp, GaAs and Related Compounds, U. Niggebrugge, M. Klug 및 G. Garus, 에 의한 명칭이 A Novel Process for RIE on Inp, using CH4/H2에 공지되었다.
상기 문헌은 반응성 가스로서 CH4및 H2의 혼합물을 사용하는 InP 합성물의 RIE에 의한 드라이 에칭 방법을 기술한다.
상기 혼합물은 진공계의 부식 문제점을 방지하기 위해, 이들 가스가 InP 재료의 적당한 에칭 속도를 얻도록 사용된다. 혼합가스 및 동작 조건의 최적 매개변수에서, 기술된 방법은 리본 가이드 제조 동안 85%의 경사와 거칠지 않은 에칭 엣지를 얻을 수 있다.
이들 결과는 마스킹 처리 및 반응성 가스 CH4/H2의 선택 사이에서 상호 동작에 의해 얻어지며, 상기 마스킹 처리는 깊은 에칭 단계에서, 감광성 내식막에 커버될 수 있는 SiO2층이 형성되고, 단일 감광성 내식막 층은 작은 깊이의 에칭 단계에서도 형성된다.
상기 출판물은 가스와 마스크 사이 상호 동작의 효과를 언급하는데 여기서, 마스크의 표면에서, 수소화물 및 중합체 층이 형성되여 마스크는 곡선이 되고 부식에 대한 저항은 증가된다.
마스크 효과와 최적한 조건에도 불구하고 공지된 방법에 의해 얻어진 결과는 최소한 7pm 에칭 깊이와 기판에 수직인 에칭 엣지는 인듐(In)을 포함하는 III-V 화합물에서 서브 미크론 패턴을 요구하는 전자 소자 제조에 적용되는데 충분하지 못하다.
7pm 깊이상에 에칭된 서브 미크론 패턴이 적용된다면, 상기 출판물에 따른 85%의 에칭 엣지 경사는 매우 큰 것이다. 이것은 동일 지속 기간에 에칭 단계 동안 7pm 깊이를 허용하는 사실에 기인하며, 수소화물 층의 형성에도 불구하고 절연물질 마스크는 에칭 엣지의 경사가 100% 다른 것을 보장하도록 측면으로 강하게 부식된다.
또한 상기 기술된 문헌에 의해 보여지는 방법에 따라 에칭된 구멍의 하부는 다른층을 연속적으로 증착시키는데 충분히 매끄럽지는 못하다.
그러므로, 본 발명의 목적은 최소한 7pm 깊이의 에칭과 매끄럽고 기판에 대해 완전히 수직인 에칭 엣지와, GaAs 같은 III-V 화합물 및 InP와 같은 원소 인듐을 포함하는 III-V 화합물에 적용될 수 있는 미크론 패턴 및 서브 미크론 패턴(0.7pm)을 얻을 수 있는 서두에 언급된 방법을 제공하는 것이다.
본 발명에 따른 방법에서 마스킹 시스템은 작은 두께의 티타늄(Ti) 제 1 금속층에 의해 형성되고, 그 위에 열배의 큰 두께를 갖는 니켈(Ni)의 제 2 금속층으로 형성되며, 반응성 가스의 흐름은 가스 Cl2/CH4/H2/Ar의 혼합물에 의해 형성되며 에칭실내에서 부분 압력이 관계하는 한 혼합물 Cl2는 CH4및 Ar의 1/4 양에 존재하는 것을 특징으로 한다.
본 발명에 따른 방법은 다음과 같은 단계에 의해 수행된다.
a) 에칭될 기판의 웨이퍼(S)를 준비한다. 상기 웨이퍼는 일반식 Ga1-xInxAs1-yPy 을 갖는 III-V 족의 반도체 화합물 웨이퍼이며, 여기서 x 및 y 는 0 과 1 사이 농도를 가진다(제 1a 도 참조). 웨이퍼는 에피택시와 동질 구조 또는 이질 구조의 형성에 의해 얻어질 수 있는 이들 재료의 교호층의 연속체일 수도 있다.
b) 반응성 이온 에칭 단계 동안 보호되고 기판 영역의 표면상에 배치된 개구를 갖는 마스크 M 를 감광성 수지에 의하여 형성하며, 이들 개구는 추후 RIE에 대해 마스크되는 영역에 배치된다(제 1b 도 참조).
감광성 수지로서, Az 4070 또는 Az 5214(Shipley 에 의해 제조됨) 또는 RB 2000N(Hitachi-Raycast에 의해 제조됨)가 사용된다. 상기 목적을 위해, West et alii, Jour. Vac. Sci.-Technol. B5(1) 1987, PP. 449-453 출판물을 참조하며, 상기와 같은 수지는 종래기술 패턴에 숙달된 사람들에게 공지된 사진 석판 방법에 의해 0.5 내지 1pm의 차원을 갖도록 한정된다.
실험적인 예에서, 0.7pm 두께를 갖는 벽부에 의해 상호 분리되어 1.3pm 폭의 홈을 갖는 격자 또는 역의 격자, 또는 각 1pm 정도의 홈과 교호하는 벽부의 격자, 일반적인 방법에 따른 격자에서도 한 요소는 2pm 정도의 피치에서 미크론 또는 서브 미크론 차원으로 구성되는 격자를 실현하는 것은 가능하다.
집적된 광전자 회로에 적용하기 위하여, 미크론 또는 서브 미크론 패턴 형태는 얻어진 수행에 기인하여 얻어질 수 있다.
그러므로, 제 1a 도 내지 제 1f 도의 단면도에 의해 도시되는 실시예에서,
Ws=0.7pm 홈과 WM=1.3pm 벽부를 갖는 격자를 형성한다.
제 2 도에 투시도로 도시된 실시예에서, 반대로 홈은 Ws=1.3pm 으로 형성되고 벽부는 WM=0.7pm 으로 형성된다.
벽부는 90。 각도로 구부러진 복잡한 패턴이 얻어진다.
상기 실시예에서, 에칭 깊이는 P=7pm 이다.
상기 패턴은 상기 단에서 제 1b 도에 도시된 바와같이 선택 수지에 의해 네거티브 형태로 얻어진다. 에칭 서브 미크론 패턴에 있어서, 침전 수지의 두께는eN 
0.7pm 이다.
c) 30 및 50nm 사이에 있는 두께 e1를 갖는 티타늄(Ti)의 제 1 금속층(1)을 전자총에 의해 진공 증착함으로써 침전시키며 그 다음에 동일 증착실에서 단순히 타겟트를 변화시킴으로써 제 1 금속층(1)보다 8 내지 10배 두꺼운 200 및 300nm 사이에 놓여 있는 두께 e2를 갖는 니켈(Ni)의 제 2 금속층(2)을 침전한다(제 1c 도 참조).
그러나, 연속적인 단에서 층(M)에 대해 두께 e1+e2em 의 합이 쉽게 이루어지도록 두께 e1및 e2이 선택된다(제 1C 도 참조).
두개의 금속층(1, 2)을 겹쳐 놓은 것은 본 발명에 따른 반응성 이온 에칭 단계의 마스킹 시스템을 구성한다. 상기 마스킹 시스템의 장점은,
- 실현성의 단순화, 즉 일반적으로 사용되는 그 종류 금속의 단일 조작에 의한 단순한 진공 증착, 및
- 임의의 반응성 가스에 대한 내성이 있는 것이다.
보조층으로써 배열된 티타늄 층은 그의 기능은 추후 기술되며, 티타늄이 염소 휘발성 TiCl2 성분을 발생하기 때문에 매우 얇은 뚜께로 제한된다. 니켈층의 두께는 티타늄 층의 두께보다 열배나 크며 상부층으로써 배열된 니켈 층은, 특히 염소에 관한 침식과 수직 침식 및 수평 침식에 대해 매우 높은 저항을 가진다.
d) 수지층 M을 예를들면 아세톤을 비등함으로써 제거하고, 층 M의 부분의 표면에 침전 층(1,2)의 불필요한 부분을 리프트-오프(lift-off)하도록 한다.
e) 겹쳐진 층(1,2)에 의해 형성된 마스크 개구에서 기판 S로 표시된 반도체 재료를 에칭한다. 상기 에칭 처리는 C12/CH4/H2/Ar 혼합물에서 본 발명에 따라 선택된 가스에 의하여 종래 기술에 익숙한 사람들에게 공지된 RIE 형태의 에칭 단계에 의하여 본 발명의 영향을 받는다. 이들 가스들은 혼합물 각각에서 1-4-24-4의 부분 압력으로 작용한다.
전력은 120W.
전체 압력은 40mtorr.
상기 가스 혼합물은 본 발명의 목적을 달성하기 위하여 층(1,2)과 상호 작용하도록 선택된다.
실제로 도시된 바와 같이, 원소 In을 포함하는 화합물이 에칭된다면, 순수한 염소의 사용은 배제된다. 순수한 상태에서 사용된 상기 가스는 종래 기술로 기술된 문헌에 의해 나타나는 바와같이 GaAs 에칭에만 적합하다.
다른 한편으로, InP 에칭 가스로 CH4/H2의 선택은 상기 전자 문헌에 의해 공지된 바와같이, 산업적인 적용에 있어 에칭 속도가 매우 낮다. 제조중에 있어서, 에칭 속도는 제조의 신속성이 제품에 나쁜 영향을 미치는 것없이 높아야 한다. 반응 가스의 부분 압력 또는 농도에서 본 발명에 따른 영향을 받은 선택은 높은 에칭 속도를 유도하며 동시에 효율적인 제조 방법을 나타낸다.
에칭 단계는 예상된 질에 나쁜 영향 없이 7pm 깊이에서 실행된다(제 1e 도 및 제 2 도 참조).
f) RIE 에칭 단계 전에 사용된 마스킹 시스템을 형성하는 금속층(1,2)의 리프트-오프 단계. 상기 리프트-오프 단계에서, 티타늄 층(1)은 한 부분으로 작용한다. 실제로, 층(2)을 형성하는 니켈은 기판의 표면을 저하시키지 않도록 선택된 산에 의해 제거될 수 있다면, 다른 한편으로, 니켈의 얇은 층에 의해 커버된 티타늄 층은 실온에서 순수하거나 또는 조금 묽은 불화수소에 의해 3 내지 10분에서 제거된다. 그때 티타늄 층(1)의 제거는 니켈층(2)의 제거를 일으킨다(제 1f 도 참조).
티타늄 층의 기능에서, 본 발명은 단순한 침전을 표시하며 재반응 이온 에칭(RIE) 단계에 사용되는 C12/CH4/H2/Ar 가스 혼합에 충분한 저항을 가지며 기판을 부식시키지 않은 불화수소산 또는 또다른 산에서 쉽게 제거되는 동일 성질을 갖는 금속에 의하여 티타늄 층(1)을 대신하여 수행될 수 있다.
또한, 니켈은 제 2 금속층이 동일 성질 즉, 단순 증착법과 양호한 가스 혼합에 의한 부식에 높은 저항을 갖은 금속에 의해 형성되도록 대체될 수 있다.
Claims (2)
- 일반 식 Ga1-xAsxIn1-yPy 를 갖는 반도체 화합물의 고체 웨이퍼와,- 일반식 Ga1-xAsxIn1-yPy 를 갖은 반도체 화합물의 연속층으로부터 선택되며(여기서 x 및 y 는 0 과 1 사이의 농도) 선택된 수단에 의해 구성된 기판의 반응성 이온 에칭 단계를 최소한 포함하며, 이러한 에칭 단계를 행하기 위해 반응성 가스의 흐름과 상호 작용하여 상기 기판을 마스킹하는 시스템을 구비하는 반도체 소자 제조 방법에 있어서, 마스킹 시스템은 작은 두께의 티타늄(Ti) 제 1 금속층에 의해 형성되고, 그 위에 열배의 큰 두께를 갖는 니켈(Ni)의 제 2 금속층으로 형성되며 반응성 가스의 흐름은 가스 C12/CH4/H2/Ar 의 혼합물에 의해 형성되는 에칭실내에서 부분 압력이 관계하는 한 혼합물 C12가 CH4및 Ar 의 1/4 양이 존재하는 것을 특징으로 하는 반도체 소자 제조 방법.
- 제 1항에 있어서, a) Ga1-xAsxIn1-yPy 의 웨이퍼와, 이러한 화합물의 에피택셜 층에 제공된 웨이퍼로부터 선택되며, x 및 y 는 0 과 1 사이 농도인 반도체 기판 S를 형성하는 단계와, b) 상기 기판의 표면에서 음화 수지의 층 M 을 침전시키며, 에칭 처리 동안 소정의 패턴을 구성하도록 보호되야만 되는 기판 S 의 영역에 중첩하여 배치된 개구를 사진 석판에 의하여 상기 수지중에 형성하고 두께가 0.7pm 인 층 M 을 형성하는 단계와, c) 30 및 50nm 두께를 갖는 티타늄(Ti)의 제 1 금속층을 진공 증착함으로써 침전시키며, 그 다음 동일 증착실에서 제 1 금속층보다 8 내지 10 배 두꺼운 200 및 500nm 두께를 갖는 니켈(Ni)의 제 2 금속층을 침전하는 단계와, d) 수지층 M 을, 예를들면 아세톤을 비등함으로써 제 1 금속층 및 제 2 금속층의 불필요한 부분을 제거하며, 에칭되야만할 기판 영역에 중첩하여 배열된 개구의 두 금속층을 겹쳐 놓음으로써 형성된 시스템이 표시되며, 이러한 반응성 이온 에칭 처리 동안 상기 기판 S 의 마스킹 시스템을 구성하는 단게와, e) 부분 압력의 각 비율은 1-4-24-4 이며 가스 C12/CH4/H2/Ar(염소, 메탄, 수소 아르곤)의 혼합물에 의해 공지된 반응성 이온 에칭 방법으로 구성된 마스킹 시스템의 개구를 통해 상기 기판 S 를 에칭하는 단게와, f) 주변 온도에서 3 내지 10 분 동안 순수하거나 또는 조금 엷은 불화수소(HF)에 의하여 티타늄(Ti)의 제 1 금속층을 어택킹(attacking)하고, 제 1 금속층의 제거가 제 2 금속층의 제거와 동시에 되는 리프트-오프 방법에 의해 마스킹 시스템을 형성하는 상기 제 1 및 제 2 금속층을 제거하는 단계와 같은 연속적인 단계에 의하여 마스킹 시스템 및 가스 혼합물이 얻어지는 것을 특징으로 하는 반도체 소자 제조 방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8808504A FR2633451B1 (fr) | 1988-06-24 | 1988-06-24 | Procede de realisation de dispositifs semiconducteurs incluant au moins une etape de gravure ionique reactive |
| FR8808504 | 1988-06-24 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR910001871A KR910001871A (ko) | 1991-01-31 |
| KR0139541B1 true KR0139541B1 (ko) | 1998-07-15 |
Family
ID=9367677
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019890008532A KR0139541B1 (ko) | 1988-06-24 | 1989-06-21 | 반도체 소자 제조방법 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4925813A (ko) |
| EP (1) | EP0347992B1 (ko) |
| JP (1) | JPH0680645B2 (ko) |
| KR (1) | KR0139541B1 (ko) |
| DE (1) | DE68915619T2 (ko) |
| FR (1) | FR2633451B1 (ko) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5053105A (en) * | 1990-07-19 | 1991-10-01 | Micron Technology, Inc. | Process for creating an etch mask suitable for deep plasma etches employing self-aligned silicidation of a metal layer masked with a silicon dioxide template |
| US5068007A (en) * | 1990-09-24 | 1991-11-26 | Motorola, Inc. | Etching of materials in a noncorrosive environment |
| EP0503473A3 (en) * | 1991-03-12 | 1992-10-28 | Texas Instruments Incorporated | Method of dry etching ina1as and ingaas lattice matched to inp |
| DE4317722C2 (de) * | 1993-05-27 | 1996-12-05 | Siemens Ag | Verfahren zum anisotropen Ätzen einer aluminiumhaltigen Schicht und Verwendung einer hierzu geeigneten Ätzgasmischung |
| US5946594A (en) * | 1996-01-02 | 1999-08-31 | Micron Technology, Inc. | Chemical vapor deposition of titanium from titanium tetrachloride and hydrocarbon reactants |
| JPH09326298A (ja) * | 1996-04-01 | 1997-12-16 | Denso Corp | ドライエッチング方法及びｅｌ素子の製造方法 |
| KR100374228B1 (ko) * | 2001-03-28 | 2003-03-03 | 주식회사 하이닉스반도체 | 금속배선 형성 방법 |
| JP4030982B2 (ja) * | 2004-05-10 | 2008-01-09 | ユーディナデバイス株式会社 | 半導体装置および半導体装置の製造方法 |
| KR100759808B1 (ko) * | 2005-12-08 | 2007-09-20 | 한국전자통신연구원 | Ｉｉｉ－ｖ 족 반도체 다층구조의 식각 방법 및 이를이용한 수직공진형 표면방출 레이저 제조 방법 |
| US20070161529A1 (en) * | 2005-12-22 | 2007-07-12 | Tosoh Corporation | Cleaning composition for semiconductor device-manufacturing apparatus and cleaning method |
| JP2008098456A (ja) * | 2006-10-13 | 2008-04-24 | Eudyna Devices Inc | 半導体装置の製造方法 |
| CN102110592A (zh) * | 2010-12-02 | 2011-06-29 | 南京大学扬州光电研究院 | 用于干法刻蚀的蓝宝石衬底表面加工前期生产方法 |
| DE102013100035B4 (de) | 2012-05-24 | 2019-10-24 | Universität Kassel | Ätzverfahren für III-V Halbleitermaterialien |
| CN113053744B (zh) * | 2019-12-27 | 2024-03-22 | 株式会社日立高新技术 | 半导体装置的制造方法 |
| US11756793B2 (en) * | 2019-12-27 | 2023-09-12 | Hitachi High-Tech Corporation | Semiconductor device manufacturing method |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5914893B2 (ja) * | 1975-09-08 | 1984-04-06 | ソニー株式会社 | ガリウム砒素系化合物半導体用エツチング液 |
| US4467521A (en) * | 1983-08-15 | 1984-08-28 | Sperry Corporation | Selective epitaxial growth of gallium arsenide with selective orientation |
| JPS64785A (en) * | 1986-07-29 | 1989-01-05 | Ricoh Co Ltd | Manufacture of mask semiconductor laser |
| FR2613381B1 (fr) * | 1987-04-01 | 1989-06-23 | Cit Alcatel | Procede d'attaque d'une surface d'une piece en phosphure d'indium |
| US4771017A (en) * | 1987-06-23 | 1988-09-13 | Spire Corporation | Patterning process |
-
1988
- 1988-06-24 FR FR8808504A patent/FR2633451B1/fr not_active Expired - Lifetime
-
1989
- 1989-06-13 US US07/366,107 patent/US4925813A/en not_active Expired - Fee Related
- 1989-06-19 DE DE68915619T patent/DE68915619T2/de not_active Expired - Fee Related
- 1989-06-19 EP EP89201585A patent/EP0347992B1/fr not_active Expired - Lifetime
- 1989-06-21 KR KR1019890008532A patent/KR0139541B1/ko not_active IP Right Cessation
- 1989-06-23 JP JP1159805A patent/JPH0680645B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE68915619D1 (de) | 1994-07-07 |
| JPH0680645B2 (ja) | 1994-10-12 |
| KR910001871A (ko) | 1991-01-31 |
| JPH0244721A (ja) | 1990-02-14 |
| FR2633451B1 (fr) | 1990-10-05 |
| US4925813A (en) | 1990-05-15 |
| EP0347992A1 (fr) | 1989-12-27 |
| DE68915619T2 (de) | 1994-12-22 |
| FR2633451A1 (fr) | 1989-12-29 |
| EP0347992B1 (fr) | 1994-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0139541B1 (ko) | 반도체 소자 제조방법 | |
| US4637129A (en) | Selective area III-V growth and lift-off using tungsten patterning | |
| US20060035173A1 (en) | Patterning thin metal films by dry reactive ion etching | |
| EP2108713A1 (en) | Substrate structure and method of forming the same | |
| US4326911A (en) | Reactive ion etching of III-V compounds including InP, GaAs-InP and GaAlAs | |
| US6235626B1 (en) | Method of forming a gate electrode using an insulating film with an opening pattern | |
| US5126288A (en) | Fine processing method using oblique metal deposition | |
| EP0076215B1 (en) | Lift-off shadow mask | |
| US5074955A (en) | Process for the anisotropic etching of a iii-v material and application to the surface treatment for epitaxial growth | |
| US8084319B2 (en) | Precisely tuning feature sizes on hard masks via plasma treatment | |
| GB2186424A (en) | Method for producing integrated circuit interconnects | |
| CN100405552C (zh) | 电子束微细加工方法 | |
| EP0678946B1 (en) | Quantum wire device and method of making such a device | |
| EP0363547B1 (en) | Method for etching mirror facets of III-V semiconductor structures | |
| Pearton et al. | Science of dry etching of III-V materials | |
| Foxe et al. | Reactive ion etching of niobium | |
| US20220278507A1 (en) | Semiconductor device and method for producing the same | |
| US5478437A (en) | Selective processing using a hydrocarbon and hydrogen | |
| JPH02254720A (ja) | 微細エッチング方法 | |
| JP5152715B2 (ja) | 三次元微細加工方法及び三次元微細構造 | |
| JPS6340323A (ja) | 微細パタ−ンの形成方法 | |
| JP2012199310A (ja) | 半導体素子の作製方法 | |
| Harbison et al. | Tungsten patterning as a technique for selective area III–V MBE growth | |
| Fujita et al. | Fine fabrication of gainasp-inp photonic crystal by Hi/Xe ICP etching using electron beam resist mask | |
| CN117199121A (zh) | 超导-半导体纳米线异质结及其衬底、制备方法和器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |