FR3044163A1 - Procede de gravure selective d’un materiau semi-conducteur en solution. - Google Patents

Procede de gravure selective d’un materiau semi-conducteur en solution. Download PDF

Info

Publication number
FR3044163A1
FR3044163A1 FR1561385A FR1561385A FR3044163A1 FR 3044163 A1 FR3044163 A1 FR 3044163A1 FR 1561385 A FR1561385 A FR 1561385A FR 1561385 A FR1561385 A FR 1561385A FR 3044163 A1 FR3044163 A1 FR 3044163A1
Authority
FR
France
Prior art keywords
semiconductor material
layer
etching
solution
protective layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR1561385A
Other languages
English (en)
Other versions
FR3044163B1 (fr
Inventor
Virginie Loup
Pascal Besson
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA, Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Commissariat a lEnergie Atomique CEA
Priority to FR1561385A priority Critical patent/FR3044163B1/fr
Priority to US15/361,193 priority patent/US9831095B2/en
Publication of FR3044163A1 publication Critical patent/FR3044163A1/fr
Application granted granted Critical
Publication of FR3044163B1 publication Critical patent/FR3044163B1/fr
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32105—Oxidation of silicon-containing layers

Abstract

Procédé de gravure sélective d'un matériau semi-conducteur en solution comportant les étapes successives suivantes : a) fournir un substrat comportant une couche en matériau semi-conducteur amorphe (1) à graver et une couche en matériau semi-conducteur cristallin (2), b) oxyder les surfaces des couches en matériau semi-conducteur amorphe (1) et en matériau semi-conducteur cristallin (2), de manière à former une première couche de protection (3) à la surface du matériau semi-conducteur amorphe (1) et une seconde couche de protection (4) à la surface du matériau semi-conducteur cristallin (2), c) graver la première couche de protection (3) et la couche en matériau semi-conducteur (1) avec une solution de gravure alcaline, la vitesse de gravure v1 de la première couche de protection (3) étant supérieure à la vitesse de gravure v2 de la seconde couche de protection (4).

Description

Procédé de gravure sélective d’un matériau semi-conducteur en solution. Domaine technique de l'invention L’invention est relative à un procédé de gravure sélective d’un matériau semi-conducteur en solution. État de la technique
De plus en plus de procédés pour réaliser des dispositifs électroniques à base de semiconducteurs mettent en jeu des étapes dans lesquelles il faut graver sélectivement du silicium amorphe sur un substrat qui comporte à la fois du silicium amorphe et du silicium cristallin.
Il est connu que certaines solutions chimiques permettent une attaque préférentielle des couches de silicium amorphe avec des facteurs de sélectivité compris entre 2 et 5, c’est-à-dire que la cinétique d’attaque du silicium amorphe est au maximum 5 fois plus rapide que celle que l’on peut obtenir sur silicium cristallin (figures 1a à 1d). Les solutions de gravure utilisées sont par exemple des mélanges à base de : eau, ammoniaque, péroxyde d’hydrogène (fig. 1a) ; acide acétique, acide fluorhydrique, péroxyde d’hydrogène (fig. 1b) ; eau, acide sulfurique, acide fluorhydrique, péroxyde d’hydrogène (fig. 1c) ; hydroxyde de tétraméthylammonium (fig. 1d).
Toutefois, non seulement, une sélectivité de 5 reste insuffisante, mais en plus ces attaques s’accompagnent généralement d’une augmentation de la rugosité des surfaces. D’autres approches, autres que les gravures en solutions chimiques sont possibles. Ces gravures peuvent présenter une meilleure sélectivité, mais elles conduisent à une détérioration des composants, ce qui diminue les performances des dispositifs et/ou nécessite des étapes ultérieures de polissage.
Objet de l'invention L’invention a pour but de remédier aux inconvénients de l’art antérieur et, en particulier, de proposer un procédé de gravure sélective d’un matériau semi-conducteur amorphe par rapport à un matériau semi-conducteur cristallin, le procédé présentant une forte sélectivité.
Cet objet est atteint par un procédé de gravure sélective d’un matériau semi-conducteur en solution comportant les étapes successives suivantes : - fournir un substrat comportant une couche en matériau semi-conducteur amorphe à graver et une couche en matériau semi-conducteur cristallin, - oxyder les surfaces des couches en matériau semi-conducteur amorphe et en matériau semi-conducteur cristallin, de manière à former une première couche de protection à la surface du matériau semi-conducteur amorphe et une seconde couche de protection à la surface du matériau semi-conducteur cristallin, - graver la première couche de protection et la couche en matériau semi-conducteur amorphe avec une solution de gravure alcaline, la vitesse de gravure Vi de la première couche de protection étant supérieure à la vitesse de gravure v2 de la seconde couche de protection.
Avantageusement, la durée de la gravure chimique est adaptée pour graver totalement la couche en matériau semi-conducteur amorphe sans graver la couche en matériau semi-conducteur cristallin.
Avantageusement, les surfaces des couches en matériau semi-conducteur amorphe et en matériau semi-conducteur cristallin sont oxydées par voie chimique, dans une solution contenant un oxydant du matériau semi-conducteur.
Avantageusement, la gravure est réalisée dans une solution de TMAH ou de TEAH.
Avantageusement, le matériau semi-conducteur est du silicium.
Description sommaire des dessins D'autres avantages et caractéristiques ressortiront plus clairement de la description qui va suivre de modes particuliers de réalisation de l'invention donnés à titre d'exemples non limitatifs et représentés aux dessins annexés, dans lesquels : - les figures 1a à 1d représentent des graphiques donnant l’épaisseur de silicium gravée en fonction du temps pour différentes solutions de gravure : figure 1a) eau, ammoniaque, péroxyde d’hydrogène ; figure 1b) acide acétique, acide fluorhydrique, péroxyde d’hydrogène ; figure 1c) eau, acide sulfurique, acide fluorhydrique, péroxyde d’hydrogène ; figure 1d) hydroxyde de tétraméthylammonium, - les figures 2a à 2e représentent, schématiquement et en coupe, les différentes étapes d’un procédé de gravure sélective d’une couche en matériau semi-conducteur amorphe par rapport à une couche en matériau semi-conducteur cristallin, - la figure 3 représente un graphique donnant l’épaisseur de silicium amorphe et l’épaisseur de silicium cristallin gravées en fonction du temps selon le procédé de l’invention, - les figures 4a et 4b représentent des graphiques donnant le temps nécessaire à l’initiation de la gravure, dans des solutions de TMAH diluées à 5% et à 25%, pour du a) silicium cristallin et du b) silicium amorphe oxydés dans une solution de RCA, en fonction de la température de la solution de gravure, - la figure 5 représente un graphique donnant la différence de temps nécessaire à l’initiation de la gravure entre du silicium amorphe et du silicium cristallin oxydés avec une solution de RCA et gravés avec du TMAH à 5% ou 25%, pour des températures comprises entre 30 et 90°C, selon le procédé de l’invention, - la figure 6 représente un graphique donnant la différence de temps nécessaire à l’initiation de la gravure entre du silicium amorphe et du silicium cristallin oxydés avec une solution de Caro et gravés avec du TMAH à 5% ou 25%, pour des températures comprises entre 30 et 90°C, selon le procédé de l’invention.
Description d’un mode de réalisation préférentiel de l’invention
Le procédé de gravure sélective d’une couche de matériau semi-conducteur amorphe par rapport à une couche de matériau semi-conducteur cristallin est un procédé de gravure en solution. Par cristallin, on entend par la suite monocristallin ou polycristallin.
Par gravure sélective d’une couche de matériau semi-conducteur amorphe par rapport à une couche de matériau semi-conducteur cristallin, on entend que, à l’issue de l’étape de gravure, la couche en matériau semi-conducteur cristallin n’est pas gravée, alors que la couche en matériau semi-conducteur amorphe est entièrement gravée.
Le procédé comporte les étapes successives suivantes (figures 2a à 2e): a) fournir un substrat comportant une couche en matériau semi-conducteur amorphe 1 à graver et une couche en matériau semi-conducteur cristallin 2 (figure 2a), b) oxyder les surfaces des couches en matériau semi-conducteur amorphe 1 et en matériau semi-conducteur cristallin 2 (figure 2b), de manière à former une première couche de protection 3 à la surface du matériau semi-conducteur amorphe 1 et une seconde couche de protection 4 à la surface du matériau semi-conducteur cristallin 2, c) graver la première couche de protection 3 et la couche en matériau semi-conducteur amorphe 1 avec une solution de gravure (figures 2c à 2e), la vitesse de gravure v-ι de la première couche de protection 3 étant supérieure à la vitesse de gravure v2 de la seconde couche de protection 4 : Vi > v2.
Préférentiellement, la durée de la gravure est adaptée pour graver totalement la couche en matériau semi-conducteur amorphe 1 sans graver la couche en matériau semi-conducteur cristallin 2.
Avantageusement, comme la couche en matériau semi-conducteur cristallin 2 n’est pas gravée, elle a conservé son épaisseur initiale. La rugosité de la couche en matériau semi-conducteur cristallin 2 est conservée, elle n’augmente pas à cause de la gravure. A la fin de l’étape de gravure, la couche en matériau semi-conducteur cristallin 2 est protégée par la couche de protection 4. La couche de protection 4 peut être partiellement gravée.
Une faible gravure du matériau cristallin peut voir lieu au niveau des bords, des côtés de la couche en matériau semi-conducteur cristallin, malgré la présence de la couche de protection 4. Cependant, une telle gravure reste négligeable.
Selon une autre alternative, il serait possible d’envisager qu’une partie seulement de la couche en matériau semi-conducteur cristallin 2 est gravée. Cependant, pour de nombreuses applications, et pour ne pas détériorer la rugosité de la couche en silicium cristallin, il est préférable que la couche en matériau semi-conducteur cristallin ne soit pas du tout gravée.
Pour obtenir un substrat tel que fourni à l’étape a), c’est-à-dire un substrat comportant une couche en matériau semi-conducteur amorphe 1 et une couche en matériau semi-conducteur cristallin, plusieurs modes de réalisation sont possibles.
Dans un premier mode de réalisation, une couche en matériau semi-conducteur amorphe est déposée sur le substrat. Cette couche est ensuite partiellement cristallisée en partie de manière à former une zone amorphe et une zone cristallisée.
Selon une autre alternative, il est possible de déposer sur le substrat une couche en matériau semi-conducteur cristallin et de la déstructurer en partie, de manière à former une partie en matériau semi-conducteur amorphe. La déstructuration peut être réalisée, par exemple, par bombardement ionique. D’autres alternatives pourront être envisagées par l’homme du métier.
Sur les figures 2a à 2e, les couches de matériau semi-conducteur amorphe 1 et de matériau semi-conducteur cristallin 2 sont représentées au même niveau pour mettre en évidence les différentes vitesses de gravure vi et V2. Dans la réalité, la topographie des couches peut être différente : les couches peuvent être à des niveaux différents et/ou présenter des épaisseurs différentes.
Le matériau semi-conducteur est, préférentiellement, du silicium ou un alliage SiGe.
Selon un autre mode de réalisation, il s’agit d’un matériau lll-V, tel que du GaN. Le matériau semi-conducteur peut être intrinsèque ou dopé, au bore ou au phosphore par exemple.
Le matériau semi-conducteur amorphe et le matériau semi-conducteur cristallin peuvent être dopés tous les deux. Selon une autre alternative, un seul des deux matériaux est dopé. Selon une troisième alternative, les deux matériaux sont intrinsèques.
Le matériau semi-conducteur de la couche amorphe et le matériau semi-conducteur de la couche cristalline sont, avantageusement, les mêmes, c’est-à-dire que, dans le cas du silicium, le matériau semi-conducteur amorphe est du silicium amorphe et le matériau semi-conducteur cristallin est du silicium cristallin.
Le matériau semi-conducteur cristallin peut être monocristallin ou polycristallin. Par matériau monocristallin, on entend un matériau formé d'un seul grain, c’est-à-dire d’une seule zone de même orientation cristallographique.
Par matériau polycristallin, on entend un matériau formé de plusieurs grains, l’orientation cristalline de chaque grain pouvant être différente. Les grains sont séparés par des joints de grains.
Le substrat est, par exemple, une plaque intégrant des zones de matériau semi-conducteur amorphe et des zones de matériau semi-conducteur monocristallin ou polycristallin.
Préférentiellement, le matériau semi-conducteur cristallin est monocristallin.
Lors de l’étape b), les surfaces des couches en matériau semi-conducteur amorphe 1 et en matériau semi-conducteur cristallin 2 sont oxydées pour former les couches des protection 3, 4. Il s’agit du prétraitement. Les couches de protection sont des couches d’oxyde chimique.
La couche d’oxyde formée sur la couche en matériau amorphe aura donc une nature et/ou une structure différente de la couche d’oxyde formée sur la couche en matériau cristallin. Les vitesses de gravure de ces couches seront donc différentes. Selon les matériaux choisis, il est également possible que les épaisseurs des couches d’oxyde soient différentes. L’oxydation des couches est réalisée de manière volontaire et contrôlée lors d’une étape d’oxydation, pouvant aussi être appelée étape de passivation.
Cette étape d’oxydation/passivation permet de faire croître à la surface du matériau semi-conducteur amorphe et/ou cristallin un oxyde chimique dont l’épaisseur, la composition, et les propriétés physiques sont maîtrisées.
La formation d’un oxyde natif introduit une trop grande variance dans l’état initial des surfaces des deux matériaux. L’étape d’oxydation peut être réalisée avec un plasma à oxygène. La température du substrat sera, avantageusement, maintenue à une température inférieure à 200°C durant l'oxydation.
Les surfaces des couches en matériau semi-conducteur amorphe 1 et en matériau semi-conducteur cristallin 2 sont, préférentiellement, oxydées par voie chimique dans une solution contenant un oxydant du matériau semi-conducteur. La solution est, de préférence, aqueuse.
Avantageusement, une oxydation par voie humide n’introduit pas de charge dans le dispositif, contrairement à une oxydation avec un plasma.
Cette neutralité est particulièrement recherchée dans des structures sensibles, telles que des dispositifs électroniques.
La solution d’oxydation est un mélange d’eau dé-ionisée, avec un ou plusieurs oxydants du matériau semi-conducteur choisis parmi le peroxyde d’hydrogène, l’ammoniaque, l’acide sulfurique, l’acide chlorhydrique, l’ozone.
La solution est, préférentiellement, choisie parmi les solutions de SC1 (mélange d’eau, NH4OH et de H2O2), de SC2 (mélange d’eau, de HCl et de H2Q2), de SPM (mélange de H2SO4 et de H2Og).
La solution de SPM est, avantageusement, utilisée à une température égale à 110eC et pouvant aller jusqu'à 200°C (* Hot SPM »). L’oxydation peut également être obtenue par un procédé de type RCA. Ce procédé consiste à réaliser une oxydation en milieu basique, par exemple avec une solution de SC1, suivi d’un traitement en milieu acide, par exemple avec une solution de SC2.
Selon un autre mode de réalisation, les surfaces des couches en matériau semi-conducteur amorphe 1 et en matériau semi-conducteur cristallin 2 sont oxydées avec une solution contenant de l’ozone. Il peut s’agir, par exemple, d’une solution aqueuse avec un buliage d’ozone. L’étape d’oxydation dure, avantageusement, entre 5 minutes et 30 minutes. Préférentiellement, la durée de l’étape d’oxydation est de l’ordre de 10 à 20 minutes. L’oxydation est, avantageusement réalisée à une température inférieure à 200°C.
Avantageusement, une oxydation à faible température (inférieure ou égale à 200°C) ne modifie pas la nature des couches d’oxyde formées contrairement à des oxydations dites thermiques où des phénomènes de guérison peuvent être observés.
La nature et la structure des couches ne sont, avantageusement, pas altérées, pas modifiées, ce qui favorise la gravure sélective d’une couche par rapport à l’autre.
Les exemples du tableau suivant donnent différents exemples non limitatifs de solutions, contenant un élément oxydant du matériau semi-conducteur, pouvant être utilisées ainsi que la température et la durée du prétraitement correspondant. Le matériau semi-conducteur est, dans ces exemples, du silicium.
Chimie d’oxydation SC1 SPM SC2 RCA (SC1 puis SC2) Ozone
Température 65°C 110°C 65°C 65°C 23°C
Durée d’immersion 10 min 10 min 10 min 10 min puis 10 min 10 min L’application d’un traitement chimique de surface particulier va permettre de créer une couche de protection 3, 4 à la surface des couches en matériau semi-conducteur amorphe 1 et cristallin 2.
Ces couches de protection 3, 4 protègent les couches de matériau semi-conducteur 1, 2 vis-à-vis de l’étape de gravure ultérieure. Par protège les couches, on entend qu’il est nécessaire de devoir, dans un premier temps, retirer ces couches de protection 3, 4 pour pouvoir ensuite graver les couches sous-jacentes 1, 2.
Les épaisseurs des couches de protection 3, 4 sur les couches en matériau amorphe 1 et en matériau cristallin 2 sont comprises entre 0,5nm et 2nm, et, de préférence, les épaisseurs de ces couches sont de l’ordre de 1 nm.
Avantageusement, après l’étape d’oxydation, et avant l’étape de gravure, la plaque est nettoyée. L’étape de gravure (étape c) est réalisée de manière à retirer sélectivement la couche en matériau amorphe 1.
La gravure est, préférentiellement, une gravure anisotrope.
La solution de gravure est une solution d’ammoniaque, d’hydroxyde de potassium, d’hydroxyde de sodium, une solution d’hydroxyde de tétraméthylammonium ou une solution d’hydroxyde detétraéthylammonium.
Préférentiellement, la solution de gravure est une solution d’hydroxyde de tétraméthylammonium ou une solution d’hydroxyde de tétraéthylammonium, les solutions étant diluées entre 2% et 25% volumique, et de préférence, entre 5% et 25% volumique.
Lorsque la plaque est immergée dans la solution de gravure, la couche de protection 3 sur le matériau semi-conducteur amorphe 1 se grave plus vite que la couche de protection 4 sur le matériau semi-conducteur cristallin 2 (figure 2c), c’est-à-dire que la couche d’oxyde à la surface de la couche du matériau amorphe 1 se dissout plus vite que la couche d’oxyde à la surface de la couche du matériau cristallin 2.
Après la phase de retrait de la couche de protection 3 sur le matériau amorphe, la couche de matériau semi-conducteur amorphe 1 est gravée sans que le matériau semi-conducteur cristallin ne soit impacté, tant que ce dernier est protégé par la couche de protection 4 (figures 2d et 2e).
Le graphique de la figure 3 représente les cinétiques de gravure de couches en silicium amorphe et en silicium cristallin. Les pentes des courbes ont été obtenues pour une oxydation de type RCA et pour une gravure avec une solution de TMAH à 25% chauffée à 35°C.
La première couche de protection 3 à la surface du silicium amorphe 1 est entièrement gravée après un temps h. Pour des durées supérieures à tl7 la couche en silicium amorphe 1, dépourvue de sa couche de protection 3 et donc accessible, est gravée (droite avec losange de la figure 3).
La seconde couche de protection 4 à la surface du silicium cristallin 2 est entièrement gravée après un temps t2. La oouche en silicium cristallin 2 commence à être gravée pour des durées supérieures à fe (droite avec carré de la figure 3).
La couche de protection 4 à la surface du silicium cristallin 2 a une vitesse de gravure inférieure, à celle de la couche de protection 3 à la surface du silicium amorphe 1, c’est-à-dire que ia couche de protection 4 à la surface du silicium cristallin est plus résistante à la gravure et protège le silicium cristallin pendant que le silicium amorphe est gravé. il existe un différentiel de temps, entre le démarrage de la gravure de la couche de silicium amorphe t-ι et le démarrage de la gravure de la couche de silicium cristallin fe.
Ce différentiel peut varier de 10 secondes à une heure, et avantageusement, de 10s à 10min, selon le prétraitement réalisé, ia solution de gravure et selon la nature du silicium. Durant cette période comprise entre ti et fc, la sélectivité est dite maximale, car l’attaque sur le silicium cristallin est nulle.
La différence fe-ti est, avantageusement, supérieure à 10 secondes, et de préférence, supérieure à 20 secondes et, encore plus préférentiellement, supérieure 30 secondes.
Avantageusement, la différence fe-ti est inférieure à 250 secondes, et de préférence, inférieure à 60 secondes.
Cette durée permet de laisser suffisamment de temps pour graver des couches en matériau semi-conducteur amorphe ayant une épaisseur de 20nm à 500nm, de préférence de 50nm à 500nm et, encore plus de préférence, de l’ordre de lOOnm.
Ce procédé conduit à la protection de la couche en silicium cristallin pendant une durée donnée qui est fonction du traitement préalable. L’étape de gravure est, avantageusement, réalisée à une température comprise entre 20eC et 100<’C, et de préférence entre 50°C et 90°C afin d’avoir une fenêtre de sélectivité suffisamment longue pour graver tout le matériau amorphe sans graver le matériau cristallin, tout en restant dans une échelle de temps applicable industriellement.
Le procédé va maintenant être décrit à travers les exemples suivants donnés à titre illustratif et non limitatif.
Les figures 4a et 4b représentent les durées d'initiation des gravures d’une couche en silicium cristallin (figure 4a ; durée d’initiation t2) et d’une couche en silicium amorphe (figure 4b ; durée d’initiation ti), après oxydation, en fonction de là température. L’oxydation des couches en silicium a été réalisée avec le procédé RCA.
La gravure est réalisée dans une solution de TMAH diluée à 5% ou 25%, à des températures comprises entre 30 et 90°C.
Plus la température augmente et plus les durées d’initiation diminuent. La solution de TMAH diluée à 5% présente une durée d’initiation inférieure à celle obtenue pour une solution de TMAH diluée à 25%.
Les différentiels ou delta de durées fc-ti sont représentés en fonction de la température sur la figure 5.
En fonction des paramètres choisis (température, concentration de la solution de gravure alcaline), le différentiel t2-ti peut aller de Os à 500s. Une fenêtre de sélectivité de 500s est obtenue pour une température de 35°C et une solution de TMAH diluée à 25%.
Avec une fenêtre de sélectivité de 500s, et comme la vitesse de gravure du silicium amorphe est de l’ordre de 20Â/s (soit 2nm/s), il est possible de graver 1μιτι de silicium amorphe sans consommer de silicium cristallin.
Ainsi, pour graver sélectivement une couche de silicium amorphe d’environ 100 nm avec une solution de TMAH diluée à 25% et chauffée à 35°C, une fenêtre de sélectivité de 50s sera suffisante. Avec une passivation chimique RCA, un temps d’exposition de 3min30 sera suffisant pour graver totalement la couche de Si amorphe sans gravure du silicium cristallin.
Les différentiels de durées t2-t-i, pour une oxydation chimique dans une solution de Caro, et une gravure dans des solutions de TMAH diluées à 5% ou 25%, sont représentés en fonction de la température sur la figure 6.
En fonction des paramètres choisis, le différentiel t2-ti peut aller de 0s à 570s. Avec une fenêtre de sélectivité de 570s, il est possible de graver avec une solution de TMAH diluée à 25 % et chauffée à 35°C plus de 1μηη de silicium amorphe sans consommer de silicium cristallin.
Dans le cas de ce prétraitement, un temps d’exposition à une chimie de TMAH diluée à 25 % et chauffée à 70°C inférieur à 1 min 30s sera suffisant pour graver totalement une couche de 100 nm de Si amorphe sans gravure du silicium cristallin.
Les différents modes de réalisation précédemment décrits concernent la configuration où la couche de protection à la surface de la couche en matériau semi-conducteur cristallin présente une meilleure résistance à la gravure que la couche de protection à la surface de la couche de matériau semi-conducteur amorphe.
Cependant, il est également possible de réaliser une préparation de surface spécifique permettant de graver sélectivement le matériau semi-conducteur cristallin. Le matériau semi-conducteur amorphe ne sera pas gravé. Dans ce cas, la fenêtre de procédé est très courte. Par très courte, on entend de 1s à 30s. Elle est inférieure à 20s, et plus particulièrement, la fenêtre est de 3s à 20s.
Par exemple, pour une gravure sélective du matériau semi-conducteur cristallin, le procédé de gravure sélective d’un matériau semi-conducteur en solution comporte les étapes successives suivantes : a') fournir un substrat comportant une couche en matériau semi-conducteur amorphe 1 et une couche en matériau semi-conducteur cristallin 2 à graver, b') appliquer un traitement chimique sur les surfaces des couches en matériau semi-conducteur amorphe 1 et en matériau semi-conducteur cristallin 2, de manière à former une première couche de protection 3 à la surface du matériau semi-conducteur amorphe 1 et une seconde couche de protection 4 à la surface du matériau semi-conducteur cristallin 2, c') graver la seconde couche de protection 4 et la couche en matériau semi-conducteur cristallin 2 avec une solution de gravure, la vitesse de gravure Vi de la première couche de protection 3 étant inférieure à la vitesse de gravure v2 de la seconde couche de protection 4.
La durée de la gravure est adaptée pour graver totalement le matériau semi-conducteur cristallin 2 sans graver la couche en matériau semi-conducteur amorphe 1.
Le traitement chimique est une étape de passivation par voie chimique. Il est, avantageusement, réalisé avec une solution d’acide fluorhydrique.
La durée de la gravure sera choisie de manière à ne pas graver la couche en matériau semi-conducteur amorphe afin de ne pas modifier sa rugosité.
La solution de gravure est une solution alcaline, par exemple de type TMAH ou TEAH.
Il est possible pour l’homme du métier de choisir différentes préparations de surface pour sélectionner quelle couche sera sélectivement retirée par rapport à une autre, et dans quel domaine d’épaisseur.
Le procédé peut être entièrement réalisé à des températures inférieures à 200°C, voire inférieure à 100°C en fonction de la chimie d’oxydation/passivation.
Le procédé est également très rapide car en moins de trente minutes, voire en moins de quinze minutes, il est possible de, non seulement, oxyder, mais en plus graver sélectivement la couche en matériau semi-conducteur à retirer.
Le procédé peut être utilisé pour de nombreuses applications.
Il peut s’agir par exemple d’éliminer sélectivement une couche de silicium amorphe déposée et non recristallisée suite à la réalisation de l’épaississement de zones source/drain dans un transistor CMOS. En particulier, ce procédé est particulièrement pertinent pour les technologies de fabrication dites froides ou à basse température.
Il peut encore s’agir du retrait sélectif de zones où le silicium a été mécaniquement écroui comme dans le cas de la nano-impression ou encore du retrait sélectif des zones amorphisées par l’utilisation d’un laser pour recuire ou activer les dopants dans le silicium.

Claims (21)

  1. Revendications
    1. Procédé de gravure sélective d’un matériau semi-conducteur en solution comportant les étapes successives suivantes : a) fournir un substrat comportant une couche en matériau semi-conducteur amorphe (1) à graver et une couche en matériau semi-conducteur cristallin (2), b) oxyder les surfaces des couches en matériau semi-conducteur amorphe (1) et en matériau semi-conducteur cristallin (2), de manière à former une première couche de protection (3) à la surface du matériau semi-conducteur amorphe (1) et une seconde couche de protection (4) à la surface du matériau semi-conducteur cristallin (2), c) graver la première couche de protection (3) et la couche en matériau semi-conducteur amorphe (1) avec une solution de gravure alcaline, la vitesse de gravure v1 de la première couche de protection (3) étant supérieure à la vitesse de gravure v2 de la seconde couche de protection (4).
  2. 2. Procédé selon la revendication 1, caractérisé en ce que la durée de la gravure est adaptée de manière à graver totalement la couche en matériau semi-conducteur amorphe (1) sans graver la couche en matériau semi-conducteur cristallin (2).
  3. 3. Procédé selon l’une quelconque des revendications précédentes, caractérisé en ce que les surfaces des couches en matériau semi-conducteur amorphe (1) et en matériau semi-conducteur cristallin (2) sont oxydées par voie chimique, dans une solution contenant un oxydant du matériau semi-conducteur.
  4. 4. Procédé selon la revendication 3, caractérisé en ce que la solution d’oxydation est un mélange d’eau avec un ou plusieurs oxydants du matériau semi-conducteur choisis parmi le peroxyde d’hydrogène, l’ammoniaque, l’acide sulfurique, l’acide chlorhydrique, l’ozone.
  5. 5. Procédé selon la revendication 4, caractérisé en ce que la solution d’oxydation est une solution d’acide chlorhydrique, un mélange de NH4OH et de H202, un mélange de HCl et de H202, un mélange de H2S04 et de H202, ou une solution contenant de l’ozone.
  6. 6. Procédé selon l’une des revendications 3 à 5, caractérisé en ce que l’oxydation par voie chimique consiste à réaliser une première oxydation en milieu basique puis une seconde oxydation en milieu acide.
  7. 7. Procédé selon l’une des revendications 1 et 2, caractérisé en ce que les surfaces des couches en matériau semi-conducteur amorphe (1) et en matériau semi-conducteur cristallin (2) sont oxydées avec un plasma à oxygène.
  8. 8. Procédé selon l’une quelconque des revendications précédentes, caractérisé en ce que l’oxydation est réalisée à une température inférieure ou égale à 200°C.
  9. 9. Procédé selon l’une quelconque des revendications précédentes, caractérisé en ce que la solution de gravure est une solution d’ammoniaque, d’hydroxyde de potassium, d’hydroxyde de sodium, une solution d’hydroxyde de tétraméthylammonium ou une solution d’hydroxyde de tétraéthylammonium.
  10. 10. Procédé selon la revendication précédente, caractérisé en ce que la solution de gravure est une solution d’hydroxyde de tétraméthylammonium ou une solution d’hydroxyde de tétraéthylammonium, les solutions étant diluées entre 2% et 25% volumique.
  11. 11. Procédé selon l’une quelconque des revendications précédentes, caractérisé en ce que la gravure est réalisée à une température comprise entre 20°C et 100°C.
  12. 12. Procédé selon la revendication précédente, caractérisé en ce que la gravure est réalisée à une température comprise entre 50°C et 90°C.
  13. 13. Procédé selon l’une quelconque des revendications précédentes, caractérisé en ce que le matériau semi-conducteur est du silicium ou un alliage SiGe.
  14. 14. Procédé selon l’une quelconque des revendications précédentes, caractérisé en ce que le matériau cristallin est monocristallin ou polycristallin.
  15. 15. Procédé selon l’une quelconque des revendications précédentes, caractérisé en ce que les épaisseurs des couches de protection (3, 4) sont comprises entre 0,5nm et 2nm, et, de préférence, les épaisseurs de ces couches sont de l’ordre de 1nm.
  16. 16. Procédé selon l’une quelconque des revendications précédentes, caractérisé en ce que la couche en matériau semi-conducteur amorphe (1) a une épaisseur de 50nm à 500nm, et de préférence de l’ordre de 100nm.
  17. 17. Procédé selon l’une quelconque des revendications précédentes, caractérisé en ce que la première couche de protection (3) à la surface du matériau semi-conducteur amorphe (1) est entièrement gravée après un temps t-ι, la seconde couche de protection (4) à la surface du matériau semi-conducteur cristallin (2) est entièrement gravée après un temps t2, la différence t2-ti étant supérieure à 20 secondes.
  18. 18. Procédé selon l’une quelconque des revendications précédentes, caractérisé en ce que la première couche de protection (3) à la surface du matériau semi-conducteur amorphe (1) est entièrement gravée après un temps t-ι, la seconde couche de protection (4) à la surface du matériau semi-conducteur cristallin (2) est entièrement gravée après un temps t2, la différence t2-ti étant inférieure à 250 secondes.
  19. 19. Procédé de gravure sélective d’un matériau semi-conducteur en solution comportant les étapes successives suivantes : a') fournir un substrat comportant une couche en matériau semi-conducteur amorphe (1) et une couche en matériau semi-conducteur cristallin (2) à graver, b') appliquer un traitement chimique sur les surfaces des couches en matériau semi-conducteur amorphe (1) et en matériau semi-conducteur cristallin (2), de manière à former une première couche de protection (3) à la surface du matériau semi-conducteur amorphe (1) et une seconde couche de protection (4) à la surface du matériau semi-conducteur cristallin (2), c') graver la seconde couche de protection (4) et la couche en matériau semi-conducteur cristallin (2) avec une solution de gravure, la vitesse de gravure Vi de la première couche de protection (3) étant inférieure à la vitesse de gravure v2 de la seconde couche de protection (4),
  20. 20. Procédé selon la revendication précédente, caractérisé en ce que la durée de la gravure est adaptée pour graver totalement la couche en matériau semi-conducteur cristallin (2), sans graver la couche en matériau semi-conducteur amorphe (1).
  21. 21. Procédé selon l’une des revendication 19 et 20, caractérisé en ce que le traitement chimique est réalisé dans une solution d’acide fluorhydrique.
FR1561385A 2015-11-25 2015-11-25 Procede de gravure selective d’un materiau semi-conducteur en solution. Active FR3044163B1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
FR1561385A FR3044163B1 (fr) 2015-11-25 2015-11-25 Procede de gravure selective d’un materiau semi-conducteur en solution.
US15/361,193 US9831095B2 (en) 2015-11-25 2016-11-25 Method for performing selective etching of a semiconductor material in solution

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1561385 2015-11-25
FR1561385A FR3044163B1 (fr) 2015-11-25 2015-11-25 Procede de gravure selective d’un materiau semi-conducteur en solution.

Publications (2)

Publication Number Publication Date
FR3044163A1 true FR3044163A1 (fr) 2017-05-26
FR3044163B1 FR3044163B1 (fr) 2018-01-05

Family

ID=55300572

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1561385A Active FR3044163B1 (fr) 2015-11-25 2015-11-25 Procede de gravure selective d’un materiau semi-conducteur en solution.

Country Status (2)

Country Link
US (1) US9831095B2 (fr)
FR (1) FR3044163B1 (fr)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20200135898A1 (en) * 2018-10-30 2020-04-30 International Business Machines Corporation Hard mask replenishment for etching processes

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050148147A1 (en) * 2003-12-30 2005-07-07 Steven Keating Amorphous etch stop for the anisotropic etching of substrates
US20080111175A1 (en) * 2006-11-13 2008-05-15 International Business Machines Corporation Method for etching single-crystal semiconductor selective to amorphous/polycrystalline semiconductor and structure formed by same
WO2013143035A1 (fr) * 2012-03-30 2013-10-03 中国科学院微电子研究所 Dispositif mos approchant la région de source/drain de la région de canal, et procédé de fabrication de celui-ci
WO2014112430A1 (fr) * 2013-01-15 2014-07-24 三菱瓦斯化学株式会社 Liquide de gravure de silicium, procédé de gravure de silicium, et élément micro-électromécanique

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2995134B1 (fr) * 2012-09-05 2015-12-18 Commissariat Energie Atomique Procede de gravure d'un materiau semiconducteur cristallin par implantation ionique puis gravure chimique a base de chlorure d'hydrogene

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050148147A1 (en) * 2003-12-30 2005-07-07 Steven Keating Amorphous etch stop for the anisotropic etching of substrates
US20080111175A1 (en) * 2006-11-13 2008-05-15 International Business Machines Corporation Method for etching single-crystal semiconductor selective to amorphous/polycrystalline semiconductor and structure formed by same
WO2013143035A1 (fr) * 2012-03-30 2013-10-03 中国科学院微电子研究所 Dispositif mos approchant la région de source/drain de la région de canal, et procédé de fabrication de celui-ci
WO2014112430A1 (fr) * 2013-01-15 2014-07-24 三菱瓦斯化学株式会社 Liquide de gravure de silicium, procédé de gravure de silicium, et élément micro-électromécanique
US20150340241A1 (en) * 2013-01-15 2015-11-26 Mitsubishi Gas Chemical Company, Inc. Silicon etching liquid, silicon etching method, and microelectromechanical element

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
CHEN P-H ET AL: "The characteristic behavior of TMAH water solution for anisotropic etching on both Silicon substrate and SiO"2 layer", SENSORS AND ACTUATORS A: PHYSICAL, ELSEVIER BV, NL, vol. 93, no. 2, 30 September 2001 (2001-09-30), pages 132 - 137, XP004297606, ISSN: 0924-4247, DOI: 10.1016/S0924-4247(01)00639-2 *

Also Published As

Publication number Publication date
FR3044163B1 (fr) 2018-01-05
US9831095B2 (en) 2017-11-28
US20170148638A1 (en) 2017-05-25

Similar Documents

Publication Publication Date Title
EP3072149B1 (fr) Procédé de gravure sélective d&#39;un masque disposé sur un substrat silicié
EP2575162B1 (fr) Procédé de fabrication d&#39;un dispositif semi-conducteur avec une étape de retrait sélective d&#39;une couche de silicium germanium
EP2468931B1 (fr) Procédé de clivage d&#39;un substrat et ensemble comprenant un substrat et une structure permettant ce clivage
TWI646593B (zh) 使用混合式雷射劃線及電漿蝕刻方式切割晶圓伴隨著用以增進遮罩蝕刻抗性的遮罩電漿處理
WO2005064657A1 (fr) Procede de scellement de deux plaques avec formation d&#39;un contact ohmique entre celles-ci
FR2899378A1 (fr) Procede de detachement d&#39;un film mince par fusion de precipites
JP2012524420A (ja) シリコンオンインシュレータ基板を薄化する方法
US20110104905A1 (en) Etching composition, in particular for strained or stressed silicon materials, method for characterizing defects on surfaces of such materials and process of treating such surfaces with the etching composition
FR3045934A1 (fr) Procede de fabrication d’un empilement de dispositifs electroniques
FR3032555A1 (fr) Procede de report d&#39;une couche utile
FR3044163A1 (fr) Procede de gravure selective d’un materiau semi-conducteur en solution.
WO2002029876A1 (fr) Procede de revelation de defauts cristallins et/ou de champs de contraintes a l&#39;interface d&#39;adhesion moleculaire de deux materiaux solides
FR2821207A1 (fr) Procede pour former une tranchee isolante dans une structure de type semi-conducteur sur isolant, et structure de ce type comportant une telle tranchee
EP1978547A1 (fr) Procédé de fabrication d&#39;un dispositif à gradient de concentration et dispositif correspondant
TW200304586A (en) Composite for stripping photoresist and the manufacturing method of semiconductor device using the same
EP3646371B1 (fr) Composition chimique de nettoyage pour le retrait d&#39;une couche de passivation amorphe a la surface de materiaux cristallins
FR2912550A1 (fr) Procede de fabrication d&#39;une structure ssoi.
FR2943459A1 (fr) Procede de finition pour la fabrication de substrats dans le domaine de l&#39;electronique
FR3091002A1 (fr) Procédé de gravure d’une couche diélectrique tridimensionnelle
EP1627422B1 (fr) Procede de delimitation d&#39;un element conducteur dispose sur une couche isolante
EP4053883B1 (fr) Procédé de gravure d&#39;une couche diélectrique tridimensionnelle
US20240087908A1 (en) Wet etch process and method to provide uniform etching of material formed within features having different critical dimension (cd)
WO2023213971A1 (fr) Procédé de formation d&#39;une couche à base d&#39;un matériau diélectrique sur une couche à base d&#39;un matériau iii-v gravé
JP3487282B2 (ja) 化合物半導体の電極製造方法
EP2657956A1 (fr) Procédé de traitement de l&#39;état de surface d&#39;un substrat de silicium

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20170526

PLFP Fee payment

Year of fee payment: 3

PLFP Fee payment

Year of fee payment: 5

PLFP Fee payment

Year of fee payment: 6

PLFP Fee payment

Year of fee payment: 7

PLFP Fee payment

Year of fee payment: 8

PLFP Fee payment

Year of fee payment: 9