CN114930498A - 半导体晶圆以及半导体装置的制造方法 - Google Patents

半导体晶圆以及半导体装置的制造方法 Download PDF

Info

Publication number
CN114930498A
CN114930498A CN202080092311.9A CN202080092311A CN114930498A CN 114930498 A CN114930498 A CN 114930498A CN 202080092311 A CN202080092311 A CN 202080092311A CN 114930498 A CN114930498 A CN 114930498A
Authority
CN
China
Prior art keywords
sic substrate
layer
substrate
impurity
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080092311.9A
Other languages
English (en)
Inventor
西口浩平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN114930498A publication Critical patent/CN114930498A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Light Receiving Elements (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本申请的发明所涉及的半导体晶圆具备：SiC基板，其具有上表面和作为与上表面相反侧的面的背面；和杂质注入层，其设置于SiC基板的背面整体，由与SiC基板相同的母材形成，包含杂质，且可见光或者红外光的透过率比SiC基板小。

Description

半导体晶圆以及半导体装置的制造方法
技术领域
本发明涉及半导体晶圆以及半导体装置的制造方法。
背景技术
专利文献1公开一种半导体晶圆，其具有：蓝宝石基板；和硅薄膜，其形成于蓝宝石基板的一侧的面整体，并由具有元件形成区域的结晶性的硅层构成。在硅薄膜的表面整体形成有氧化硅膜。在蓝宝石基板的与形成有硅薄膜的面相反一侧的面整体形成有硅膜。硅膜具有由非晶化的硅膜和半球状晶粒多晶硅膜形成的粗糙的表面。由于半球状晶粒多晶硅膜使透过光向晶圆背面散射，因此能够实现使用了光传感器的正确的定位。
专利文献1：日本特开2011-49588号公报
在晶圆工艺装置中，有时通过基板识别传感器实施有无基板的检测或者基板的对准处理。通常，Si基板或者GaAs基板吸收红色光或者红外光。因此，通过使用透射式的光电传感器，检测有无光的透过，能够检测有无基板。另外，在红色光或者红外光的透过率高的透明的玻璃基板的情况下，有时使用反射式光电传感器。反射式光电传感器能够通过从基板反射的光检测有无基板。
高频器件有时使用半绝缘性单结晶SiC基板。半绝缘性单结晶SiC基板是透明的。因此，通常在上述的透射式传感器以及反射式传感器中无法检测有无基板。
在专利文献1中，在基板的外周部形成用于检测基板的薄膜。该薄膜有可能因半导体制造工序的各种工艺引起的消去或者剥离而消失。因此，有可能在制造工序的中途产生基板的检测不良。
发明内容
本发明是为了解决上述问题而完成的，其目的在于获得能够使用可见光或者红外光检测基板的半导体晶圆以及半导体装置的制造方法。
本申请的第1发明所涉及的半导体晶圆具备：SiC基板，其具有上表面和作为与该上表面相反侧的面的背面；和杂质注入层，其设置于该SiC基板的该背面整体，由与该SiC基板相同的母材形成，包含杂质，且可见光或者红外光的透过率比该SiC基板小。
本申请的第2发明所涉及的半导体晶圆具备：SiC基板，其具有上表面和作为与该上表面相反侧的面的背面；基板检测层，其设置于该SiC基板的该背面整体，且可见光或者红外光的透过率比该SiC基板小；以及杂质注入层，其设置在该SiC基板的外周部之上，包含杂质，且可见光或者红外光的透过率比该SiC基板小。
本申请的第3发明所涉及的半导体装置的制造方法在SiC基板的背面整体进行离子注入，而在该SiC基板的背面侧形成作为可见光或者红外光的检测光的透过率比该SiC基板的母材小的杂质注入层，将该检测光照射于该杂质注入层，来检测该SiC基板，在检测该SiC基板后，在该SiC基板的与该背面相反侧的面亦即上表面侧形成半导体装置。
本申请的第4发明所涉及的半导体装置的制造方法在具有上表面和作为与该上表面相反侧的面的背面的SiC基板的该背面整体，形成作为可见光或者红外光的检测光的透过率比该SiC基板的母材小的基板检测层，在该SiC基板的该上表面的外周部进行离子注入，而形成该检测光的透过率比该SiC基板的母材小的杂质注入层，将该检测光照射于该基板检测层或者该杂质注入层，来检测该SiC基板，在检测该SiC基板后，在该SiC基板的该上表面侧形成半导体装置。
在本申请的发明所涉及的半导体晶圆以及半导体装置的制造方法中，能够通过杂质注入层使用可见光或者红外光而检测SiC基板。
附图说明
图1是实施方式1所涉及的半导体晶圆的剖视图。
图2是表示在实施方式1中在SiC基板的上表面设置了保护膜的状态的图。
图3是对实施方式1所涉及的离子注入工序进行说明的图。
图4是表示在实施方式1中在SiC基板的背面侧形成有杂质注入层的状态的图。
图5是表示在实施方式1中除去了保护膜的状态的图。
图6是对实施方式1的检测工序进行说明的图。
图7是实施方式1的变形例所涉及的半导体晶圆的剖视图。
图8是实施方式2所涉及的半导体晶圆的剖视图。
图9是表示在实施方式2中在SiC基板的上表面设置了保护膜的状态的图。
图10是对实施方式2所涉及的离子注入工序进行说明的图。
图11是表示在实施方式2中在SiC基板的背面侧形成有杂质注入层的状态的图。
图12是表示在实施方式2中除去了保护膜的状态的图。
图13是实施方式3所涉及的半导体晶圆的剖视图以及俯视图。
图14是表示在实施方式3中在结晶生长层的上表面设置了保护膜的状态的图。
图15是表示在实施方式3中形成了光致抗蚀剂的状态的图。
图16是对实施方式3所涉及的离子注入工序进行说明的图。
图17是表示在实施方式3中在结晶生长层形成有杂质注入层的状态的图。
图18是实施方式4所涉及的半导体晶圆的剖视图以及俯视图。
图19是表示在实施方式4中在SiC基板的上表面设置了保护膜的状态的图。
图20是表示在实施方式4中形成了光致抗蚀剂的状态的图。
图21是对实施方式4所涉及的离子注入工序进行说明的图。
图22是表示在实施方式4中在SiC基板形成有杂质注入层的状态的图。
图23是表示在实施方式4中除去了保护膜的状态的图。
图24是表示在实施方式4中形成了结晶生长层的状态的图。
具体实施方式
参照附图对本发明的实施方式所涉及的半导体晶圆以及半导体装置的制造方法进行说明。对相同或者对应的构成要素标注相同的附图标记，有时省略反复说明。
实施方式1
图1是实施方式1所涉及的半导体晶圆100的剖视图。半导体晶圆100具备SiC基板10，上述SiC基板10具有上表面和作为相反侧的面的背面。SiC基板10是半绝缘性单结晶SiC基板。在SiC基板10的上表面形成有半导体装置。
在SiC基板10，从背面整体至一定深度为止设置有杂质注入层12。换句话说，SiC基板10具有：透明的半绝缘层11；和设置在半绝缘层11的下表面整体的杂质注入层12。其中，也可以在SiC基板10的上表面形成有多个外延层。
杂质注入层12为了基板检测而设置。在俯视观察时，杂质注入层12设置于SiC基板10的中央部以及外周部。杂质注入层12由与半绝缘层11相同的母材形成，并包含杂质。杂质注入层12的可见光或者红外光的透过率比半绝缘层11小。换句话说，杂质注入层12比半绝缘层11容易反射或者吸收可见光或者红外光。可见光也可以是红色光。杂质注入层12对可见光或者红外光的反射率也可以比半绝缘层11大。
接下来，对本实施方式所涉及的半导体装置的制造方法进行说明。首先，在SiC基板10的上表面形成保护膜14。图2是表示在实施方式1中在SiC基板10的上表面设置了保护膜14的状态的图。保护膜14为了保护SiC基板10而设置。保护膜14例如是通过CVD(ChemicalVapor Deposition)法或者溅射法而成膜的SiN膜或者SiO膜。保护膜14也可以是能够通过溅射法或者蒸镀法而成膜的金属薄膜。另外，保护膜14也可以是聚酰亚胺或者抗蚀剂等涂覆材料。
接下来，在SiC基板10的背面侧形成杂质注入层12。杂质注入层12例如通过离子注入法而形成。图3是对实施方式1所涉及的离子注入工序进行说明的图。图4是表示在实施方式1中在SiC基板10的背面侧形成有杂质注入层12的状态的图。在离子注入工序中，在SiC基板10的背面整体进行离子注入。
在进行了离子注入的区域中，SiC基板10的透明度降低。换句话说，在SiC基板10的背面侧形成后述的检测光的透过率比SiC基板10的母材小的杂质注入层12。此处，检测光是可见光或者红外光。
在离子注入工序中，在SiC基板10的背面侧作为杂质例如注入Ar离子。作为杂质的离子种类，即使是Si离子、N离子或者Al离子，也能够得到相同的效果。
对于基板检测所需的杂质注入层12的厚度，根据杂质浓度来决定。杂质浓度也被称为离子注入量、剂量(dose amount)。在Ar离子的剂量为1×1016/cm2的情况下，若杂质注入层12的厚度为150nm，则能够检测SiC基板10。另外，在Ar离子的剂量为1×1015/cm2的情况下，优选杂质注入层12的厚度比150nm厚。
换句话说，在杂质的剂量为1×1016/cm2以上时，杂质注入层12的厚度可以为150nm以下。另外，在杂质的剂量为1×1015/cm2以下时，优选杂质注入层12比150nm厚。
接下来，除去保护膜14。图5是表示在实施方式1中除去了保护膜14的状态的图。作为保护膜14的除去方法，根据保护膜14的种类而存在各种方法。对于SiN膜或者SiO膜，使用HF溶液等蚀刻液。在保护膜14为涂覆材料的情况下，能够使用有机溶剂等而除去。根据以上内容，能够制造半导体晶圆100。
接下来，实施检测工序。图6是对实施方式1的检测工序进行说明的图。在检测工序中，从光源17对半导体晶圆100照射检测光18。在制造装置中，光源17设置于半导体晶圆100的上方。另外，在制造装置中在半导体晶圆100的下方设置有传感器16。
此时，将检测光18照射于杂质注入层12，来检测SiC基板10。杂质注入层12反射或者吸收检测光18。因此，在光源17与传感器16之间存在SiC基板10的情况下，传感器16无法检测出检测光18。另外，也可以是，在光源17与传感器16之间存在SiC基板10的情况下，传感器16所检测出的检测光18比不存在SiC基板10的情况低。因此，能够检测有无SiC基板10。
另外，也可以是，传感器16对由杂质注入层12反射的检测光18进行检测。传感器16可以通过有无从杂质注入层12的反射来检测有无SiC基板10。
在SiC基板10的检测后，在SiC基板10的上表面侧形成半导体装置。半导体装置例如是高频器件等晶体管。也可以在SiC基板10的上表面，通过电阻、电容器等而形成电路。
在形成了半导体装置之后，除去杂质注入层12。特别是在高频器件中，为了形成高频电路，有时在芯片背面侧形成作为接地部的电极。另外，有时为了将表面电极与背面侧电极连接而在SiC基板10形成贯通孔。SiC基板10通过研削装置而被实施薄板化，以成为适于高频电路设计或者贯通孔形成的厚度。在薄板化处理时，将杂质注入层12除去。
带隙比Si宽的SiC或者GaN等化合物半导体基板，通常用于功率器件或者高频器件。SiC具有杂质量越少透明度越高，结晶的电阻越高的趋势。在高频器件中，大多使用结晶中的杂质量少且基板的透明度高的半绝缘性单结晶SiC基板。相对于此，在功率器件中例如使用n型SiC基板。因此，特别是在高频器件用的SiC基板中，认为难以使用可见光或者红外光来检测有无基板。
在使用了半绝缘SiC基板的半导体装置的制造中，有时使用Si基板用的晶圆工艺装置。此时，需要利用现有的晶圆工艺装置检测透明基板。因此，例如考虑在基板的背面侧形成红色光或者红外光的透过率低的Cr、W或者Al等金属薄膜。
此处，半导体装置的制造工序通常包括100个以上的工序。这些工序包括金属薄膜以及绝缘膜等薄膜的形成以及使用了曝光装置的薄膜的加工。薄膜的形成使用蒸镀、溅射、CVD等。薄膜的加工使用利用了光刻技术的图案转印、干式蚀刻、湿式蚀刻等。此外，实施离子注入以及热处理等。
在为了基板检测而在基板的背面侧形成了金属薄膜的情况下，有可能由于上述的各种工艺而消去金属薄膜。另外，金属薄膜有可能变质而从基板剥离。由此，特别是在制造工序的后半程中，有可能产生基板的检测不良。另外，通常很难选择能够在所有制造工序中防止消去以及变质的金属薄膜。
另外，半绝缘性单结晶SiC基板的化学稳定性优异。在这样的基板中，基板与金属薄膜的密合性通常不充分。因此，在利用半导体制造装置搬运基板时，由于基板的背面侧与搬运臂接触，金属薄膜有可能从基板剥离。
这样，在基板的背面侧形成金属薄膜的方法中，存在金属薄膜在制造中途消失而产生基板的检测不良的可能性。另外，若为了防止基板的检测不良而多次形成金属薄膜，则引起制造成本的增加。
相对于此，在本实施方式中，SiC基板10的检测使用杂质注入层12。因此，与在基板的背面形成金属薄膜那样的情况不同，能够防止杂质注入层12由于半导体制造工序中的各种处理而剥离。特别是，杂质注入层12由与SiC基板10的材质相同的SiC形成。在使用了SiC基板的晶圆工艺中，通常不使用蚀刻SiC基板那样的工序。因此，能够防止杂质注入层12在制造工序中消失的情况。
根据以上，在本实施方式中，能够使用可见光或者红外光可靠地检测SiC基板10。由此，能够抑制SiC基板10的检测不良。另外，能够使用标准的Si器件或者GaAs器件的生产线中所使用的半导体制造装置，检测SiC基板10。而且，不需要为了维持杂质注入层12而追加进行成膜处理，能够抑制制造成本的增加。
另外，在本实施方式中，在SiC基板10的整个面形成有杂质注入层12。因此，不局限于基板的端部，通过在基板的中央部进行检测那样的制造装置，也能够检测SiC基板10。
在本实施方式中，杂质注入层12是SiC基板10的一部分。作为该变形例，用于检测SiC基板10的基板检测层也可以设置于SiC基板10的背面整体。在这种情况下，基板检测层由与SiC基板10相同的母材形成，包含杂质，且可见光或者红外光的透过率比SiC基板10小即可。
图7是实施方式1的变形例所涉及的半导体晶圆200的剖视图。半导体晶圆200具有杂质注入层212。杂质注入层212设置为被半绝缘层11夹着。这样，杂质注入层212不局限于SiC基板10的最下层，也可以与SiC基板10的背面分离地形成。
这些变形能够适当地应用于以下实施方式所涉及的半导体晶圆以及半导体装置的制造方法。其中，对于以下实施方式所涉及的半导体晶圆以及半导体装置的制造方法，由于与实施方式1的共同点多，因此，围绕与实施方式1的不同点进行说明。
实施方式2
图8是实施方式2所涉及的半导体晶圆300的剖视图。半导体晶圆300具备设置于杂质注入层12的下方的金属层320。金属层320覆盖SiC基板10的背面整体。金属层320的可见光或者红外光的透过率比半绝缘层11小。其他构造与实施方式1的半导体晶圆100相同。
接下来，对本实施方式所涉及的半导体装置的制造方法进行说明。首先，在SiC基板10的上表面形成保护膜14。图9是表示在实施方式2中在SiC基板10的上表面设置了保护膜14的状态的图。
接下来，在SiC基板10的背面形成金属层320。金属层320通过CVD法、ALD(AtomicLayer Deposition)法、溅射法或者蒸镀法而形成。金属层320例如由Cr、W或者Al形成。
接下来，通过离子注入而在SiC基板10的背面侧形成杂质注入层12。图10是对实施方式2所涉及的离子注入工序进行说明的图。图11是表示在实施方式2中在SiC基板10的背面侧形成有杂质注入层12的状态的图。离子注入是在形成有金属层320的状态下穿过金属层320而对SiC基板10的背面整体实施。
接下来，除去保护膜14。图12是表示在实施方式2中除去了保护膜14的状态的图。
在本实施方式中，作为用于基板检测的构造，除了杂质注入层12之外还设置有金属层320。因此，能够更可靠地检测SiC基板10，能够减少SiC基板10的检测不良。
其中，也可以在通过离子注入而形成了杂质注入层12之后形成金属层320。
实施方式3
图13是实施方式3所涉及的半导体晶圆400的剖视图以及俯视图。在半导体晶圆400中，在SiC基板10的背面整体设置有基板检测层422。基板检测层422的可见光或者红外光的透过率比SiC基板10小。基板检测层422例如是由Cr、W或者Al形成的金属层。
在SiC基板10的上表面设置有结晶生长层424。在结晶生长层424的外周部设置有杂质注入层426。杂质注入层426包含杂质，且可见光或者红外光的透过率比SiC基板10小。杂质注入层426在SiC基板10的外周部上，形成在从结晶生长层424的端部起例如5mm以内的区域。
接下来，对本实施方式所涉及的半导体装置的制造方法进行说明。首先，在SiC基板10之上实施外延生长，形成结晶生长层424。外延生长例如通过MOCVD(Metal OrganicChemical Vapor Deposition)法来实施。在半导体装置为高频器件的情况下，作为结晶生长层424而形成AlN、GaN、AlGaN等多个层。
接下来，在结晶生长层424的上表面形成保护膜14。图14是表示在实施方式3中在结晶生长层424的上表面设置了保护膜14的状态的图。本实施方式的保护膜14优选为通过CVD法、溅射法或者蒸镀法形成的SiN膜或者SiO膜。保护膜14的目的在于，在形成后述的光致抗蚀剂428时保护半导体层的表面免受污染。另外，在SiC基板10的背面整体形成基板检测层422。
接下来，在保护膜14之上涂覆光致抗蚀剂428。接下来，通过光刻法除去从SiC基板10的端部起5mm以内的区域的光致抗蚀剂428。图15是表示在实施方式3中形成了光致抗蚀剂428的状态的图。
接下来，实施离子注入工序。图16是对实施方式3所涉及的离子注入工序进行说明的图。在离子注入工序中，在结晶生长层424的上表面的外周部进行离子注入，而形成杂质注入层426。此处，从结晶生长层424的上表面侧实施离子注入，而在结晶生长层424中的除由光致抗蚀剂428覆盖的部分以外的区域注入离子。在离子注入工序中，离子种类、剂量以及杂质注入层426的厚度例如与实施方式1相同。
图17是表示在实施方式3中在结晶生长层424形成有杂质注入层426的状态的图。杂质注入层426的检测光18的透过率比SiC基板10小。杂质注入层426的检测光18的透过率也可以比结晶生长层424中的除杂质注入层426以外的部分小。
接下来，除去光致抗蚀剂428以及保护膜14。光致抗蚀剂428的膜厚根据形成杂质注入层426时的离子注入条件来决定。以防止离子由于离子注入时的加速能量而到达SiC基板10的上表面的方式设定光致抗蚀剂428的膜厚。其中，杂质注入层426形成于器件形成区域之外。
其后，将检测光18照射于基板检测层422或者杂质注入层426，而检测SiC基板10。在检测出SiC基板10之后，进行SiC基板10的上表面侧的处理，形成半导体装置。另外，在形成了半导体装置之后，除去基板检测层422。
在本实施方式中，仅在结晶生长层424的外周部形成杂质注入层426。因此，杂质注入层426对于在基板的外周部检测基板的制造装置而言有效。另外，对于在基板的中央部检测基板的制造装置而言，使用基板检测层422进行检测。
另外，基板检测层422也可以用于形成保护膜14、光致抗蚀剂428以及杂质注入层426时的SiC基板10的检测。在这种情况下，基板检测层422在形成保护膜14之前形成。
在SiC基板10的背面侧形成杂质注入层的情况下，需要将基板翻过来进行处理。在本实施方式中，将杂质注入层426形成于SiC基板10的上表面侧。因此，不需要在形成杂质注入层426时将SiC基板10翻过来。因此，能够提高生产率。
另外，作为金属层的基板检测层422特别容易在SiC基板10的外周部被剥离。在本实施方式中，在结晶生长层424的外周形成基板检测用的杂质注入层426。因此，即便基板检测层422在SiC基板10的外周部被剥离，也能够通过结晶生长层424来弥补基板检测功能。
杂质注入层426从结晶生长层424的上表面形成至一定深度为止。不局限于此，杂质注入层426也可以从比结晶生长层424的上表面深的位置形成。
另外，基板检测层422不局限于金属层。基板检测层422也可以与实施方式1相同地是设置在SiC基板10的背面侧整体的杂质注入层。在这种情况下，杂质注入层的可见光或者红外光的透过率比SiC基板10的母材小。
实施方式4
图18是实施方式4所涉及的半导体晶圆500的剖视图以及俯视图。在半导体晶圆500中，在SiC基板10的背面整体设置有基板检测层522。基板检测层522例如为金属层，且可见光或者红外光的透过率比半绝缘层11小。
在SiC基板10的外周部的上表面侧设置有杂质注入层526。杂质注入层526包含杂质，且可见光或者红外光的透过率比半绝缘层11小。杂质注入层526由与SiC基板10相同的母材形成。杂质注入层526形成在从SiC基板10的端部起例如5mm以内的区域。在SiC基板10的上表面，且在比杂质注入层526靠内侧的位置设置有结晶生长层524。
接下来，对本实施方式所涉及的半导体装置的制造方法进行说明。首先，在SiC基板10的上表面形成保护膜14。另外，在SiC基板10的背面整体形成基板检测层422。图19是表示在实施方式4中在SiC基板10的上表面设置有保护膜14的状态的图。
接下来，通过光刻法，除去从SiC基板10的端部起5mm以内的区域，而在保护膜14之上形成光致抗蚀剂428。图20是表示在实施方式4中形成了光致抗蚀剂428的状态的图。
接下来，实施离子注入工序。图21是对实施方式4所涉及的离子注入工序进行说明的图。在离子注入工序中，将光致抗蚀剂428作为掩模，在SiC基板10的上表面的外周部进行离子注入。由此，形成检测光18的透过率比SiC基板10的母材小的杂质注入层526。图22是表示在实施方式4中在SiC基板10形成有杂质注入层526的状态的图。接下来，除去光致抗蚀剂428。
接下来，除去保护膜14和基板检测层422。图23是表示在实施方式4中除去了保护膜14的状态的图。基板检测层422优选能够在除去保护膜14时同时除去。例如在保护膜14为SiN或者SiO的情况下，基板检测层422使用Ti或者Al较佳。
接下来，使结晶生长层524在SiC基板10的上表面生长。另外，在SiC基板10的背面形成基板检测层522。图24是表示在实施方式4中形成了结晶生长层524的状态的图。结晶生长层524作为器件的半导体层发挥功能。结晶生长层524通过MOCVD法等而形成。
结晶生长层524形成于除形成有杂质注入层526的区域以外的区域。通常结晶生长层形成在结晶层上。此处，形成于单结晶SiC的杂质注入层被实施非晶化。因此，结晶生长层524仅形成于除杂质注入层526以外的结晶区域。
在本实施方式中，在SiC基板10形成杂质注入层526。因此，能够与结晶生长层524的材质以及构造无关地获得对基板检测有效的杂质注入层526。
其中，结晶生长层524例如以800℃以上的高温外延生长。此时，为了避免炉内的金属污染而将作为金属层的基板检测层422在外延生长前除去。在外延生长之后，为了能够在晶圆中央附近检测晶圆的有无，再次形成作为金属薄膜的基板检测层522。若外延层的品质没有问题，则可以不将基板检测层422与保护膜14一起除去。
其中，各实施方式中说明的技术特征也可以适当地组合而使用。
附图标记说明
10...SiC基板；11...半绝缘层；12...杂质注入层；14...保护膜；16...传感器；17...光源；18...检测光；100...半导体晶圆；200...半导体晶圆；212...杂质注入层；300...半导体晶圆；320...金属层；400...半导体晶圆；422...基板检测层；424...结晶生长层；426...杂质注入层；428...光致抗蚀剂；500...半导体晶圆；522...基板检测层；524...结晶生长层；526...杂质注入层。

Claims (26)

1.一种半导体晶圆，其特征在于，
具备：
SiC基板，其具有上表面和作为与所述上表面相反侧的面的背面；和
杂质注入层，其设置于所述SiC基板的所述背面整体，由与所述SiC基板相同的母材形成，包含杂质，且可见光或者红外光的透过率比所述SiC基板小。
2.根据权利要求1所述的半导体晶圆，其特征在于，
具备设置于所述杂质注入层的下方的金属层。
3.根据权利要求2所述的半导体晶圆，其特征在于，
所述金属层覆盖所述SiC基板的所述背面整体。
4.一种半导体晶圆，其特征在于，
具备：
SiC基板，其具有上表面和作为与所述上表面相反侧的面的背面；
基板检测层，其设置于所述SiC基板的所述背面整体，且可见光或者红外光的透过率比所述SiC基板小；以及
杂质注入层，其设置在所述SiC基板的外周部之上，包含杂质，且可见光或者红外光的透过率比所述SiC基板小。
5.根据权利要求4所述的半导体晶圆，其特征在于，
所述基板检测层具有金属层。
6.根据权利要求4或5所述的半导体晶圆，其特征在于，
具备设置于所述SiC基板的所述上表面的结晶生长层，
所述杂质注入层设置于所述结晶生长层的外周部。
7.根据权利要求4或5所述的半导体晶圆，其特征在于，
所述杂质注入层由与所述SiC基板相同的母材形成。
8.根据权利要求7所述的半导体晶圆，其特征在于，
在比所述杂质注入层靠内侧的位置，具备设置于所述SiC基板的所述上表面的结晶生长层。
9.根据权利要求1～8中任一项所述的半导体晶圆，其特征在于，
所述SiC基板是半绝缘性单结晶SiC基板。
10.根据权利要求1～9中任一项所述的半导体晶圆，其特征在于，
所述杂质包含Ar离子、Si离子、N离子或者Al离子。
11.根据权利要求1～10中任一项所述的半导体晶圆，其特征在于，
所述杂质的剂量为1×1016/cm2以上，所述杂质注入层的厚度为150nm以下。
12.根据权利要求1～10中任一项所述的半导体晶圆，其特征在于，
所述杂质的剂量为1×1015/cm2以下，所述杂质注入层比150nm厚。
13.一种半导体装置的制造方法，其特征在于，
在SiC基板的背面整体进行离子注入，而在所述SiC基板的背面侧形成作为可见光或者红外光的检测光的透过率比所述SiC基板的母材小的杂质注入层，
将所述检测光照射于所述杂质注入层，来检测所述SiC基板，
在检测所述SiC基板后，在所述SiC基板的与所述背面相反侧的面亦即上表面侧形成半导体装置。
14.根据权利要求13所述的半导体装置的制造方法，其特征在于，
在所述SiC基板的所述背面形成金属层之后，在所述SiC基板的所述背面整体进行所述离子注入。
15.根据权利要求14所述的半导体装置的制造方法，其特征在于，
所述金属层覆盖所述SiC基板的所述背面整体。
16.根据权利要求13～15中任一项所述的半导体装置的制造方法，其特征在于，
在形成了所述半导体装置之后，除去所述杂质注入层。
17.一种半导体装置的制造方法，其特征在于，
在具有上表面和作为与所述上表面相反侧的面的背面的SiC基板的所述背面整体，形成作为可见光或者红外光的检测光的透过率比所述SiC基板的母材小的基板检测层，
在所述SiC基板的所述上表面的外周部进行离子注入，而形成所述检测光的透过率比所述SiC基板的母材小的杂质注入层，
将所述检测光照射于所述基板检测层或者所述杂质注入层，来检测所述SiC基板，
在检测所述SiC基板后，在所述SiC基板的所述上表面侧形成半导体装置。
18.根据权利要求17中任一项所述的半导体装置的制造方法，其特征在于，
所述基板检测层具有金属层。
19.根据权利要求17或18所述的半导体装置的制造方法，其特征在于，
在所述SiC基板的所述上表面侧形成结晶生长层，
在所述结晶生长层的外周部进行所述离子注入而形成所述杂质注入层。
20.根据权利要求17或18所述的半导体装置的制造方法，其特征在于，
所述杂质注入层由与所述SiC基板相同的母材形成。
21.根据权利要求20所述的半导体装置的制造方法，其特征在于，
在形成所述杂质注入层之后，使结晶生长层在所述SiC基板的所述上表面生长。
22.根据权利要求17～21中任一项所述的半导体装置的制造方法，其特征在于，
在形成所述半导体装置之后，除去所述基板检测层。
23.根据权利要求13～22中任一项所述的半导体装置的制造方法，其特征在于，
所述SiC基板为半绝缘性单结晶SiC基板。
24.根据权利要求13～23中任一项所述的半导体装置的制造方法，其特征在于，
在所述离子注入中，注入Ar离子、Si离子、N离子或者Al离子。
25.根据权利要求13～24中任一项所述的半导体装置的制造方法，其特征在于，
所述杂质注入层的剂量为1×1016/cm2以上，所述杂质注入层的厚度为150nm以下。
26.根据权利要求13～24中任一项所述的半导体装置的制造方法，其特征在于，
所述杂质注入层的剂量为1×1015/cm2以下，所述杂质注入层比150nm厚。
CN202080092311.9A 2020-01-21 2020-01-21 半导体晶圆以及半导体装置的制造方法 Pending CN114930498A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/001930 WO2021149151A1 (ja) 2020-01-21 2020-01-21 半導体ウエハおよび半導体装置の製造方法

Publications (1)

Publication Number Publication Date
CN114930498A true CN114930498A (zh) 2022-08-19

Family

ID=73452943

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080092311.9A Pending CN114930498A (zh) 2020-01-21 2020-01-21 半导体晶圆以及半导体装置的制造方法

Country Status (4)

Country Link
US (1) US20220415726A1 (zh)
JP (1) JP6791459B1 (zh)
CN (1) CN114930498A (zh)
WO (1) WO2021149151A1 (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010141124A (ja) * 2008-12-11 2010-06-24 Sumitomo Electric Ind Ltd 基板および基板の製造方法
JP6398744B2 (ja) * 2015-01-23 2018-10-03 三菱電機株式会社 半導体デバイス用基板の製造方法
CN105047547A (zh) * 2015-07-08 2015-11-11 泰科天润半导体科技（北京）有限公司 一种用于碳化硅器件的对准标记及其制备方法

Also Published As

Publication number Publication date
WO2021149151A1 (ja) 2021-07-29
US20220415726A1 (en) 2022-12-29
JPWO2021149151A1 (zh) 2021-07-29
JP6791459B1 (ja) 2020-11-25

Similar Documents

Publication Publication Date Title
US7564100B2 (en) Silicon on sapphire wafer
US7601617B2 (en) Semiconductor wafer and manufacturing method thereof
US20040029328A1 (en) Methods for forming dual gate oxides
US10249500B2 (en) Method for manufacturing substrate for semiconductor device
CN114930498A (zh) 半导体晶圆以及半导体装置的制造方法
KR20170096134A (ko) 제어된 열적 산화에 의한 에피 성장한 게르마늄에서의 표면 거칠기의 감소
US6303509B1 (en) Method to calibrate the wafer transfer for oxide etcher (with clamp)
US20230282711A1 (en) Group-iii element nitride semiconductor substrate
US4581076A (en) Selectively implanting GaAs semiconductor substrates through a metallic layer
JPH05198514A (ja) 枚葉型エピタキシャル成長装置
EP0971402A2 (en) Wafer for heavy metal monitoring and method for manufacturing same
WO2021038909A1 (ja) 半導体装置の製造方法
TWI788585B (zh) 製造半導體基板的方法
JP4910066B2 (ja) 半導体ウエハとその製造方法
JPH0210730A (ja) 集積回路チップ上の電界効果トランジスタ用のフィールド・アイソレーション形成方法と構造
JP2004356386A (ja) 半導体装置およびその製造方法
TW201515067A (zh) 減少形成在半導體晶圓上的磊晶膜中的裂痕擴散的方法及結構
JPH05152304A (ja) 半導体基板の製造方法
KR102395270B1 (ko) 웨이퍼의 후면 모니터링 장치 및 그 방법
JP2007266347A (ja) 半導体装置の製造方法
JP2002324904A (ja) 薄膜トランジスタ及びその形成方法
US20110163422A1 (en) Manufacturing method of semiconductor device, semiconductor device, and method of printing on semiconductor wafer
CN118099933A (zh) 一种半导体器件芯片及其制作方法
JP2020096113A (ja) 半導体ウエハ基板、及び半導体ウエハ基板のエッジ部の検出方法
JPH03148136A (ja) 半導体素子および半導体素子の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination