DE102014221633B4 - Verfahren zur Herstellung einer Halbleitervorrichtung - Google Patents

Verfahren zur Herstellung einer Halbleitervorrichtung Download PDF

Info

Publication number
DE102014221633B4
DE102014221633B4 DE102014221633.8A DE102014221633A DE102014221633B4 DE 102014221633 B4 DE102014221633 B4 DE 102014221633B4 DE 102014221633 A DE102014221633 A DE 102014221633A DE 102014221633 B4 DE102014221633 B4 DE 102014221633B4
Authority
DE
Germany
Prior art keywords
temperature
metal layer
melting point
wafer
raising
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102014221633.8A
Other languages
English (en)
Other versions
DE102014221633A1 (de
Inventor
c/o Mitsubishi Electric Corpo Hanamaki Yoshihiko
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102014221633A1 publication Critical patent/DE102014221633A1/de
Application granted granted Critical
Publication of DE102014221633B4 publication Critical patent/DE102014221633B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Verfahren zur Herstellung einer Halbleitervorrichtung (10), das Folgendes umfasst:einen Schritt zum Ausbilden einer Mehrfachmetallschicht (14) für jedes von mehreren Halbleiterelementen (12), die auf einem Wafer ausgebildet sind;einen Schritt zum Legen des Wafers in einen Temperofen;einen ersten Temperaturerhöhungsschritt zum Erhöhen einer Temperatur im Temperofen auf eine Temperatur innerhalb eines ersten Temperaturbereichs zwischen einer Temperatur, die um 100 °C niedriger ist als ein minimaler Schmelzpunkt, und dem minimalen Schmelzpunkt, wobei der minimale Schmelzpunkt ein niedrigster Schmelzpunkt unter Schmelzpunkten der jeweiligen Schichten (16, 18, 20, 22) der Mehrfachmetallschicht (14) ist;einen Temperaturhalteschritt zum Halten der Temperatur innerhalb des ersten Temperaturbereichs für 30 s bis 150 s nach dem ersten Temperaturerhöhungsschritt;einen zweiten Temperaturerhöhungsschritt zum Erhöhen der Temperatur im Ofen auf eine Temperatur innerhalb eines zweiten Temperaturbereichs, die niedriger als ein maximaler Schmelzpunkt, der ein höchster Schmelzpunkt ist, und höher als der minimale Schmelzpunkt unter Schmelzpunkten der jeweiligen Schichten (16, 18, 20, 22) der Mehrfachmetallschicht (14) ist, nach dem Temperaturhalteschritt mit einer Temperaturerhöhungsgeschwindigkeit von 5 °C/s bis 20 °C/s; undeinen Temperschritt zum Halten der Temperatur innerhalb des zweiten Temperaturbereichs für 30 s bis 150 s nach dem zweiten Temperaturerhöhungsschritt und Ausbilden einer ohmschen Elektrode der Mehrfachmetallschicht (14),wobei die Mehrfachmetallschicht (14) bei einer Temperatur, die niedriger ist als der maximale Schmelzpunkt, keinen eutektischen Punkt aufweist.

Description

  • Die vorliegende Erfindung bezieht sich auf ein Verfahren zur Herstellung einer Halbleitervorrichtung mit einer ohmschen Elektrode, die dazu vorgesehen ist, beispielsweise einem Halbleiterelement Leistung zuzuführen.
  • JP 2001 - 196 574 A offenbart ein Verfahren zum Ausbilden eines Terminals auf einer Halbleiterschicht eines Galliumnitrid-Kompositums von N-Type, bei dem eine Ti-Schicht, eine Al-Schicht und eine Au-Schicht auf der Halbleiterschicht ausgebildet werden und danach eine zweistufige Wärmebehandlung mit einer ersten Wärmebehandlung und einer zweiten Wärmebehandlung durchgeführt wird. Eine Temperatur der zweiten Wärmebehandlung ist höher als eine Temperatur der ersten Wärmebehandlung.
  • US 7 615 868 B2 offenbart einen Anschluss mit einer Halbleiterschicht, einer ersten Metallschicht aus Al, und einer zweiten Halbleiterschicht aus zumindest einer Metall innerhalb von Nb, W, Fe, Hf, Re, Ta und Zr.
  • US 5 387 549 A offenbart ein Herstellungsverfahren eines ohmischen Kontaktes, in dem eine erste Metallschicht mit In oder einer In-Legierung auf einer Kompositum-Halbleiterschicht ausgebildet, einer zweiten Metallschicht mit einer Au-Ge-Legierung auf der ersten Metallschicht ausgebildet wird, und Legierungsbehandlung mit einer Temperatur von 350°C oder weniger durchgeführt wird. Außerdem wird auf die CN 102 931 054 A und die WO 2011 / 078 252 A1 hingewiesen.
  • Das Dokument Bright et. al.: Correlation of contact resistance with microstructure for Au/Ni/Al/Ti/AlGaN/GaN ohmic contacts using transmission electron microscopy. In: Journal of Applied Physics, 89, 2001, 6, 3143 - 3150 offenbart eine Technik zum Ausbilden einer ohmschen Elektrode, die dazu vorgesehen ist, einem Halbleiterelement Leistung zuzuführen, durch Wärmebehandlung anstelle von Ioneninjektion.
  • Auf einem Wafer werden viele ohmsche Elektroden ausgebildet, um ein auf dem Wafer ausgebildetes Halbleiterelement zu kontaktieren. Der Widerstandswert eines Kontakts zwischen dem Halbleiterelement und den ohmschen Elektroden ist vorzugsweise innerhalb der Oberfläche des Wafers gleichmäßig. Das Verfahren zum Ausbilden einer ohmschen Elektrode durch Wärmebehandlung, das im Journal of Applied Physics Band 89, S. 3143 bis S. 3150, offenbart ist, weist jedoch das Problem auf, dass die Gleichmäßigkeit des Kontaktwiderstandswerts innerhalb der Oberfläche der Wafers unzureichend ist.
  • Die vorliegende Erfindung wurde implementiert, um das vorstehend beschriebene Problem zu lösen, und es ist eine Aufgabe der vorliegenden Erfindung, ein Verfahren zur Herstellung einer Halbleitervorrichtung zu schaffen, das in der Lage ist, die Gleichmäßigkeit des Kontaktwiderstandswerts innerhalb der Oberfläche des Wafers zu verbessern.
  • Erfindungsgemäß wird diese Aufgabe durch ein Verfahren nach Anspruch 1 gelöst.
  • Die Merkmale und Vorteile der vorliegenden Erfindung können wie folgt zusammengefasst werden.
  • Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen
  • Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsformen der Erfindung anhand der Figuren. Von den Figuren zeigen:
    • 1 eine Querschnittsansicht einer Halbleitervorrichtung;
    • 2 eine Wärmebehandlungsprozedur;
    • 3 einen Graphen, der Ergebnisse der Messung von Kontaktwiderstandswerten an sieben Punkten innerhalb der Oberfläche des Wafers der vorliegenden Erfindung darstellt;
    • 4 einen Graphen, der Ergebnisse der Messung von Kontaktwiderstandswerten an sieben Punkten innerhalb der Oberfläche des ohne Temperaturhalteschritt hergestellten Wafers darstellt;
    • 5 eine Querschnittsansicht einer Halbleitervorrichtung gemäß der zweiten Ausführungsform; und
    • 6 eine Wärmebehandlungsprozedur.
  • Ein Verfahren zur Herstellung einer Halbleitervorrichtung gemäß Ausführungsformen der vorliegenden Erfindung wird mit Bezug auf die begleitenden Zeichnungen beschrieben. Denselben oder entsprechenden Komponenten werden dieselben Bezugszeichen zugewiesen und auf eine doppelte Beschreibung kann verzichtet werden.
  • Erste Ausführungsform
  • 1 ist eine Querschnittsansicht einer Halbleitervorrichtung 10. Die Halbleitervorrichtung 10 ist mit einem Halbleiterelement 12 versehen. Eine Mehrfachmetallschicht 14 ist auf dem Halbleiterelement 12 ausgebildet. Die Mehrfachmetallschicht 14 ist auf einem spezifischen Abschnitt des Halbleiterelements 12 ausgebildet, beispielsweise um Leistung zum Halbleiterelement 12 zuzuführen. Die Mehrfachmetallschicht 14 ist mit einer ersten Metallschicht 16, einer zweiten Metallschicht 18, einer dritten Metallschicht 20 und einer vierten Metallschicht 22 versehen. Die Mehrfachmetallschicht 14 bildet als Ganzes eine ohmsche Elektrode.
  • Ein Verfahren zur Herstellung einer Halbleitervorrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung wird beschrieben. Im Verfahren zur Herstellung einer Halbleitervorrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung wird die Mehrfachmetallschicht 14 für jedes von mehreren Halbleiterelementen, die auf einem Wafer ausgebildet sind, ausgebildet. Das heißt, mehrere Mehrfachmetallschichten 14 werden auf dem Wafer ausgebildet. Die Mehrfachmetallschicht 14 wird beispielsweise unter Verwendung eines Vakuumabscheidungsverfahrens oder Sputterverfahrens ausgebildet.
  • Ein Schmelzpunkt der ersten Metallschicht 16 ist t1, ein Schmelzpunkt der zweiten Metallschicht 18 ist t2, der niedriger ist als t1, ein Schmelzpunkt der dritten Metallschicht 20 ist t3, der niedriger ist als t2, und ein Schmelzpunkt der vierten Metallschicht 22 ist t4, der niedriger ist als t3. Der niedrigste Schmelzpunkt unter den Schmelzpunkten der jeweiligen Schichten der Mehrfachmetallschicht 14 wird „minimaler Schmelzpunkt“ genannt. Der minimale Schmelzpunkt ist t4. Der höchste Schmelzpunkt unter den Schmelzpunkten der jeweiligen Schichten der Mehrfachmetallschicht 14 wird „maximaler Schmelzpunkt“ genannt. Der maximale Schmelzpunkt ist t1. Es ist zu beachten, dass die Mehrfachmetallschicht 14 keinen eutektischen Punkt bei einer Temperatur aufweist, die niedriger ist als der maximale Schmelzpunkt.
  • Als nächstes wird der Wafer in einen Temperofen gelegt. Als nächstes wird die Mehrfachmetallschicht 14 einer Wärmebehandlung im Temperofen unterzogen. Die Wärmebehandlung wird mit Bezug auf 2 beschrieben. Zuerst wird eine anfängliche Periode P1 beschrieben. Die Temperatur der Mehrfachmetallschicht 14 an einem Startpunkt der Periode P1 ist normalerweise Raumtemperatur. Die Temperatur im Temperofen wird auf eine Temperatur innerhalb eines ersten Temperaturbereichs von einer Temperatur, die um 100 °C niedriger ist als der minimale Schmelzpunkt (t4), auf den minimalen Schmelzpunkt erhöht. Dieser Schritt wird „erster Temperaturerhöhungsschritt“ genannt.
  • Die Temperaturerhöhungsgeschwindigkeit im ersten Temperaturerhöhungsschritt ist nicht besonders begrenzt und liegt beispielsweise im Bereich von 5 °C/s bis 50 °C/s. Das Verfahren zum Erhöhen der Temperatur im Ofen ist nicht besonders begrenzt und ist beispielsweise Widerstandserwärmung oder Lampenbestrahlung.
  • Als nächstes wird eine Periode P2 beschrieben. In der Periode P2 wird nach dem ersten Temperaturerhöhungsschritt die Temperatur innerhalb des ersten Temperaturbereichs für 30 s bis 150 s gehalten. Dieser Schritt wird „Temperaturhalteschritt“ genannt. Im Temperaturhalteschritt kann die Temperatur innerhalb des ersten Temperaturbereichs zeitlich geändert werden oder eine spezifische Temperatur innerhalb des ersten Temperaturbereichs kann aufrechterhalten werden.
  • Als nächstes wird eine Periode P3 beschrieben. In der Periode P3 wird nach dem Temperaturhalteschritt die Temperatur im Ofen auf eine Temperatur innerhalb eines zweiten Temperaturbereichs, die niedriger als der maximale Schmelzpunkt und höher als der minimale Schmelzpunkt ist, erhöht. Dieser Schritt wird „zweiter Temperaturerhöhungsschritt“ genannt. Die Temperaturerhöhungsgeschwindigkeit im zweiten Temperaturerhöhungsschritt wird als 5 °C/s bis 20 °C/s angenommen.
  • Als nächstes wird eine Periode P4 beschrieben. In der Periode P4 wird nach dem zweiten Temperaturerhöhungsschritt eine Temperatur innerhalb des zweiten Temperaturbereichs für 30 s bis 150 s gehalten und ohmsche Elektroden werden unter Verwendung der Mehrfachmetallschicht 14 ausgebildet. Dieser Schritt wird „Temperschritt“ genannt. Der Temperschritt bewirkt, dass eine Legierungsreaktion zwischen dem Halbleiterelement 12 und der Mehrfachmetallschicht 14 stattfindet, die eine Elektronenbarriere oder eine Barriere von positiven Löchern zwischen dem Halbleiterelement und der Mehrfachmetallschicht verringert.
  • Als nächstes wird eine Periode P5 beschrieben. In der Periode P5 wird der Temperofen abgekühlt und auf die Raumtemperatur zurückgeführt. Dieser Schritt wird „Abkühlungsschritt“ genannt. Das Abkühlverfahren ist nicht besonders begrenzt und beispielsweise kann eine natürliche Abkühlung übernommen werden. Das Verfahren zur Herstellung einer Halbleitervorrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung bildet mehrere Mehrfachmetallschichten 14 auf einem Wafer gemäß den vorstehend beschriebenen Schritten aus.
  • Im Temperaturhalteschritt findet eine gegenseitige Diffusion (Diffusion einer festen Schicht) zwischen der ersten Metallschicht 16, der zweiten Metallschicht 18, der dritten Metallschicht 20 und der vierten Metallschicht 22 statt und die Differenzen der Schmelzpunkte zwischen diesen Schichten werden verringert. Eine Zeit von 30 s bis 150 s ist erforderlich, um zu ermöglichen, dass die gegenseitige Diffusion ausreichend stattfindet. Das Vorsehen des Temperaturhalteschritts ermöglicht, dass die Temperaturgleichmäßigkeit innerhalb der Oberfläche des Wafers sich im Vergleich zu einem Fall ohne Temperaturhalteschritt verbessert.
  • Im zweiten Temperaturerhöhungsschritt ist es durch Begrenzen der Temperaturerhöhungsgeschwindigkeit auf 5 °C/s bis 20 °C/s möglich, die Temperatur innerhalb des zweiten Temperaturbereichs zu erhöhen, während eine zufriedenstellende Temperaturgleichmäßigkeit innerhalb der Oberfläche des Wafers aufrechterhalten wird. Wenn die Temperaturerhöhungsgeschwindigkeit geringer ist als 5 C/s, wird eine Störstelle (restlicher Sauerstoff- oder Wassergehalt oder dergleichen) in das Elektrodenmaterial aufgenommen. Wenn andererseits die Temperaturerhöhungsgeschwindigkeit größer als 20 °C/s ist, verschlechtert sich die Temperaturgleichmäßigkeit innerhalb der Oberfläche des Wafers während des Temperaturanstiegs. Im zweiten Temperaturerhöhungsschritt wird daher die Temperaturerhöhungsgeschwindigkeit auf 5 °C/s bis 20 °C/s begrenzt. Dies macht es möglich, den Temperschritt auszuführen, während die Temperaturgleichmä-ßigkeit innerhalb der Oberfläche des Wafers aufrechterhalten wird, und dadurch die Gleichmäßigkeit des Kontaktwiderstandswerts innerhalb der Oberfläche des Wafers zwischen dem Halbleiterelement 12 und der ohmschen Elektrode (Mehrfachmetallschicht 14) zu verbessern.
  • Da die Mehrfachmetallschicht 14 keinen eutektischen Punkt bei einer Temperatur aufweist, die niedriger ist als der maximale Schmelzpunkt, ist es möglich zu verhindern, dass die ganze Mehrfachmetallschicht 14 im Temperschritt schmilzt.
  • 3 ist ein Graph, der Ergebnisse der Messung von Kontaktwiderstandswerten an sieben Punkten innerhalb der Oberfläche des Wafers der Halbleitervorrichtung, die unter Verwendung des Verfahrens zur Herstellung einer Halbleitervorrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung hergestellt wurde, darstellt. Kontaktwiderstandswerte mit im Wesentlichen keiner Veränderung werden in den jeweiligen Punkten innerhalb der Oberfläche des Wafers erhalten. 4 ist ein Graph, der Ergebnisse der Messung von Kontaktwiderstandswerten an sieben Punkten innerhalb der Oberfläche des Wafers der Halbleitervorrichtung darstellt, die unter Verwendung des Herstellungsverfahrens hergestellt wurde, wobei der Temperaturhalteschritt aus dem Verfahren zur Herstellung einer Halbleitervorrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung ausgeschlossen ist. Veränderungen von Kontaktwiderstandswerten werden an den jeweiligen Punkten innerhalb der Oberfläche des Wafers beobachtet.
  • Die Reihenfolge der Anordnung der jeweiligen Schichten, die die Mehrfachmetallschicht 14 bilden, ist nicht besonders begrenzt. Die Anzahl von Schichten, die die Mehrfachmetallschicht 14 bilden, ist nicht besonders begrenzt. Das Halbleiterelement 12 besteht im Allgemeinen aus Si. Wenn jedoch veranlasst wird, dass das Halbleiterelement 12 als Hochfrequenzelement fungiert, kann das Halbleiterelement 12 aus einem Nitridverbundhalbleiter wie z. B. GaN ausgebildet sein. Es ist zu beachten, dass die vorstehend beschriebene Modifikation auf das Verfahren zur Herstellung einer Halbleitervorrichtung gemäß der folgenden Ausführungsform anwendbar ist.
  • Zweite Ausführungsform
  • Ein Verfahren zur Herstellung einer Halbleitervorrichtung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung bezieht sich auf das Verfahren zur Herstellung einer Halbleitervorrichtung gemäß der ersten Ausführungsform, in der Ti und Al als Mehrfachmetallschicht übernommen werden. 5 ist eine Querschnittsansicht einer Halbleitervorrichtung 50 gemäß der zweiten Ausführungsform der vorliegenden Erfindung. Eine Mehrfachmetallschicht 52 ist mit einer Ti-Schicht 54, die auf dem Halbleiterelement 12 ausgebildet ist, als erste Metallschicht, einer Al-Schicht 56, die auf der Ti-Schicht 54 ausgebildet ist, als zweite Metallschicht und einer Ti-Schicht 58, die auf der Al-Schicht 56 ausgebildet ist, als dritte Metallschicht versehen.
  • Die Ti-Schicht 54, die die erste Metallschicht ist, und die Ti-Schicht 58, die die dritte Metallschicht ist, bestehen aus demselben Material. Schmelzpunkte der Ti-Schichten 54 und 58 sind 1668 °C und ein Schmelzpunkt der Al-Schicht 56 ist 660 °C. Die Ti-Schichten 54 und 58 und die Al-Schicht 56 weisen keinen eutektischen Punkt auf. Das Verfahren zur Herstellung der Halbleitervorrichtung 50 wird nachstehend beschrieben.
  • Zuerst wird die Mehrfachmetallschicht 52 für jedes von mehreren Halbleiterelementen, die auf einem Wafer ausgebildet sind, ausgebildet. Als nächstes wird der Wafer in einen Temperofen gelegt. Als nächstes wird der Wafer einer Wärmebehandlung unterzogen. Die Wärmebehandlung wird mit Bezug auf 6 beschrieben. Ein erster Temperaturerhöhungsschritt (Periode P1) wird beschrieben. Ein minimaler Schmelzpunkt, der der niedrigste Schmelzpunkt unter Schmelzpunkten der jeweiligen Schichten der Mehrfachmetallschicht 52 ist, ist 660 °C. Ein erster Temperaturbereich ist ein Bereich von einer Temperatur (560 °C), die um 100 °C niedriger ist als der minimale Schmelzpunkt, zum minimalen Schmelzpunkt (660 °C). Im ersten Temperaturerhöhungsschritt wird die Temperatur im Ofen auf eine Temperatur innerhalb des ersten Temperaturbereichs (560 °C bis 660 °C) erhöht.
  • Als nächstes wird im Temperaturhalteschritt (Periode P2) die Temperatur innerhalb des ersten Temperaturbereichs (560 °C bis 660 °C) für 30 s bis 150 s gehalten. Als nächstes wird im zweiten Temperaturerhöhungsschritt (Periode P3) die Temperatur im Ofen auf eine Temperatur innerhalb des zweiten Temperaturbereichs erhöht, die niedriger als der maximale Schmelzpunkt (1668 C), der der höchste Schmelzpunkt ist, und höher als der minimale Schmelzpunkt (660 °C) unter den Schmelzpunkten der jeweiligen Schichten der Mehrfachmetallschicht 52 ist. Die Temperaturerhöhungsgeschwindigkeit im zweiten Temperaturerhöhungsschritt liegt im Bereich von 5 °C/s bis 20 °C/s. In der zweiten Ausführungsform der vorliegenden Erfindung wird die Temperatur im Ofen auf 750 °C bis 950 °C erhöht, die eine Temperatur innerhalb des zweiten Temperaturbereichs ist.
  • Als nächstes wird im Temperschritt (Periode P4) 750 °C bis 950 °C, die eine Temperatur innerhalb des zweiten Temperaturbereichs ist, für 30 s bis 150 s gehalten und ohmsche Elektroden werden aus der Mehrfachmetallschicht 52 ausgebildet. Schließlich wird im Abkühlungsschritt (Periode P5) die Temperatur im Ofen auf die Größenordnung der Raumtemperatur gesenkt.
  • Die Differenz des Schmelzpunkts zwischen Ti und Al ist sehr groß, wobei sie 1000 °C überschreitet. Aus diesem Grund tritt wahrscheinlich, wenn die Mehrfachmetallschicht 52 aus Ti und Al besteht, eine Temperaturdifferenz zwischen dem mittleren Bereich und dem Umfang des Wafers auf. Wenn beispielsweise die Mehrfachmetallschicht, die Ti und Al enthält, von Raumtemperatur auf eine Temperatur im Temperschritt (z. B. 900 °C) erhitzt wird und ein Dehnen und Tempern durchgeführt werden, kann eine Gleitlinie auftreten oder die Zusammensetzung des Verbundhalbleiters kann ungleichmäßig werden oder eine Verzerrung des Wafers kann auftreten. Alle diese Ereignisse können verursachen, dass sich die Gleichmäßigkeit des Kontaktwiderstandswerts innerhalb der Oberfläche des Wafers verschlechtert.
  • Gemäß dem Verfahren zur Herstellung einer Halbleitervorrichtung gemäß der zweiten Ausführungsform der vorliegenden Erfindung wird angenommen, dass im Temperaturhalteschritt zum Halten einer Temperatur von 560 °C bis 660 °C eine gegenseitige Diffusion aufgetreten ist, bei der Al der Al-Schicht 56 in die Ti-Schichten 54 und 58 diffundiert wird und Ti der Ti-Schichten 54 und 58 in die Al-Schicht 56 diffundiert wird. Diese gegenseitige Diffusion verursacht, dass die Schmelzpunkte der Ti-Schichten 54 und 58 niedriger sind als 1668 °C, und verursacht, dass der Schmelzpunkt der Al-Schicht 56 höher ist als 660 °C. Das heißt, die Differenz der Schmelzpunkte nimmt ab. Daher können Temperaturveränderungen innerhalb der Oberfläche des Wafers verringert werden.
  • Hinsichtlich der Zeit im Temperaturhalteschritt wird, wenn diese Zeit kürzer als 30 s oder länger als 150 s ist, die Gleichmäßigkeit des Kontaktwiderstandswerts innerhalb der Oberfläche des Wafers nicht verbessert und eher verschlechtert und somit wird diese Zeit auf 30 s bis 150 s gesetzt. Durch Vorsehen von 30 s oder mehr für den Temperaturhalteschritt wird angenommen, dass Ti und Al gegenseitig ausreichend diffundiert werden. Ein Mechanismus, wenn der Temperaturhalteschritt länger als 150 s festgelegt wird, ist unbekannt.
  • Im zweiten Temperaturerhöhungsschritt wird die Temperaturerhöhungsgeschwindigkeit auf 5 °C/s bis 20 °C/s festgelegt und daher kann die Temperatur erhöht werden, während die Temperaturgleichmäßigkeit innerhalb der Oberfläche des Wafers aufrechterhalten wird. Daher ist es möglich zu bewirken, dass eine Legierungsreaktion zwischen dem Halbleiterelement und der Mehrfachmetallschicht im Temperschritt fortschreitet, während die Temperaturgleichmäßigkeit innerhalb der Oberfläche des Wafers aufrechterhalten wird.
  • Wenn im zweiten Temperaturerhöhungsschritt die Temperaturerhöhungsgeschwindigkeit auf weniger als 5 °C/s festgelegt wird, kann ein Problem auftreten, bei dem eine Störstelle (restlicher Sauerstoff- oder Wassergehalt oder dergleichen) im Temperofen in das Elektrodenmaterial während des Temperaturanstiegs aufgenommen werden kann. Wenn andererseits die Temperaturerhöhungsgeschwindigkeit größer als 20 °C/s festgelegt wird, kann die Temperaturgleichmäßigkeit innerhalb der Oberfläche des Wafers während des Temperaturanstiegs nicht aufrechterhalten werden.
  • Im Temperschritt ist die Bearbeitungszeit vorzugsweise auf 30 s bis 150 s festgelegt. Innerhalb einer Bearbeitungszeit, die kürzer ist als 30 s, schreitet die Legierungsreaktion zwischen dem Halbleiterelement und der Mehrfachmetallschicht nicht ausreichend fort. Innerhalb einer Bearbeitungszeit, die länger ist als 150 s, wird alternativ geschätzt, dass die Temperatur innerhalb der Oberfläche des Wafers ungleichmäßig ist, aber Details sind noch festzustellen.
  • Ein wichtiger Punkt der vorliegenden Erfindung besteht darin, den Temperaturhalteschritt vor dem Temperschritt auszuführen. In dem Temperaturhalteschritt werden Komponenten der jeweiligen Schichten der Mehrfachmetallschicht zum Diffundieren gebracht, dann werden Differenzen der Schmelzpunkte dazwischen verringert und die Temperaturgleichmäßigkeit innerhalb der Oberfläche des Wafers wird verbessert. Um die Differenz der Schmelzpunkte ausreichend zu verringern, wird die Zeit im Temperaturhalteschritt auf 30 s oder mehr und 150 s oder weniger festgelegt. Der zweite Temperaturerhöhungsschritt wird so ausgeführt, dass die Temperaturgleichmäßigkeit innerhalb der Oberfläche des so erhaltenen Wafers nicht verloren geht, und der Temperschritt wird ausgeführt. Verschiedene Modifikationen sind möglich, solange dieses Merkmal nicht verloren geht.
  • In der zweiten Ausführungsform sind die Ti-Schicht und die Al-Schicht als Schichten übernommen, die die Mehrfachmetallschicht bilden, aber die vorliegende Erfindung ist nicht darauf begrenzt. Wenn Differenzen der Schmelzpunkte zwischen den jeweiligen Schichten, die die Mehrfachmetallschicht bilden, bestehen, ist es möglich, die Temperaturgleichmäßigkeit innerhalb der Oberfläche des Wafers zu verbessern und die Gleichmäßigkeit der Kontaktwiderstandswerte innerhalb der Oberfläche des Wafers unter Verwendung des Verfahrens zur Herstellung einer Halbleitervorrichtung der vorliegenden Erfindung zu verbessern.
  • Die vorliegende Erfindung fördert die Diffusion jeder Schicht der Mehrfachmetallschicht, verbessert die Temperaturgleichmä-ßigkeit innerhalb der Oberfläche des Wafers und tempert dann die Mehrfachmetallschicht und kann dadurch die Gleichmäßigkeit des Kontaktwiderstandswerts innerhalb der Oberfläche des Wafers verbessern.
  • Offensichtlich sind viele Modifikationen und Veränderungen der vorliegenden Erfindung angesichts der obigen Lehren möglich. Daher kann die Erfindung innerhalb des Schutzbereichs der beigefügten Ansprüche selbstverständlich anders als spezifisch beschrieben ausgeführt werden.

Claims (5)

  1. Verfahren zur Herstellung einer Halbleitervorrichtung (10), das Folgendes umfasst: einen Schritt zum Ausbilden einer Mehrfachmetallschicht (14) für jedes von mehreren Halbleiterelementen (12), die auf einem Wafer ausgebildet sind; einen Schritt zum Legen des Wafers in einen Temperofen; einen ersten Temperaturerhöhungsschritt zum Erhöhen einer Temperatur im Temperofen auf eine Temperatur innerhalb eines ersten Temperaturbereichs zwischen einer Temperatur, die um 100 °C niedriger ist als ein minimaler Schmelzpunkt, und dem minimalen Schmelzpunkt, wobei der minimale Schmelzpunkt ein niedrigster Schmelzpunkt unter Schmelzpunkten der jeweiligen Schichten (16, 18, 20, 22) der Mehrfachmetallschicht (14) ist; einen Temperaturhalteschritt zum Halten der Temperatur innerhalb des ersten Temperaturbereichs für 30 s bis 150 s nach dem ersten Temperaturerhöhungsschritt; einen zweiten Temperaturerhöhungsschritt zum Erhöhen der Temperatur im Ofen auf eine Temperatur innerhalb eines zweiten Temperaturbereichs, die niedriger als ein maximaler Schmelzpunkt, der ein höchster Schmelzpunkt ist, und höher als der minimale Schmelzpunkt unter Schmelzpunkten der jeweiligen Schichten (16, 18, 20, 22) der Mehrfachmetallschicht (14) ist, nach dem Temperaturhalteschritt mit einer Temperaturerhöhungsgeschwindigkeit von 5 °C/s bis 20 °C/s; und einen Temperschritt zum Halten der Temperatur innerhalb des zweiten Temperaturbereichs für 30 s bis 150 s nach dem zweiten Temperaturerhöhungsschritt und Ausbilden einer ohmschen Elektrode der Mehrfachmetallschicht (14), wobei die Mehrfachmetallschicht (14) bei einer Temperatur, die niedriger ist als der maximale Schmelzpunkt, keinen eutektischen Punkt aufweist.
  2. Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 1, wobei die Mehrfachmetallschicht (52) eine erste Metallschicht (54), die auf dem Halbleiterelement (12) ausgebildet ist, eine zweite Metallschicht (56), die auf der ersten Metallschicht (54) ausgebildet ist, und eine dritte Metallschicht (58), die aus demselben Material wie die erste Metallschicht (54) besteht, auf der zweiten Metallschicht (56) umfasst.
  3. Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 2, wobei die erste Metallschicht (54) und die dritte Metallschicht (58) aus Ti bestehen und die zweite Metallschicht (56) aus Al besteht.
  4. Verfahren zur Herstellung einer Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, wobei das Halbleiterelement (12) aus einem Nitridverbundhalbleiter besteht.
  5. Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 1, wobei die Halbleiterelemente auf einem Wafer ausgebildet sind, die Mehrfachmetallschicht eine erste Metallschicht (16) auf dem Halbleiterelement, eine zweite Metallschicht (18) auf der ersten Metallschicht (16), eine dritte Metallschicht (20) auf der zweiten Metallschicht (18) und eine vierte Metallschicht (22) auf der dritten Metallschicht (20) aufweist, ein Schmelzpunkt der vierten Metallschicht (22) niedriger als ein Schmelzpunkt der dritten Metallschicht (20) ist, ein Schmelzpunkt der dritten Metallschicht (20) niedriger als ein Schmelzpunkt der zweiten Metallschicht (18) ist, und der Schmelzpunkt der zweiten Metallschicht (18) niedriger als ein Schmelzpunkt der ersten Metallschicht (16) ist.
DE102014221633.8A 2013-12-17 2014-10-24 Verfahren zur Herstellung einer Halbleitervorrichtung Active DE102014221633B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-260582 2013-12-17
JP2013260582A JP6206159B2 (ja) 2013-12-17 2013-12-17 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
DE102014221633A1 DE102014221633A1 (de) 2015-06-18
DE102014221633B4 true DE102014221633B4 (de) 2022-07-07

Family

ID=53192886

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014221633.8A Active DE102014221633B4 (de) 2013-12-17 2014-10-24 Verfahren zur Herstellung einer Halbleitervorrichtung

Country Status (5)

Country Link
US (2) US20150170921A1 (de)
JP (1) JP6206159B2 (de)
KR (1) KR101600325B1 (de)
CN (1) CN104716037B (de)
DE (1) DE102014221633B4 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6206159B2 (ja) * 2013-12-17 2017-10-04 三菱電機株式会社 半導体装置の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5387549A (en) 1993-05-14 1995-02-07 Sony Corporation Process for fabricating ohmic contact
JP2001196574A (ja) 2000-01-11 2001-07-19 Furukawa Electric Co Ltd:The ｎ型窒化ガリウム系化合物半導体層への電極形成方法
US7615868B2 (en) 2003-12-08 2009-11-10 Nec Corporation Electrode, method for producing same and semiconductor device using same
WO2011078252A1 (ja) 2009-12-22 2011-06-30 株式会社トクヤマ III族窒化物半導体のｎ型コンタクト電極およびその形成方法
CN102931054A (zh) 2012-08-21 2013-02-13 中国科学院微电子研究所 一种实现P型SiC材料低温欧姆合金退火的方法

Family Cites Families (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2834102A (en) * 1956-09-28 1958-05-13 Metals & Controls Corp Solid-phase bonding of metals
JPS54133450A (en) * 1978-04-10 1979-10-17 Hitachi Ltd Diffusion bonding method for different kind metal
US4890784A (en) * 1983-03-28 1990-01-02 Rockwell International Corporation Method for diffusion bonding aluminum
EP0392534B1 (de) * 1989-04-14 1998-07-08 Nippon Steel Corporation Verfahren zur Herstellung von kornorientierten Elektrostahlblechen mit hervorragenden magnetischen Eigenschaften
JPH0357230A (ja) * 1989-07-25 1991-03-12 Mitsubishi Electric Corp 半導体基板と支持板とのロウ付け方法
JP2940699B2 (ja) * 1990-07-30 1999-08-25 三洋電機株式会社 ｐ型ＳｉＣの電極形成方法
JP3584481B2 (ja) * 1993-09-21 2004-11-04 ソニー株式会社 オーミック電極の形成方法およびオーミック電極形成用積層体
JP2606581B2 (ja) * 1994-05-18 1997-05-07 日本電気株式会社 電界効果トランジスタ及びその製造方法
US5494860A (en) * 1995-03-14 1996-02-27 International Business Machines Corporation Two step annealing process for decreasing contact resistance
JPH08255882A (ja) * 1995-03-16 1996-10-01 Komatsu Electron Metals Co Ltd Ｓｏｉ基板の製造方法およびｓｏｉ基板
JPH09129570A (ja) 1995-10-27 1997-05-16 Murata Mfg Co Ltd 半導体装置の製造方法
US6066547A (en) * 1997-06-20 2000-05-23 Sharp Laboratories Of America, Inc. Thin-film transistor polycrystalline film formation by nickel induced, rapid thermal annealing method
US6894391B1 (en) * 1999-04-26 2005-05-17 Sharp Kabushiki Kaisha Electrode structure on P-type III group nitride semiconductor layer and formation method thereof
JP4577462B2 (ja) 1999-11-05 2010-11-10 住友電気工業株式会社 半導体の熱処理方法
US6251779B1 (en) * 2000-06-01 2001-06-26 United Microelectronics Corp. Method of forming a self-aligned silicide on a semiconductor wafer
KR100360413B1 (ko) * 2000-12-19 2002-11-13 삼성전자 주식회사 2단계 열처리에 의한 반도체 메모리 소자의 커패시터 제조방법
JP3812366B2 (ja) * 2001-06-04 2006-08-23 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体素子の製造方法
JP4023121B2 (ja) * 2001-09-06 2007-12-19 豊田合成株式会社 ｎ型電極、ＩＩＩ族窒化物系化合物半導体素子、ｎ型電極の製造方法、及びＩＩＩ族窒化物系化合物半導体素子の製造方法
US7451906B2 (en) * 2001-11-21 2008-11-18 Dana Canada Corporation Products for use in low temperature fluxless brazing
DE50212014D1 (de) * 2002-02-04 2008-05-15 Ipsen Int Gmbh Verfahren zur Wärmebehandlung metallischer Werkstücke sowie wärmebehandeltes Werkstück
US7262434B2 (en) * 2002-03-28 2007-08-28 Rohm Co., Ltd. Semiconductor device with a silicon carbide substrate and ohmic metal layer
JP3972895B2 (ja) * 2003-12-10 2007-09-05 松下電器産業株式会社 回路基板の製造方法
US7495261B2 (en) * 2004-03-18 2009-02-24 Showa Denko K.K. Group III nitride semiconductor light-emitting device and method of producing the same
JP2006059972A (ja) * 2004-08-19 2006-03-02 Handotai Rikougaku Kenkyu Center:Kk ニッケル−シリコン化合物の形成方法
KR20080011647A (ko) * 2005-06-03 2008-02-05 후루카와 덴키 고교 가부시키가이샤 Ⅲ-ⅴ족 질화물계 화합물 반도체장치 및 전극형성방법
EP1739213B1 (de) * 2005-07-01 2011-04-13 Freiberger Compound Materials GmbH Vorrichtung und Verfahren zum Tempern von III-V-Wafern sowie getemperte III-V-Halbleitereinkristallwafer
JP2007048878A (ja) * 2005-08-09 2007-02-22 Mitsubishi Electric Corp 半導体装置
US20070141822A1 (en) * 2005-12-15 2007-06-21 Jiann-Fu Chen Multi-step anneal method
US9466481B2 (en) * 2006-04-07 2016-10-11 Sixpoint Materials, Inc. Electronic device and epitaxial multilayer wafer of group III nitride semiconductor having specified dislocation density, oxygen/electron concentration, and active layer thickness
KR100736623B1 (ko) * 2006-05-08 2007-07-09 엘지전자 주식회사 수직형 발광 소자 및 그 제조방법
JP5126875B2 (ja) * 2006-08-11 2013-01-23 シャープ株式会社 窒化物半導体発光素子の製造方法
JP5256599B2 (ja) * 2006-09-22 2013-08-07 トヨタ自動車株式会社 半導体装置の製造方法
DE602007005822D1 (de) * 2006-09-22 2010-05-20 Univ Osaka Herstellungsverfahren für halbleiterbauelemente
JP5052169B2 (ja) * 2007-03-15 2012-10-17 新電元工業株式会社 炭化珪素半導体装置の製造方法
US7850060B2 (en) * 2007-04-05 2010-12-14 John Trezza Heat cycle-able connection
US8766448B2 (en) * 2007-06-25 2014-07-01 Sensor Electronic Technology, Inc. Chromium/Titanium/Aluminum-based semiconductor device contact
US9064845B2 (en) * 2007-06-25 2015-06-23 Sensor Electronic Technology, Inc. Methods of fabricating a chromium/titanium/aluminum-based semiconductor device contact
GB2451334B (en) * 2007-07-19 2011-07-13 Photonstar Led Ltd Vertical led with conductive vias
US20090140301A1 (en) * 2007-11-29 2009-06-04 Hudait Mantu K Reducing contact resistance in p-type field effect transistors
CN101567383B (zh) * 2008-04-24 2010-10-13 中国科学院物理研究所 一种用于碳化硅的欧姆电极结构的制造方法
KR101428719B1 (ko) * 2008-05-22 2014-08-12 삼성전자 주식회사 발광 소자 및 발광 장치의 제조 방법, 상기 방법을이용하여 제조한 발광 소자 및 발광 장치
CN101621066B (zh) * 2008-07-02 2011-06-01 中国科学院半导体研究所 GaN基日盲型紫外探测器面阵及其制作方法
JP2010045156A (ja) * 2008-08-12 2010-02-25 Toshiba Corp 半導体装置の製造方法
US7977216B2 (en) * 2008-09-29 2011-07-12 Magnachip Semiconductor, Ltd. Silicon wafer and fabrication method thereof
JP2011029612A (ja) * 2009-06-24 2011-02-10 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体発光素子
US8686562B2 (en) * 2009-08-25 2014-04-01 International Rectifier Corporation Refractory metal nitride capped electrical contact and method for frabricating same
WO2011084270A2 (en) * 2009-12-16 2011-07-14 National Semiconductor Corporation Low ohmic contacts containing germanium for gallium nitride or other nitride-based power devices
US20110147796A1 (en) * 2009-12-17 2011-06-23 Infineon Technologies Austria Ag Semiconductor device with metal carrier and manufacturing method
US9214352B2 (en) * 2010-02-11 2015-12-15 Cree, Inc. Ohmic contact to semiconductor device
US9601677B2 (en) * 2010-03-15 2017-03-21 Laird Durham, Inc. Thermoelectric (TE) devices/structures including thermoelectric elements with exposed major surfaces
US9174303B2 (en) * 2010-06-04 2015-11-03 Furukawa-Sky Aluminum Corp. Method of bonding aluminum alloy materials to each other
KR101252032B1 (ko) * 2010-07-08 2013-04-10 삼성전자주식회사 반도체 발광소자 및 이의 제조방법
JP2012019069A (ja) * 2010-07-08 2012-01-26 Toshiba Corp 電界効果トランジスタおよび電界効果トランジスタの製造方法
WO2012066803A1 (ja) * 2010-11-16 2012-05-24 三菱電機株式会社 半導体素子、半導体装置及び半導体素子の製造方法
US8624279B2 (en) * 2011-06-02 2014-01-07 Sino-American Silicon Products Inc. Light emitting diode substrate and light emitting diode
WO2013046419A1 (ja) * 2011-09-30 2013-04-04 創光科学株式会社 窒化物半導体素子及びその製造方法
KR101890749B1 (ko) * 2011-10-27 2018-08-23 삼성전자주식회사 전극구조체, 이를 포함하는 질화갈륨계 반도체소자 및 이들의 제조방법
JP2013120936A (ja) * 2011-12-07 2013-06-17 Ultratech Inc パターン効果を低減したＧａＮＬＥＤのレーザーアニール
CN102569039B (zh) * 2012-01-04 2014-02-05 中国电子科技集团公司第五十五研究所 一种金属-碳化硅欧姆接触快速退火方法
US9269788B2 (en) * 2012-02-23 2016-02-23 Sensor Electronic Technology, Inc. Ohmic contact to semiconductor
EP2662884B1 (de) * 2012-05-09 2015-04-01 Nxp B.V. Gruppe 13 Nitrid-Halbleitervorrichtung und Verfahren zu ihrer Herstellung
KR101988893B1 (ko) * 2012-12-12 2019-09-30 한국전자통신연구원 반도체 소자 및 이를 제조하는 방법
KR20140103397A (ko) * 2013-02-15 2014-08-27 삼성전자주식회사 반도체 발광 소자
EP2793265B1 (de) * 2013-04-15 2017-06-07 Nexperia B.V. Herstellungsverfahren für Halbleitervorrichtung
EP2806463A1 (de) * 2013-05-22 2014-11-26 Imec Ohmsche Niedrigtemperaturkontakte für III-N-Leistungsvorrichtungen
CN103311261B (zh) * 2013-05-24 2016-02-17 安徽三安光电有限公司 集成led发光器件及其制作方法
CN103247743B (zh) * 2013-05-24 2016-04-20 安徽三安光电有限公司 贴面式发光器件及其制作方法
US9685345B2 (en) * 2013-11-19 2017-06-20 Nxp Usa, Inc. Semiconductor devices with integrated Schottky diodes and methods of fabrication
JP6206159B2 (ja) * 2013-12-17 2017-10-04 三菱電機株式会社 半導体装置の製造方法
US9287287B2 (en) * 2013-12-18 2016-03-15 Macronix International Co., Ltd. Semiconductor device including multi-layer structure
US9362198B2 (en) * 2014-04-10 2016-06-07 Freescale Semiconductor, Inc. Semiconductor devices with a thermally conductive layer and methods of their fabrication

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5387549A (en) 1993-05-14 1995-02-07 Sony Corporation Process for fabricating ohmic contact
JP2001196574A (ja) 2000-01-11 2001-07-19 Furukawa Electric Co Ltd:The ｎ型窒化ガリウム系化合物半導体層への電極形成方法
US7615868B2 (en) 2003-12-08 2009-11-10 Nec Corporation Electrode, method for producing same and semiconductor device using same
WO2011078252A1 (ja) 2009-12-22 2011-06-30 株式会社トクヤマ III族窒化物半導体のｎ型コンタクト電極およびその形成方法
CN102931054A (zh) 2012-08-21 2013-02-13 中国科学院微电子研究所 一种实现P型SiC材料低温欧姆合金退火的方法

Also Published As

Publication number Publication date
US20150170921A1 (en) 2015-06-18
CN104716037B (zh) 2018-04-03
US20170186618A1 (en) 2017-06-29
KR20150070946A (ko) 2015-06-25
DE102014221633A1 (de) 2015-06-18
JP6206159B2 (ja) 2017-10-04
CN104716037A (zh) 2015-06-17
JP2015119006A (ja) 2015-06-25
KR101600325B1 (ko) 2016-03-07

Similar Documents

Publication Publication Date Title
DE102009056453B4 (de) Siliciumcarbidhalbleitervorrichtung und Herstellungsverfahren dafür
EP1592076B1 (de) Optoelektronisches Bauelement mit mehreren Stromaufweitungsschichten und Verfahren zu dessen Herstellung
DE112009004667B4 (de) Verfahren zum Herstellen einer Siliziumkarbid-Halbleitervorrichtung
DE102012216153A1 (de) Halbleiterbauelemente mit Kupferverbindungen und Verfahren zu deren Herstellung
DE102013225320A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE112014005494T5 (de) Verfahren zur Herstellung eines Halbleiter-Epitaxialwafers, ein Halbleiter-Epitaxialwafer und Verfahren zur Herstellung eines Festkörperbildsensors
DE112010003143T5 (de) Halbleitervorrichtung, Verfahren zum Herstellen einer Halbleitervorrichtung, und Anzeigevorrichtung
DE102007016085A1 (de) Verfahren zur Herstellung einer SIC-Halbleitervorrichtung
DE112009003488T5 (de) Supraleitender Dünnfilmdraht und supraleitender Kabelleiter
DE112013001641T5 (de) Solarzelle und Verfahren zum Herstellen einer Solarzelle
DE112012002603T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102008047159A1 (de) Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung
WO2010122028A2 (de) Verfahren zur herstellung eines halbleiterbauelementes, insbesondere einer solarzelle, mit einer lokal geöffneten dielektrikumschicht sowie entsprechendes halbleiterbauelement
DE102010063806A1 (de) Herstellungsverfahren für eine Halbleitervorrichtung
DE112014006124T5 (de) Epitaxialwaferherstellungsverfahren und Epitaxialwafer
DE112018005908T5 (de) Halbleiterbauteil
DE102015200890A1 (de) Epitaktisch beschichtete Halbleiterscheibe und Verfahren zur Herstellung einer epitaktisch beschichteten Halbleiterscheibe
DE112014004395T5 (de) Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung
DE102014221633B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE102006025342B4 (de) Halbleitervorrichtung mit isoliertem Gate und Herstellungsverfahren dafür
DE19920871B4 (de) Verfahren zum Aktivieren von Ladungsträgern durch strahlungsunterstützte Wärmebehandlung
DE112016005097T5 (de) Supraleitender Oxid-Dünnfilmdraht und Verfahren zu seiner Herstellung
DE102010064409B4 (de) Halbleitervorrichtung
DE102017201550A1 (de) Siliciumcarbid-halbleitervorrichtung und verfahren zum herstellen einer siliciumcarbid-halbleitervorrichtung
DE102018218935A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R084 Declaration of willingness to licence
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0029450000

Ipc: H01L0021283000

R018 Grant decision by examination section/examining division
R020 Patent grant now final