KR101600325B1 - 반도체장치의 제조방법 - Google Patents

반도체장치의 제조방법 Download PDF

Info

Publication number
KR101600325B1
KR101600325B1 KR1020140175593A KR20140175593A KR101600325B1 KR 101600325 B1 KR101600325 B1 KR 101600325B1 KR 1020140175593 A KR1020140175593 A KR 1020140175593A KR 20140175593 A KR20140175593 A KR 20140175593A KR 101600325 B1 KR101600325 B1 KR 101600325B1
Authority
KR
South Korea
Prior art keywords
temperature
metal layer
melting point
seconds
semiconductor device
Prior art date
Application number
KR1020140175593A
Other languages
English (en)
Other versions
KR20150070946A (ko
Inventor
요시히코 하나마키
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20150070946A publication Critical patent/KR20150070946A/ko
Application granted granted Critical
Publication of KR101600325B1 publication Critical patent/KR101600325B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은, 반도체 소자와 오믹 전극의 사이의 콘택 저항값의 웨이퍼 면내 균일성을 향상시키는 반도체장치의 제조방법을 제공하는 것을 목적으로 한다. 다층 금속층을 어닐해서 오믹 전극을 형성하는 어닐공정 전의 승온과정에, 제1 온도 범위의 범위 내의 온도를 30초 내지 150초 유지하는 온도 유지공정을 설치한다. 제1 온도 범위란, 상기 다층 금속층의 각 층의 융점 중 가장 낮은 융점인 최저 융점보다 100℃ 낮은 온도로부터 상기 최저 융점까지의 범위의 온도이다. 온도 유지공정후에 어닐공정으로 진행하기 위한 승온은, 상기 온도 유지공정에서 형성된 웨이퍼 면내의 온도 균일성을 손상하지 않도록 5℃/초 내지 20℃/초의 승온 속도로 노내 온도를 승온한다.

Description

반도체장치의 제조방법{METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE}
본 발명은, 예를 들면, 반도체 소자에 전력 공급하기 위해서 설치되는 오믹 전극을 갖는 반도체장치의 제조방법에 관한 것이다.
비특허문헌 1에는, 반도체 소자에 전력공급하기 위해서 설치되는 오믹 전극을, 이온주입을 사용하지 않고 열처리에 의해 형성하는 기술이 개시되어 있다.
일본국 특개 2001-135590호 공보 일본국 특개평 09-129570호 공보
Journal of Applied Physics Vol.89 p3143-p3150
웨이퍼에는, 웨이퍼에 형성된 반도체 소자와 접하도록 다수의 오믹 전극이 형성된다. 반도체 소자와 오믹 전극 사이의 콘택 저항값은, 웨이퍼 면 내에서 균일한 것이 바람직하다. 그렇지만, 비특허문헌 1에 개시된 열처리에 의한 오믹 전극의 형성방법에서는, 콘택 저항값의 웨이퍼 면내 균일성이 불충분하게 되는 문제가 있었다.
본 발명은, 전술한 것과 같은 과제를 해결하기 위해 이루어진 것으로서, 반도체 소자와 오믹 전극 사이의 콘택 저항값의 웨이퍼 면내 균일성을 향상시킬 수 있는 반도체장치의 제조방법을 제공하는 것을 목적으로 한다.
본원의 발명에 관한 반도체장치의 제조방법은, 웨이퍼에 형성된 복수의 반도체 소자의 각각에 대해 다층 금속층을 형성하는 공정과, 상기 웨이퍼를 어닐로에 넣는 공정과, 상기 다층 금속층의 각 층의 융점 중 가장 낮은 융점인 최저 융점보다 100℃ 낮은 온도로부터 상기 최저 융점까지의 제1 온도 범위의 범위 내의 온도로, 상기 어닐로의 노내 온도를 승온시키는 제1 승온공정과, 상기 제1 승온공정의 후에, 상기 제1 온도 범위의 범위 내의 온도를 30초 내지 150초 유지하는 온도 유지공정과, 상기 온도 유지공정의 후에, 상기 다층 금속층의 각 층의 융점 중 가장 높은 융점인 최고 융점보다 낮고 상기 최저 융점보다 높은 제2 온도 범위의 범위 내의 온도로, 5℃/초 내지 20℃/초의 승온 속도로, 상기 노내 온도를 승온시키는 제2 승온공정과, 상기 제2 승온공정의 후에, 상기 제2 온도 범위의 범위 내의 온도를 30초 내지 150초 유지하여, 상기 다층 금속층으로 오믹 전극을 형성하는 어닐공정을 구비하고, 상기 다층 금속층은, 상기 최고 융점보다 낮은 온도에서 공정점(eutectic point)을 갖지 않는 것을 특징으로 한다.
본 발명에 따르면, 다층 금속층의 각 층의 확산을 촉진함으로써 웨이퍼 면내의 온도 균일성을 향상시키고나서 다층 금속층을 어닐하므로, 콘택 저항값의 웨이퍼 면내 균일성을 향상시킬 수 있다.
도 1은 반도체장치의 단면도다.
도 2는 열처리에 대해 설명하는 도면이다.
도 3은 웨이퍼 면내의 7점의 콘택 저항값을 도시한 도면이다.
도 4는 온도 유지공정을 생략한 경우의 웨이퍼 면내의 7점의 콘택 저항값을 도시한 도면이다.
도 5는 실시형태 2의 반도체장치의 단면도다.
도 6은 열처리에 대해 설명하는 도면이다.
본 발명의 실시형태에 관한 반도체장치의 제조방법에 대해서 도면을 참조해서 설명한다. 동일 또는 대응하는 구성요소에는 동일한 부호를 붙이고, 설명의 반복을 생략하는 경우가 있다.
실시형태 1.
도 1은, 반도체장치(10)의 단면도다. 반도체장치(10)는 반도체 소자(12)를 구비하고 있다. 반도체 소자(12) 위에는 다층 금속층(14)이 형성되어 있다. 다층 금속층(14)은, 예를 들면, 반도체 소자(12)에 전력 공급하기 위해 반도체 소자(12)의 특정 부분에 형성되어 있다. 다층 금속층(14)은, 제1금속층(16), 제2금속층(18), 제3금속층(20), 및 제4금속층(22)을 구비하고 있다. 다층 금속층(14)은 전체로서 1개의 오믹 전극을 형성하고 있다.
본 발명의 실시형태 1에 관한 반도체장치의 제조방법을 설명한다. 본 발명의 실시형태 1에 관한 반도체장치의 제조방법에서는, 우선, 웨이퍼에 형성된 복수의 반도체 소자의 각각에 대해 다층 금속층(14)을 형성한다. 즉, 웨이퍼에는 복수의 다층 금속층(14)이 형성된다. 이때, 다층 금속층(14)은 예를 들면 진공증착법 또는 스퍼터링법에 의해 형성한다.
제1금속층(16)의 융점은 t1이고, 제2금속층(18)의 융점은 t1보다 낮은 t2이고, 제3금속층(20)의 융점은 t2보다 낮은 t3이고, 제4금속층(22)의 융점은 t3보다 낮은 t4이다. 다층 금속층(14)의 각 층의 융점 중 가장 낮은 융점을 최저 융점이라고 한다. 최저 융점은 t4이다. 다층 금속층(14)의 각 층의 융점 중 가장 높은 융점을 최고 융점이라고 한다. 최고 융점은 t1이다. 이때, 다층 금속층(14)은, 최고 융점보다 낮은 온도에서 공정점을 갖지 않는다.
다음에, 웨이퍼를 어닐로에 넣는다. 다음에, 어닐로 내부에서 다층 금속층(14)에 열처리를 실시한다. 열처리에 대해서는 도 2를 참조하면서 설명한다. 우선, 최초의 기간 P1에 대해 설명한다. 기간 P1의 개시 시점에서의 다층 금속층(14)의 온도는 통상은 실온이다. 그리고, 최저 융점(t4)보다 100℃ 낮은 온도로부터 최저 융점까지의 제1 온도 범위의 범위 내의 온도로, 어닐로의 노내 온도를 승온시킨다. 이 공정을 제1 승온공정으로 칭한다.
제1 승온공정에 있어서의 승온 속도는 특별히 한정되지 않지만, 예를 들면, 5℃/초 내지 50℃/초이다. 또한, 노내 온도의 승온방법은, 특별히 한정되지 않지만, 예를 들면, 저항가열 또는 램프 조사이다.
이어서, 기간 P2에 대해 설명한다. 기간 P2에서는, 제1 승온공정의 후에, 제1 온도 범위의 범위 내의 온도를 30초 내지 150초 유지한다. 이 공정을 온도 유지공정으로 칭한다. 온도 유지공정에서는, 제1 온도 범위의 범위 내에서 온도를 시간 변화시켜도 되고, 제1 온도 범위 내부의 특정한 온도를 유지해도 된다.
이어서, 기간 P3에 대해 설명한다. 기간 P3에서는, 온도 유지공정의 후에, 최고 융점보다 낮고 최저 융점보다 높은 제2 온도 범위의 범위 내의 온도로, 노내 온도를 승온시킨다. 이 공정을 제2 승온공정으로 칭한다. 제2 승온공정의 승온 속도는 5℃/초 내지 20℃/초로 한다.
이어서, 기간 P4에 대해 설명한다. 기간 P4에서는, 제2 승온공정의 후에, 제2 온도 범위의 범위 내의 온도를 30초 내지 150초 유지하여, 다층 금속층(14)으로 오믹 전극을 형성한다. 이 공정을 어닐공정으로 칭한다. 어닐공정에 의해, 반도체 소자(12)와 다층 금속층(14) 사이에 합금화반응을 일으켜, 반도체 소자-다층 금속층 사이의 전자장벽 혹은 정공장벽을 낮춘다.
이어서, 기간 P5에 대해 설명한다. 기간 P5에서는, 어닐로를 냉각해서 실온으로 되돌린다. 이 공정을 냉각 공정으로 칭한다. 냉각방법은 특별히 한정되지 않지만, 예를 들면, 자연냉각한다. 본 발명의 실시형태 1에 관한 반도체장치의 제조방법은, 상기한 공정에 의해, 웨이퍼에 복수의 다층 금속층(14)을 형성한다.
온도 유지공정에서는 제1금속층(16), 제2금속층(18), 제3금속층(20), 및 제4금속층(22)의 상호확산(고체층 확산)이 생겨, 이들 융점의 차이가 축소된다. 상호확산을 충분히 생기게 하기 위해서는, 30초 내지 150초의 시간이 필요하다. 온도 유지공정을 설치함으로써, 온도 유지공정이 없는 경우와 비교하여, 웨이퍼 면내의 온도 균일성을 향상시킬 수 있다.
그리고, 제2 승온공정에서는, 승온 속도를 5℃/초 내지 20℃/초로 한정함으로써, 웨이퍼 면내의 양호한 온도 균일성을 유지하면서 제2 온도 범위의 범위 내의 온도로 승온할 수 있다. 승온 속도가 5℃/초 미만에서는 불순물(잔류 산소 또는 수분 등)이 전극 재료에 들어가 버린다. 한편, 승온 속도가 20℃/초보다 크면 승온시의 웨이퍼 면내의 온도 균일성이 악화된다. 따라서, 제2 승온공정에서는, 승온 속도를 5℃/초 내지 20℃/초로 한정한다. 이에 따라 웨이퍼 면내의 온도 균일성을 유지하면서 어닐공정을 실시할 수 있으므로, 반도체 소자(12)와 오믹 전극(다층 금속층(14)) 사이의 콘택 저항값의 웨이퍼 면내 균일성을 향상시킬 수 있다.
다층 금속층(14)은 최고 융점보다 낮은 온도에서 공정점을 갖지 않으므로, 어닐공정에 있어서 다층 금속층(14) 전체가 용융하는 것을 방지할 수 있다.
도 3은, 본 발명의 실시형태 1에 관한 반도체장치의 제조방법으로 제조된 반도체장치에 대해서, 웨이퍼 면내의 7점에서 콘택 저항값을 측정한 결과를 나타낸 그래프다. 웨이퍼 면내의 각 점에서 거의 격차가 없는 콘택 저항값이 얻어지고 있다. 도 4는, 본 발명의 실시형태 1에 관한 반도체장치의 제조방법으로부터 온도 유지공정을 제외한 제조방법으로 제조된 반도체장치에 대해서, 웨이퍼 면내의 7점에서 콘택 저항값을 측정한 결과를 나타낸 그래프다. 웨이퍼 면내의 각 점에서 콘택 저항값의 격차가 보여진다.
다층 금속층(14)을 구성하는 각 층의 배열 순서는 특별히 한정되지 않는다. 또한, 다층 금속층(14)을 구성하는 층의 수는 특별히 한정되지 않는다. 반도체 소자(12)는 Si으로 형성하는 것이 일반적이다. 그러나, 반도체 소자(12)를 고주파 소자로서 기능시킬 때에는, 예를 들면, Ga N등의 질화물 화합물 반도체로 반도체 소자(12)를 형성해도 된다. 이때, 상기한 변형은 이하의 실시형태에 관한 반도체장치의 제조방법에 응용할 수 있다.
실시형태 2.
본 발명의 실시형태 2에 관한 반도체장치의 제조방법은, 실시형태 1에 관한 반도체장치의 제조방법에 있어서, 다층 금속층으로서 Ti와 Al을 채용한 경우에 관한 것이다. 도 5는, 본 발명의 실시형태 2에 관한 반도체장치 50의 단면도다. 다층 금속층(52)은, 반도체 소자(12) 위에 제1금속층으로서 형성된 Ti층(54)과, Ti층(54) 위에 제2금속층으로서 형성된 Al층(56)과, Al층(56) 위에 제3금속층으로서 형성된 Ti층(58)을 구비하고 있다.
제1금속층인 Ti층(54)과 제3금속층인 Ti층(58)은 같은 재료로 형성되어 있다. Ti층 54, 58의 융점은 1668℃이고, Al층(56)의 융점은 660℃이다. Ti층 54, 58과 Al층(56)은 공정점을 갖지 않는다. 이후, 반도체장치 50의 제조방법을 설명한다.
우선, 웨이퍼에 형성된 복수의 반도체 소자의 각각에 대해 다층 금속층(52)을 형성한다. 다음에, 웨이퍼를 어닐로에 넣는다. 다음에, 웨이퍼에 열처리를 실시한다. 열처리에 대해서는 도 6을 참조하면서 설명한다. 제1 승온공정(기간 P1)에 대해 설명한다. 다층 금속층(52)의 각 층의 융점 중 가장 낮은 융점인 최저 융점은 660℃다. 제1 온도 범위는, 최저 융점보다 100℃ 낮은 온도(560℃)로부터 최저 융점(660℃)이다. 제1 승온공정에서는, 노내 온도를 제1 온도 범위의 범위 내의 온도 (560℃∼660℃ )까지 승온시킨다.
이어서, 온도 유지공정(기간 P2)에서는, 제1 온도 범위의 범위 내의 온도(560℃∼660℃)를 30초 내지 150초 유지한다. 이어서, 제2 승온공정(기간 P3)에서는, 다층 금속층(52)의 각 층의 융점 중 가장 높은 융점인 최고 융점(1668℃)보다 낮고 최저 융점(660℃)보다 높은 제2 온도 범위의 범위 내의 온도로, 노내 온도를 승온시킨다. 제2 승온공정에 있어서의 승온 속도는 5℃/초 내지 20℃/초이다. 이때, 본 발명의 실시형태 2에서는, 제2 온도 범위의 범위 내의 온도인 750℃∼950℃까지 노내 온도를 승온한다.
이어서, 어닐공정(기간 P4)에서는, 제2 온도 범위의 범위 내의 온도인 750℃∼950℃를 30초 내지 150초 유지하여, 다층 금속층(52)으로 오믹 전극을 형성한다. 최후에, 냉각 공정(기간 P5)에서 노내 온도를 실온 정도까지 냉각한다.
Ti와 Al의 융점차는 매우 커서 1000℃를 넘고 있다. 그 때문에, Ti와 Al으로 다층 금속층(52)을 형성하는 경우, 웨이퍼 중심부와 웨이퍼 외주부 사이에 온도차가 생기기 쉽다. 예를 들면Ti와 Al을 포함하는 다층 금속층을, 실온으로부터 어닐공정의 온도(예를 들면, 900℃)까지 단숨에 상승시켜서 어닐하면, 슬립 라인(slip line)이 발생하거나, 화합물 반도체의 조성이 균일하지 않게 되거나, 웨이퍼의 휘어짐이 발생한다. 이것들은 모두 콘택 저항값의 웨이퍼 면내 균일성을 악화시키는 요인이 된다.
본 발명의 실시형태 2에 관한 반도체장치의 제조방법에서는, 560℃∼660℃의 온도를 유지하는 온도 유지공정에 있어서, Al층(56)의 Al은 Ti층 54, 58로 확산하고, Ti층 54, 58의 Ti은 Al층(56)으로 확산하는 상호확산이 생기고 있다고 생각된다. 이 상호확산에 의해 Ti층 54, 58의 융점은 1668℃보다 낮아지고, Al층(56)의 융점은 660℃보다 높아진다. 즉 융점차가 작아진다. 따라서, 웨이퍼 면내의 온도 격차를 저감할 수 있다.
온도 유지공정의 시간에 대해서는, 이 시간을 30초보다 짧게 하거나 150초보다 길게 하면 콘택 저항값의 웨이퍼 면내 균일성은 개선되지 않고 오히려 열화했으므로, 30초 내지 150초로 하였다. 온도 유지공정을 30초 이상으로 함으로써 Ti와 Al이 충분히 상호확산한다고 생각된다. 온도 유지공정을 150초보다 길게 한 경우의 메커니즘은 불분명하다.
제2 승온공정에서는 승온 속도를 5℃/초 내지 20℃/초로 함으로써, 웨이퍼 면내의 온도 균일성을 유지한 채 승온을 할 수 있다. 따라서, 웨이퍼 면내의 온도 균일성을 유지한 채 어닐공정에서 반도체 소자와 다층 금속층의 합금화반응을 진행시킬 수 있다.
제2 승온공정에 있어서 승온 속도를 5℃/초 미만으로 하면, 승온중에 어닐로 내부의 불순물(잔류 산소 또는 수분 등)이 전극 재료에 들어가는 문제가 생긴다고 생각된다. 한편, 승온 속도를 20℃/초보다 크게 하면, 승온시의 웨이퍼 면내의 온도 균일성을 유지할 수 없다고 생각된다.
어닐공정에서는, 처리 시간을 30초 내지 150초로 하는 것이 바람직하다. 30초보다 짧은 시간에서는 반도체 소자와 다층 금속층의 합금화반응이 충분히 진행하지 않는다. 또한 150초보다 긴 시간에서는 웨이퍼 면내의 온도가 불균일해질 것으로 추정하고 있지만, 상세한 것은 알지 못하고 있다.
본 발명의 중요한 점은, 어닐공정 전에 온도 유지공정을 실시하는 것이다. 온도 유지공정에서는, 다층 금속층의 각 층의 성분을 확산시켜 이들의 융점차를 저감해서 웨이퍼 면내의 온도 균일성을 높인다. 그리고, 그 융점차를 충분히 저감하기 위해 온도 유지공정의 시간은 30초 이상 150초 이하로 한다. 이와 같이 해서 얻어진 웨이퍼 면내의 온도 균일성을 손상하는 일이 없도록 제2 승온공정을 실시하고, 어닐공정을 실시한다. 이 특징을 잃어버리지 않는 한 다양한 변형이 가능하다.
실시형태 2에서는 다층 금속층을 구성하는 층으로서 Ti층과 Al층을 채용했지만, 본 발명은 이것에 한정되지 않는다. 다층 금속층을 구성하는 각 층의 융점에 차이가 있으면, 본 발명의 반도체장치의 제조방법에 의해 웨이퍼 면내의 온도 균일성을 높여, 콘택 저항값의 웨이퍼 면내 균일성을 향상시킬 수 있다.
10, 50 반도체장치, 12 반도체 소자, 14, 52 다층 금속층, 16 제1금속층, 18 제2금속층, 20 제3금속층, 22 제4금속층, 54 Ti층, 56 Al층, 58 Ti층

Claims (4)

  1. 웨이퍼에 형성된 복수의 반도체 소자의 각각에 대해 다층 금속층을 형성하는 공정과,
    상기 웨이퍼를 어닐로에 넣는 공정과,
    상기 다층 금속층의 각 층의 융점 중 가장 낮은 융점인 최저 융점보다 100℃ 낮은 온도로부터 상기 최저 융점까지의 제1 온도 범위의 범위 내의 온도로, 상기 어닐로의 노내 온도를 승온시키는 제1 승온공정과,
    상기 제1 승온공정의 후에, 상기 제1 온도 범위의 범위 내의 온도를 30초 내지 150초 유지하는 온도 유지공정과,
    상기 온도 유지공정의 후에, 상기 다층 금속층의 각 층의 융점 중 가장 높은 융점인 최고 융점보다 낮고 상기 최저 융점보다 높은 제2 온도 범위의 범위 내의 온도로, 5℃/초 내지 20℃/초의 승온 속도로, 상기 노내 온도를 승온시키는 제2 승온공정과,
    상기 제2 승온공정의 후에, 상기 제2 온도 범위의 범위 내의 온도를 30초 내지 150초 유지하여, 상기 다층 금속층으로 오믹 전극을 형성하는 어닐공정을 구비하고,
    상기 다층 금속층은, 상기 최고 융점보다 낮은 온도에서 공정점을 갖지 않는 것을 특징으로 하는 반도체장치의 제조방법.
  2. 제 1항에 있어서,
    상기 다층 금속층은, 상기 반도체 소자 위에 형성된 제1금속층과, 상기 제1금속층 위에 형성된 제2금속층과, 상기 제2금속층 위에 상기 제1금속층과 같은 재료로 형성된 제3금속층을 구비한 것을 특징으로 하는 반도체장치의 제조방법.
  3. 제 2항에 있어서,
    상기 제1금속층과 상기 제3금속층은 Ti으로 형성되고,
    상기 제2금속층은 Al으로 형성된 것을 특징으로 하는 반도체장치의 제조방법.
  4. 제 1항 내지 제 3항 중 어느 한 항에 있어서,
    상기 반도체 소자는, 질화물 화합물 반도체로 형성된 것을 특징으로 하는 반도체장치의 제조방법.
KR1020140175593A 2013-12-17 2014-12-09 반도체장치의 제조방법 KR101600325B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013260582A JP6206159B2 (ja) 2013-12-17 2013-12-17 半導体装置の製造方法
JPJP-P-2013-260582 2013-12-17

Publications (2)

Publication Number Publication Date
KR20150070946A KR20150070946A (ko) 2015-06-25
KR101600325B1 true KR101600325B1 (ko) 2016-03-07

Family

ID=53192886

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140175593A KR101600325B1 (ko) 2013-12-17 2014-12-09 반도체장치의 제조방법

Country Status (5)

Country Link
US (2) US20150170921A1 (ko)
JP (1) JP6206159B2 (ko)
KR (1) KR101600325B1 (ko)
CN (1) CN104716037B (ko)
DE (1) DE102014221633B4 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6206159B2 (ja) * 2013-12-17 2017-10-04 三菱電機株式会社 半導体装置の製造方法

Family Cites Families (76)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2834102A (en) * 1956-09-28 1958-05-13 Metals & Controls Corp Solid-phase bonding of metals
JPS54133450A (en) * 1978-04-10 1979-10-17 Hitachi Ltd Diffusion bonding method for different kind metal
US4890784A (en) * 1983-03-28 1990-01-02 Rockwell International Corporation Method for diffusion bonding aluminum
US5082509A (en) * 1989-04-14 1992-01-21 Nippon Steel Corporation Method of producing oriented electrical steel sheet having superior magnetic properties
JPH0357230A (ja) * 1989-07-25 1991-03-12 Mitsubishi Electric Corp 半導体基板と支持板とのロウ付け方法
JP2940699B2 (ja) * 1990-07-30 1999-08-25 三洋電機株式会社 ｐ型ＳｉＣの電極形成方法
JPH06326051A (ja) 1993-05-14 1994-11-25 Sony Corp オーミック電極及びその形成方法
JP3584481B2 (ja) * 1993-09-21 2004-11-04 ソニー株式会社 オーミック電極の形成方法およびオーミック電極形成用積層体
JP2606581B2 (ja) * 1994-05-18 1997-05-07 日本電気株式会社 電界効果トランジスタ及びその製造方法
US5494860A (en) * 1995-03-14 1996-02-27 International Business Machines Corporation Two step annealing process for decreasing contact resistance
JPH08255882A (ja) * 1995-03-16 1996-10-01 Komatsu Electron Metals Co Ltd Ｓｏｉ基板の製造方法およびｓｏｉ基板
JPH09129570A (ja) 1995-10-27 1997-05-16 Murata Mfg Co Ltd 半導体装置の製造方法
US6066547A (en) * 1997-06-20 2000-05-23 Sharp Laboratories Of America, Inc. Thin-film transistor polycrystalline film formation by nickel induced, rapid thermal annealing method
KR100525494B1 (ko) * 1999-04-26 2005-11-01 샤프 가부시키가이샤 Ｐ형 ⅲ족 질화물 반도체층 상의 전극 구조 및 그의 제조방법
JP4577462B2 (ja) 1999-11-05 2010-11-10 住友電気工業株式会社 半導体の熱処理方法
JP4494567B2 (ja) 2000-01-11 2010-06-30 古河電気工業株式会社 ｎ型窒化ガリウム系化合物半導体層への電極形成方法
US6251779B1 (en) * 2000-06-01 2001-06-26 United Microelectronics Corp. Method of forming a self-aligned silicide on a semiconductor wafer
KR100360413B1 (ko) * 2000-12-19 2002-11-13 삼성전자 주식회사 2단계 열처리에 의한 반도체 메모리 소자의 커패시터 제조방법
JP3812366B2 (ja) * 2001-06-04 2006-08-23 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体素子の製造方法
JP4023121B2 (ja) * 2001-09-06 2007-12-19 豊田合成株式会社 ｎ型電極、ＩＩＩ族窒化物系化合物半導体素子、ｎ型電極の製造方法、及びＩＩＩ族窒化物系化合物半導体素子の製造方法
US7451906B2 (en) * 2001-11-21 2008-11-18 Dana Canada Corporation Products for use in low temperature fluxless brazing
EP1333105B1 (de) * 2002-02-04 2008-04-02 Ipsen International GmbH Verfahren zur Wärmebehandlung metallischer Werkstücke sowie wärmebehandeltes Werkstück
US7262434B2 (en) * 2002-03-28 2007-08-28 Rohm Co., Ltd. Semiconductor device with a silicon carbide substrate and ohmic metal layer
US20090029353A1 (en) * 2003-12-08 2009-01-29 Maki Wusi C Molecular detector
JP3972895B2 (ja) * 2003-12-10 2007-09-05 松下電器産業株式会社 回路基板の製造方法
US7495261B2 (en) * 2004-03-18 2009-02-24 Showa Denko K.K. Group III nitride semiconductor light-emitting device and method of producing the same
JP2006059972A (ja) * 2004-08-19 2006-03-02 Handotai Rikougaku Kenkyu Center:Kk ニッケル−シリコン化合物の形成方法
JP5242156B2 (ja) * 2005-06-03 2013-07-24 古河電気工業株式会社 Ｉｉｉ−ｖ族窒化物系化合物半導体装置、及び電極形成方法
EP1739213B1 (de) * 2005-07-01 2011-04-13 Freiberger Compound Materials GmbH Vorrichtung und Verfahren zum Tempern von III-V-Wafern sowie getemperte III-V-Halbleitereinkristallwafer
JP2007048878A (ja) * 2005-08-09 2007-02-22 Mitsubishi Electric Corp 半導体装置
US20070141822A1 (en) * 2005-12-15 2007-06-21 Jiann-Fu Chen Multi-step anneal method
US9466481B2 (en) * 2006-04-07 2016-10-11 Sixpoint Materials, Inc. Electronic device and epitaxial multilayer wafer of group III nitride semiconductor having specified dislocation density, oxygen/electron concentration, and active layer thickness
KR100736623B1 (ko) * 2006-05-08 2007-07-09 엘지전자 주식회사 수직형 발광 소자 및 그 제조방법
JP5126875B2 (ja) * 2006-08-11 2013-01-23 シャープ株式会社 窒化物半導体発光素子の製造方法
WO2008035822A1 (en) * 2006-09-22 2008-03-27 Toyota Jidosha Kabushiki Kaisha Semiconductor devices and manufacturing method thereof
JP5256599B2 (ja) * 2006-09-22 2013-08-07 トヨタ自動車株式会社 半導体装置の製造方法
JP5052169B2 (ja) * 2007-03-15 2012-10-17 新電元工業株式会社 炭化珪素半導体装置の製造方法
US7850060B2 (en) * 2007-04-05 2010-12-14 John Trezza Heat cycle-able connection
US9064845B2 (en) * 2007-06-25 2015-06-23 Sensor Electronic Technology, Inc. Methods of fabricating a chromium/titanium/aluminum-based semiconductor device contact
US8766448B2 (en) * 2007-06-25 2014-07-01 Sensor Electronic Technology, Inc. Chromium/Titanium/Aluminum-based semiconductor device contact
EP2176891B1 (en) * 2007-07-19 2018-12-26 Lumileds Holding B.V. Vertical led with conductive vias
US20090140301A1 (en) * 2007-11-29 2009-06-04 Hudait Mantu K Reducing contact resistance in p-type field effect transistors
CN101567383B (zh) * 2008-04-24 2010-10-13 中国科学院物理研究所 一种用于碳化硅的欧姆电极结构的制造方法
KR101428719B1 (ko) * 2008-05-22 2014-08-12 삼성전자 주식회사 발광 소자 및 발광 장치의 제조 방법, 상기 방법을이용하여 제조한 발광 소자 및 발광 장치
CN101621066B (zh) * 2008-07-02 2011-06-01 中国科学院半导体研究所 GaN基日盲型紫外探测器面阵及其制作方法
JP2010045156A (ja) * 2008-08-12 2010-02-25 Toshiba Corp 半導体装置の製造方法
US7977216B2 (en) * 2008-09-29 2011-07-12 Magnachip Semiconductor, Ltd. Silicon wafer and fabrication method thereof
JP2011029612A (ja) * 2009-06-24 2011-02-10 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体発光素子
US8686562B2 (en) * 2009-08-25 2014-04-01 International Rectifier Corporation Refractory metal nitride capped electrical contact and method for frabricating same
WO2011084270A2 (en) * 2009-12-16 2011-07-14 National Semiconductor Corporation Low ohmic contacts containing germanium for gallium nitride or other nitride-based power devices
US20110147796A1 (en) * 2009-12-17 2011-06-23 Infineon Technologies Austria Ag Semiconductor device with metal carrier and manufacturing method
JP5670349B2 (ja) * 2009-12-22 2015-02-18 株式会社トクヤマ ＩＩＩ族窒化物半導体のｎ型コンタクト電極およびその形成方法
US9214352B2 (en) * 2010-02-11 2015-12-15 Cree, Inc. Ohmic contact to semiconductor device
US9601677B2 (en) * 2010-03-15 2017-03-21 Laird Durham, Inc. Thermoelectric (TE) devices/structures including thermoelectric elements with exposed major surfaces
KR101285511B1 (ko) * 2010-06-04 2013-07-17 후루카와 스카이 가부시키가이샤 알루미늄 합금재의 접합 방법
KR101252032B1 (ko) * 2010-07-08 2013-04-10 삼성전자주식회사 반도체 발광소자 및 이의 제조방법
JP2012019069A (ja) * 2010-07-08 2012-01-26 Toshiba Corp 電界効果トランジスタおよび電界効果トランジスタの製造方法
US9553063B2 (en) * 2010-11-16 2017-01-24 Mitsubishi Electric Corporation Semiconductor element, semiconductor device and method for manufacturing semiconductor element
US8624279B2 (en) * 2011-06-02 2014-01-07 Sino-American Silicon Products Inc. Light emitting diode substrate and light emitting diode
WO2013046419A1 (ja) * 2011-09-30 2013-04-04 創光科学株式会社 窒化物半導体素子及びその製造方法
KR101890749B1 (ko) * 2011-10-27 2018-08-23 삼성전자주식회사 전극구조체, 이를 포함하는 질화갈륨계 반도체소자 및 이들의 제조방법
JP2013120936A (ja) * 2011-12-07 2013-06-17 Ultratech Inc パターン効果を低減したＧａＮＬＥＤのレーザーアニール
CN102569039B (zh) * 2012-01-04 2014-02-05 中国电子科技集团公司第五十五研究所 一种金属-碳化硅欧姆接触快速退火方法
KR102288118B1 (ko) * 2012-02-23 2021-08-11 센서 일렉트로닉 테크놀로지, 인크 반도체에 대한 오믹 접촉부
EP2662884B1 (en) * 2012-05-09 2015-04-01 Nxp B.V. Group 13 nitride semiconductor device and method of its manufacture
CN102931054B (zh) * 2012-08-21 2014-12-17 中国科学院微电子研究所 一种实现P型SiC材料低温欧姆合金退火的方法
KR101988893B1 (ko) * 2012-12-12 2019-09-30 한국전자통신연구원 반도체 소자 및 이를 제조하는 방법
KR20140103397A (ko) * 2013-02-15 2014-08-27 삼성전자주식회사 반도체 발광 소자
EP2793265B1 (en) * 2013-04-15 2017-06-07 Nexperia B.V. Semiconductor device and manufacturing method
EP2806463A1 (en) * 2013-05-22 2014-11-26 Imec Low temperature Ohmic contacts for III-N power devices
CN103247743B (zh) * 2013-05-24 2016-04-20 安徽三安光电有限公司 贴面式发光器件及其制作方法
CN103311261B (zh) * 2013-05-24 2016-02-17 安徽三安光电有限公司 集成led发光器件及其制作方法
US9685345B2 (en) * 2013-11-19 2017-06-20 Nxp Usa, Inc. Semiconductor devices with integrated Schottky diodes and methods of fabrication
JP6206159B2 (ja) * 2013-12-17 2017-10-04 三菱電機株式会社 半導体装置の製造方法
US9287287B2 (en) * 2013-12-18 2016-03-15 Macronix International Co., Ltd. Semiconductor device including multi-layer structure
US9362198B2 (en) * 2014-04-10 2016-06-07 Freescale Semiconductor, Inc. Semiconductor devices with a thermally conductive layer and methods of their fabrication

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
논문1
논문2
논문3
논문4

Also Published As

Publication number Publication date
CN104716037A (zh) 2015-06-17
DE102014221633B4 (de) 2022-07-07
KR20150070946A (ko) 2015-06-25
US20170186618A1 (en) 2017-06-29
JP2015119006A (ja) 2015-06-25
JP6206159B2 (ja) 2017-10-04
CN104716037B (zh) 2018-04-03
US20150170921A1 (en) 2015-06-18
DE102014221633A1 (de) 2015-06-18

Similar Documents

Publication Publication Date Title
JP4924690B2 (ja) 炭化珪素半導体装置の製造方法
US9099514B2 (en) Wafer holder with tapered region
US9564334B2 (en) Method of manufacturing a semiconductor device
JP2017526181A (ja) 基板処理方法
JP2007194514A (ja) 半導体装置の製造方法
KR101555547B1 (ko) SiC 반도체장치의 제조방법
KR101600325B1 (ko) 반도체장치의 제조방법
JP2016197622A (ja) チップ抵抗器及びその製造方法
US10115595B2 (en) Method of manufacturing semiconductor device and semiconductor device
JP6787268B2 (ja) 半導体エピタキシャルウェーハおよびその製造方法、ならびに固体撮像素子の製造方法
JP2016046273A (ja) 炭化珪素半導体装置の製造方法
JP2008004704A (ja) 半導体素子の製造方法
JP6708087B2 (ja) 半導体装置の製造方法
KR102421173B1 (ko) 반도체 소자의 콘택 및 반도체 소자의 콘택 형성 방법
JP6108037B2 (ja) 半導体装置の製造方法
JP2006073923A (ja) ＳｉＣ半導体装置およびＳｉＣ半導体装置の製造方法
KR101771173B1 (ko) 저마나이드 형성 방법 및 그 저마나이드를 포함하는 반도체 소자
KR101167882B1 (ko) 인터포저의 제조 방법
KR20100079168A (ko) 급속 열처리 방법
US20150311090A1 (en) Method of manufacturing a semiconductor device
JP2015176995A (ja) 半導体装置およびその製造方法
JP2010278158A (ja) 半導体装置の製造方法
JP2018148142A (ja) 半導体装置の製造方法
JP2009099613A (ja) 半導体装置の製造方法
JP2013214680A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20190219

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20200219

Year of fee payment: 5