KR101167882B1 - 인터포저의 제조 방법 - Google Patents

인터포저의 제조 방법 Download PDF

Info

Publication number
KR101167882B1
KR101167882B1 KR20100070093A KR20100070093A KR101167882B1 KR 101167882 B1 KR101167882 B1 KR 101167882B1 KR 20100070093 A KR20100070093 A KR 20100070093A KR 20100070093 A KR20100070093 A KR 20100070093A KR 101167882 B1 KR101167882 B1 KR 101167882B1
Authority
KR
South Korea
Prior art keywords
interposer substrate
interposer
wiring line
electrode
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR20100070093A
Other languages
English (en)
Other versions
KR20120008847A (ko
Inventor
김구성
김재준
조민교
Original Assignee
(주) 이피웍스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주) 이피웍스 filed Critical (주) 이피웍스
Priority to KR20100070093A priority Critical patent/KR101167882B1/ko
Publication of KR20120008847A publication Critical patent/KR20120008847A/ko
Application granted granted Critical
Publication of KR101167882B1 publication Critical patent/KR101167882B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

본 발명에 따른 인터포저의 제보 방법은 일면에 활성 장치가 배치되고, 상기 활성 장치 상에 패드가 형성된 기재를 마련하는 단계, 패드 상측에 대응 위치하는 관통홀이 마련된 인터포저 기판을 마련하는 단계, 상기 인터포저 기판을 500℃ 이상의 온도에서 열처리 하는 단계, 상기 인터포저 기판의 상부 표면에 배선 라인을 형성하고, 상기 관통홀 내부에 관통 전극을 형성하는 단계를 포함한다.
따라서, 본 발명의 실시예에 의하면 전해 도금 방식으로 배선 라인 및 관통 전극을 형성하기 위하여 인터포저 기판에 전원을 인가하면, 상기 인터포저 기판 전체에 균일한 벌크 저항이 흐르게 된다. 이로 인해, 전술한 바와 같이, 상기 인터포저 기판에 전원을 인가하는 전해 도금 방식으로 배선 라인 및 관통 전극을 형성할 경우, 상기 배선라인 및 관통 전극의 두께가 균일하게 된다. 이에, 불균일한 두께의 배선라인 및 관통 전극에 의해 인터포저의 특성이 저하되는 것을 방지할 수 있다.

Description

인터포저의 제조 방법{Producing method of interposer}
본 발명은 균일한 두께의 배선 라인 및 관통 전극을 형성하는 인터포저의 제조 방법에 관한 것이다.
일반적인 인터포저(inteposer)는 기재, 기재 상에 배치된 활성 장치, 활성 장치 상에서 상호 이격 배치된 제 1 패드 및 제 2 패드, 활성 장치 상측에 배치되며 관통홀이 마련된 인터포저 기판, 인터포저 기판의 상부 표면의 일부에 형성된 배선 라인, 인터포저 기판의 관통홀 내부에 형성되어 일단이 제 1 패드 및 제 2 패드과 연결되고 타단이 배선 라인과 연결된 관통 전극를 포함한다. 여기서 활성 장치는 예를 들어 반도체 칩일 수 있다. 또한, 배선 라인이 형성된 인터포저 기판의 상부에 형성되어, 상기 배선 라인의 일부가 선택적으로 노출되도록 하는 절연막, 절연막에 의해 노출된 배선 라인과 접속되는 외부 접속 단자를 포함한다. 그리고 일반적으로 인터포저 기판으로는 실리콘 웨이퍼가 사용된다.
여기서, 전해 도금 방식으로 인터포저 기판의 상부 표면 일부에 배선 라인을 형성하고, 관통홀 내부에 관통 전극을 형성하는 방법을 간략히 설명하면 하기와 같다. 먼저, 도전성 물질의 이온이 포함된 전해질 용액에 인터포저 기판과 도전성 플레이트를 침지시킨다. 이후, 인터포저 기판의 에지 영역 및 도전성 플레이트 각각에 전극 클램프를 연결하여, 상기 인터포저 기판에 음전원을 인가하고 도전성 플레이트에 양전원을 인가한다. 이에 인터포저 기판 상부 표면 일부에 도전성 물질이 코팅되어 배선 라인이 형성되고, 관통홀 내부로 도전성 물질이 충진됨으로써 관통 전극이 형성된다.
한편, 인터포저 기판으로 사용되는 종래의 일반적인 실리콘 웨이퍼, 특히 12인치 이상의 실리콘 웨이퍼의 경우 중심 영역에 비해 에지 영역의 벌크 저항이 높은 문제가 있다. 즉, 실리콘 웨이퍼의 전체 벌크 저항이 균일하지 않다. 이에, 전해 도금을 위하여 인터포저 기판의 에지에 클램프 전극을 연결하고 전원을 인가하면, 인터포저 기판의 에지 영역의 높은 저항에 의해 전류의 이동이 방해된다. 따라서, 인터포저 기판의 전체에 불균일한 전류가 흐르게 된다. 그리고 상기에서 전술한 바와 같이 인터포저 기판 자체에 전류를 공급하여 도전성 물질을 도금함으로써 배선 라인 및 관통 전극을 형성하는 경우, 상기 배선 라인 및 관통 전극의 두께는 저항 또는 전류의 영향을 받게 된다. 이에, 불균일한 저항 및 전류의 영향으로 불균일한 두께의 배선 라인 및 관통 전극이 형성되게 된다. 그리고 이러한 불균일한 두께의 배선 라인 및 관통 전극은 인터포저 장치의 특성을 저하시키는 요인이 된다.
본 발명의 일 기술적 과제는 균일한 두께의 관통 전극 및 배선 라인이 형성되는 인터포저의 제조 방법을 제공하는 데 있다.
본 발명의 다른 일 기술적 과제는 균일한 벌크 저항을 가지는 인터포저 기판의 처리 방법을 제공하는 데 있다.
본 발명에 따른 인터포저의 제조 방법은 일면에 활성 장치가 배치되고, 상기 활성 장치 상에 패드가 형성된 기재를 마련하는 단계, 상기 패드 상측에 대응 위치하는 관통홀이 마련된 인터포저 기판을 마련하는 단계, 상기 인터포저 기판을 500℃ 이상의 온도에서 열처리 하는 단계, 상기 인터포저 기판의 상부 표면에 배선 라인을 형성하고, 상기 관통홀 내부에 관통 전극을 형성하는 단계를 포함한다.
상기 인터포저 기판으로 실리콘 웨이퍼를 사용하는 것이 바람직하다.
상기 인터포저 기판을 500℃ 내지 1100℃의 온도에서 열처리하는 것이 효과적이다.
상기 인터포저 기판을 500℃ 이상의 온도로 가열한 후, 상기 인터포저 기판을 상온으로 쿨링시키는 단계를 포함한다.
상기 가열된 인터포저 기판을 상온으로 쿨링시키는 단계에 있어서, 상기 인터포저 기판을 상온으로 쿨링되는 시간이 30분 내지 60분이 되도록 한다.
상기 인터포저 기판의 상부 표면에 배선 라인을 형성하고, 상기 관통홀 내부에 관통 전극을 형성하는 단계에 있어서, 상기 인터포저 기판에 전원을 공급하는 전해 도금 방식을 이용하여 배선 라인 및 관통 전극을 형성한다.
상기 배선 라인의 일부가 선택적으로 개방되도록 상기 인터포저 기판의 상면에 절연막을 코팅하는 단계를 포함한다.
상기 배선 라인의 개방된 영역에 상기 배선 라인과 접속되도록 외부 접속 단자를 형성하는 단계를 포함한다.
상술한 바와 같이 본 발명의 실시예에서는 인터포저 기판 상에 관통 전극 및 배선 라인을 형성하기 전에, 상기 인터포저 기판을 열처리한다. 즉, 인터포저 기판을 500℃ 이상의 온도에서 열처리시킨 후, 상기 인터포저 기판의 온도가 상온이 되도록 빠르게 쿨링시킨다. 이러한 인터포저 기판의 열처리 공정에 의해인터포저 기판 전체의 벌크 저항이 균일하게 된다.
따라서, 전해 도금 방식으로 배선 라인 및 관통 전극을 형성하기 위하여 인터포저 기판에 전원을 인가하면, 상기 인터포저 기판 전체에 균일한 벌크 저항이 흐르게 된다. 이로 인해, 전술한 바와 같이, 상기 인터포저 기판에 전원을 인가하는 전해 도금 방식으로 배선 라인 및 관통 전극을 형성할 경우, 상기 배선라인 및 관통 전극의 두께가 균일하게 된다. 이에, 불균일한 두께의 배선라인 및 관통 전극에 의해 인터포저의 특성이 저하되는 것을 방지할 수 있다.
도 1a 및 도 1k는 본 발명의 실시예에 따른 인터포저(Interposer)의 제조 방법을 순서적으로 도시한 도면
도 2는 실시예 및 비교예에 따른 인터포저 기판의 영역별 벌크 저항값을 비교하기 위하여 나타낸 그래프
도 3은 실시예 및 비교예에 따른 인터포저 기판의 벌크 저항 측정 지점을 설명하기 위해 도시한 도면
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1a 및 도 1k는 본 발명의 실시예에 따른 인터포저(Interposer)의 제조 방법을 순서적으로 도시한 도면이다.
도 1a를 참조하면, 그 상부에 활성 장치(Active device)(200)를 배치하기 위한 기재(100)를 마련한다. 실시예에서는 사파이어를 이용하여 제작된 기재(100)를 사용한다. 물론 이에 한정되지 않고 ZnO(Zinc Oxide), GaN(Gallium Nitride), 실리콘 카바이드(Silicon Carbide) 및 알루미늄 나이트라이드(AlN) 등을 기재(100)로 이용할 수도 있다. 그리고 이러한 기재(100) 상에 활성 장치(200)가 배치된다. 여기서 활성 장치(200)는 예를 들어 n형층, 양자 우물층, p형층, n형 전극 및 p형 전극을 구비하는 LED 일 수 있다. 물론 이에 한정되지 않고, 활성 장치(200)는 다양한 반도체 장치 또는 전기광학소자 일 수 있다. 그리고 이와 같은 활성 장치(200) 상부에 도전성 물질을 이용하여 제 1 및 제 2 패드(220, 23)를 형성한다.
이와 별도로 도 1b에 도시된 바와 같이 관통홀(320)이 마련된 인터포저 기판(300)을 준비한다. 이때 관통홀(320)은 KoH 및 TMAH 용액을 이용한 습식 식각 방법, 플라즈마를 이용한 건식 식각 방법, 반응 이온 식각 방법 등을 이용하여 인터포저 기판(300)의 일부를 식각하여 형성할 수 있다. 물론 이에 한정되지 않고 레이저 드릴 및 기계적 드릴과 같은 드릴 방법으로 관통홀(320)을 형성할 수도 있다. 이때 관통홀(320)은 인터포저 기판(300)의 세로 방향으로 형성되며, 제 1 패드(220) 및 제 2 패드(230) 상측에 대응 위치하도록 형성되는 것이 바람직하다. 실시예에서는 인터포저 기판(300)으로 실리콘 웨이퍼를 이용한다.
그리고 관통홀(320)이 형성된 인터포저 기판(300)을 실시예에 따른 방법으로 열처리한다. 이는 인터포저 기판(300) 전체의 벌크 저항을 균일하게 하여, 후속 공정에 의해 형성되는 관통 전극(400) 및 배선 라인(500)의 두께가 균일하도록 하기 위함이다. 실시예에 따른 방법으로 인터포저 기판(300)을 열처리하는 방법은 하기와 같다. 먼저, 인터포저 기판(300)을 오븐(oven) 내에 장입시킨 후, 오븐(oven)을 이용하여 상기 인터포저 기판(300)을 가열한다. 여기서, 인터포저 기판(300)의 열처리 온도는 500℃ 이상 바람직하게는 500℃ 내지 1100℃가 되도록 한다. 또한, 상온 상태인 인터포저 기판(300)를 열처리 온도로 승온시키는 시간이 1시간 이하, 바람직하게는 30분 이하가 되도록 한다. 이후, 500℃ 이상의 온도에서 인터포저 기판(300)를 30분 내지 1시간 동안 열처리한다. 그리고, 500℃ 이상의 온도에서 인터포저 기판(300)의 열처리 공정이 종료되면, 인터포저 기판(300)의 온도가 상온이 되도록 빠르게 쿨링시킨다. 이때, 냉매인 예를 들어, N2 가스를 오븐 내에 주입하여, 1시간 이하 바람직하게는 30분 이하의 시간 동안에 인터포저 기판(300)의 온도가 상온이 되도록 빠르게 쿨링시킨다. 이를 통해 인터포저 기판(300) 전체의 벌크 저항이 균일하도록 할 수 있다. 하지만, 예를 들어, 인터포저 기판(300)의 열처리 온도가 500℃ 미만인 경우에는 상기 인터포저 기판(300)의 에지 영역의 벌크 저항이 중심 영역에 비해 높은 문제가 여전히 존재하게 된다. 따라서 실시예에서는 인터포저 기판(300)을 500℃ 이상 바람직하게는 500℃ 내지 1100℃의 온도로 열처리한다. 인터포저 기판(300)의 열처리에 의한 벌크 저항 값은 하기에서 설명하기로 한다. 그리고 상기에서는 오븐(oven)을 이용하였으나, 이에 한정되지 않고 다양한 가열 수단을 이용할 수 있다.
도 1c를 참조하면, 인터포저 기판(300)의 표면과 관통홀(320)의 내주면에 제 1 절연막(310)을 형성한다. 여기서 제 1 절연막(310)은 알루미나(Al2O3)와 같은 산화물 또는 질화물과 같은 무기질 등과 같은 다양한 절연성의 재료를 이용하여 형성할 수 있다. 그리고 상기와 같은 재료들을 로(furnance)를 이용한 습식 및 건식 산화막 형성법, 화상기상증착(Chemical Vapor Deption: CVD) 방법, 그리고 절연물질을 코팅하는 코팅(Coating)법 등을 이용하여 제 1 절연막(310)을 형성할 수 있다.
도 1d를 참조하면, 활성 장치(200) 상부에 인터포저 기판(300)을 접합한다. 이를 위해 제 1 패드(220) 및 제 2 패드(230)가 형성되지 않은 활성 장치(200) 상부 표면에 접착제(210)를 도포한다. 이때, 접착제(210)는 활성 장치(200) 상부에 형성된 제 1 패드(220) 및 제 2 패드(230)를 노출시키도록 도포되는 것이 바람직하다. 그리고 접착제(210) 상측에 인터포저 기판(300)을 배치시켜 활성 장치(200)와 인터포저 기판(300) 간을 접합시킨다. 이때, 접착제(210)로는 열 경화성 재료 예를 들어, 에폭시, 폴리이미드 등의 폴리머 재료와 글래스프릿(glass frit) 등의무길 재료, 금속 재료 등이 사용될 수 있다.
도 1e를 참조하면, 인터포저 기판(300)의 상부 표면 및 관통홀(320) 내주면에 도전성 물질을 코팅하여 시드층(seed layer)(410)을 형성한다. 실시예에서는 무전해 도금 방식을 이용하여 시드층(410)을 형성하나, 이에 한정되지 않고 전기 그라프팅 방법 등을 통해 형성될 수도 있다. 그리고 시드층(410)을 형성하는 물질로는 Cr, Cu, Ni, Au, Ag, Al, W, Ti, Pb, 솔더(solder), Zr 및 ITO 중 선택된 하나 또는 이들의 조합을 이용할 수 있다.
도 1f를 참조하면, 시드층(410) 상에 배선 라인(500) 형성 영역을 정의하는 패턴(510)을 형성한다. 실시예에서는 배선 라인(500)이 형성되지 않는 인터포저 기판(300) 상부 표면에 PR을 코팅하여, 상기 배선 라인(500) 형성 영역을 정의하는 패턴(510)을 형성한다.
도 1g를 참조하면, 시드층(410) 상에 관통 전극(400) 및 배선 라인(500)을 형성한다. 실시예에서는 전해 도금 방식을 이용하여 도전성 물질을 도금시켜 관통 전극(400) 및 배선 라인(500)을 형성한다. 하기에서는 전해 도금 방식으로 시드층(410) 상에 도전성 물질을 도금시켜, 관통 전극(400) 및 배선 라인(500)을 동시에 형성하는 방법을 설명한다. 먼저, 전해질 용액에 양극과 음극을 침지시키고, 상기 양극 및 음극 각각에 전원을 인가한다. 여기서 음극은 피도금 물체인 인터포저 기판(300)이며, 양극은 상대전극인 도전성 플레이트이다. 도전성 플레이트는 Cr, Cu, Ni, Au, Ag, Al, W, Ti, Pb, Zr 및 ITO 중 선택된 하나 또는 이들의 조합을 이용하여 제작된 것을 사용할 수 있다. 그리고 전해질 용액은 관통 전극(400) 및 배선 라인(500)를 형성하는 도전성 물질의 이온이 포함된 용액을 사용한다. 그리고 예를 들어, 음극인 인터포저 기판(300)의 에지 영역 및 도전성 플레이트의 에지 영역 각각에 클램프 전극을 연결하고, 전원을 인가한다. 이에, 도전성 플레이트로부터 전자가 방출되고, 전해질 용액의 양이온은 음극 즉, 인터포저 기판(300)으로 이동한다. 그리고 인터포저 기판(300)이 배치된 방향으로 이동한 양이온과 전자가 결합하여 석출물이 생성되고, 석출물이 인터포저 기판(300)에 형성된 시드층(410)의 표면에 흡착된다. 이로 인해 인터포저 기판(300)의 관통홀(320)에 석출물이 충진되어 관통 전극(400)이 형성되고, 패턴(510)이 형성되지 않은 인터포저 기판(300)의 상부 표면에 석출물이 코팅되어 배선 라인(500)이 형성된다. 이때 전술한 바와 같이 전 단계에서 인터포저 기판(300)을 500℃ 이상의 온도에서 열처리 하였다. 이에, 인터포저 기판(300) 전체의 벌크 저항이 균일하다. 따라서, 음극인 인터포저 기판(300) 및 양극인 도전성 플레이트 각각에 전원을 인가하면, 상기 인터포저 기판(300) 전체에 균일한 전류가 흐르게 된다. 따라서, 균일한 두께의 관통 전극(400) 및 배선 라인(500)을 형성할 수 있다. 이후, 도 1h에 도시된 바와 같이 패턴(510)을 플라즈마 식각 등의 방법을 통해 제거한다.
실시예에서는 관통 전극(400) 및 배선 라인(500)을 동시에 형성하였으나, 이에 한정되지 않고 관통 전극(400)을 형성하는 공정과 배선 라인(500)을 형성하는 공정을 분리하여 진행할 수도 있다.
도 1i를 참조하면, 배선 라인(500)의 일부가 선택적으로 개방되도록 인터포저 기판(300)의 상면에 제 2 절연막(600)을 형성한다. 이러한 제 2 절연막(600)은 폴리이미드(polymide)와 같은 중합체로 제작될 수 있다. 물론 이에 한정되지 않고 알루미나(Al2O3)와 같은 산화물 또는 질화물과 같은 무기질 등과 같은 다양한 절연성의 재료를 이용하여 형성할 수 있다.
도 1j를 참조하면, 제 2 절연막(600)으로부터 노출된 배선 라인(500)과 접속되도록 외부 접속 단자(700)를 형성한다. 여기서 외부 접속 단자(700)는 Cu, Au 또는 Ni 등의 금속 범프(metal bump) 등을 이용하여 형성할 수 있다. 이후, 도 1k에 도시된 바와 같이 레이저 리프트-오프(Laser Lift-Off, LLO) 공정을 이용하여 활성 장치(200)의 하부로부터 기재(100)을 제거한다.
상기에서는 인터포저 기판(300)과 접합되는 활성 장치(200)로 예를 들어, LED를 접합시키는 인터포저의 제작 방법에 설명하였다. 하지만 이에 한정되지 않고 인터포저 기판(300)에 다양한 장치를 접합시켜 다양한 인터포저를 제작할 수 있다. 즉, 실시예와 같이 인터포저 기판(300)을 접합시키는 방법은 다양한 인터포저의 제조 방법에 적용될 수 있다.
표 1은 실시예 및 비교예에 따른 인터포저 기판의 벌크 저항값을 나타낸 표이다. 도 2는 실시예 및 비교예에 따른 인터포저 기판의 영역별 벌크 저항값을 비교하기 위하여 나타낸 그래프이다. 도 3은 실시예 및 비교예에 따른 인터포저 기판의 벌크 저항 측정 지점을 설명하기 위해 도시한 도면이다. 여기서 실시예는 열처리된 인터포저 기판이고, 비교예는 열처리 되지 않은 인터포저 기판이다.
하기에서는 표 1 및 도 2를 참조하여, 실시예 및 비교예에 따른 인터포저 기판의 영역별 벌크 저항을 비교한다. 이를 위하여, 동일 크기의 2개의 실리콘 웨이퍼를 마련하고, 하나는 500℃ 이상의 온도에서 열처리 공정을 실시하고 나머지 하나는 열처리 공정을 하지 않는다. 이때 실시예 및 비교예에 따른 각각의 원형의 실리콘 웨이퍼의 지름은 예를 들어, 300mm 이다. 이때, 도 3에 도시된 바와 같이, 실시예에 따른 인터포저 기판과 비교예에 따른 인터포저 기판 각각을 중심점을 지나도록 연장선을 그었을 때, 상기 실시예 및 비교예에 따른 인터포저 기판의 좌측 끝단을 0mm지점이라하고, 중심 지점을 150mm 지점 우측 끝단을 300mm 지점이라 한다. 그리고 동일 지점이서의 벌크 저항의 비교를 위하여, 도 3에 도시된 바와 같이 실시예에 따른 인터포저 기판의 벌크 저항 측정 지점과 비교예에 따른 인터포저 기판의 벌크 저항 측정 지점이 동일하도록 하였다.
측정 지점(mm) 실시예 벌크 저항(Ω.㎝) 비교예 벌크 저항(Ω.㎝)
10 22.30 28.693
20 22.23 30.393
30 22.22 29.683
150 22.38 28.917
270 22.03 30.660
280 22.16 30.330
290 22.08 29.397
295 22.08 28.437
표 1 및 도 2를 참조하면, 실시예에 따른 영역별 벌크 저항이 비교예에 따른 영역별 저항에 비해 균일하다. 예를 들어, 실시예에 따른 인터포저 기판의 10mm 지점에서 벌크 저항은 22.30 Ω.㎝이고, 150mm 지점의 벌크 저항은 22.38Ω.㎝이다. 즉, 실시예에 따른 인터포저 기판의 10mm 지점과 150mm 지점의 벌크 저항 차이는 0.08Ω.㎝이다. 한편, 비교예에 따른 인터포저 기판의 10mm 지점에서 벌크 저항은 28.639 Ω.㎝이고, 150mm 지점의 벌크 저항은 28.917Ω.㎝이다. 즉, 비교예에 따른 인터포저 기판의 에지 영역인 10mm 지점과 150mm 지점의 벌크 저항 차이는 0.224Ω.㎝이다. 또한, 실시예에 따른 인터포저 기판의 전체 영역에서의 벌크 저항 값이 비교예에 따른 인터포저 기판의 전체 영역에서의 벌크 저항 값에 비해 낮은 것을 알 수 있다. 이를 통해, 500℃ 이상의 온도에서 인터포저 기판을 열처리할 경우, 열처리를 하지 않은 인터포저 기판에 비해 벌크 저항이 균일한 것을 알 수 있다. 또한, 500℃ 이상의 온도에서 인터포저 기판을 열처리할 경우, 열처리를 하지 않은 인터포저 기판에 비해 벌크 저항이 낮은 것을 알 수 있다.
그리고 도시되지 않았지만, 상기 실시예 및 비교예에 따른 인터포저 기판 각각에 관통 전극 및 배선 라인을 형성하면, 비교예에 따른 인터포저 기판 상에 형성된 배선 라인 및 관통 전극의 두께에 비해 실시예에 따른 배선 라인 및 관통 전극의 두께가 균일하다.
100: 기재 300: 인터포저 기판
400: 관통 전극 500: 배선 라인

Claims (8)

  1. 일면에 활성 장치가 배치되고, 상기 활성 장치 상에 패드가 형성된 기재를 마련하는 단계;
    상기 패드 상측에 대응 위치하는 관통홀이 마련된 인터포저 기판을 마련하는 단계;
    상기 인터포저 기판을 500℃ 이상의 온도에서 가열하고, 상기 인터포저 기판을 상온으로 쿨링시켜, 상기 인터포저 기판의 벌크 저항을 균일하게 하는 단계;
    로(furnace)를 이용한 습식 및 건식 산화막 형성법, 화상기상증착(CVD) 방법, 코팅하는 코팅(Coating)법 중 어느 하나의 방법을 이용하여, 상기 인터포저 기판의 표면과 관통홀의 내주면에 제 1 절연막을 형성하는 단계;
    상기 인터포저 기판의 상부 표면에 배선 라인을 형성하고, 상기 관통홀 내부에 관통 전극을 형성하는 단계를 포함하는 인터포저의 제조 방법.
  2. 청구항 1에 있어서,
    상기 인터포저 기판으로 실리콘 웨이퍼를 사용하는 인터포저의 제조 방법.
  3. 청구항 1에 있어서,
    상기 인터포저 기판을 500℃ 내지 1100℃의 온도에서 열처리하는 인터포저의 제조 방법.
  4. 삭제
  5. 청구항 1에 있어서,
    상기 인터포저 기판을 상온으로 쿨링시키는 단계에 있어서,
    상기 인터포저 기판을 상온으로 쿨링되는 시간이 30분 내지 60분이 되도록 하는 인터포저의 제조 방법.
  6. 청구항 1에 있어서,
    상기 인터포저 기판의 상부 표면에 배선 라인을 형성하고, 상기 관통홀 내부에 관통 전극을 형성하는 단계에 있어서,
    상기 인터포저 기판에 전원을 공급하는 전해 도금 방식을 이용하여 배선 라인 및 관통 전극을 형성하는 인터포저의 제조 방법.
  7. 청구항 1에 있어서,
    상기 배선 라인의 일부가 선택적으로 개방되도록 상기 인터포저 기판의 상면에 제 2절연막을 형성하는 단계를 포함하는 인터포저의 제조 방법.
  8. 청구항 1에 있어서,
    상기 배선 라인의 개방된 영역에 상기 배선 라인과 접속되도록 외부 접속 단자를 형성하는 단계를 포함하는 인터포저의 제조 방법.
KR20100070093A 2010-07-20 2010-07-20 인터포저의 제조 방법 Expired - Fee Related KR101167882B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20100070093A KR101167882B1 (ko) 2010-07-20 2010-07-20 인터포저의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20100070093A KR101167882B1 (ko) 2010-07-20 2010-07-20 인터포저의 제조 방법

Publications (2)

Publication Number Publication Date
KR20120008847A KR20120008847A (ko) 2012-02-01
KR101167882B1 true KR101167882B1 (ko) 2012-07-23

Family

ID=45833811

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20100070093A Expired - Fee Related KR101167882B1 (ko) 2010-07-20 2010-07-20 인터포저의 제조 방법

Country Status (1)

Country Link
KR (1) KR101167882B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101247986B1 (ko) 2012-09-27 2013-03-27 (주) 이피웍스 충격완화 반도체 패키지용 인터포저 및 그 제조방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009110983A (ja) 2007-10-26 2009-05-21 Shinko Electric Ind Co Ltd シリコンインターポーザとこれを用いた半導体装置用パッケージおよび半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009110983A (ja) 2007-10-26 2009-05-21 Shinko Electric Ind Co Ltd シリコンインターポーザとこれを用いた半導体装置用パッケージおよび半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101247986B1 (ko) 2012-09-27 2013-03-27 (주) 이피웍스 충격완화 반도체 패키지용 인터포저 및 그 제조방법

Also Published As

Publication number Publication date
KR20120008847A (ko) 2012-02-01

Similar Documents

Publication Publication Date Title
US20230187264A1 (en) Methods for bonding semiconductor elements
US9224665B2 (en) Semiconductor device and method for producing the same
TWI621238B (zh) 半導體裝置及其製造方法
US7396735B2 (en) Semiconductor element heat dissipating member, semiconductor device using same, and method for manufacturing same
TWI717542B (zh) 基板保持裝置
TW200302527A (en) Semiconductor device and method of manufacturing semiconductor device
US9741587B2 (en) Semiconductor device and semiconductor device manufacturing method
JP6159563B2 (ja) 少なくとも１つのパワー半導体コンポーネント用の基板を製造するための方法
US8777638B2 (en) Wiring board and method of manufacturing the same
JP4815905B2 (ja) 半導体装置およびその製造方法
JP6550477B2 (ja) 開気孔接触片のガルバニック接合による部品の電気接触方法およびそれに対応する部品モジュール
TWI843772B (zh) 用於具有多工加熱器陣列之靜電卡盤的長壽命延伸溫度範圍嵌入式二極體設計
US10535545B2 (en) Substrate fixing device
TWI629715B (zh) 碳化矽半導體裝置的製造方法、半導體基體的製造方法、碳化矽半導體裝置以及碳化矽半導體裝置的製造裝置
TW201632041A (zh) 使用金屬矽化物形成的微電子組件及製造方法
US20160181224A1 (en) Method of manufacturing semiconductor device
KR101167882B1 (ko) 인터포저의 제조 방법
US20130048350A1 (en) Base member
WO2016031951A1 (ja) ヒータ
CN104465453B (zh) 等离子体cvd装置用的晶片加热器
TW202232650A (zh) 靜電夾盤、其製造方法及基板固定裝置
JP2015229775A (ja) 電気めっき用コンタクト治具、半導体製造装置および半導体装置の製造方法
TW201513263A (zh) 靜電卡盤
KR101541051B1 (ko) 다층 전극 구조를 갖는 정전척의 제조방법 및 이에 의해 제조된 다층 전극 구조를 갖는 정전척
JP2020155639A (ja) モジュールおよびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20100720

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20110824

Patent event code: PE09021S01D

AMND Amendment
PG1501 Laying open of application
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20120320

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20110824

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

AMND Amendment
PX0901 Re-examination

Patent event code: PX09011S01I

Patent event date: 20120320

Comment text: Decision to Refuse Application

Patent event code: PX09012R01I

Patent event date: 20111024

Comment text: Amendment to Specification, etc.

PX0701 Decision of registration after re-examination

Patent event date: 20120521

Comment text: Decision to Grant Registration

Patent event code: PX07013S01D

Patent event date: 20120419

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

Patent event date: 20120320

Comment text: Decision to Refuse Application

Patent event code: PX07011S01I

Patent event date: 20111024

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

X701 Decision to grant (after re-examination)
GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20120717

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20120717

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20160712

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20160712

Start annual number: 5

End annual number: 5

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20180428