DE2720893B2 - - Google Patents

Info

Publication number
DE2720893B2
DE2720893B2 DE2720893A DE2720893A DE2720893B2 DE 2720893 B2 DE2720893 B2 DE 2720893B2 DE 2720893 A DE2720893 A DE 2720893A DE 2720893 A DE2720893 A DE 2720893A DE 2720893 B2 DE2720893 B2 DE 2720893B2
Authority
DE
Germany
Prior art keywords
silicon
nitrogen
oxide
layer
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE2720893A
Other languages
English (en)
Other versions
DE2720893C3 (de
DE2720893A1 (de
Inventor
Courtney San Jose Hart
Arjun N. Palo Alto Saxena
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
EMC Corp
Original Assignee
Data General Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Data General Corp filed Critical Data General Corp
Publication of DE2720893A1 publication Critical patent/DE2720893A1/de
Publication of DE2720893B2 publication Critical patent/DE2720893B2/de
Application granted granted Critical
Publication of DE2720893C3 publication Critical patent/DE2720893C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28537—Deposition of Schottky electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/2633—Bombardment with radiation with high-energy radiation for etching, e.g. sputteretching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/906—Cleaning of wafer as interim step

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

Die Erfindung betrifft ein Verfahren zur Herstellung einer Schottky-Sperrschicht oder eines ohmschen Kontakts, bei dem die Oberfläche eines oxidierten Siliciumplättchens mit einem Stickstoffgas, das neutralen atomaren Stickstoff enthält, beaufschlagt wird und danach eine Metallschicht auf die Oberfläche aufgebracht wird.
Bei dem aus der DE-AS 22 33 541 bekannten Verfahren zur Herstellung einer Schottky-Sperrschicht wird das oxidierte Siliciumplättchen zunächst einem Stickstoffplasma ausgesetzt, das, wenn es sich nicht urn ein vollionisiertes Plasma handelt, neben Ionen und Elektronen und ggf. Stickstoffmolekülen auch neutralen atomaren Stickstoff enthält, um auf der Oberfläche des Siliciumplättchens adsorbierte Gase freizusetzen. Anschließend werden in der gleichen Vorrichtung durch Anlegen einer geeigneten Spannung an eine Molybdänplatte durch das Plasma Molybdänatome aus der Molybdänplatte gerissen, die sich mit dem Stickstoff zu Molybdännitrid verbinden, das auf die Oberfläche des Siliciumplättchens auftrifft und darauf haftet. Auf diese Nitridschicht wird später eine Metallschicht aus Aluminium, Gold, Silber, Kupfer oder Nickel aufgebracht. Anstatt des Molybdännitrids kann auch die Verwendung von Tantalnitrid, Wolframnitrid, Titannitrid oder Niobnitrid vorgesehen sein.
Das Plasma enthält bei dem bekannten Verfahren immer sehr große Anteile von Stickstoffionen, die Strahlungsschäden an der interessierenden Grenzschicht bewirken können. Außerdem kann die beim bekannten Verfahren gebildete Nitridschicht bewirken, daß die Bildung einer guten Silicidschicht zur Herstellung von Schottky-Sperrschichten und ohmschen Kontakten behindert wird. Der Erfindung liegt die Aufgabe zugrunde, die Qualität des Herstellungsverfahrens zu erhöhen. Diese Aufgabe wird gemäß der Erfindung dadurch gelöst, daß das Stickstoffgas im wesentlichen nur neutralen atomaren Stickstoff enthält.
Die Aussage, daß das Stickstoffplasma im wesentlichen nur neutralen atomaren Stickstoff enthält, soll bedeuten, daß das Vorhandensein von Stickstoffionen und von Stickstoffmolekülen zwar nicht völlig ausgeschlossen ist, daß der Anteil von neutralen Stickstoffatomen jedoch weit überwiegt, so daß die etwa noch im geringen Mengen vorhandenen Ionen die obengenannten Schäden nicht hervorrufen können. Die grundliegende Idee besteht darin, die Siliciumplättchen in einem Stickstoffplasma zu behandeln, das aus atomarem neutralem Stickstoff besteht; die grundlegende Erkenninis besteht darin, daß eine derartige Behandlung die Siliciumoberfläche gut passiviert und naszierendes Oxid auf ihr verhindert Der Ausdruck atomarer neutraler Stickstoff soll nicht den molekularen Stickstoff N2 bedeuten, und er soll nicht Stickstoffionen N+ bedeuten, sondern einfach atomaren Stickstoff, der ungeladen ist und nicht mit anderen Stickstoffatomen verbunden ist
Der Vorteil der Erfindung liegt darin, daß dünne Siliciumoxidschichten, die nach den üblichen Reinigungsvorgängen sich auf der Oberfläche des Siliciumplättchens sofort wieder bilden und unerwünscht sind, sehr zuverlässig entfernt werden können, wobei nicht die Gefahr besteht, daß bei einer Behandlungsdauer, die so gewählt ist, daß mit Sicherheit alles unerwünschte Siliciumoxid entfernt wird, auch das Silicium in unerwünschter Weise angegriffen wird. Weiter ist von Vorteü, daß deswegen, weil die Siliciumplättchen in einem neutralen Medium behandelt werden, nicht die Gefahr besteht, daß ins System z. B. durch nach dem Reinigen unvollständig getrocknete Siliciumplättchen gelangte Wassermoleküle nach ihrer Aufspaltung bei der Plasmaerzeugung zu einer unerwünschten Verstärkung der Siliciumoxidschicht beitragen. Nachdem die unerwünschten Siliciumoxidschichten entfernt sind, kann das Siliciumplättchen aus dem Gerät, in dem die Behandlung stattgefunden hat, entnommen werden und in ein anderem Gerät ohne besondere Vorsichtsmaßnahmen eingesetzt werden, in dem die Metallisierung angebracht wird. Bei diesem Umsetzvorgang des Siliciumplättchens besteht nicht die Gefahr, daß sich erneut eine unerwünschte Siliciumoxidschicht bildet, weil die Oberfläche des Siliciums durch den atomaren Stickstoff passiviert ist.
Die Metallschicht kann zur Bildung von Metall-Silicid mit Wärme behandelt werden, wie an sich aus der US-PS 38 55 612 bekannt ist.
Für die Metallschicht kann insbesondere Molybdän, Aluminium Titan, Rhodium, Palladium oder Wolfram verwendet sein. Bei einer bevorzugten Ausführungsform der Erfindung ist das Metall Platin und die Anordnung wird zur Bildung von Platinsilicid auf eine Temperatur von ungefähr 65O0C erwärmt. Das Platinsilicid weist gegenüber den anderen soeben genannten Siliciden den Vorteil auf, daß seine Potentialschwelle auf N-Silicium am größten ist, außerdem weist es überragende Eigenschaften hinsichtlich Zuverlässigkeit und Leistung auf.
Schichten aus naszierendem Siliciumoxid, die sich unmittelbar nach dem Reinigen der Siliciumplättchen beispielsweise mit Hilfe von Säuren sofort wieder neu bilden, verursachen bei den meisten Metallisierungsprozessen, insbesondere wenn ein Metall-Silicid, beispielsweise Platin-Silicid, Palladium-Silicid oder Rhodium-Silicid zur Bildung von Schottky-Grenzflächen und ohmschen Kontakten verwendet wird, große Schwierigkeiten. Es sind daher zahlreiche Versuche zur Beseitigung dieser Oxidschichten vorgenommen worden. So ist beispielsweise aus der US-PS 38 55 612 ein Verfahren bekannt, bei dem mittels Zerstäubungsätzens in einem Argonplasma die unerwünschte Oxidschicht entfernt werden soll. Anschließend wird Platin und Nickel aufgebracht und die Anordnung zur Erzeugung von Metall-Silicid mit einer Temperatur zwischen 3500C und 9000C, vorzugsweise 45O0C, behandelt. Wird bei diesem Verfahren jedoch nicht genügend lange geätzt, so wird die Siliciumoxidschicht nur teilweise entfernt, was zu zufälligen Schwankungen der Eigenschaften von öhffischcfi Kontakten und Schoitky-
Grenzflächen führt Wird dagegen so lange geätzt, daß uie unerwünschte Oxidschicht mit Sicherheit beseitigt ist so besteht die Gefahr, daß von den als Isolierschichten beim fertigen Halbleiterelement vorgesehenen dickeren Siliciumoxidschichten, insbesondere von mit Phosphor dotiertem Siliciumoxid, zuviel entfernt wird, was ebenfalls zu Störungen führt Auch besteht die Gefahr, daß hierbei auch das Silicium in unerwünscht starkem Maße entfernt wird.
Außerdem treten bei diesem bekannten Verfahren w weitere Schwierigkeiten auf, wenn Wasserdampf in dem Zerstäubungssystem vorhanden ist, der z. B. von ungenügend getrockneten Plättchen stammen kann oder aus anderen Quellen, beispielsweise dem Argongas, dem Vakuumsystem und von Vorrichtungen, die im 1 System benutzt werden. Dabei reagiert der Sauerstoff und/oder das Hydroxidion in dem ionisierten Argonplasma mit Silicium und bildet eine zusätzliche Oxidschicht anstatt die unerwünschte Oxidschicht zu entfernen.
Demgegenüber weist die Erfindung den Vorteil auf, daß im System etwa vorhandener Wasserdampf keine derartigen Störungen verursacht
Eine Vorrichtung, mit der das erfindungsgemäße Verfahren durchgeführt werden kann, ist aus der US-PS 38 79 597 bekannt In dieser Druckschrift wird allerdings das Ätzen von oxidierten Siliciumplättchen oder von Siliciumnitridplättchen in einem Plasma beschrieben, zu dessen Herstellung Tetrafluormethan verwendet ist, dem einige Prozent Sauerstoff zugesetzt sein können, in Als Vorteil bei dem bekannten Verfahren wird angegeben, daß eine auf dem Halbleiterplättchen vorhandene Schicht von Photolack den Ätzvorgang gut widersteht und dennoch bei Bedarf durch besondere Maßnahmen sehr schnell entfernt werden kann. Als j5 Nachteil ist bei dem bekannten Verfahren jedoch genau wie bei dem oben beschriebenen Verfahren unter Verwendung des Argonplasmas festzustellen, daß neben Siliciumoxid auch Silicium entfernt wird.
Die Erfindung wird im folgenden anhand der Zeichnung in einem Ausführungsbeispiel beschrieben.
F i g. 1 ist ein Querschnitt durch ein Halbleitersubstrat mit einer Schicht von naszierendem Oxid;
F i g. 2 ist der Querschnitt von F i g. 1, wobei ein unvollständiges Entfernen der Schicht des naszierenden « Oxids gezeigt ist;
Fig.3 ist ein Querschnitt eines Halbleitersubstrats, der die Ergebnisse von übermäßigem Zerstäubungsätzen zeigt;
F i g. 4 ist ein schematisches Flußdiagramm, das den Prozeß der vorliegenden Erfindung enthält und ihn mit einem Verfahren gemäß dem Stand der Technik vergleicht;
Fig.5 ist eine graphische Darstellung, die die Leistungscharakteristik zeigt, die bei einem in Überein-Stimmung mit der vorliegenden Erfindung konstruierten Bauelement erhalten wurde, und
F i g. 6 ist ein Querschnitt eines gemäß der Technik der vorliegenden Erfindung behandelten Halbleitersubstrats, das keinerlei naszierendes Oxid zeigt. bo
In F i g. 1 grenzt ein Siliciumsubstrat 101 an eine Schicht 102 von Siliciumdioxid an einer Grenze 104. Eine Schicht 103 von naszierendem Oxid ist gemäß der Darstellung auf der Siliciumoberfläche vorhanden und kann eine Dicke von ungefähr 2,5 nm haben. Wie oben erwähnt, bildet sich bei Raumtemperatur sofort naszierendes Oxid auf den Siliciumflächen und es ist diese Schicht, uie die Bildung von guieti Piaün-Siiicid-Grenzflächen verhindert
Fig.2 zeigt im wesentlichen denselben Querschnitt der in Fig. 1 gezeigt ist nach einer Behandlung zum Entfeinen des naszierenden Oxids. In diesem Beispiel ergibt ein unvollständiges Entfernen des naszierenden Oxids ein ungleichmäßiges PlatinsUicid, wie an den Verbindungen 203 gezeigt ist Weil nicht alles aiszierende Oxid entfernt worden ist führt das sich ergebende unvollständige oder fleckenhafte Platinsilicid zu einer Reihe von schlechten ohmschen Kontakten und schlechten Schottky-Grenzflächen. Dies ist das Ergebnis eines unzureichenden Zerstäubungs-Ätzens. Daher wird normalerweise ein stärkeres Zerstäubungs-Ätzen vorgenommen und nicht ein schwächeres, um ein vollständiges Entfernen des naszierenden Oxids sicherzustellen. Jedoch liefert ein übermäßiges Zerstäubungs-Ätzen ebenfalls schlechte Resultate, wie in Fig.3 gezeigt ist
In F i g. 3 entspricht das Substrat 101 im wesentlichen dem Substrat 101 der früheren Figuren, und die Schicht 102 von Siliciumdioxid entspricht im wesentlichen den entsprechenden Schichten 102 in den anderen Figuren. Jedoch zeigt eine gestrichelte Linie 303 den Umriß der Siliciumdioxidschicht die vorhanden wäre, wenn sie nicht durch zu starkes Ätzen unter den Bedingungen beim Stand der Technik entfernt worden wäre. Man ks.nn sehen, daß ein wesentlicher Betrag des Siliciumdioxids wegen des zu starken Zerstäubungs-Ätzens entfernt worden ist um das Entfernen der naszierenden Oxidschicht sicherzustellen. Wie erwähnt ermöglicht dies jedoch die Entstehung von anderen Problemen, wie Probleme einer niedrigen Durchbruchsspannung, eines hohen Leckstroms und Kurzschlußprobleme.
Im Gegensatz zu den oben beschriebenen drei Figuren wird nun auf F i g. 6 Bezug genommen.
Dieses Substrat 101 war dem Prozeß gemäß der vorliegenden Erfindung unterworfen worden und zeigt so die Kante einer passivierten Oberfläche 603 frei von einem Aufbau aus naszierendem Oxid und geeignet eine Schicht von Platin oder anderem Material anzunehmen, um eine Schottky-Grenzfläche oder einen ohmschen Kontakt, wie beschrieben, zu bilden.
In Fig.4 ist ein schematisches Diagramm von Prozeßabläufen gezeigt Eine Einrichtung 401 zum Oxidieren und Diffundieren liefert ein oxidiertes Plättchen (nicht dargestellt) aus Silicium mit Flächen, die mit Fotolack behandelt wurden. Dieses Plättchen hat somit Gebiete, die bis zu dem Basissubstrat (Silicium) herunter ausgeätzt worden sind. Ein Apparat 402 zum Reinigen und Trocknen wirkt auf die von der Einrichtung 401 gelieferten Plättchen ein. Diese Einrichtung ist in der Industrie üblich und Einzelheiten müssen zum vollen Verständnis der vorliegenden Erfindung hier nicht gebracht werden. Beschreibungen der Einrichtungen 401 und 402 und ihrer Wirkungsweise können gefunden werden in G. E. M ο ο r e in »Microelectronics« ELKenjian.ed McGraw Hill Book Co., IncNew York,(1963),Seite2.76.
Das oxidierte Plättchen wird dann einem Stickstoffplasma ausgesetzt und unterworfen, wie es in einer Plasma-Ätzeinrichtung 403 erzeugt wird. Die Plasma-Masch:ne 403 ist ebenfalls im Handel erhältlich, und ihre Arbeitsweise ist in dem US-Patent 38 79 597 beschrieben.
Dieses bekannte Gerät weist einen Quarzzylinder auf, der an seiner Außenseite mit Elektroden versehen ist die mit einer Hochfrequenzquelle zu verbinden sind, und im inneren des Quarzzyiinders ist in aiiseitieem Abstand
von dessen Innenwandung konzentrisch ein Zylinder angeordnet, dessen Wandung aus perforiertem Aluminiumblech gebildet ist Der Quarzzylinder hat einen Durchmesser von etwa 20 cm, der Aluminiumzylinder hat einen Durchmesser von etwa 17,5 cm, und die Löcher im Aluminiumzylinder haben etwa 3,5 mm Durchmesser und einen gegenseitigen Abstand (zwischen den Lochmitten gemessen) von etwa 9,5 mm. Die zu behandelnden Halbleiterplättchen werden im Inneren des Aluminiumzylinders, der auch als Ätztunnei bezeichnet werden kann, angeordnet Die Leuchterscheinung, die beim Zuführen von Hochfrequenzenergie bei einem ausreichend niedrigen Druck im Quarzzylinder das Vorhandensein des Plasmas anzeigt, ist auf den ringförmigen Raum zwischen dem Aluminiumzylinder und der Innenwand des Quarzzylinders beschränkt
Nachdem sich das Plättchen eine geeignete Zeitspanne und bei geeigneter Temperatur in der Plasmaeinrichtung 403 befunden hat, ist die Oberfläche des Plättchens in geeigneter Weise passiviert, worauf sie einem Zerstäubungsvorgang zur Abscheidung von Platin (oder einer anderen Metallabscheidung) in einer Abscheidungseinrichtung 404 unterworfen wird. Dann werden die Plättchen einer anderen Wärmebehandlungsvorrichtung 405 unterworfen, um das Plättchen so zu behandeln, daß sich brauchbare Elemente mit Schottky-Kontakten oder ohmschen Kontakten ergeben.
Die Bedingungen, unter denen ein solcher atomarer Stickstoff für die Verwendung bei dem Prozeß oder Verfahren der vorliegenden Erfindung bei Verwendung des oben angegebenen Geräts erhalten werden kann, sind eine Hochfrequenzleistung von 300 W, ein Druck von 1,3 mb, und die Expositionszeit des Plättchens beträgt 5 min. Wenn danach in der Einrichtung 404 Platin auf die Siliciumplättchen aufgebracht wird, die in einem solchen Stickstoffplasma behandelt worden sind, und anschließend eine Wärmebehandlung in dem Wärmebehandlungsapparat 405 bei 650° C erfolgt, so wurde festgestellt, daß ein gutes Platinsilicid auf den Siüciumflächen gebildet wird. Das Kriterium für ein gutes Platinsilicid besteht darin, daß es bei einer Infrarotprüfung undurchsichtig ist, und die Barrierenhöhe der Platinsilicid-Schottky-Diode auf n-Silicium sollte 0,84 ± 0,03 eV (Elektronen-Volt) betragen. Diese beiden Kriterien werden bei Mustern, die in Übereinstimmung mit der vorliegenden Erfindung hergestellt wurden, erfüllt
In Fig.5 ist eine logarithmische Darstellung des Vorwärtsstroms über der Vorwärtsspannung für Elemente, die in der beschriebenen Weise hergestellt wurden, gezeigt, aus der man Leistungsergebnisse berechnen kann. Die logarithmische Darstellung ist linear und zeigt so die iogarithmische (oder exponentiel-Ie) physikalische Natur der Funktion des Elements an. Aus der Steigung der linie, die aus Messungen an dem Element und aus anderen Daten, wie beispielsweise den geometrischen Abmessungen des Elements erhalten
ι»
wurde, wurde die Schottky-Barriere für eine Metall-Halbleiter-Grenzfläche oder -Verbindung zu 0,82 eV berechnet. Dieser Wert fällt in den richtigen Bereich für die Barrierenhöhe für eine Platinsilicid-Schottky-Diode, die 0,84 ± 0,03 eV sein sollte.
Eine theoretische Erklärung oder ein Modell, um die sich aus dieser Erfindung ergebenden verbesserten Elemente zu erklären und für diesen wesentlichen Fortschritt auf dem Gebiet der Halbleiterbearbeitung wird im folgenden gegeben: Atomarer Stickstoff N, der in einem Stickstoffplasma in einem Ätztunnel erzeugt wird, und der auf ein Siliciumplättchen mit naszierendem Oxid auf seiner Oberfläche einwirkt spaltet das Oxid. Ein derartiges Plasma von atomarem Stickstoff ist hochreaktiv und spaltet auch hydratierte Oxidmoleküle zusätzlich zu der Tatsache, daß es das Oxid spaltet, und diese beiden werden aus der Oberfläche entfernt. Die freien Bindungen der Siliciumatome an der Oberfläche verbinden sich mit Stickstoffatomen und ergeben einen einlagigen Überzug von Stickstoff oder mehr. Diese Anordnung von Stickstoffatomen auf der Siliciumoberfläche verzögert oder verhindert die Reaktion von Sauerstoff und Wasserdampf mit dem Silicium bei Raumtemperatur. So wird die Bildung einer Schicht von naszierendem Oxid auf der Siliciumoberfläche verzögert oder verhindert
Zusammenfassend schafft die vorliegende Erfindung eine Behandlung von Siliciumgebieten oder Flächen mit einem Stickstoffplasma, dessen freie Stickstoffradikale mit der Oberflächenschicht des Siliciumoxids reagieren, um das Oxid von den Siliciumgebieten zu entfernen und so diese zu passivieren, derart daß das Wachstum der Schicht von naszierendem Oxid bei Raumtemperatur verzögert wird. Die derart behandelten Siliciumplättchen können dann mit einer Metallbeschichtung oder mit einem Metallniederschlag, wie Platin, ohne Zerstäubungs-Ätzen versehen werden; das Platin kommt in engen Kontakt mit der Siliciumoberfläche. Eine Wärmebehandlung bei einer geeigneten Temperatur bewirkt daß das Platin mit dem Silicium zur Bildung eines Monosilicids reagiert, das gute Schottky-Barrieren auf den Siliciumgebieten ergibt, die einen mäßigen Widerstandswert haben, und gute ohmsche Kontakte, die einen niedrigen Widerstandswert haben. (Der wesentliche Unterschied zwischen der Bildung einer Schottky-Barriere oder -Grenzschicht einerseits oder einem ohmschen Kontakt andererseits liegt in der Konzentration der Dotierung in dem Substrat Die übliche Definition für den für die Unterscheidung einer Schottky-Grenzfläche von einem ohmschen Kontakt erforderliche Konzentration ist: Wenn die Konzentration des Dotierungsmittels in dem Substrat 5 χ 1018 Atome pro cm3 oder mehr ist dann liegt ein ohmscher Kontakt vor; wenn die Konzentration niedriger ist, liegt ein Schottky-Kontakt vor.)
Hierzu 3 Blatt Zeichnungen

Claims (2)

Patentansprüche:
1. Verfahren zur Herstellung einer Schottky-Sperrschicht oder eines ohmschen Kontakts, bei dem die Oberfläche eines oxidierten Siliciumplättchens mit einem Stickstoffgas, das neutralen atomaren Stickstoff enthalt, beaufschlagt wird und danach eine Metallschicht auf die Oberfläche aufgebracht wird, dadurch gekennzeichnet, daß das Stickstoffgas im wesentlichen nur neutralen atomaren Stickstoff enthält
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Metall Platin ist und die Anordnung zur Bildung von Platinsilicid auf eine Temperatur von ungefähr 6500C erwärmt wird.
DE2720893A 1976-05-14 1977-05-10 Verfahren zur Herstellung einer Schottky-Sperrschicht oder eines ohmschen Kontakts Expired DE2720893C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/684,207 US4056642A (en) 1976-05-14 1976-05-14 Method of fabricating metal-semiconductor interfaces

Publications (3)

Publication Number Publication Date
DE2720893A1 DE2720893A1 (de) 1977-11-17
DE2720893B2 true DE2720893B2 (de) 1979-07-12
DE2720893C3 DE2720893C3 (de) 1982-01-14

Family

ID=24747103

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2720893A Expired DE2720893C3 (de) 1976-05-14 1977-05-10 Verfahren zur Herstellung einer Schottky-Sperrschicht oder eines ohmschen Kontakts

Country Status (7)

Country Link
US (1) US4056642A (de)
JP (1) JPS52139366A (de)
CA (1) CA1061915A (de)
DE (1) DE2720893C3 (de)
FR (1) FR2351500A1 (de)
GB (1) GB1530237A (de)
NL (1) NL7705316A (de)

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4307131A (en) * 1976-01-30 1981-12-22 Thomson-Csf Method of manufacturing metal-semiconductor contacts exhibiting high injected current density
US4110488A (en) * 1976-04-09 1978-08-29 Rca Corporation Method for making schottky barrier diodes
DE2967538D1 (en) * 1978-06-14 1985-12-05 Fujitsu Ltd Process for producing a semiconductor device having an insulating layer of silicon dioxide covered by a film of silicon oxynitride
EP0154670B1 (de) * 1978-06-14 1991-05-08 Fujitsu Limited Verfahren zur Herstellung einer Halbleiteranordnung mit einer Isolierschicht
US4201999A (en) * 1978-09-22 1980-05-06 International Business Machines Corporation Low barrier Schottky diodes
US4234622A (en) * 1979-04-11 1980-11-18 The United States Of American As Represented By The Secretary Of The Army Vacuum deposition method
US4277320A (en) * 1979-10-01 1981-07-07 Rockwell International Corporation Process for direct thermal nitridation of silicon semiconductor devices
US4247579A (en) * 1979-11-30 1981-01-27 General Electric Company Method for metallizing a semiconductor element
US4292093A (en) * 1979-12-28 1981-09-29 The United States Of America As Represented By The United States Department Of Energy Method using laser irradiation for the production of atomically clean crystalline silicon and germanium surfaces
US4343082A (en) * 1980-04-17 1982-08-10 Bell Telephone Laboratories, Incorporated Method of making contact electrodes to silicon gate, and source and drain regions, of a semiconductor device
USRE32613E (en) * 1980-04-17 1988-02-23 American Telephone And Telegraph Company, At&T Bell Laboratories Method of making contact electrodes to silicon gate, and source and drain regions, of a semiconductor device
US4608589A (en) * 1980-07-08 1986-08-26 International Business Machines Corporation Self-aligned metal structure for integrated circuits
US4758528A (en) * 1980-07-08 1988-07-19 International Business Machines Corporation Self-aligned metal process for integrated circuit metallization
US4315782A (en) * 1980-07-21 1982-02-16 Rca Corporation Method of making semiconductor device with passivated rectifying junctions having hydrogenated amorphous regions
US4328080A (en) * 1980-10-24 1982-05-04 General Electric Company Method of making a catalytic electrode
US4397079A (en) * 1981-03-30 1983-08-09 International Business Machines Corp. Process for improving the yield of integrated devices including Schottky barrier diodes
IT1171402B (it) * 1981-07-20 1987-06-10 Selenia Ind Eletroniche Associ Transistor ad effeto di campo a barriera metallo-semiconduttorre conzona svuotata modificata
US4395322A (en) * 1981-11-18 1983-07-26 General Electric Company Catalytic electrode
US4402998A (en) * 1982-01-04 1983-09-06 Western Electric Co., Inc. Method for providing an adherent electroless metal coating on an epoxy surface
US4582564A (en) * 1982-01-04 1986-04-15 At&T Technologies, Inc. Method of providing an adherent metal coating on an epoxy surface
US4444848A (en) * 1982-01-04 1984-04-24 Western Electric Co., Inc. Adherent metal coatings on rubber-modified epoxy resin surfaces
JPS59179152A (ja) * 1983-03-31 1984-10-11 Agency Of Ind Science & Technol アモルファスシリコン半導体薄膜の製造方法
US4545116A (en) * 1983-05-06 1985-10-08 Texas Instruments Incorporated Method of forming a titanium disilicide
US4585517A (en) * 1985-01-31 1986-04-29 Motorola, Inc. Reactive sputter cleaning of semiconductor wafer
US4692991A (en) * 1985-07-19 1987-09-15 Signetics Corporation Method of controlling forward voltage across Schottky diode
US4842376A (en) * 1985-07-25 1989-06-27 Hughes Aircraft Company Double-schottky diode liquid crystal light valve
US4881110A (en) * 1985-07-25 1989-11-14 Hughes Aircraft Company Double-Schottky diode liquid crystal light valve
IT1185964B (it) * 1985-10-01 1987-11-18 Sgs Microelettronica Spa Procedimento e relativa apparecchiatura per realizzare contatti metallo-semiconduttore di tipo ohmico
US4687537A (en) * 1986-04-15 1987-08-18 Rca Corporation Epitaxial metal silicide layers
US5149686A (en) * 1987-11-06 1992-09-22 The United States Of America As Represented By The Secretary Of Commerce High Tc superconducting unit having low contact surface resistivity
US4963523A (en) * 1987-11-06 1990-10-16 The United States Of America As Represented By The Secretary Of The Commerce High-Tc superconducting unit having low contact surface resistivity and method of making.
US4894701A (en) * 1988-05-09 1990-01-16 General Electric Company Semiconductor device detector and method of forming same
US4981811A (en) * 1990-04-12 1991-01-01 At&T Bell Laboratories Process for fabricating low defect polysilicon
JPH0719777B2 (ja) * 1990-08-10 1995-03-06 株式会社半導体プロセス研究所 半導体装置の製造方法
JP3568385B2 (ja) * 1998-03-16 2004-09-22 沖電気工業株式会社 半導体装置の製造方法
US6613695B2 (en) * 2000-11-24 2003-09-02 Asm America, Inc. Surface preparation prior to deposition
US6960537B2 (en) 2001-10-02 2005-11-01 Asm America, Inc. Incorporation of nitrogen into high k dielectric film
US7176483B2 (en) * 2002-08-12 2007-02-13 Acorn Technologies, Inc. Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions
US7902029B2 (en) * 2002-08-12 2011-03-08 Acorn Technologies, Inc. Process for fabricating a self-aligned deposited source/drain insulated gate field-effect transistor
US6833556B2 (en) 2002-08-12 2004-12-21 Acorn Technologies, Inc. Insulated gate field effect transistor having passivated schottky barriers to the channel
US7084423B2 (en) 2002-08-12 2006-08-01 Acorn Technologies, Inc. Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions
US7974119B2 (en) 2008-07-10 2011-07-05 Seagate Technology Llc Transmission gate-based spin-transfer torque memory unit
US9030867B2 (en) 2008-10-20 2015-05-12 Seagate Technology Llc Bipolar CMOS select device for resistive sense memory
US7825478B2 (en) 2008-11-07 2010-11-02 Seagate Technology Llc Polarity dependent switch for resistive sense memory
US8178864B2 (en) 2008-11-18 2012-05-15 Seagate Technology Llc Asymmetric barrier diode
US8203869B2 (en) 2008-12-02 2012-06-19 Seagate Technology Llc Bit line charge accumulation sensing for resistive changing memory
US8557702B2 (en) * 2009-02-02 2013-10-15 Asm America, Inc. Plasma-enhanced atomic layers deposition of conductive material over dielectric layers
US8159856B2 (en) 2009-07-07 2012-04-17 Seagate Technology Llc Bipolar select device for resistive sense memory
US7911833B2 (en) * 2009-07-13 2011-03-22 Seagate Technology Llc Anti-parallel diode structure and method of fabrication
US8158964B2 (en) 2009-07-13 2012-04-17 Seagate Technology Llc Schottky diode switch and memory units containing the same
US8648426B2 (en) 2010-12-17 2014-02-11 Seagate Technology Llc Tunneling transistors
US9620611B1 (en) 2016-06-17 2017-04-11 Acorn Technology, Inc. MIS contact structure with metal oxide conductor
DE112017005855T5 (de) 2016-11-18 2019-08-01 Acorn Technologies, Inc. Nanodrahttransistor mit Source und Drain induziert durch elektrische Kontakte mit negativer Schottky-Barrierenhöhe

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2144851B1 (de) * 1971-07-07 1978-04-28 Mitsubishi Electric Corp
JPS5547952B2 (de) * 1971-12-29 1980-12-03
US3855612A (en) * 1972-01-03 1974-12-17 Signetics Corp Schottky barrier diode semiconductor structure and method
US3795557A (en) * 1972-05-12 1974-03-05 Lfe Corp Process and material for manufacturing semiconductor devices
US3983264A (en) * 1972-07-20 1976-09-28 Texas Instruments Incorporated Metal-semiconductor ohmic contacts and methods of fabrication
US3956527A (en) * 1973-04-16 1976-05-11 Ibm Corporation Dielectrically isolated Schottky Barrier structure and method of forming the same
JPS50153577A (de) * 1974-05-29 1975-12-10
US3879597A (en) * 1974-08-16 1975-04-22 Int Plasma Corp Plasma etching device and process

Also Published As

Publication number Publication date
DE2720893C3 (de) 1982-01-14
GB1530237A (en) 1978-10-25
NL7705316A (nl) 1977-11-16
DE2720893A1 (de) 1977-11-17
US4056642A (en) 1977-11-01
JPS52139366A (en) 1977-11-21
FR2351500A1 (fr) 1977-12-09
FR2351500B1 (de) 1984-01-06
CA1061915A (en) 1979-09-04

Similar Documents

Publication Publication Date Title
DE2720893C3 (de) Verfahren zur Herstellung einer Schottky-Sperrschicht oder eines ohmschen Kontakts
DE2752698C2 (de)
DE2945533C2 (de) Verfahren zur Herstellung eines Verdrahtungssystems
DE2750209C2 (de) Verfahren zur Herstellung einer integrierten ROM-Speicheranordnung mit Feldeffekttransistoren
EP0057254B1 (de) Verfahren zur Erzeugung von extremen Feinstrukturen
DE3024084A1 (de) Verfahren zur herstellung von halbleiterbauelementen
DE2636961A1 (de) Verfahren zur herstellung eines halbleiterspeicherelementes
DE1640486C3 (de) Verfahren zum reaktiven Zerstäuben von elementarem Silicium
EP0005185A1 (de) Verfahren zum gleichzeitigen Herstellen von Schottky-Sperrschichtdioden und ohmschen Kontakten nach dotierten Halbleiterzonen
DE1690276C2 (de) Kathodenzerstäubungsverfahren zur Herstellung ohm scher Kontakte auf einem Silizium-Halbleitersubstrat und Vorrichtung zur Durchführung des Verfahrens
DE19520768A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit Dünnfilmwiderstand
DE2300813A1 (de) Verfahren zum niederschlagen von stickstoffdotiertem beta-tantal sowie eine beta-tantal-duennschicht aufweisender artikel
DE19645033C2 (de) Verfahren zur Bildung eines Metalldrahtes
DE2123595A1 (de) Halbleiteranordnung
DE69022836T2 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit Monosiliziumgebieten und Polysiliziumleiterbahnen, die mit einer Metallsiliziddeckschicht versehen sind.
DE2132034A1 (de) Verfahren zur Herstellung von Zwischenverbindungen fuer elektrische Baueinheiten auf Festkoerpern
DE2231891A1 (de) Verfahren zum herstelllen amorpher halbleiterschichten
DE3239819A1 (de) Verfahren zum festlegen eines baulichen, im groessenbereich unterhalb eines micrometers liegenden merkmals bei halbleiterbauelementen
DE2504500A1 (de) Verfahren zur herstellung eines musters aus einer oder mehreren schichten auf einer unterlage durch oertliche entfernung dieser schicht oder schichten durch sputteraetzen und gegenstaende, insbesondere halbleiteranordnungen, die unter verwendung dieses verfahrens hergestellt sind
DE3219284C2 (de)
DE1765003A1 (de) Verfahren zum Herabsetzen des Rauschens und des Kontaktwiderstands in integrierten Duennfilmschaltungen
DE3318001A1 (de) Verfahren zum stromlosen abscheiden von platin auf silicium
DE102004057809B4 (de) Verfahren zur Herstellung von Seitenwandabstandselementen
DE2134291A1 (de) Halbleitervorrichtung
DE1564136C3 (de) Verfahren zum Herstellen von Halbleiterbauelementen

Legal Events

Date Code Title Description
OD Request for examination
BI Miscellaneous see part 2
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee