JP3568385B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3568385B2 JP3568385B2 JP06590198A JP6590198A JP3568385B2 JP 3568385 B2 JP3568385 B2 JP 3568385B2 JP 06590198 A JP06590198 A JP 06590198A JP 6590198 A JP6590198 A JP 6590198A JP 3568385 B2 JP3568385 B2 JP 3568385B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring layer
- forming
- film
- impurity
- metal silicide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 30
- 239000004065 semiconductor Substances 0.000 title claims description 29
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- 239000012535 impurity Substances 0.000 claims description 129
- 229910052710 silicon Inorganic materials 0.000 claims description 83
- 239000010703 silicon Substances 0.000 claims description 83
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 82
- 229910052751 metal Inorganic materials 0.000 claims description 52
- 239000002184 metal Substances 0.000 claims description 52
- 229910021332 silicide Inorganic materials 0.000 claims description 48
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 48
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 36
- 229920005591 polysilicon Polymers 0.000 claims description 36
- 238000005229 chemical vapour deposition Methods 0.000 claims description 34
- 238000000059 patterning Methods 0.000 claims description 19
- 238000009792 diffusion process Methods 0.000 claims description 16
- 230000003647 oxidation Effects 0.000 claims description 15
- 238000007254 oxidation reaction Methods 0.000 claims description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 238000000206 photolithography Methods 0.000 claims description 10
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 10
- 230000001590 oxidative effect Effects 0.000 claims description 3
- 239000000654 additive Substances 0.000 claims 1
- 230000000996 additive effect Effects 0.000 claims 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 22
- 229910021342 tungsten silicide Inorganic materials 0.000 description 22
- 239000000758 substrate Substances 0.000 description 20
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 19
- 239000011574 phosphorus Substances 0.000 description 19
- 229910052698 phosphorus Inorganic materials 0.000 description 19
- 238000004544 sputter deposition Methods 0.000 description 19
- 229910052785 arsenic Inorganic materials 0.000 description 15
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 15
- 239000005380 borophosphosilicate glass Substances 0.000 description 15
- 239000002245 particle Substances 0.000 description 13
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 11
- 238000010438 heat treatment Methods 0.000 description 11
- 230000015572 biosynthetic process Effects 0.000 description 10
- 239000007789 gas Substances 0.000 description 10
- 230000002159 abnormal effect Effects 0.000 description 9
- WNUPENMBHHEARK-UHFFFAOYSA-N silicon tungsten Chemical compound [Si].[W] WNUPENMBHHEARK-UHFFFAOYSA-N 0.000 description 9
- 238000005468 ion implantation Methods 0.000 description 8
- 239000011856 silicon-based particle Substances 0.000 description 8
- 239000000203 mixture Substances 0.000 description 7
- NXHILIPIEUBEPD-UHFFFAOYSA-H tungsten hexafluoride Chemical compound F[W](F)(F)(F)(F)F NXHILIPIEUBEPD-UHFFFAOYSA-H 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 4
- 229910008814 WSi2 Inorganic materials 0.000 description 4
- RBFQJDQYXXHULB-UHFFFAOYSA-N arsane Chemical compound [AsH3] RBFQJDQYXXHULB-UHFFFAOYSA-N 0.000 description 4
- 229910000077 silane Inorganic materials 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 238000010304 firing Methods 0.000 description 3
- 238000001755 magnetron sputter deposition Methods 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 3
- 229910004014 SiF4 Inorganic materials 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- VKYKSIONXSXAKP-UHFFFAOYSA-N hexamethylenetetramine Chemical compound C1N(C2)CN3CN1CN2C3 VKYKSIONXSXAKP-UHFFFAOYSA-N 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- 238000001556 precipitation Methods 0.000 description 2
- ABTOQLMXBSRXSM-UHFFFAOYSA-N silicon tetrafluoride Chemical compound F[Si](F)(F)F ABTOQLMXBSRXSM-UHFFFAOYSA-N 0.000 description 2
- 238000005477 sputtering target Methods 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000000053 physical method Methods 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/32051—Deposition of metallic or metal-silicide layers
- H01L21/32053—Deposition of metallic or metal-silicide layers of metal-silicide layers
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/905—Cleaning of reaction chamber
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、半導体装置の製造方法に関する。
【０００２】
【従来の技術】
シリコン基板上にＦＥＴのゲートを形成し、このゲートに対して上層からコンタクトホールを介して配線を接続する場合、従来は図４に示すような方法が採用されていた。図４（ａ）に示すように、シリコン基板１の表面を熱酸化して厚さ７〜１５ｎｍのゲート酸化膜２を形成し、ポリシリコンをＣＶＤ法により形成した後、リン（Ｐ）または砒素（Ａｓ）をイオンインプランテーションにより注入してポリシリコン膜３を形成する。このポリシリコン膜３の上に、高融点金属としてタングステンシリサイド（ＷＳｉ）をスパッタリング法、あるいはＣＶＤ法により形成し、これを第１配線層４とする。
【０００３】
上記の積層膜に対してフォトリソグラフィの手法を用いて図４（ｂ）に示すようにゲートＧを形成し、８００℃〜９００℃で熱酸化して絶縁被膜５を形成する。続いて、図４（ｃ）に示されるように、ＢＰＳＧ（ボロフォスフォシリケートガラス）層をＣＶＤ法により形成し、熱処理して第１絶縁層６とし、この第１絶縁層６と絶縁被膜５とを貫通してゲート上に開口するコンタクトホール７を形成する。この上に図４（ｄ）に示されるように、ＣＶＤ法でポリシリコン膜を形成してリンを拡散させ、あるいは砒素をイオンインプランテーションにより注入して第２配線層８を形成した後、フォトリソグラフィの手法を用いて第２配線層８に電極パターンを形成する。最後に、図４（ｅ）に示すようにＢＰＳＧ層をＣＶＤ法により形成し、熱処理して第２絶縁層９とする。
【０００４】
【発明が解決しようとする課題】
しかしながら、上述した従来の配線形成方法では、第２絶縁層９を形成する際の熱処理により、第２配線層８に注入されたリン、あるいは砒素といった不純物が第１配線層４内に拡散し、第１配線層４と第２配線層８との間のコンタクト抵抗が大きくなり、しかも、オーミック接合が得られなくなるために所定のトランジスタ特性が得られなくなるという問題がある。
【０００５】
また、第１配線層４をスパッタリング法により形成する場合、スパッタターゲット中のシリコンがチャージアップして異常放電が生じ、このシリコンがパーティクルとしてウェハ上に付着して配線ショートの原因となるという問題がある。第１配線層４を形成するためのスパッタターゲットは、タングステン（Ｗ）とシリコンと（Ｓｉ）のモル比が１：２．６〜２．８である。一方、純粋な化合物としてのタングステンシリサイド（ＷＳｉ２）のモル比は１：２であるため、ターゲットはこの純粋なタングステンシリサイド（ＷＳｉ２）に所定の比率でシリコン粒子を混合し、加圧焼成して製造される。混合されるシリコン粒子は電導度が極めて低いため、通常のＤＣマグネトロンスパッタリング法ではチャージアップを招く。
【０００６】
この発明は、上述した従来技術の問題点に鑑みてなされたものであり、その第１の目的は、絶縁層の熱処理によっても下層の配線層に含まれる不純物が金属シリサイドのゲート電極側に拡散することがない半導体装置の製造方法を提供することにある。
【０００８】
【課題を解決するための手段】
この発明にかかる半導体装置の製造方法の第１の態様は、シリコンを半導体にする不純物を含む金属シリサイドから成る第１配線層を形成する第１配線層形成段階と、第１の配線層を絶縁層により覆う絶縁層形成段階と、絶縁層の表面から第１配線層に達するコンタクトホールを形成するコンタクトホール形成段階と、コンタクトホール内を含む絶縁層の表面に、不純物を含む第２配線層を形成する第２配線層形成段階とを含み、第１配線層の不純物濃度が第２配線層の不純物濃度とほぼ同等、あるいはそれ以上に設定されていることを特徴とする。
【０００９】
上記の方法によれば、第１配線層の不純物濃度を予め高く設定しておくことにより、第２配線層が形成された後に加熱処理された場合にも、第２配線層からの不純物の拡散を防ぐことができ、上記の第１の目的を達成することができる。
【００１０】
第１配線層に含まれる不純物は、第１配線層の形成時、あるいは形成後に導入される。第１配線層はスパッタリング法、あるいはＣＶＤ法により形成することができるが、不純物を第１配線層の形成時に導入する場合には、不純物を含む金属シリサイドのスパッタターゲットを用いてスパッタリング法により形成され、あるいは化学反応により金属、シリコン、不純物を含む金属シリサイド膜が形成されるガスを用いてＣＶＤ法により形成される。
【００１１】
不純物を含む金属シリサイドによりスパッタターゲットを生成すれば、通常のＤＣマグネトロンスパッタリング装置を利用した場合にも、チャージアップによるパーティクルの発生を抑えることができ、第２の目的を達成することができる。このようなスパッタターゲットは、加圧焼成により物理的に、あるいはＣＶＤ法を用いて化学的に生成することができる。前者の場合、スパッタターゲットは、シリコンに不純物を添加してドープトシリコン粒子を生成し、ドープトシリコン粒子と金属とを熱反応させて金属シリサイド粒子を形成し、金属シリサイド粒子を加圧焼成することにより、あるいは金属シリサイド粒子にドープトシリコン粒子を混合して加圧焼成することにより生成される。後者の場合、スパッタターゲットは、化学反応により金属、シリコン、不純物を含む金属シリサイド膜がベース上に形成されるようなガスを用いてＣＶＤ法により生成される。
【００１２】
第１配線層に含まれる不純物が第１配線層の形成後に添加される場合には、不純物を含まない金属シリサイド膜を形成する金属シリサイド膜形成段階と、形成された金属シリサイド膜に不純物を添加する不純物添加段階とが含まれる。不純物の添加は、金属シリサイド膜に接して形成される膜から拡散させる方法と、金属シリサイド膜にイオンインプランテーションにより直接注入する方法とを選択することができる。
【００１３】
不純物を隣接する膜から拡散させるには、不純物を含むドープトシリコン膜を金属シリサイド膜上に形成するシリコン膜形成段階と、ドープトシリコン膜を熱酸化してシリコン酸化膜を形成すると共に、ドープトシリコン膜に含まれる不純物を金属シリサイド膜内に拡散させる熱処理段階とを含む方法を利用することができる。なお、第１配線層に対するパターンニングは、ドープトシリコン膜の形成前、あるいは、形成後にフォトリソグラフィの手法を用いて行うことができる。
【００１４】
この発明にかかる半導体装置の製造方法の第２の態様は、不純物を含まない金属シリサイドから成る第１配線層を形成する第１配線層形成段階と、第１の配線層を絶縁層により覆う絶縁層形成段階と、絶縁層の表面から第１配線層に達するコンタクトホールを形成するコンタクトホール形成段階と、コンタクトホール内を含む絶縁層の表面に、不純物濃度が徐々に低くなるように添加ガスの流量を制御しつつＣＶＤ法により第２配線層を形成する第２配線層形成段階と、第２配線層に含まれる不純物を第１配線層へ拡散させる拡散段階とを含み、第２配線層形成時の不純物濃度が拡散段階後における第１、第２配線層の良好なコンタクト特性を保てる程度に設定されていることを特徴とする。
【００１５】
第２の態様は、第１配線層に接触する層から不純物を拡散させる点で前述の方法とも近似する。ただし、第２の態様は、従来問題となっていた第２配線層から第１配線層への不純物の拡散を容認し、拡散した後にも十分な不純物濃度が得られるように第２配線層の不純物濃度を十分に高く設定した点で、第１配線層の不純物濃度を予め高くしておくことにより第２配線層からの拡散を防ぐという前述の方法とは異なる。
【００１６】
【発明の実施の形態】
以下、この発明にかかる半導体装置の製造方法の実施形態を説明する。図１は、第１の参考形態を示す行程図であり、半導体装置の断面を示す。ここでは、シリコン基板上にＦＥＴのゲートを形成し、このゲートに対して上層からコンタクトホールを介して配線を接続する場合を例に説明する。第１の参考形態では、金属シリサイド層であるタングステンシリサイド層をスパッタリング法により形成し、この形成時に不純物を含むスパッタターゲットを用いることにより、タングステンシリサイド層の形成時に不純物を導入する。
【００１７】
第１の参考形態では、図１（ａ）に示すように、シリコン基板１０の表面を熱酸化して厚さ７〜１５ｎｍのゲート酸化膜１１を形成し、ポリシリコンをＣＶＤ法により形成した後、リン（Ｐ）または砒素（Ａｓ）をイオンインプランテーションにより注入してポリシリコン膜１２を形成する。このポリシリコン膜１２の上に、金属シリサイド膜として不純物を含むタングステンシリサイド（ＷＳｉ）膜をスパッタリング法により形成し、これを第１配線層１３とする（第１配線層形成段階）。不純物としては、シリコンをｎ型の半導体にする５価の元素（リン（Ｐ）、砒素（Ａｓ）等）、あるいはｐ型の半導体にする３価の元素（ボロン（Ｂ）、インジウム（Ｉｎ）、ガリウム（Ｇａ）等）を用いることができるが、ここでは５価の元素を用いる。
【００１８】
次に、シリコン基板１０上に形成されたゲート酸化膜１１、ポリシリコン膜１２、第１配線層１３の積層膜に対してフォトリソグラフィの手法を用いてパターンニングすることにより図１（ｂ）に示すようにゲートＧを形成し（パターンニング段階）、８００℃〜９００℃で熱酸化して絶縁被膜１４を形成する。続いて、図１（ｃ）に示されるように、ＢＰＳＧ層をＣＶＤ法により形成し、熱処理して第１配線層１３を覆う第１絶縁層１５とし（絶縁層形成段階）、この第１絶縁層１５と絶縁被膜１４とを貫通してゲート上に開口するコンタクトホール１６を形成する（コンタクトホール形成段階）。この上に図１（ｄ）に示されるように、ＣＶＤ法でポリシリコン膜を形成してリン、あるいは砒素をイオンインプランテーションにより注入した後、フォトリソグラフィの手法を用いて電極パターンを形成し、第２配線層１７を形成する（第２配線層形成段階）。最後に、図１（ｅ）に示すようにＢＰＳＧ層をＣＶＤ法により形成し、熱処理して第２絶縁層１８とする。
【００１９】
第１配線層１３は、不純物を含む金属シリサイドのスパッタターゲットを用いてスパッタリング法により形成され、その不純物濃度が第２配線層１８の不純物濃度と同等、あるいはそれ以上になるよう設定されている。具体的には、第１配線層１３に含まれるリン、あるいは砒素の濃度は５×１０１９〜５×１０２０ａｔｏｍｓ／ｃｍ２程度であるのに対し、第２配線層１７に含まれるリン、あるいは砒素の濃度は５×１０２０ａｔｏｍｓ／ｃｍ２程度である。このように第１、第２配線層１３、１７の不純物の濃度を同程度に設定することにより、第２絶縁層１８の加熱処理時にも第２配線層１７から第１配線層１３への不純物の拡散を防ぐことができる。したがって、第１、第２配線層１３，１７間のコンタクト抵抗の上昇を防ぎ、オーミック接合を可能とすることができる。
【００２０】
上記のように第１配線層１３をスパッタリング法により形成する場合、スパッタリング用のターゲットは、加圧焼成により物理的に、あるいはＣＶＤ法を用いて化学的に生成することができる。
【００２１】
ここでは、まずスパッタターゲットを物理的に生成する方法について説明する。加熱溶融させたシリコン中にリン、または砒素を添加して不純物濃度を１×１０２０〜１×１０２１ａｔｏｍｓ／ｃｍ２程度に調整してドープトシリコンを形成し、これを冷却、粉砕して０．１〜１０．０μｍφのドープトシリコン粒子を生成する。次に、０．１〜１０．０μｍφに粉砕したタングステン（Ｗ）とドープトシリコン粒子とをモル比１：２となるように混合し、真空中、あるいはアルゴン等の不活性ガス中で５００〜８００℃に加熱処理してタングステンシリサイド（ＷＳｉ２．０）の合金粒子を生成する。
【００２２】
続いて、このタングステンシリサイド（ＷＳｉ２．０）の合金粒子と上記のドープトシリコン粒子とをモル比１：０．２０〜１：０．２６となるよう混合し、真空中、あるいはアルゴン等の不活性ガス中で５００〜１０００℃で加圧焼成してタングステンシリサイド（ＷＳｉ２．６〜ＷＳｉ２．８）の合金粒子を生成する。生成されたドープトタングステンシリサイドターゲットに含まれるシリコンは、１×１０２０〜１×１０２１ａｔｏｍｓ／ｃｍ２程度の濃度で不純物が導入されているため、比抵抗は０．００１〜０．０１０Ω／ｃｍで導体となる。したがって、このドープトタングステンシリサイドターゲットを利用すれば、通常のＤＣマグネトロンスパッタリング装置を利用した場合にも、チャージアップが発生せず、異常放電によるパーティクルの発生を抑え、高品質のタングステンシリサイド膜を形成することができる。
【００２３】
一方、スパッタターゲットを化学反応により生成する場合には、金属、シリコン、不純物を含む金属シリサイド膜が形成されるガスを用いてＣＶＤ法により生成する。まず、真空中に形成しようとするスパッタターゲットと同径のセラミックベースを配置し、これを４００〜８００℃に加熱する。ここで反応炉中に六フッ化タングステン（ＷＦ６）とシラン（ＳｉＨ４）の各ガスを供給すると、
ＷＦ６＋３ＳｉＨ４→ＷＳｉ２＋ＳｉＦ４＋２ＨＦ＋５Ｈ２
の反応が進行してセラミックベース上にタングステンシリサイド（ＷＳｉｘ）が成膜される。この反応中に、不純物導入用にホスフィン（ＰＨ３）またはアルシン（ＡｓＨ３）を添加すると、
２ＰＨ３→２Ｐ＋３Ｈ２、または ２ＡｓＨ３→２Ａｓ＋３Ｈ２
の反応が進行してリンまたは砒素と水素とが分解して析出し、これらの不純物がタングステンシリサイド膜内に混入する。
【００２４】
ＣＶＤ法によりスパッタターゲットを生成する場合、タングステンシリサイド中のシリコンの組成は六フッ化タングステン（ＷＦ６）とシラン（ＳｉＨ４）の流量比により決定され、添加される不純物の濃度はホスフィン（ＰＨ３）またはアルシン（ＡｓＨ３）の流量を調整することにより容易にコントロールすることができる。ここでは、生成されるタングステンシリサイドスパッタターゲットの不純物濃度が１×１０２０〜１×１０２１ａｔｏｍｓ／ｃｍ２程度になるよう流量を調整する。
【００２５】
ＣＶＤ法により生成されたスパッタターゲットは、前記の物理的な方法により生成されたターゲットと比較して高密度であるため、含まれる酸素の量がきわめて少量である。含有酸素量が多いと、加熱処理の際にターゲットに含まれるシリコンと酸素とが反応して絶縁体である酸化シリコンが生成され、異常放電発生の要因となる。ＣＶＤ法により生成されたスパッタターゲットを用いれば、このような酸化シリコンの生成を抑え、異常放電によるパーティクルの発生をより確実に防ぐことができる。
【００２６】
次に、この発明の半導体装置の製造方法の第２の参考形態について説明する。第２の参考形態では、金属シリサイド層であるタングステンシリサイド層をＣＶＤ法により形成し、この形成時に不純物を含むガスを用いることにより、タングステンシリサイド層の形成時に不純物を導入する。なお、第１配線層形成段階以外の段階は第１の参考形態と同一であり、各段階での半導体装置の構成は図１に示す例と同一である。
【００２７】
第２の参考形態では、第１の参考形態と同様にシリコン基板１０の表面にゲート酸化膜１１、ポリシリコン膜１２を形成する。このポリシリコン膜１２の上に、金属シリサイド膜として不純物を含むタングステンシリサイド（ＷＳｉ）膜をＣＶＤ法により形成し、これを第１配線層１３とする（第１配線層形成段階）。
【００２８】
次に、シリコン基板１０上に形成されたゲート酸化膜１１、ポリシリコン膜１２、第１配線層１３の積層膜をパターンニングしてゲートＧを形成し（パターンニング段階）、熱酸化により絶縁被膜１４を形成する。続いて、ＢＰＳＧにより第１絶縁層１５を形成し（絶縁層形成段階）、コンタクトホール１６を形成する（コンタクトホール形成段階）。この上に第２配線層１７を形成し（第２配線層形成段階）、ＢＰＳＧにより第２絶縁層１８を形成する。
【００２９】
第１配線層１３の形成段階では、真空中に基板１０を配置して４００〜５５０℃に加熱し、六フッ化タングステン（ＷＦ６）とシラン（ＳｉＨ４）、および不純物導入用にホスフィン（ＰＨ３）またはアルシン（ＡｓＨ３）の各ガスを供給する。これにより、
ＷＦ６＋３ＳｉＨ４→ＷＳｉ２＋ＳｉＦ４＋２ＨＦ＋５Ｈ２
２ＰＨ３→２Ｐ＋３Ｈ２、または ２ＡｓＨ３→２Ａｓ＋３Ｈ２
の反応が進行して基板１０上にタングステンシリサイド（ＷＳｉｘ）が成膜され、このタングステンシリサイド膜内にリンまたは砒素が混入する。
【００３０】
ＣＶＤ法により第１配線層１３を形成する場合、タングステンシリサイド中のシリコンの組成は六フッ化タングステン（ＷＦ６）とシラン（ＳｉＨ４）の流量比により決定され、添加される不純物の濃度はホスフィン（ＰＨ３）またはアルシン（ＡｓＨ３）の流量を調整することにより容易にコントロールすることができる。ここでは、形成される第１配線層１３中の不純物濃度が５×１０１９〜５×１０２０ａｔｏｍｓ／ｃｍ２程度になるよう流量を調整する。前述したように、第２配線層１７に含まれるリン、あるいは砒素の濃度は５×１０２０ａｔｏｍｓ／ｃｍ２程度であるため、第１、第２配線層１３、１７の不純物の濃度は同程度となり、第２配線層１７から第１配線層１３への不純物の拡散を防ぐことができる。したがって、第１、第２配線層１３，１７間のコンタクト抵抗の上昇を防ぎ、オーミック接合を可能とすることができる。また、ＣＶＤ法により第１配線層１３を形成する場合には、スパッタリング法による場合のように異常放電によるパーティクルの発生は問題とならず、第１配線層１３を高品質なタングステンシリサイド膜として形成することが可能である。
【００３１】
なお、ポリシリコン膜１２と第１配線層１３とを同一の真空装置内で連続して形成することも可能である。この場合には、ポリシリコン膜１２と第１配線層１３との間に酸化膜が形成されず、シリコン酸化膜１４を形成する際に消費された第１配線層１３内のシリコンをポリシリコン膜１２から補給することができる。ポリシリコン膜１２と第１配線層１３とを別装置で形成する場合には、基板が大気中に配置された際にポリシリコン膜１２の表面に酸化膜が形成される。この酸化膜が存在すると、両膜間でのシリコンの移動が困難となるため、シリコン酸化膜１４の形成時に第１配線層１３内のシリコンが消費されると、その補給ができず第１配線層１３内のシリコン組成が低下する。この低下が著しい場合には、第１配線層１３の膜ストレスが大きくなってゲート酸化膜１１にクラックを生じさせる可能性がある。前記のようにポリシリコン膜１２と第１配線層１３とを同一の真空装置内で形成した場合には、ポリシリコン膜１２上に酸化膜が形成されるのを防ぐことができるため、シリコン酸化膜１４の形成時における膜ストレスの発生を抑えることができる。
【００３２】
次に、この発明にかかる半導体装置の製造方法の第３の参考形態について説明する。上記の２つの参考形態では、第１配線層の形成時に不純物を含む金属シリサイド膜を形成しているが、第３の参考形態以下の方法は、不純物を含まない金属シリサイド膜を形成する金属シリサイド膜形成段階の後に、不純物を添加する不純物添加段階とを含む。なお、第３の参考形態における各段階での半導体装置の構成は、図１に示す例と同一である。
【００３３】
第３の参考形態では、第１の参考形態と同様にシリコン基板１０の表面にゲート酸化膜１１、ポリシリコン膜１２を形成する。このポリシリコン膜１２の上に、金属シリサイド膜として不純物を含まないタングステンシリサイド（ＷＳｉ）膜をスパッタリング法、あるいはＣＶＤ法により形成し（金属シリサイド膜形成段階）、これを第１配線層１３とする。
【００３４】
次に、シリコン基板１０上に形成されたゲート酸化膜１１、ポリシリコン膜１２、第１配線層１３の積層膜をパターンニングしてゲートＧを形成し（パターンニング段階）、熱酸化により絶縁被膜１４を形成する。続いて、ＢＰＳＧにより第１絶縁層１５を形成し（絶縁層形成段階）、コンタクトホール１６を形成する（コンタクトホール形成段階）。図１（ｃ）に相当するコンタクトホール形成後の段階で、第１配線層１３に対してイオンインプランテーションにより不純物であるリン、あるいは砒素が注入される（不純物添加段階）。イオンインプランテーションは、第１配線層１３の露出部分の不純物濃度が５×１０１９〜５×１０２０ａｔｏｍｓ／ｃｍ２程度になるよう実行される。不純物の注入後、第２配線層１７を形成し（第２配線層形成段階）、ＢＰＳＧにより第２絶縁層１８を形成する。
【００３５】
第３の参考形態によれば、第１配線層１３に不純物をイオンインプランテーションで注入することにより、少なくとも第１、第２配線層１３、１７が接触する部分では両者の不純物の濃度を同程度とすることができ、配線層間のコンタクト抵抗の上昇を防ぎ、オーミック接合を可能とすることができる。また、ＣＶＤ法により形成した場合には、スパッタリング法による場合のように異常放電によるパーティクルの発生は問題とならず、第１配線層１３を高品質なタングステンシリサイド膜として形成することが可能である。
【００３６】
図２および図３は、それぞれこの発明にかかる半導体装置の製造方法の第１、第２の実施形態の工程を示す半導体装置の断面図である。第１、第２の実施形態は、不純物を含まない金属シリサイド膜を形成する金属シリサイド膜形成段階と、不純物を添加する不純物添加段階とを含み、この不純物添加段階に、不純物を含むドープトシリコン膜を金属シリサイド膜上に形成するシリコン膜形成段階と、ドープトシリコン膜を熱酸化してシリコン酸化膜を形成すると共に、ドープトシリコン膜に含まれる不純物を金属シリサイド膜内に拡散させる熱酸化段階とを含む。
【００３７】
以下、第１、第２の実施形態のそれぞれについて説明する。まず、第１の実施形態では、第１の参考形態と同様にシリコン基板１０の表面にゲート酸化膜１１、ポリシリコン膜１２を形成する。このポリシリコン膜１２の上に、金属シリサイド膜として不純物を含まないタングステンシリサイド（ＷＳｉ）膜をスパッタリング法、あるいはＣＶＤ法により形成し（金属シリサイド膜形成段階）、これを第１配線層１３とする。次に、図２（ａ）に示すように、第１配線層１３の上にリン、砒素等の不純物を含むドープトシリコンをターゲットとしてスパッタリング法によりドープトシリコン膜２０を形成する（シリコン膜形成段階）。ドープトシリコンターゲットの不純物濃度は、１×１０20〜１×１０21ａｔｏｍｓ／ｃｍ2程度である。
【００３８】
次に、シリコン基板１０上に形成されたゲート酸化膜１１、ポリシリコン膜１２、第１配線層１３、ドープトシリコン膜２０の積層膜をフォトリソグラフィの手法によりパターンニングし、図２（ｂ）に示すようにゲートＧを形成する（パターンニング段階）。続いて、全体を８００〜９５０℃に加熱してドープトシリコン膜２０を酸化させると同時に、ドープトシリコン膜２０に含まれる不純物を第１配線層１３へ拡散させる（熱酸化段階）。この熱酸化段階により、ゲート表面に絶縁被膜１４が形成される。上記のパターンニング後の段階では、ドープトシリコン膜２０はゲートＧの上面のみに残るが、熱酸化段階で酸化膜に変化して絶縁膜１４と一体化する。
【００３９】
続いて、図２（ｃ）に示すようにＢＰＳＧにより第１絶縁層１５を形成し（絶縁層形成段階）、コンタクトホール１６を形成する（コンタクトホール形成段階）。この後、図２（ｄ）に示すように第２配線層１７を形成し（第２配線層形成段階）、図２（ｅ）に示すようにＢＰＳＧにより第２絶縁層１８を形成する。
【００４０】
第１の実施形態によれば、ドープトシリコン膜２０に含まれる不純物を第１配線層１３に拡散させることにより、第１、第２配線層１３、１７の不純物の濃度を同程度とすることができ、配線層間のコンタクト抵抗の上昇を防ぎ、オーミック接合を可能とすることができる。また、ＣＶＤ法により形成した場合には、スパッタリング法による場合のように異常放電によるパーティクルの発生は問題とならず、第１配線層１３を高品質なタングステンシリサイド膜として形成することが可能である。
【００４１】
さらに、第１の実施形態によれば、シリコン酸化膜１４の形成時にゲートＧの上面においてはドープトシリコン膜２０が酸化膜に変化するため、第１配線層１３内のシリコンの組成の変化は少ない。したがって、シリコン酸化膜１４の形成時における膜ストレスの発生を抑えることができる。
【００４２】
なお、第１の実施形態におけるパターンニング段階では、ドープトシリコン膜２０の上にフォトレジストを塗布し、露光・現像して形成されたマスクを用いてエッチングされるが、ドープトシリコン膜は半導体装置の製造工程で一般的に用いられる露光波長３６５ｎｍ（ｉ線）での反射率が低いため、レジストを透過した光の反射による予定外部分の露光を防ぎ、露光時に投影されるパターンに正確に一致したマスクを形成することができる。
【００４３】
一方、第２の実施形態では、図３（ａ）に示すように、第１の参考形態と同様にシリコン基板１０の表面にゲート酸化膜１１、ポリシリコン膜１２を形成する。このポリシリコン膜１２の上に、金属シリサイド膜として不純物を含まないタングステンシリサイド（ＷＳｉ）膜をスパッタリング法、あるいはＣＶＤ法により形成し（金属シリサイド膜形成段階）、これを第１配線層１３とする。
【００４４】
次に、シリコン基板１０上に形成されたゲート酸化膜１１、ポリシリコン膜１２、第１配線層１３の積層膜をフォトリソグラフィの手法によりパターンニングし、図２（ｂ）に示すようにゲートＧを形成する（パターンニング段階）。このパターンニング段階の後、リン、砒素等の不純物を含むドープトシリコンをターゲットとしてスパッタリング法によりドープトシリコン膜２１を形成する（シリコン膜形成段階）。ドープトシリコンターゲットの不純物濃度は、１×１０２０〜１×１０２１ａｔｏｍｓ／ｃｍ２程度である。これにより、ゲートＧの上面および側面、基板１０におけるゲートＧ以外の部分は全てドープトシリコン膜２１により覆われる。
【００４５】
続いて、全体を８００〜９５０℃に加熱してドープトシリコン膜２１を酸化させると同時に、ドープトシリコン膜２１に含まれる不純物を第１配線層１３へ拡散させる（熱酸化段階）。続いて、図３（ｃ）に示すようにＢＰＳＧにより第１絶縁層１５を形成し（絶縁層形成段階）、コンタクトホール１６を形成する（コンタクトホール形成段階）。この後、図３（ｄ）に示すように第２配線層１７を形成し（第２配線層形成段階）、図３（ｅ）に示すようにＢＰＳＧにより第２絶縁層１８を形成する。
【００４６】
第２の実施形態によれば、ドープトシリコン膜２１に含まれる不純物を第１配線層１３に拡散させることにより、第１、第２配線層１３、１７の不純物の濃度を同程度とすることができ、配線層間のコンタクト抵抗の上昇を防ぎ、オーミック接合を可能とすることができる。また、第１の実施形態では第１配線層１３の上面にのみドープトシリコン膜が設けられていたのと比較すると、第２の実施形態では上面のみでなく側面にもドープトシリコン膜が設けられているため、第１の実施形態よりも熱酸化段階での不純物の拡散効果が高い。さらに、ＣＶＤ法により形成した場合には、スパッタリング法による場合のように異常放電によるパーティクルの発生は問題とならず、第１配線層１３を高品質なタングステンシリサイド膜として形成することが可能である。
【００４７】
なお、第２の実施形態によれば、熱酸化段階においてはドープトシリコン膜２１が酸化するのみであるため、第１配線層１３内のシリコンの組成の変化は少ない。したがって、熱酸化段階における第１配線層１３の膜ストレスの発生を抑えることができる。
【００４８】
次に、この発明にかかる半導体装置の製造方法の第３の実施形態について説明する。第３の実施形態では、第２配線層から第１配線層への不純物の拡散を容認し、拡散した後にも十分な不純物濃度が得られるように第２配線層の不純物濃度を予め十分に高く設定している。なお、第３の実施形態の各段階での半導体装置の構成は図１に示す例と同一である。
【００４９】
第３の実施形態では、第１の参考形態と同様にシリコン基板１０の表面にゲート酸化膜１１、ポリシリコン膜１２を形成する。このポリシリコン膜１２の上に、金属シリサイド膜として不純物を含まないタングステンシリサイド（ＷＳｉ）膜をスパッタリング法、あるいはＣＶＤ法により形成し、これを第１配線層１３とする（第１配線層形成段階）。
【００５０】
次に、シリコン基板１０上に形成されたゲート酸化膜１１、ポリシリコン膜１２、第１配線層１３の積層膜をパターンニングしてゲートＧを形成し（パターンニング段階）、熱酸化により絶縁被膜１４を形成する。続いて、ＢＰＳＧにより第１絶縁層１５を形成し（絶縁層形成段階）、コンタクトホール１６を形成する（コンタクトホール形成段階）。さらに、コンタクトホール１６内を含む第１絶縁層１５の表面に、不純物を含むポリシリコンにより第２配線層１７を形成し（第２配線層形成段階）、ＢＰＳＧ層をＣＶＤ法により形成し、熱処理して第２絶縁層１８とする。第２配線層１７に含まれる不純物は、第２絶縁層１８の熱処理の際に第１配線層１３側に拡散する。すなわち、この加熱段階が、拡散段階に相当する。
【００５１】
第２配線層形成段階では、ポリシリコンを成膜するためのガスに不純物を添加するためのガス、例えばホスフィン（ＰＨ3）を添加してＣＶＤ法により第２配線層１７を形成する。ホスフィンは熱分解してリンと水素とに分解し、リンがポリシリコン膜の内部にドーピングされる。含有されるリンの濃度は、ホスフィンのガス流量を制御することによりコントロールできる。第３の実施形態では、第２配線層１７に含まれる不純物、ここではリンの濃度を、第１配線層１３に接する側で高く、膜が厚くなるにしたがって低くするようにコントロールする。
【００５２】
拡散段階では、加熱により第２配線層１７内の不純物が第１配線層１３側に拡散するが、特に第２配線層１７の第１配線層１３に接する部分では他の部分より濃度が大きく低下する。ただし、この部分には第２配線層１７の形成時に、予め高い濃度で不純物が添加されているため、不純物が第１配線層１３側に拡散、移動したとしても、良好なコンタクト特性を得るために十分な濃度は保たれる。具体的には、拡散後の不純物濃度が５×１０２０ａｔｍｓ／ｃｍ２程度となるよう設定される。なお、第２配線層１７の不純物濃度に上記のような厚さ方向の分布を持たせることにより、第１配線層１３に接触する部分、すなわち不純物が奪われる部分では拡散後の不純物濃度を十分に保つことができる一方、不純物の平均濃度は抑えることができ、不純物の析出を避けることができる。
【００５３】
第３の実施形態によれば、第２配線層１７に含まれる不純物を第１配線層１３に拡散させることにより、第１、第２配線層１３、１７が接触する部分では両者の不純物の濃度を同程度とすることができ、配線層間のコンタクト抵抗の上昇を防ぎ、オーミック接合を可能とすることができる。また、ＣＶＤ法により形成した場合には、スパッタリング法による場合のように異常放電によるパーティクルの発生は問題とならず、第１配線層１３を高品質なタングステンシリサイド膜として形成することが可能である。
【００５４】
【発明の効果】
以上説明したように、請求項１〜３の製造方法によれば、第１配線層に予め不純物を添加しておくことにより、第２配線層形成後に加熱処理が施された場合にも、第１配線層への不純物の拡散を防ぎ、コンタクト抵抗を小さく保ち、オーミック接合を得ることができる。
【００５７】
請求項１〜３の製造方法によれば、不純物を含まない金属シリサイド層の形成後に、不純物を添加することにより、第２配線層からの不純物の拡散を避けることができる。また、請求項１〜３の方法によれば、第１配線層の表面にドープトシリコン膜が形成された状態で熱酸化が行われるため、酸化膜にはこのドープトシリコン膜中のシリコンが利用され、第１配線層のシリコンの組成の変化は小さく、膜ストレスを抑えてクラックの発生等を防止することができる。さらに、請求項２の方法では、反射率の低いドープトシリコン膜が表面に形成された段階でフォトリソグラフィによるパターンニングが行われるため、レジストを透過した光の乱反射を抑え、投影されるパターン通りの正確なマスクを形成することができる。また、請求項３の方法では、第１配線層の上面のみでなく側面をもドープトシリコン膜で覆うことができるため、熱酸化時の第１配線層のシリコン組成の変化とそれによる膜ストレスとをより小さく抑えることができる。
【００５８】
請求項４の製造方法では、第２配線層に含まれる不純物を第１配線層に拡散させることにより、第１、第２配線層が接触する部分では両者の不純物の濃度を同程度とすることができ、配線層間のコンタクト抵抗の上昇を防ぎ、オーミック接合を可能とすることができる。また、第２配線層の不純物濃度に厚さ方向の分布を持たせることにより、第１配線層１３に接触する部分、すなわち不純物が奪われる部分では拡散後の不純物濃度を十分に保つことができる一方、不純物の平均濃度は抑えることができ、不純物の析出を避けることができる。
【図面の簡単な説明】
【図１】この発明の第１の参考形態にかかる半導体装置の製造方法の各工程を示す半導体装置の断面図。
【図２】この発明の第１の実施形態にかかる半導体装置の製造方法の各工程を示す半導体装置の断面図。
【図３】この発明の第２の実施形態にかかる半導体装置の製造方法の各工程を示す半導体装置の断面図。
【図４】従来の半導体装置の製造方法の各工程を示す半導体装置の断面図。
【符号の説明】
１０ シリコン基板
１１ ゲート酸化膜
１２ ポリシリコン膜
１３ 第１配線層
１４ 酸化被膜
１５ 第１絶縁層
１６ コンタクトホール
１７ 第２配線層
１８ 第２絶縁層
２０，２１ ドープトシリコン膜
【発明の属する技術分野】
この発明は、半導体装置の製造方法に関する。
【０００２】
【従来の技術】
シリコン基板上にＦＥＴのゲートを形成し、このゲートに対して上層からコンタクトホールを介して配線を接続する場合、従来は図４に示すような方法が採用されていた。図４（ａ）に示すように、シリコン基板１の表面を熱酸化して厚さ７〜１５ｎｍのゲート酸化膜２を形成し、ポリシリコンをＣＶＤ法により形成した後、リン（Ｐ）または砒素（Ａｓ）をイオンインプランテーションにより注入してポリシリコン膜３を形成する。このポリシリコン膜３の上に、高融点金属としてタングステンシリサイド（ＷＳｉ）をスパッタリング法、あるいはＣＶＤ法により形成し、これを第１配線層４とする。
【０００３】
上記の積層膜に対してフォトリソグラフィの手法を用いて図４（ｂ）に示すようにゲートＧを形成し、８００℃〜９００℃で熱酸化して絶縁被膜５を形成する。続いて、図４（ｃ）に示されるように、ＢＰＳＧ（ボロフォスフォシリケートガラス）層をＣＶＤ法により形成し、熱処理して第１絶縁層６とし、この第１絶縁層６と絶縁被膜５とを貫通してゲート上に開口するコンタクトホール７を形成する。この上に図４（ｄ）に示されるように、ＣＶＤ法でポリシリコン膜を形成してリンを拡散させ、あるいは砒素をイオンインプランテーションにより注入して第２配線層８を形成した後、フォトリソグラフィの手法を用いて第２配線層８に電極パターンを形成する。最後に、図４（ｅ）に示すようにＢＰＳＧ層をＣＶＤ法により形成し、熱処理して第２絶縁層９とする。
【０００４】
【発明が解決しようとする課題】
しかしながら、上述した従来の配線形成方法では、第２絶縁層９を形成する際の熱処理により、第２配線層８に注入されたリン、あるいは砒素といった不純物が第１配線層４内に拡散し、第１配線層４と第２配線層８との間のコンタクト抵抗が大きくなり、しかも、オーミック接合が得られなくなるために所定のトランジスタ特性が得られなくなるという問題がある。
【０００５】
また、第１配線層４をスパッタリング法により形成する場合、スパッタターゲット中のシリコンがチャージアップして異常放電が生じ、このシリコンがパーティクルとしてウェハ上に付着して配線ショートの原因となるという問題がある。第１配線層４を形成するためのスパッタターゲットは、タングステン（Ｗ）とシリコンと（Ｓｉ）のモル比が１：２．６〜２．８である。一方、純粋な化合物としてのタングステンシリサイド（ＷＳｉ２）のモル比は１：２であるため、ターゲットはこの純粋なタングステンシリサイド（ＷＳｉ２）に所定の比率でシリコン粒子を混合し、加圧焼成して製造される。混合されるシリコン粒子は電導度が極めて低いため、通常のＤＣマグネトロンスパッタリング法ではチャージアップを招く。
【０００６】
この発明は、上述した従来技術の問題点に鑑みてなされたものであり、その第１の目的は、絶縁層の熱処理によっても下層の配線層に含まれる不純物が金属シリサイドのゲート電極側に拡散することがない半導体装置の製造方法を提供することにある。
【０００８】
【課題を解決するための手段】
この発明にかかる半導体装置の製造方法の第１の態様は、シリコンを半導体にする不純物を含む金属シリサイドから成る第１配線層を形成する第１配線層形成段階と、第１の配線層を絶縁層により覆う絶縁層形成段階と、絶縁層の表面から第１配線層に達するコンタクトホールを形成するコンタクトホール形成段階と、コンタクトホール内を含む絶縁層の表面に、不純物を含む第２配線層を形成する第２配線層形成段階とを含み、第１配線層の不純物濃度が第２配線層の不純物濃度とほぼ同等、あるいはそれ以上に設定されていることを特徴とする。
【０００９】
上記の方法によれば、第１配線層の不純物濃度を予め高く設定しておくことにより、第２配線層が形成された後に加熱処理された場合にも、第２配線層からの不純物の拡散を防ぐことができ、上記の第１の目的を達成することができる。
【００１０】
第１配線層に含まれる不純物は、第１配線層の形成時、あるいは形成後に導入される。第１配線層はスパッタリング法、あるいはＣＶＤ法により形成することができるが、不純物を第１配線層の形成時に導入する場合には、不純物を含む金属シリサイドのスパッタターゲットを用いてスパッタリング法により形成され、あるいは化学反応により金属、シリコン、不純物を含む金属シリサイド膜が形成されるガスを用いてＣＶＤ法により形成される。
【００１１】
不純物を含む金属シリサイドによりスパッタターゲットを生成すれば、通常のＤＣマグネトロンスパッタリング装置を利用した場合にも、チャージアップによるパーティクルの発生を抑えることができ、第２の目的を達成することができる。このようなスパッタターゲットは、加圧焼成により物理的に、あるいはＣＶＤ法を用いて化学的に生成することができる。前者の場合、スパッタターゲットは、シリコンに不純物を添加してドープトシリコン粒子を生成し、ドープトシリコン粒子と金属とを熱反応させて金属シリサイド粒子を形成し、金属シリサイド粒子を加圧焼成することにより、あるいは金属シリサイド粒子にドープトシリコン粒子を混合して加圧焼成することにより生成される。後者の場合、スパッタターゲットは、化学反応により金属、シリコン、不純物を含む金属シリサイド膜がベース上に形成されるようなガスを用いてＣＶＤ法により生成される。
【００１２】
第１配線層に含まれる不純物が第１配線層の形成後に添加される場合には、不純物を含まない金属シリサイド膜を形成する金属シリサイド膜形成段階と、形成された金属シリサイド膜に不純物を添加する不純物添加段階とが含まれる。不純物の添加は、金属シリサイド膜に接して形成される膜から拡散させる方法と、金属シリサイド膜にイオンインプランテーションにより直接注入する方法とを選択することができる。
【００１３】
不純物を隣接する膜から拡散させるには、不純物を含むドープトシリコン膜を金属シリサイド膜上に形成するシリコン膜形成段階と、ドープトシリコン膜を熱酸化してシリコン酸化膜を形成すると共に、ドープトシリコン膜に含まれる不純物を金属シリサイド膜内に拡散させる熱処理段階とを含む方法を利用することができる。なお、第１配線層に対するパターンニングは、ドープトシリコン膜の形成前、あるいは、形成後にフォトリソグラフィの手法を用いて行うことができる。
【００１４】
この発明にかかる半導体装置の製造方法の第２の態様は、不純物を含まない金属シリサイドから成る第１配線層を形成する第１配線層形成段階と、第１の配線層を絶縁層により覆う絶縁層形成段階と、絶縁層の表面から第１配線層に達するコンタクトホールを形成するコンタクトホール形成段階と、コンタクトホール内を含む絶縁層の表面に、不純物濃度が徐々に低くなるように添加ガスの流量を制御しつつＣＶＤ法により第２配線層を形成する第２配線層形成段階と、第２配線層に含まれる不純物を第１配線層へ拡散させる拡散段階とを含み、第２配線層形成時の不純物濃度が拡散段階後における第１、第２配線層の良好なコンタクト特性を保てる程度に設定されていることを特徴とする。
【００１５】
第２の態様は、第１配線層に接触する層から不純物を拡散させる点で前述の方法とも近似する。ただし、第２の態様は、従来問題となっていた第２配線層から第１配線層への不純物の拡散を容認し、拡散した後にも十分な不純物濃度が得られるように第２配線層の不純物濃度を十分に高く設定した点で、第１配線層の不純物濃度を予め高くしておくことにより第２配線層からの拡散を防ぐという前述の方法とは異なる。
【００１６】
【発明の実施の形態】
以下、この発明にかかる半導体装置の製造方法の実施形態を説明する。図１は、第１の参考形態を示す行程図であり、半導体装置の断面を示す。ここでは、シリコン基板上にＦＥＴのゲートを形成し、このゲートに対して上層からコンタクトホールを介して配線を接続する場合を例に説明する。第１の参考形態では、金属シリサイド層であるタングステンシリサイド層をスパッタリング法により形成し、この形成時に不純物を含むスパッタターゲットを用いることにより、タングステンシリサイド層の形成時に不純物を導入する。
【００１７】
第１の参考形態では、図１（ａ）に示すように、シリコン基板１０の表面を熱酸化して厚さ７〜１５ｎｍのゲート酸化膜１１を形成し、ポリシリコンをＣＶＤ法により形成した後、リン（Ｐ）または砒素（Ａｓ）をイオンインプランテーションにより注入してポリシリコン膜１２を形成する。このポリシリコン膜１２の上に、金属シリサイド膜として不純物を含むタングステンシリサイド（ＷＳｉ）膜をスパッタリング法により形成し、これを第１配線層１３とする（第１配線層形成段階）。不純物としては、シリコンをｎ型の半導体にする５価の元素（リン（Ｐ）、砒素（Ａｓ）等）、あるいはｐ型の半導体にする３価の元素（ボロン（Ｂ）、インジウム（Ｉｎ）、ガリウム（Ｇａ）等）を用いることができるが、ここでは５価の元素を用いる。
【００１８】
次に、シリコン基板１０上に形成されたゲート酸化膜１１、ポリシリコン膜１２、第１配線層１３の積層膜に対してフォトリソグラフィの手法を用いてパターンニングすることにより図１（ｂ）に示すようにゲートＧを形成し（パターンニング段階）、８００℃〜９００℃で熱酸化して絶縁被膜１４を形成する。続いて、図１（ｃ）に示されるように、ＢＰＳＧ層をＣＶＤ法により形成し、熱処理して第１配線層１３を覆う第１絶縁層１５とし（絶縁層形成段階）、この第１絶縁層１５と絶縁被膜１４とを貫通してゲート上に開口するコンタクトホール１６を形成する（コンタクトホール形成段階）。この上に図１（ｄ）に示されるように、ＣＶＤ法でポリシリコン膜を形成してリン、あるいは砒素をイオンインプランテーションにより注入した後、フォトリソグラフィの手法を用いて電極パターンを形成し、第２配線層１７を形成する（第２配線層形成段階）。最後に、図１（ｅ）に示すようにＢＰＳＧ層をＣＶＤ法により形成し、熱処理して第２絶縁層１８とする。
【００１９】
第１配線層１３は、不純物を含む金属シリサイドのスパッタターゲットを用いてスパッタリング法により形成され、その不純物濃度が第２配線層１８の不純物濃度と同等、あるいはそれ以上になるよう設定されている。具体的には、第１配線層１３に含まれるリン、あるいは砒素の濃度は５×１０１９〜５×１０２０ａｔｏｍｓ／ｃｍ２程度であるのに対し、第２配線層１７に含まれるリン、あるいは砒素の濃度は５×１０２０ａｔｏｍｓ／ｃｍ２程度である。このように第１、第２配線層１３、１７の不純物の濃度を同程度に設定することにより、第２絶縁層１８の加熱処理時にも第２配線層１７から第１配線層１３への不純物の拡散を防ぐことができる。したがって、第１、第２配線層１３，１７間のコンタクト抵抗の上昇を防ぎ、オーミック接合を可能とすることができる。
【００２０】
上記のように第１配線層１３をスパッタリング法により形成する場合、スパッタリング用のターゲットは、加圧焼成により物理的に、あるいはＣＶＤ法を用いて化学的に生成することができる。
【００２１】
ここでは、まずスパッタターゲットを物理的に生成する方法について説明する。加熱溶融させたシリコン中にリン、または砒素を添加して不純物濃度を１×１０２０〜１×１０２１ａｔｏｍｓ／ｃｍ２程度に調整してドープトシリコンを形成し、これを冷却、粉砕して０．１〜１０．０μｍφのドープトシリコン粒子を生成する。次に、０．１〜１０．０μｍφに粉砕したタングステン（Ｗ）とドープトシリコン粒子とをモル比１：２となるように混合し、真空中、あるいはアルゴン等の不活性ガス中で５００〜８００℃に加熱処理してタングステンシリサイド（ＷＳｉ２．０）の合金粒子を生成する。
【００２２】
続いて、このタングステンシリサイド（ＷＳｉ２．０）の合金粒子と上記のドープトシリコン粒子とをモル比１：０．２０〜１：０．２６となるよう混合し、真空中、あるいはアルゴン等の不活性ガス中で５００〜１０００℃で加圧焼成してタングステンシリサイド（ＷＳｉ２．６〜ＷＳｉ２．８）の合金粒子を生成する。生成されたドープトタングステンシリサイドターゲットに含まれるシリコンは、１×１０２０〜１×１０２１ａｔｏｍｓ／ｃｍ２程度の濃度で不純物が導入されているため、比抵抗は０．００１〜０．０１０Ω／ｃｍで導体となる。したがって、このドープトタングステンシリサイドターゲットを利用すれば、通常のＤＣマグネトロンスパッタリング装置を利用した場合にも、チャージアップが発生せず、異常放電によるパーティクルの発生を抑え、高品質のタングステンシリサイド膜を形成することができる。
【００２３】
一方、スパッタターゲットを化学反応により生成する場合には、金属、シリコン、不純物を含む金属シリサイド膜が形成されるガスを用いてＣＶＤ法により生成する。まず、真空中に形成しようとするスパッタターゲットと同径のセラミックベースを配置し、これを４００〜８００℃に加熱する。ここで反応炉中に六フッ化タングステン（ＷＦ６）とシラン（ＳｉＨ４）の各ガスを供給すると、
ＷＦ６＋３ＳｉＨ４→ＷＳｉ２＋ＳｉＦ４＋２ＨＦ＋５Ｈ２
の反応が進行してセラミックベース上にタングステンシリサイド（ＷＳｉｘ）が成膜される。この反応中に、不純物導入用にホスフィン（ＰＨ３）またはアルシン（ＡｓＨ３）を添加すると、
２ＰＨ３→２Ｐ＋３Ｈ２、または ２ＡｓＨ３→２Ａｓ＋３Ｈ２
の反応が進行してリンまたは砒素と水素とが分解して析出し、これらの不純物がタングステンシリサイド膜内に混入する。
【００２４】
ＣＶＤ法によりスパッタターゲットを生成する場合、タングステンシリサイド中のシリコンの組成は六フッ化タングステン（ＷＦ６）とシラン（ＳｉＨ４）の流量比により決定され、添加される不純物の濃度はホスフィン（ＰＨ３）またはアルシン（ＡｓＨ３）の流量を調整することにより容易にコントロールすることができる。ここでは、生成されるタングステンシリサイドスパッタターゲットの不純物濃度が１×１０２０〜１×１０２１ａｔｏｍｓ／ｃｍ２程度になるよう流量を調整する。
【００２５】
ＣＶＤ法により生成されたスパッタターゲットは、前記の物理的な方法により生成されたターゲットと比較して高密度であるため、含まれる酸素の量がきわめて少量である。含有酸素量が多いと、加熱処理の際にターゲットに含まれるシリコンと酸素とが反応して絶縁体である酸化シリコンが生成され、異常放電発生の要因となる。ＣＶＤ法により生成されたスパッタターゲットを用いれば、このような酸化シリコンの生成を抑え、異常放電によるパーティクルの発生をより確実に防ぐことができる。
【００２６】
次に、この発明の半導体装置の製造方法の第２の参考形態について説明する。第２の参考形態では、金属シリサイド層であるタングステンシリサイド層をＣＶＤ法により形成し、この形成時に不純物を含むガスを用いることにより、タングステンシリサイド層の形成時に不純物を導入する。なお、第１配線層形成段階以外の段階は第１の参考形態と同一であり、各段階での半導体装置の構成は図１に示す例と同一である。
【００２７】
第２の参考形態では、第１の参考形態と同様にシリコン基板１０の表面にゲート酸化膜１１、ポリシリコン膜１２を形成する。このポリシリコン膜１２の上に、金属シリサイド膜として不純物を含むタングステンシリサイド（ＷＳｉ）膜をＣＶＤ法により形成し、これを第１配線層１３とする（第１配線層形成段階）。
【００２８】
次に、シリコン基板１０上に形成されたゲート酸化膜１１、ポリシリコン膜１２、第１配線層１３の積層膜をパターンニングしてゲートＧを形成し（パターンニング段階）、熱酸化により絶縁被膜１４を形成する。続いて、ＢＰＳＧにより第１絶縁層１５を形成し（絶縁層形成段階）、コンタクトホール１６を形成する（コンタクトホール形成段階）。この上に第２配線層１７を形成し（第２配線層形成段階）、ＢＰＳＧにより第２絶縁層１８を形成する。
【００２９】
第１配線層１３の形成段階では、真空中に基板１０を配置して４００〜５５０℃に加熱し、六フッ化タングステン（ＷＦ６）とシラン（ＳｉＨ４）、および不純物導入用にホスフィン（ＰＨ３）またはアルシン（ＡｓＨ３）の各ガスを供給する。これにより、
ＷＦ６＋３ＳｉＨ４→ＷＳｉ２＋ＳｉＦ４＋２ＨＦ＋５Ｈ２
２ＰＨ３→２Ｐ＋３Ｈ２、または ２ＡｓＨ３→２Ａｓ＋３Ｈ２
の反応が進行して基板１０上にタングステンシリサイド（ＷＳｉｘ）が成膜され、このタングステンシリサイド膜内にリンまたは砒素が混入する。
【００３０】
ＣＶＤ法により第１配線層１３を形成する場合、タングステンシリサイド中のシリコンの組成は六フッ化タングステン（ＷＦ６）とシラン（ＳｉＨ４）の流量比により決定され、添加される不純物の濃度はホスフィン（ＰＨ３）またはアルシン（ＡｓＨ３）の流量を調整することにより容易にコントロールすることができる。ここでは、形成される第１配線層１３中の不純物濃度が５×１０１９〜５×１０２０ａｔｏｍｓ／ｃｍ２程度になるよう流量を調整する。前述したように、第２配線層１７に含まれるリン、あるいは砒素の濃度は５×１０２０ａｔｏｍｓ／ｃｍ２程度であるため、第１、第２配線層１３、１７の不純物の濃度は同程度となり、第２配線層１７から第１配線層１３への不純物の拡散を防ぐことができる。したがって、第１、第２配線層１３，１７間のコンタクト抵抗の上昇を防ぎ、オーミック接合を可能とすることができる。また、ＣＶＤ法により第１配線層１３を形成する場合には、スパッタリング法による場合のように異常放電によるパーティクルの発生は問題とならず、第１配線層１３を高品質なタングステンシリサイド膜として形成することが可能である。
【００３１】
なお、ポリシリコン膜１２と第１配線層１３とを同一の真空装置内で連続して形成することも可能である。この場合には、ポリシリコン膜１２と第１配線層１３との間に酸化膜が形成されず、シリコン酸化膜１４を形成する際に消費された第１配線層１３内のシリコンをポリシリコン膜１２から補給することができる。ポリシリコン膜１２と第１配線層１３とを別装置で形成する場合には、基板が大気中に配置された際にポリシリコン膜１２の表面に酸化膜が形成される。この酸化膜が存在すると、両膜間でのシリコンの移動が困難となるため、シリコン酸化膜１４の形成時に第１配線層１３内のシリコンが消費されると、その補給ができず第１配線層１３内のシリコン組成が低下する。この低下が著しい場合には、第１配線層１３の膜ストレスが大きくなってゲート酸化膜１１にクラックを生じさせる可能性がある。前記のようにポリシリコン膜１２と第１配線層１３とを同一の真空装置内で形成した場合には、ポリシリコン膜１２上に酸化膜が形成されるのを防ぐことができるため、シリコン酸化膜１４の形成時における膜ストレスの発生を抑えることができる。
【００３２】
次に、この発明にかかる半導体装置の製造方法の第３の参考形態について説明する。上記の２つの参考形態では、第１配線層の形成時に不純物を含む金属シリサイド膜を形成しているが、第３の参考形態以下の方法は、不純物を含まない金属シリサイド膜を形成する金属シリサイド膜形成段階の後に、不純物を添加する不純物添加段階とを含む。なお、第３の参考形態における各段階での半導体装置の構成は、図１に示す例と同一である。
【００３３】
第３の参考形態では、第１の参考形態と同様にシリコン基板１０の表面にゲート酸化膜１１、ポリシリコン膜１２を形成する。このポリシリコン膜１２の上に、金属シリサイド膜として不純物を含まないタングステンシリサイド（ＷＳｉ）膜をスパッタリング法、あるいはＣＶＤ法により形成し（金属シリサイド膜形成段階）、これを第１配線層１３とする。
【００３４】
次に、シリコン基板１０上に形成されたゲート酸化膜１１、ポリシリコン膜１２、第１配線層１３の積層膜をパターンニングしてゲートＧを形成し（パターンニング段階）、熱酸化により絶縁被膜１４を形成する。続いて、ＢＰＳＧにより第１絶縁層１５を形成し（絶縁層形成段階）、コンタクトホール１６を形成する（コンタクトホール形成段階）。図１（ｃ）に相当するコンタクトホール形成後の段階で、第１配線層１３に対してイオンインプランテーションにより不純物であるリン、あるいは砒素が注入される（不純物添加段階）。イオンインプランテーションは、第１配線層１３の露出部分の不純物濃度が５×１０１９〜５×１０２０ａｔｏｍｓ／ｃｍ２程度になるよう実行される。不純物の注入後、第２配線層１７を形成し（第２配線層形成段階）、ＢＰＳＧにより第２絶縁層１８を形成する。
【００３５】
第３の参考形態によれば、第１配線層１３に不純物をイオンインプランテーションで注入することにより、少なくとも第１、第２配線層１３、１７が接触する部分では両者の不純物の濃度を同程度とすることができ、配線層間のコンタクト抵抗の上昇を防ぎ、オーミック接合を可能とすることができる。また、ＣＶＤ法により形成した場合には、スパッタリング法による場合のように異常放電によるパーティクルの発生は問題とならず、第１配線層１３を高品質なタングステンシリサイド膜として形成することが可能である。
【００３６】
図２および図３は、それぞれこの発明にかかる半導体装置の製造方法の第１、第２の実施形態の工程を示す半導体装置の断面図である。第１、第２の実施形態は、不純物を含まない金属シリサイド膜を形成する金属シリサイド膜形成段階と、不純物を添加する不純物添加段階とを含み、この不純物添加段階に、不純物を含むドープトシリコン膜を金属シリサイド膜上に形成するシリコン膜形成段階と、ドープトシリコン膜を熱酸化してシリコン酸化膜を形成すると共に、ドープトシリコン膜に含まれる不純物を金属シリサイド膜内に拡散させる熱酸化段階とを含む。
【００３７】
以下、第１、第２の実施形態のそれぞれについて説明する。まず、第１の実施形態では、第１の参考形態と同様にシリコン基板１０の表面にゲート酸化膜１１、ポリシリコン膜１２を形成する。このポリシリコン膜１２の上に、金属シリサイド膜として不純物を含まないタングステンシリサイド（ＷＳｉ）膜をスパッタリング法、あるいはＣＶＤ法により形成し（金属シリサイド膜形成段階）、これを第１配線層１３とする。次に、図２（ａ）に示すように、第１配線層１３の上にリン、砒素等の不純物を含むドープトシリコンをターゲットとしてスパッタリング法によりドープトシリコン膜２０を形成する（シリコン膜形成段階）。ドープトシリコンターゲットの不純物濃度は、１×１０20〜１×１０21ａｔｏｍｓ／ｃｍ2程度である。
【００３８】
次に、シリコン基板１０上に形成されたゲート酸化膜１１、ポリシリコン膜１２、第１配線層１３、ドープトシリコン膜２０の積層膜をフォトリソグラフィの手法によりパターンニングし、図２（ｂ）に示すようにゲートＧを形成する（パターンニング段階）。続いて、全体を８００〜９５０℃に加熱してドープトシリコン膜２０を酸化させると同時に、ドープトシリコン膜２０に含まれる不純物を第１配線層１３へ拡散させる（熱酸化段階）。この熱酸化段階により、ゲート表面に絶縁被膜１４が形成される。上記のパターンニング後の段階では、ドープトシリコン膜２０はゲートＧの上面のみに残るが、熱酸化段階で酸化膜に変化して絶縁膜１４と一体化する。
【００３９】
続いて、図２（ｃ）に示すようにＢＰＳＧにより第１絶縁層１５を形成し（絶縁層形成段階）、コンタクトホール１６を形成する（コンタクトホール形成段階）。この後、図２（ｄ）に示すように第２配線層１７を形成し（第２配線層形成段階）、図２（ｅ）に示すようにＢＰＳＧにより第２絶縁層１８を形成する。
【００４０】
第１の実施形態によれば、ドープトシリコン膜２０に含まれる不純物を第１配線層１３に拡散させることにより、第１、第２配線層１３、１７の不純物の濃度を同程度とすることができ、配線層間のコンタクト抵抗の上昇を防ぎ、オーミック接合を可能とすることができる。また、ＣＶＤ法により形成した場合には、スパッタリング法による場合のように異常放電によるパーティクルの発生は問題とならず、第１配線層１３を高品質なタングステンシリサイド膜として形成することが可能である。
【００４１】
さらに、第１の実施形態によれば、シリコン酸化膜１４の形成時にゲートＧの上面においてはドープトシリコン膜２０が酸化膜に変化するため、第１配線層１３内のシリコンの組成の変化は少ない。したがって、シリコン酸化膜１４の形成時における膜ストレスの発生を抑えることができる。
【００４２】
なお、第１の実施形態におけるパターンニング段階では、ドープトシリコン膜２０の上にフォトレジストを塗布し、露光・現像して形成されたマスクを用いてエッチングされるが、ドープトシリコン膜は半導体装置の製造工程で一般的に用いられる露光波長３６５ｎｍ（ｉ線）での反射率が低いため、レジストを透過した光の反射による予定外部分の露光を防ぎ、露光時に投影されるパターンに正確に一致したマスクを形成することができる。
【００４３】
一方、第２の実施形態では、図３（ａ）に示すように、第１の参考形態と同様にシリコン基板１０の表面にゲート酸化膜１１、ポリシリコン膜１２を形成する。このポリシリコン膜１２の上に、金属シリサイド膜として不純物を含まないタングステンシリサイド（ＷＳｉ）膜をスパッタリング法、あるいはＣＶＤ法により形成し（金属シリサイド膜形成段階）、これを第１配線層１３とする。
【００４４】
次に、シリコン基板１０上に形成されたゲート酸化膜１１、ポリシリコン膜１２、第１配線層１３の積層膜をフォトリソグラフィの手法によりパターンニングし、図２（ｂ）に示すようにゲートＧを形成する（パターンニング段階）。このパターンニング段階の後、リン、砒素等の不純物を含むドープトシリコンをターゲットとしてスパッタリング法によりドープトシリコン膜２１を形成する（シリコン膜形成段階）。ドープトシリコンターゲットの不純物濃度は、１×１０２０〜１×１０２１ａｔｏｍｓ／ｃｍ２程度である。これにより、ゲートＧの上面および側面、基板１０におけるゲートＧ以外の部分は全てドープトシリコン膜２１により覆われる。
【００４５】
続いて、全体を８００〜９５０℃に加熱してドープトシリコン膜２１を酸化させると同時に、ドープトシリコン膜２１に含まれる不純物を第１配線層１３へ拡散させる（熱酸化段階）。続いて、図３（ｃ）に示すようにＢＰＳＧにより第１絶縁層１５を形成し（絶縁層形成段階）、コンタクトホール１６を形成する（コンタクトホール形成段階）。この後、図３（ｄ）に示すように第２配線層１７を形成し（第２配線層形成段階）、図３（ｅ）に示すようにＢＰＳＧにより第２絶縁層１８を形成する。
【００４６】
第２の実施形態によれば、ドープトシリコン膜２１に含まれる不純物を第１配線層１３に拡散させることにより、第１、第２配線層１３、１７の不純物の濃度を同程度とすることができ、配線層間のコンタクト抵抗の上昇を防ぎ、オーミック接合を可能とすることができる。また、第１の実施形態では第１配線層１３の上面にのみドープトシリコン膜が設けられていたのと比較すると、第２の実施形態では上面のみでなく側面にもドープトシリコン膜が設けられているため、第１の実施形態よりも熱酸化段階での不純物の拡散効果が高い。さらに、ＣＶＤ法により形成した場合には、スパッタリング法による場合のように異常放電によるパーティクルの発生は問題とならず、第１配線層１３を高品質なタングステンシリサイド膜として形成することが可能である。
【００４７】
なお、第２の実施形態によれば、熱酸化段階においてはドープトシリコン膜２１が酸化するのみであるため、第１配線層１３内のシリコンの組成の変化は少ない。したがって、熱酸化段階における第１配線層１３の膜ストレスの発生を抑えることができる。
【００４８】
次に、この発明にかかる半導体装置の製造方法の第３の実施形態について説明する。第３の実施形態では、第２配線層から第１配線層への不純物の拡散を容認し、拡散した後にも十分な不純物濃度が得られるように第２配線層の不純物濃度を予め十分に高く設定している。なお、第３の実施形態の各段階での半導体装置の構成は図１に示す例と同一である。
【００４９】
第３の実施形態では、第１の参考形態と同様にシリコン基板１０の表面にゲート酸化膜１１、ポリシリコン膜１２を形成する。このポリシリコン膜１２の上に、金属シリサイド膜として不純物を含まないタングステンシリサイド（ＷＳｉ）膜をスパッタリング法、あるいはＣＶＤ法により形成し、これを第１配線層１３とする（第１配線層形成段階）。
【００５０】
次に、シリコン基板１０上に形成されたゲート酸化膜１１、ポリシリコン膜１２、第１配線層１３の積層膜をパターンニングしてゲートＧを形成し（パターンニング段階）、熱酸化により絶縁被膜１４を形成する。続いて、ＢＰＳＧにより第１絶縁層１５を形成し（絶縁層形成段階）、コンタクトホール１６を形成する（コンタクトホール形成段階）。さらに、コンタクトホール１６内を含む第１絶縁層１５の表面に、不純物を含むポリシリコンにより第２配線層１７を形成し（第２配線層形成段階）、ＢＰＳＧ層をＣＶＤ法により形成し、熱処理して第２絶縁層１８とする。第２配線層１７に含まれる不純物は、第２絶縁層１８の熱処理の際に第１配線層１３側に拡散する。すなわち、この加熱段階が、拡散段階に相当する。
【００５１】
第２配線層形成段階では、ポリシリコンを成膜するためのガスに不純物を添加するためのガス、例えばホスフィン（ＰＨ3）を添加してＣＶＤ法により第２配線層１７を形成する。ホスフィンは熱分解してリンと水素とに分解し、リンがポリシリコン膜の内部にドーピングされる。含有されるリンの濃度は、ホスフィンのガス流量を制御することによりコントロールできる。第３の実施形態では、第２配線層１７に含まれる不純物、ここではリンの濃度を、第１配線層１３に接する側で高く、膜が厚くなるにしたがって低くするようにコントロールする。
【００５２】
拡散段階では、加熱により第２配線層１７内の不純物が第１配線層１３側に拡散するが、特に第２配線層１７の第１配線層１３に接する部分では他の部分より濃度が大きく低下する。ただし、この部分には第２配線層１７の形成時に、予め高い濃度で不純物が添加されているため、不純物が第１配線層１３側に拡散、移動したとしても、良好なコンタクト特性を得るために十分な濃度は保たれる。具体的には、拡散後の不純物濃度が５×１０２０ａｔｍｓ／ｃｍ２程度となるよう設定される。なお、第２配線層１７の不純物濃度に上記のような厚さ方向の分布を持たせることにより、第１配線層１３に接触する部分、すなわち不純物が奪われる部分では拡散後の不純物濃度を十分に保つことができる一方、不純物の平均濃度は抑えることができ、不純物の析出を避けることができる。
【００５３】
第３の実施形態によれば、第２配線層１７に含まれる不純物を第１配線層１３に拡散させることにより、第１、第２配線層１３、１７が接触する部分では両者の不純物の濃度を同程度とすることができ、配線層間のコンタクト抵抗の上昇を防ぎ、オーミック接合を可能とすることができる。また、ＣＶＤ法により形成した場合には、スパッタリング法による場合のように異常放電によるパーティクルの発生は問題とならず、第１配線層１３を高品質なタングステンシリサイド膜として形成することが可能である。
【００５４】
【発明の効果】
以上説明したように、請求項１〜３の製造方法によれば、第１配線層に予め不純物を添加しておくことにより、第２配線層形成後に加熱処理が施された場合にも、第１配線層への不純物の拡散を防ぎ、コンタクト抵抗を小さく保ち、オーミック接合を得ることができる。
【００５７】
請求項１〜３の製造方法によれば、不純物を含まない金属シリサイド層の形成後に、不純物を添加することにより、第２配線層からの不純物の拡散を避けることができる。また、請求項１〜３の方法によれば、第１配線層の表面にドープトシリコン膜が形成された状態で熱酸化が行われるため、酸化膜にはこのドープトシリコン膜中のシリコンが利用され、第１配線層のシリコンの組成の変化は小さく、膜ストレスを抑えてクラックの発生等を防止することができる。さらに、請求項２の方法では、反射率の低いドープトシリコン膜が表面に形成された段階でフォトリソグラフィによるパターンニングが行われるため、レジストを透過した光の乱反射を抑え、投影されるパターン通りの正確なマスクを形成することができる。また、請求項３の方法では、第１配線層の上面のみでなく側面をもドープトシリコン膜で覆うことができるため、熱酸化時の第１配線層のシリコン組成の変化とそれによる膜ストレスとをより小さく抑えることができる。
【００５８】
請求項４の製造方法では、第２配線層に含まれる不純物を第１配線層に拡散させることにより、第１、第２配線層が接触する部分では両者の不純物の濃度を同程度とすることができ、配線層間のコンタクト抵抗の上昇を防ぎ、オーミック接合を可能とすることができる。また、第２配線層の不純物濃度に厚さ方向の分布を持たせることにより、第１配線層１３に接触する部分、すなわち不純物が奪われる部分では拡散後の不純物濃度を十分に保つことができる一方、不純物の平均濃度は抑えることができ、不純物の析出を避けることができる。
【図面の簡単な説明】
【図１】この発明の第１の参考形態にかかる半導体装置の製造方法の各工程を示す半導体装置の断面図。
【図２】この発明の第１の実施形態にかかる半導体装置の製造方法の各工程を示す半導体装置の断面図。
【図３】この発明の第２の実施形態にかかる半導体装置の製造方法の各工程を示す半導体装置の断面図。
【図４】従来の半導体装置の製造方法の各工程を示す半導体装置の断面図。
【符号の説明】
１０ シリコン基板
１１ ゲート酸化膜
１２ ポリシリコン膜
１３ 第１配線層
１４ 酸化被膜
１５ 第１絶縁層
１６ コンタクトホール
１７ 第２配線層
１８ 第２絶縁層
２０，２１ ドープトシリコン膜
Claims (4)
- シリコンを半導体にする不純物を含む金属シリサイドにより第１配線層を形成する第１配線層形成段階と、
前記第１配線層を絶縁層により覆う絶縁層形成段階と、
該絶縁層の表面から前記第１配線層に達するコンタクトホールを形成するコンタクトホール形成段階と、
該コンタクトホール内を含む前記絶縁層の表面に、不純物を含むポリシリコンにより第２配線層を形成する第２配線層形成段階とを含み、
前記第１配線層の不純物濃度が前記第２配線層の不純物濃度とほぼ同等あるいはそれ以上に設定されており、
前記第１配線層形成段階は不純物を含まない金属シリサイド膜を形成する金属シリサイド膜形成段階と形成された前記金属シリサイド膜に不純物を添加する不純物添加段階とを含み、
前記不純物添加段階は不純物を含むドープトシリコン膜を前記金属シリサイド膜上に形成するシリコン膜形成段階と前記ドープトシリコン膜を熱酸化してシリコン酸化膜を形成すると共に前記ドープトシリコン膜に含まれる不純物を前記金属シリサイド膜内に拡散させる熱酸化段階とを含むことを特徴とする半導体装置の製造方法。 - 前記熱酸化段階と前記シリコン膜形成段階との間に、前記シリコン酸化膜と前記金属シリサイド膜とをフォトリソグラフィの手法を用いてパターンニングするパターンニング段階を含むことを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記金属シリサイド膜形成段階と前記シリコン膜形成段階との間に、前記金属シリサイド膜をフォトリソグラフィの手法を用いてパターンニングするパターンニング段階を含むことを特徴とする請求項１に記載の半導体装置の製造方法。
- 不純物を含まない金属シリサイドから成る第１配線層を形成する第１配線層形成段階と、前記第１の配線層を絶縁層により覆う絶縁層形成段階と、該絶縁層の表面から前記第１配線層に達するコンタクトホールを形成するコンタクトホール形成段階と、該コンタクトホール内を含む前記絶縁層の表面に、不純物濃度が徐々に低くなるように添加ガスの流量を制御しつつＣＶＤ法により第２配線層を形成する第２配線層形成段階と、前記第２配線層に含まれる不純物を前記第１配線層へ拡散させる拡散段階とを含み、前記第２配線層形成時の不純物濃度が前記拡散段階後における前記第１、第２配線層の良好なコンタクト特性を保てる程度に設定されていることを特徴とする半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06590198A JP3568385B2 (ja) | 1998-03-16 | 1998-03-16 | 半導体装置の製造方法 |
| US09/174,656 US6281126B1 (en) | 1998-03-16 | 1998-10-19 | Process for manufacturing semiconductor device |
| US09/859,381 US6403480B2 (en) | 1998-03-16 | 2001-05-18 | Process for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06590198A JP3568385B2 (ja) | 1998-03-16 | 1998-03-16 | 半導体装置の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003124484A Division JP2004006851A (ja) | 2003-04-28 | 2003-04-28 | 金属シリサイド配線用スパッタターゲットおよびこのスパッタターゲットの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11265935A JPH11265935A (ja) | 1999-09-28 |
| JP3568385B2 true JP3568385B2 (ja) | 2004-09-22 |
Family
ID=13300341
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06590198A Expired - Fee Related JP3568385B2 (ja) | 1998-03-16 | 1998-03-16 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6281126B1 (ja) |
| JP (1) | JP3568385B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19901210A1 (de) * | 1999-01-14 | 2000-07-27 | Siemens Ag | Halbleiterbauelement und Verfahren zu dessen Herstellung |
| US6911394B2 (en) * | 2002-02-25 | 2005-06-28 | Texas Instruments Incorporated | Semiconductor devices and methods of manufacturing such semiconductor devices |
| US9343469B2 (en) | 2012-06-27 | 2016-05-17 | Intel Corporation | Three dimensional NAND flash with self-aligned select gate |
| WO2014089780A1 (zh) * | 2012-12-12 | 2014-06-19 | 复旦大学 | 超浅结半导体场效应晶体管及其制备方法 |
| CN103021865B (zh) * | 2012-12-12 | 2016-08-03 | 复旦大学 | 金属硅化物薄膜和超浅结的制作方法 |
| CN103035533B (zh) * | 2012-12-12 | 2016-07-06 | 复旦大学 | 超浅结半导体场效应晶体管的制备方法 |
| WO2014089783A1 (zh) * | 2012-12-12 | 2014-06-19 | 复旦大学 | 金属硅化物薄膜和超浅结的制作方法及半导体器件 |
| US10651315B2 (en) | 2012-12-17 | 2020-05-12 | Micron Technology, Inc. | Three dimensional memory |
| US9129859B2 (en) | 2013-03-06 | 2015-09-08 | Intel Corporation | Three dimensional memory structure |
| US11018149B2 (en) | 2014-03-27 | 2021-05-25 | Intel Corporation | Building stacked hollow channels for a three dimensional circuit device |
| US9263459B1 (en) | 2014-09-26 | 2016-02-16 | Intel Corporation | Capping poly channel pillars in stacked circuits |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4056642A (en) * | 1976-05-14 | 1977-11-01 | Data General Corporation | Method of fabricating metal-semiconductor interfaces |
| US5246883A (en) * | 1992-02-06 | 1993-09-21 | Sgs-Thomson Microelectronics, Inc. | Semiconductor contact via structure and method |
| JP2739853B2 (ja) * | 1995-11-28 | 1998-04-15 | 日本電気株式会社 | 半導体装置の製造方法及びエッチング方法 |
| US5814537A (en) * | 1996-12-18 | 1998-09-29 | Sharp Microelectronics Technology,Inc. | Method of forming transistor electrodes from directionally deposited silicide |
| US6080665A (en) * | 1997-04-11 | 2000-06-27 | Applied Materials, Inc. | Integrated nitrogen-treated titanium layer to prevent interaction of titanium and aluminum |
| US5998847A (en) * | 1998-08-11 | 1999-12-07 | International Business Machines Corporation | Low voltage active body semiconductor device |
-
1998
- 1998-03-16 JP JP06590198A patent/JP3568385B2/ja not_active Expired - Fee Related
- 1998-10-19 US US09/174,656 patent/US6281126B1/en not_active Expired - Fee Related
-
2001
- 2001-05-18 US US09/859,381 patent/US6403480B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11265935A (ja) | 1999-09-28 |
| US6281126B1 (en) | 2001-08-28 |
| US6403480B2 (en) | 2002-06-11 |
| US20010019890A1 (en) | 2001-09-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0139467B1 (en) | Method of manufacturing an insulated-gate field-effect transistor | |
| US5877074A (en) | Method for improving the electrical property of gate in polycide structure | |
| EP0109082A2 (en) | Method of manufacturing a semiconductor device comprising a diffusion step | |
| KR950009279B1 (ko) | 반도체장치의 제조방법 | |
| JPS58176975A (ja) | 集積ｍｏｓ電界効果トランジスタ回路の製造方法 | |
| JPH0945907A (ja) | 半導体装置の製造方法 | |
| JP3568385B2 (ja) | 半導体装置の製造方法 | |
| KR100281887B1 (ko) | 반도체장치의 제조방법 | |
| KR100840786B1 (ko) | 저저항 게이트 전극을 구비하는 반도체 장치 및 이의제조방법 | |
| US6174805B1 (en) | Titanium film forming method | |
| KR950002180B1 (ko) | 반도체장치의 제조방법 | |
| KR100289372B1 (ko) | 폴리사이드 형성방법 | |
| JP2004006851A (ja) | 金属シリサイド配線用スパッタターゲットおよびこのスパッタターゲットの製造方法 | |
| JPH0230573B2 (ja) | ||
| JPH03205830A (ja) | 半導体装置及び多結晶ゲルマニウムの製造方法 | |
| KR100811449B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR19980033022A (ko) | 반도체 장치의 제조방법 | |
| JPH06163576A (ja) | 半導体装置の製造方法 | |
| JPH0783021B2 (ja) | 半導体装置の製造方法 | |
| JPH047094B2 (ja) | ||
| JPS61166143A (ja) | 半導体装置の製造方法 | |
| JPH05136398A (ja) | 半導体装置の製造方法 | |
| JPS61154150A (ja) | 半導体装置の製造方法 | |
| KR20000066096A (ko) | 반도체 소자의 게이트 전극 형성방법 | |
| JP3038961B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040210 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040408 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040601 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040615 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080625 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090625 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090625 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100625 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100625 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110625 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120625 Year of fee payment: 8 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120625 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |