JP7828204B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP7828204B2
JP7828204B2 JP2022045873A JP2022045873A JP7828204B2 JP 7828204 B2 JP7828204 B2 JP 7828204B2 JP 2022045873 A JP2022045873 A JP 2022045873A JP 2022045873 A JP2022045873 A JP 2022045873A JP 7828204 B2 JP7828204 B2 JP 7828204B2
Authority
JP
Japan
Prior art keywords
semiconductor layer
semiconductor
electrode
thickness
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022045873A
Other languages
English (en)
Other versions
JP2023140037A (ja
Inventor
俊介 朝羽
洋志 河野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Priority to JP2022045873A priority Critical patent/JP7828204B2/ja
Priority to CN202210790718.XA priority patent/CN116825852A/zh
Priority to US17/889,971 priority patent/US20230307493A1/en
Publication of JP2023140037A publication Critical patent/JP2023140037A/ja
Application granted granted Critical
Publication of JP7828204B2 publication Critical patent/JP7828204B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/665—Vertical DMOS [VDMOS] FETs having edge termination structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/109—Reduced surface field [RESURF] PN junction structures
    • H10D62/111—Multiple RESURF structures, e.g. double RESURF or 3D-RESURF structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/125—Shapes of junctions between the regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/01—Manufacture or treatment
    • H10D8/051—Manufacture or treatment of Schottky diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/60—Schottky-barrier diodes 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)

Description

実施形態は、半導体装置に関する。
半導体装置の高耐圧化には、活性領域を囲む終端領域の耐圧を向上させることが重要である。
特開２０１５－１５３７８７号公報
実施形態は、終端領域の耐圧向上を可能とする半導体装置を提供する。
実施形態に係る半導体装置は、活性領域と、前記活性領域を囲む終端領域を有する第１導電形の第１半導体層と、前記第１半導体層と電気的に接続された第１電極と、前記活性領域において、前記第１電極との間に前記第１半導体層が位置するように設けられ、前記第１半導体層と電気的に接続された第２電極と、前記第１半導体層と前記第２電極との間に設けられ、前記第１電極から前記第２電極に向かう第１方向において第１層厚を有する第２導電形の第２半導体層と、前記終端領域において、前記第２半導体層を囲むように設けられ、前記第１方向において前記第１層厚よりも長い第２層厚を有する第２導電形の第３半導体層と、前記終端領域において、前記第２半導体層および前記第３半導体層を囲むように設けられ、前記第３半導体層から離間し、且つ第１方向において前記第２層厚よりも短い第３層厚を有する第２導電形の第４半導体層と、前記第１半導体層との間に前記第３半導体層および前記第４半導体層が位置するように設けられ、前記第２半導体層、前記第３半導体層および前記第４半導体層と電気的に接続された第２導電形の第５半導体層と、を有する。
実施形態に係る半導体装置を示す模式断面図である。 実施形態に係る半導体装置を示す模式平面図である。 実施形態に係る半導体装置の製造過程を示す模式断面図である。 実施形態の変形例に係る半導体装置を示す模式断面図である。 実施形態の他の変形例に係る半導体装置を示す模式断面図である。
以下、実施の形態について図面を参照しながら説明する。図面中の同一部分には、同一番号を付してその詳しい説明は適宜省略し、異なる部分について説明する。なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
さらに、各図中に示すＸ軸、Ｙ軸およびＺ軸を用いて各部分の配置および構成を説明する。Ｘ軸、Ｙ軸、Ｚ軸は、相互に直交し、それぞれＸ方向、Ｙ方向、Ｚ方向を表す。また、Ｚ方向を上方、その反対方向を下方として説明する場合がある。
図１は、実施形態に係る半導体装置１を示す模式断面図である。半導体装置１は、例えば、ショットキーバリアダイオード（ＳＢＤ）である。なお、実施形態は、ＳＢＤに限定される訳ではなく、例えば、ＭＯＳトランジスタ、ＩＧＢＴ（Insulated Gate Bipolar Transistor）などであってもよい。
図１に示すように、半導体装置１は、半導体部１０と、第１電極２０と、第２電極３０と、を備える。半導体部１０は、例えば、炭化シリコン（ＳｉＣ）である。第１電極２０は、例えば、カソード電極である。第２電極３０は、例えば、ショットキー電極である。
半導体部１０は、第１電極２０と第２電極３０との間に設けられる。第１電極２０は、半導体部１０の裏面１０Ｂ上に設けられる。第２電極３０は、半導体部１０の裏面１０Ｂとは反対側の表面１０Ｆ上に設けられる。
半導体部１０は、例えば、活性領域ＡＲと、終端領域ＴＲと、を含む。活性領域ＡＲは、例えば、第２電極３０の下方に位置する。終端領域ＴＲは、例えば、表面１０Ｆ内において、活性領域ＡＲを囲むように設けられる。
半導体部１０は、第１導電形の第１半導体層１１と、第２導電形の第２半導体層１３と、第２導電形の第３半導体層１５と、第２導電形の第４半導体層１７と、第２導電形の第５半導体層１９と、第１導電形の第６半導体層２１と、を含む。以下、第１導電形をｎ形、第２導電形をｐ形として説明する。
第１半導体層１１は、第１電極２０と第２電極３０との間において、活性領域ＡＲから終端領域ＴＲに延在する。第２半導体層１３は、第１半導体層１１と第２電極２０との間に複数設けられる。
第１半導体層１１は、複数の第２半導体層１３間中に延在し、第２電極３０に接する延在部１１ｅｘを含む。延在部１１ｅｘは、Ｘ方向において、第２半導体層１３間に位置する。第２電極３０は、第１半導体層１１の延在部１１ｅｘに、例えば、ショットキー接続される。また、第２電極３０は、半導体部１０の表面１０Ｆにおいて、第２半導体層１３に接続される。第２電極３０は、第２半導体層１３に、例えば、オーミック接続される。
半導体部１０は、終端領域ＴＲに設けられる所謂リサーフ構造を有する。実施形態に係るリサーフ構造は、ガードリングを含む構造（Guard Ring asisted RESURF)である。すなわち、半導体部１０は、終端領域ＴＲに設けられ、第３半導体層１５と、第４半導体層１７と、第５半導体層１９と、を含むリサーフ構造を有する。第３半導体層１５および第４半導体層１７は、ガードリングとして機能し、リサーフ構造の主部である第５半導体層１９に接続される。
第３半導体層１５および第４半導体層１７は、それぞれ、半導体部１０の表面１０Ｆ側に設けられる。第３半導体層１５および第４半導体層１７は、表面１０Ｆに沿った方向、例えば、Ｘ方向に並ぶ。第３半導体層１５は、第２半導体層１３と第４半導体層１７との間に設けられる。第２半導体層１３と第３半導体層１５との間、および、第３半導体層１５と第４半導体層１７との間には、第１半導体層１１の一部が延在している。
終端領域ＴＲには、少なくとも１つの第４半導体層１７が設けられる。この例では、２つの第４半導体層１７が設けられ、Ｘ方向に並ぶ。第４半導体層１７は、第３半導体層１５と別の第４半導体層１７との間に位置する。第４半導体層１７と別の第４半導体層１７との間には、第１半導体層１１の一部が延在している。
第５半導体層１９は、第１半導体層１１上において、第２半導体層１３、第３半導体層１５および第４半導体層１７に跨るように設けられる。第５半導体層１９は、半導体部１０の表面１０Ｆに沿って、第１半導体層１１、第３半導体層１５および第４半導体層１７のそれぞれの上に延在する。すなわち、Ｚ方向において、第３半導体層１５および第４半導体層１７は、第１半導体層１１と第５半導体層１９との間に位置する。
第６半導体層２１は、第１半導体層１１と第１電極２０との間に位置する。第６半導体層２１は、第１半導体層１１の第１導電形不純物の濃度よりも高濃度の第１導電形不純物を含む。第１電極２０は、第６半導体層２１に、例えば、オーミック接続される。
図１中に示す第１距離Ｄ１は、半導体部１０の表面１０Ｆと第２半導体層１３の下端（第１半導体層１１と第２半導体層１３との境界）との間のＺ方向の距離である。また、第２距離Ｄ２は、半導体部１０の表面１０Ｆと第３半導体層１５の下端（第１半導体層１１と第３半導体層１５との境界）との間のＺ方向の距離である。第３距離Ｄ３は、半導体部１０の表面１０Ｆと第４半導体層１７の下端（第１半導体層１１と第４半導体層１７との境界）との間のＺ方向の距離である。
半導体装置１では、第１電極２０と第２電極３０との間に順方向電圧が印可されると、最初は、第２電極３０と第１半導体層１１との間のショットキー接続を介して、順方向電流が流れ出し、第１半導体層１１と第２半導体層１３との間のビルトインポテンシャルを超える電圧になると、第２半導体層１３を介して、第１半導体層１１から第２電極３０に順方向電流が流れるようになる。これにより、順方向電圧を低減することができる。
一方、第１電極２０と第２電極３０との間に逆方向電圧が印可されると、第１半導体層１１中のキャリア（電子および正孔）が第１電極２０および第３電極３０に排出され、第１半導体層１１が空乏化する。これに伴い、第１半導体層１１中の電界が上昇する。この時、活性領域ＡＲと終端領域ＴＲとの境界における電界集中が顕著になり、アバランシェ降伏を生じさせる。リサーフ構造は、活性領域ＡＲと終端領域ＴＲとの境界における電界集中を抑制するように設けられる。
実施形態に係るリサーフ構造において、第３半導体層１５は、第２距離Ｄ２が第１距離Ｄ１および第３距離Ｄ３よりも長くなるように設けられる。これにより、第２半導体層１３の終端領域ＴＲ側の下端における電界集中を緩和し、終端領域ＴＲの耐圧を向上させることができる。
図２は、実施形態に係る半導体装置１を示す模式平面図である。図２は、半導体部１０の表面１０Ｆを示す平面図である。なお、図１は、図２中に示すＡ－Ａ線に沿った断面図である。図中の破線は、第２半導体層１３、第３半導体層１５および第４半導体層１７を表している。
図２に示すように、第３半導体層１５は、例えば、第１半導体層１１の延在部１１ｅｘおよび第２半導体層１３を囲むように設けられる。第４半導体層１７は、第３半導体層１５の終端領域ＴＲ側を囲むように設けられる。第５半導体層１９は、第２半導体層１３を囲み、第２半導体層１３から終端領域ＴＲに延在するように設けられる。なお、実施形態は、この例に限定される訳ではなく、例えば、第３半導体層１５および第４半導体層１７は、相互に離間した複数の部分を、第２半導体層１３を囲むように配置した構成であってもよい。
図３（ａ）～（ｃ）は、実施形態に係る半導体装置１の製造過程を示す模式断面図である。図３（ａ）～（ｃ）は、第２半導体層１３、第３半導体層１５、第４半導体層１７および第５半導体層１９の形成過程を表している。ここでは、第１距離Ｄ１を層厚Ｄ１、第２距離Ｄ２を層厚Ｄ２、第３距離Ｄ３を層厚Ｄ３として説明する。
図３（ａ）に示すように、イオン注入マスクＨＭ１を半導体部１０の表面１０Ｆ上に形成する。イオン注入マスクＨＭ１は、半導体部１０の表面１０Ｆにおける第２半導体層１３および第４半導体層１７が形成される領域上に開口を有する。
続いて、イオン注入マスクＨＭ１の開口を介して、第２導電形不純物、例えば、アルミニウム（Ａｌ）をイオン注入する。第２導電形不純物は、例えば、３００ｋｅＶの注入エネルギーをもって、第１半導体層１１中に導入される。第１半導体層１１中にイオン注入された第２導電形不純物は、例えば、熱処理により活性化される。これにより、第２半導体層１３および第４半導体層１７が形成される。この場合、第２半導体層１３のＺ方向の層厚Ｄ１は、第４半導体層１７のＺ方向の層厚Ｄ３と同じである。
図３（ｂ）に示すように、イオン注入マスクＨＭ１を除去した後、イオン注入マスクＨＭ２を半導体部１０の表面１０Ｆ上に形成する。イオン注入マスクＨＭ２は、半導体部１０の表面１０Ｆにおける第３半導体層１５が形成される領域上に開口を有する。
続いて、イオン注入マスクＨＭ２の開口を介して、第２導電形不純物、例えば、アルミニウム（Ａｌ）をイオン注入する。第２導電形不純物は、例えば、７５０ｋｅＶの注入エネルギーをもって、第１半導体層１１中に導入される。
第１半導体層１１中にイオン注入された第２導電形不純物は、例えば、熱処理により活性化される。これにより、第１半導体層１１中に第３半導体層１５が形成される。第３半導体層１５のＺ方向の層厚Ｄ２は、第２半導体層１３の層厚Ｄ１および第４半導体層１７の層厚Ｄ３よりも厚い。
図３（ｃ）に示すように、イオン注入マスクＨＭ２を除去した後、イオン注入マスクＨＭ３を半導体部１０の表面１０Ｆ上に形成する。イオン注入マスクＨＭ３は、半導体部１０の表面１０Ｆにおける第５半導体層１９が形成される領域上に開口を有する。
続いて、イオン注入マスクＨＭ３の開口を介して、第２導電形不純物、例えば、アルミニウム（Ａｌ）をイオン注入する。第２導電形不純物は、例えば、１００ｋｅＶの注入エネルギーをもって、第１半導体層１１中に導入される。第１半導体層１１中にイオン注入された第２導電形不純物は、例えば、熱処理により活性化される。これにより、第５半導体層１９が形成される。第５半導体層１９のＺ方向の層厚Ｄ４は、第２半導体層１３の層厚Ｄ１、第３半導体層１５の層厚Ｄ２および第４半導体層１７の層厚Ｄ３よりも薄い。
図４（ａ）および（ｂ）は、実施形態の変形例に係る半導体装置２、３を示す模式断面図である。図４（ａ）および（ｂ）は、それぞれ、図２中に示すＡ－Ａ線に沿った断面図である。
図４（ａ）に示すように、半導体部１０の表面１０Ｆと第４半導体層１７の下端との間の第３距離Ｄ３は、表面１０Ｆと第２半導体層１３との間の第１距離Ｄ１より短くてもよい。このような構造は、第４半導体層１７を第２半導体層１３とは別のイオン注入により形成することにより実現できる。
図４（ｂ）に示すように、３つの第４半導体層１７をＸ方向に並べて配置してもよい。このように、第４半導体層１７の数は任意であり、４つ以上の第４半導体層１７を配置してもよい。
第１距離Ｄ１は、第２半導体層１３の活性領域ＡＲにおける最適な厚さを有するように設けられる。すなわち、第１距離Ｄ１の最適な値に対し、第２距離Ｄ２は、第１距離Ｄ１よりも長い。第３距離Ｄ３は、少なくとも、第２距離Ｄ２よりも短ければよく、この例に示すように、第１距離Ｄ１よりも短く設けられる。また、第２半導体層１３の終端領域ＴＲ側の下端における電界集中を緩和できれば、第３距離Ｄ３は、第１距離Ｄ１よりも長くてもよい。
図５（ａ）および（ｂ）は、実施形態の他の変形例に係る半導体装置４、５を示す模式断面図である。図５（ａ）および（ｂ）は、それぞれ、図２中に示すＡ－Ａ線に沿った断面図である。
図５（ａ）に示すように、この例では、３つの第４半導体層１７が設けられる。第３半導体層１５と、それに近接する第４半導体層１７との間の第１間隔Ｗ１は、隣り合う第４半導体層１７間の第２間隔Ｗ２、第３間隔Ｗ３よりも狭い。さらに、隣り合う第４半導体層１７間の第２間隔Ｗ２は、第３半導体層１５からより遠い位置において隣り合う第４半導体層１７間の第３間隔Ｗ３よりも狭い。
このように、活性領域ＡＲから終端領域ＴＲに向かう方向、すなわち、Ｘ方向における複数の第４半導体層１７間の間隔は、例えば、第３半導体層１５から遠ざかる程、広くなるように設定してもよい。これにより、第２導電形不純物の空間的な平均濃度が活性領域ＡＲから遠ざかるほど低下するため、第４半導体層のそれぞれに均等に電界を分配することが可能となり、終端領域ＴＲの外縁における耐圧を向上させることができる。
さらに、第２半導体層１３と第３半導体層１５の間の第４間隔Ｗ４は、第１間隔Ｗ１と同じでも良いし、第１間隔Ｗ１と異なっていてもよい。実施形態は上記の例に限定される訳ではなく、第１間隔Ｗ１～第４間隔Ｗ４は、任意に設定される。複数の第４半導体層１７の配置は、例えば、第１間隔Ｗ１、第２間隔Ｗ２および第３間隔Ｗ３が等しい等間隔であってもよい。
図５（ｂ）に示すように、第１半導体層１１は、第２半導体層１３と第３半導体層１５との間に位置する部分を含まず、第３半導体層１５が第２半導体層１３につながるように設けてもよい。これにより、第４間隔Ｗ４の制御が不要となり、製造過程が容易になる。また、終端領域ＴＲの幅を狭くすることもできる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１、２、３、４、５…半導体装置、 １０…半導体部、 １０Ｂ…裏面、 １０Ｆ…表面、 １１…第１半導体層、 １１ｅｘ…延在部、 １３…第２半導体層、 １５…第３半導体層、 １７…第４半導体層、 １９…第５半導体層、 ２０…第１電極、 ２１…第６半導体層、 ３０…第２電極、 ＡＲ…活性領域、 ＨＭ１、ＨＭ２、ＨＭ３…イオン注入マスク、 ＴＲ…終端領域

Claims (5)

  1. 活性領域と、前記活性領域を囲む終端領域を有する第１導電形の第１半導体層と、
    前記第１半導体層と電気的に接続された第１電極と、
    前記活性領域において、前記第１電極との間に前記第１半導体層が位置するように設けられ、前記第１半導体層と電気的に接続された第２電極と、
    前記第１半導体層と前記第２電極との間に設けられ、前記第１電極から前記第２電極に向かう第１方向において第１層厚を有する第２導電形の第２半導体層と、
    前記終端領域において、前記第２半導体層を囲むように設けられ、前記第１方向において前記第１層厚よりも長い第２層厚を有する第２導電形の第３半導体層と、
    前記終端領域において、前記第２半導体層および前記第３半導体層を囲むように設けられ、前記第３半導体層から離間し、且つ前記第１方向において前記第２層厚よりも短い第３層厚を有する第２導電形の第４半導体層と、
    前記第１半導体層との間に前記第３半導体層および前記第４半導体層が位置するように設けられ、前記第２半導体層、前記第３半導体層および前記第４半導体層と電気的に接続された第２導電形の第５半導体層と、
    を有し、
    前記第３半導体層と前記第４半導体層との間に設けられる別の第４半導体層をさらに有し、
    前記第３半導体層と前記別の第４半導体層との間の第１間隔は、前記第４半導体層と前記別の第４半導体層との間の第２間隔よりも狭く
    前記第３半導体層は、前記終端領域に設けられる前記第２導電形の半導体層のなかで前記第２半導体層に最も近く、
    前記第３半導体層の前記第２層厚は、前記終端領域に設けられる前記第２導電形の半導体層のなかで最も厚い、半導体装置。
  2. 前記第１方向に直交する第２方向において、前記第２半導体層と前記第３半導体層との間に、前記第１半導体層の一部が設けられる請求項１記載の半導体装置。
  3. 前記第２半導体層の前記第１層厚は、前記第４半導体層の前記第３層厚と同じである、請求項１または２に記載の半導体装置。
  4. 前記第２半導体層の前記第１層厚は、前記第４半導体層の前記第３層厚よりも長い、請求項１または２に記載の半導体装置。
  5. 前記第３半導体層は、前記第２半導体層に直接つながるように設けられる、請求項１記載の半導体装置。
JP2022045873A 2022-03-22 2022-03-22 半導体装置 Active JP7828204B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2022045873A JP7828204B2 (ja) 2022-03-22 2022-03-22 半導体装置
CN202210790718.XA CN116825852A (zh) 2022-03-22 2022-07-05 半导体装置
US17/889,971 US20230307493A1 (en) 2022-03-22 2022-08-17 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022045873A JP7828204B2 (ja) 2022-03-22 2022-03-22 半導体装置

Publications (2)

Publication Number Publication Date
JP2023140037A JP2023140037A (ja) 2023-10-04
JP7828204B2 true JP7828204B2 (ja) 2026-03-11

Family

ID=88096511

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022045873A Active JP7828204B2 (ja) 2022-03-22 2022-03-22 半導体装置

Country Status (3)

Country Link
US (1) US20230307493A1 (ja)
JP (1) JP7828204B2 (ja)
CN (1) CN116825852A (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008010506A (ja) 2006-06-27 2008-01-17 Matsushita Electric Ind Co Ltd 半導体装置
JP2008210848A (ja) 2007-02-23 2008-09-11 Denso Corp 炭化珪素半導体装置の製造方法
US20130037851A1 (en) 2011-08-10 2013-02-14 Kabushiki Kaisha Toshiba Semiconductor device
JP2015126193A (ja) 2013-12-27 2015-07-06 株式会社豊田中央研究所 縦型半導体装置
JP2015153787A (ja) 2014-02-10 2015-08-24 トヨタ自動車株式会社 半導体装置及び半導体装置の製造方法
JP2016092168A (ja) 2014-11-04 2016-05-23 三菱電機株式会社 炭化珪素半導体装置
JP2016115882A (ja) 2014-12-17 2016-06-23 トヨタ自動車株式会社 ショットキーバリアダイオードとその製造方法
JP2018098324A (ja) 2016-12-12 2018-06-21 株式会社デンソー 炭化珪素半導体装置およびその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08167714A (ja) * 1994-12-14 1996-06-25 Sanyo Electric Co Ltd 縦型ｍｏｓ半導体装置
EP1222694B1 (de) * 1999-09-22 2005-02-02 SiCED Electronics Development GmbH & Co KG SiC-Halbleitervorrichtung mit einem Schottky-Kontakt und Verfahren zu deren Herstellung
JP5198030B2 (ja) * 2007-10-22 2013-05-15 株式会社東芝 半導体素子
US8803277B2 (en) * 2011-02-10 2014-08-12 Cree, Inc. Junction termination structures including guard ring extensions and methods of fabricating electronic devices incorporating same

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008010506A (ja) 2006-06-27 2008-01-17 Matsushita Electric Ind Co Ltd 半導体装置
JP2008210848A (ja) 2007-02-23 2008-09-11 Denso Corp 炭化珪素半導体装置の製造方法
US20130037851A1 (en) 2011-08-10 2013-02-14 Kabushiki Kaisha Toshiba Semiconductor device
JP2013038329A (ja) 2011-08-10 2013-02-21 Toshiba Corp 半導体装置
JP2015126193A (ja) 2013-12-27 2015-07-06 株式会社豊田中央研究所 縦型半導体装置
US20170040441A1 (en) 2013-12-27 2017-02-09 Kabushiki Kaisha Toyota Chuo Kenkyusho Vertical semiconductor device
JP2015153787A (ja) 2014-02-10 2015-08-24 トヨタ自動車株式会社 半導体装置及び半導体装置の製造方法
US20170012122A1 (en) 2014-02-10 2017-01-12 Toyota Jidosha Kabushiki Kaisha Semiconductor device and method of manufacturing semiconductor device
JP2016092168A (ja) 2014-11-04 2016-05-23 三菱電機株式会社 炭化珪素半導体装置
JP2016115882A (ja) 2014-12-17 2016-06-23 トヨタ自動車株式会社 ショットキーバリアダイオードとその製造方法
US20170278923A1 (en) 2014-12-17 2017-09-28 Toyota Jidosha Kabushiki Kaisha Schottky barrier diode and manufacturing method thereof
JP2018098324A (ja) 2016-12-12 2018-06-21 株式会社デンソー 炭化珪素半導体装置およびその製造方法

Also Published As

Publication number Publication date
CN116825852A (zh) 2023-09-29
US20230307493A1 (en) 2023-09-28
JP2023140037A (ja) 2023-10-04

Similar Documents

Publication Publication Date Title
US12336275B2 (en) Semiconductor device
JP7230969B2 (ja) 半導体装置
JP6686398B2 (ja) 半導体装置
JP5687364B2 (ja) 半導体装置
US9219113B2 (en) Semiconductor device having breakdown voltage enhancement structure
JP7805428B2 (ja) 半導体装置
US11875990B2 (en) Semiconductor device including IGBT, boundary, and diode regions
US11322607B2 (en) Semiconductor device
JP7354897B2 (ja) 半導体装置
US10707301B2 (en) Semiconductor device and method of manufacturing semiconductor device
CN114284336A (zh) 半导体装置
JP2023063422A (ja) 半導体装置
JP6992476B2 (ja) 半導体装置
JP6588774B2 (ja) 半導体装置
JP7521553B2 (ja) 炭化珪素半導体装置およびそれを用いたインバータ回路、炭化珪素半導体装置の製造方法
JP2023053145A (ja) Ｒｃ－ｉｇｂｔ半導体装置
JP4623259B2 (ja) ショットキバリアを有する半導体装置
JP7828204B2 (ja) 半導体装置
TWI844711B (zh) 蕭特基障壁二極體
US20250022710A1 (en) Semiconductor device and method of manufacturing semiconductor device
JP7439465B2 (ja) 半導体装置
JP7762096B2 (ja) 半導体装置
JP7703474B2 (ja) 半導体装置
JP7488778B2 (ja) 半導体装置
JP7222758B2 (ja) 半導体装置

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20230623

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240613

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20250328

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20250409

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20250522

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20250806

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20251003

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20251204

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20260129

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20260227

R150 Certificate of patent or registration of utility model

Ref document number: 7828204

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150