CN112652535A - 一种氮化镓异质结二极管制备方法及二极管 - Google Patents
一种氮化镓异质结二极管制备方法及二极管 Download PDFInfo
- Publication number
- CN112652535A CN112652535A CN202011532080.7A CN202011532080A CN112652535A CN 112652535 A CN112652535 A CN 112652535A CN 202011532080 A CN202011532080 A CN 202011532080A CN 112652535 A CN112652535 A CN 112652535A
- Authority
- CN
- China
- Prior art keywords
- layer
- silicon dioxide
- aluminum
- gallium nitride
- dioxide layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910002601 GaN Inorganic materials 0.000 title claims abstract description 46
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 title claims abstract description 36
- 238000002360 preparation method Methods 0.000 title claims abstract description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 102
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 51
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 51
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 35
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 35
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 claims abstract description 27
- 238000000151 deposition Methods 0.000 claims abstract description 24
- 238000005530 etching Methods 0.000 claims abstract description 24
- 230000005533 two-dimensional electron gas Effects 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 238000007747 plating Methods 0.000 claims abstract description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 11
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 11
- 239000010703 silicon Substances 0.000 claims abstract description 11
- 239000002131 composite material Substances 0.000 claims abstract description 9
- 229910052751 metal Inorganic materials 0.000 claims abstract description 9
- 239000002184 metal Substances 0.000 claims abstract description 9
- -1 titanium-aluminum-nickel Chemical compound 0.000 claims abstract description 8
- 238000006243 chemical reaction Methods 0.000 abstract description 5
- 238000004519 manufacturing process Methods 0.000 description 9
- 239000000463 material Substances 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000003471 anti-radiation Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供一种氮化镓异质结二极管制备方法及二极管，其制备方法包括以下步骤：制备一二氧化硅‑氮化镓‑氮化镓铝外延片衬底，依次淀积氮化铝层和二氧化硅层；曝光刻蚀氮化铝层和二氧化硅层，露出二维电子气的位置；内镀上一层二氧化硅层；曝光刻蚀露出氮化镓铝层，形成源极孔和漏极孔；沉积一复合金属钛铝镍金层；曝光刻蚀掉步骤S10中的二氧化硅层，露出氮化铝层形成一个栅极引线孔，淀积一铝层，形成氮化镓器件的异质结；顶部镀上一层二氧化硅层作为绝缘层，并曝光刻蚀该二氧化硅层露出源极孔和漏极孔；沉积一铝层，形成氮化镓异质结二极管器件源极和漏极。通过以上方法制得的二极管功率密度输出高，能量转换效率高，可使系统小型化、轻量化。
Description
技术领域
本发明属于二极管技术领域，尤其涉及一种氮化镓异质结二极管制备方法及二极管。
背景技术
二十一世纪以来，以氮化镓(GaN)和碳化硅(SiC)、氧化锌(ZnO)、金刚石为四大代表的第三代半导体材料开始初露头角。第三代半导体材料可以实现更好的电子浓度和运动控制，更适合于制作高温、高频、抗辐射及大功率电子器件，在光电子和微电子领域具有重要的应用价值。目前，市场火热的5G基站、新能源汽车和快充等都是第三代半导体的重要应用领域。目前的传统材料制作的二极管功率密度输出低，能量转换效率相对较低，且体积和重量相对较大，影响后续应用系统的制作及生产成本。
综上，现亟需一种能够解决上述技术问题，通过基于GaN材料制备出氮化镓异质结二极管，从而来克服上述问题。
发明内容
鉴于上述现有技术的不足之处，本发明的目的在于提供一种氮化镓异质结二极管制备方法及二极管，旨在解决现有技术采用传统方法生产的二极管功率密度输出低，能量转换效率相对较低，且体积和重量相对较大的问题。
为了达到上述目的，本发明采取了以下技术方案：
一种氮化镓异质结二极管制备方法，其特征在于，包括以下步骤：
S10.制备一二氧化硅-氮化镓-氮化镓铝外延片衬底，在该衬底上依次淀积氮化铝层和二氧化硅层；
S20.采用二维电子气2DEG掩膜版曝光刻蚀二氧化硅-氮化镓-氮化镓铝上淀积的氮化铝层和二氧化硅层，露出二维电子气的位置；
S30.在二维电子气的位置内镀上一层二氧化硅层；
S40.采用欧姆接触孔掩模版曝光刻蚀步骤S10中的氮化铝层和二氧化硅层，露出氮化镓铝层，形成源极孔和漏极孔；
S50.在源极孔和漏极孔内沉积一复合金属钛铝镍金层；
S60.采用栅极引线孔掩模版曝光刻蚀掉步骤S10中的二氧化硅层，露出氮化铝层形成一个栅极引线孔，并在该栅极引线孔内淀积一铝层，形成氮化镓器件的异质结；
S70.在当前形态下的顶部镀上一层二氧化硅层，作为栅极引线孔和器件源、漏极的绝缘层，并采用源、漏极孔掩模版曝光刻蚀该二氧化硅层露出源极孔和漏极孔；
S80.在步骤S70中的源极孔和漏极孔内沉积一铝层，形成氮化镓异质结二极管器件源极和漏极。
优选的，步骤S10中的氮化铝层厚度为200～500埃，二氧化硅层厚度为500～1200埃。
优选的，步骤S30中二氧化硅层的厚度为1000～1500埃。
优选的，步骤S50中的复合金属钛铝镍金层的厚度为20埃或50埃或60埃或220埃。
优选的，步骤S60中的铝层的厚度为0.2～0.5微米。
优选的，步骤S70中的二氧化硅层的厚度为5000～8000埃。
优选的，步骤S80中铝层的厚度为1～1.5微米。
另外，本发明还提供一种氮化镓异质结二极管，所述二极管采用上述制备方法制得。
与现有技术相比，本发明的有益效果：
本发明提供一种氮化镓异质结二极管制备方法及二极管，其制备方法包括以下步骤：S10.制备一二氧化硅-氮化镓-氮化镓铝外延片衬底，在该衬底上依次淀积氮化铝层和二氧化硅层；S20.采用二维电子气2DEG掩膜版曝光刻蚀二氧化硅-氮化镓-氮化镓铝上淀积的氮化铝层和二氧化硅层，露出二维电子气的位置；S30.在二维电子气的位置内镀上一层二氧化硅层；S40.采用欧姆接触孔掩模版曝光刻蚀步骤S10中的氮化铝层和二氧化硅层，露出氮化镓铝层，形成源极孔和漏极孔；S50.在源极孔和漏极孔内沉积一复合金属钛铝镍金层；S60.采用栅极引线孔掩模版曝光刻蚀掉步骤S10中的二氧化硅层，露出氮化铝层形成一个栅极引线孔，并在该栅极引线孔内淀积一铝层，形成氮化镓器件的异质结；S70.在当前形态下的顶部镀上一层二氧化硅层，作为栅极引线孔和器件源、漏极的绝缘层，并采用源、漏极孔掩模版曝光刻蚀该二氧化硅层露出源极孔和漏极孔；S80.在步骤S70中的源极孔和漏极孔内沉积一铝层，形成氮化镓异质结二极管器件源极和漏极。通过以上方法制得的二极管拥有更高的功率密度输出，以及更高的能量转换效率，并可以使系统小型化、轻量化，有效降低电力电子装置的体积和重量，从而极大降低系统制作及生产成本。
附图说明
图1为本发明的氮化镓异质结二极管制备方法的流程框图。
具体实施方式
为使本发明的目的、技术方案及效果更加清楚、明确，以下参照附图并举实施例对本发明进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。
如附图1所示，本发明提供的一种氮化镓异质结二极管制备方法，其特征在于，包括以下步骤：
S10.制备一二氧化硅-氮化镓-氮化镓铝外延片衬底，在该衬底上依次淀积氮化铝层和二氧化硅层；其中，衬底从下至上依次是二氧化硅层、氮化镓层、氮化镓铝层；
S20.采用二维电子气2DEG掩膜版曝光刻蚀二氧化硅-氮化镓-氮化镓铝上淀积的氮化铝层和二氧化硅层，露出二维电子气的位置；
S30.在二维电子气的位置内镀上一层二氧化硅层；
S40.采用欧姆接触孔掩模版曝光刻蚀步骤S10中的氮化铝层和二氧化硅层，露出氮化镓铝层，形成源极孔和漏极孔；
S50.在源极孔和漏极孔内沉积一复合金属钛铝镍金层；
S60.采用栅极引线孔掩模版曝光刻蚀掉步骤S10中的二氧化硅层，露出氮化铝层形成一个栅极引线孔，并在该栅极引线孔内淀积一铝层，形成氮化镓器件的异质结；
S70.在当前形态下的顶部镀上一层二氧化硅层，作为栅极引线孔和器件源、漏极的绝缘层，并采用源、漏极孔掩模版曝光刻蚀该二氧化硅层露出源极孔和漏极孔；
S80.在步骤S70中的源极孔和漏极孔内沉积一铝层，形成氮化镓异质结二极管器件源极和漏极。
在一些实施例中，步骤S10中的氮化铝层厚度为200～500埃，二氧化硅层厚度为500～1200埃。
在一些实施例中，步骤S30中二氧化硅层的厚度为1000～1500埃。
在一些实施例中，步骤S50中的复合金属钛铝镍金层的厚度为20埃或50埃或60埃或220埃。
在一些实施例中，步骤S60中的铝层的厚度为0.2～0.5微米。
在一些实施例中，步骤S70中的二氧化硅层的厚度为5000～8000埃。
在一些实施例中，步骤S80中铝层的厚度为1～1.5微米。
另外，本发明还提供一种氮化镓异质结二极管，所述二极管采用上述制备方法制得。
综上，本发明的工作原理如下：
本发明提供一种氮化镓异质结二极管制备方法及二极管，其制备方法包括以下步骤：S10.制备一二氧化硅-氮化镓-氮化镓铝外延片衬底，在该衬底上依次淀积氮化铝层和二氧化硅层；S20.采用二维电子气2DEG掩膜版曝光刻蚀二氧化硅-氮化镓-氮化镓铝上淀积的氮化铝层和二氧化硅层，露出二维电子气的位置；S30.在二维电子气的位置内镀上一层二氧化硅层；S40.采用欧姆接触孔掩模版曝光刻蚀步骤S10中的氮化铝层和二氧化硅层，露出氮化镓铝层，形成源极孔和漏极孔；S50.在源极孔和漏极孔内沉积一复合金属钛铝镍金层；S60.采用栅极引线孔掩模版曝光刻蚀掉步骤S10中的二氧化硅层，露出氮化铝层形成一个栅极引线孔，并在该栅极引线孔内淀积一铝层，形成氮化镓器件的异质结；S70.在当前形态下的顶部镀上一层二氧化硅层，作为栅极引线孔和器件源、漏极的绝缘层，并采用源、漏极孔掩模版曝光刻蚀该二氧化硅层露出源极孔和漏极孔；S80.在步骤S70中的源极孔和漏极孔内沉积一铝层，形成氮化镓异质结二极管器件源极和漏极。通过以上方法制得的二极管拥有更高的功率密度输出，以及更高的能量转换效率，并可以使系统小型化、轻量化，有效降低电力电子装置的体积和重量，从而极大降低系统制作及生产成本。
可以理解的是，对本领域普通技术人员来说，可以根据本发明的技术方案及其发明构思加以等同替换或改变，而所有这些改变或替换都应属于本发明所附的权利要求的保护范围。
Claims (8)
1.一种氮化镓异质结二极管制备方法，其特征在于，包括以下步骤：
S10.制备一二氧化硅-氮化镓-氮化镓铝外延片衬底，在该衬底上依次淀积氮化铝层和二氧化硅层；
S20.采用二维电子气2DEG掩膜版曝光刻蚀二氧化硅-氮化镓-氮化镓铝上淀积的氮化铝层和二氧化硅层，露出二维电子气的位置；
S30.在二维电子气的位置内镀上一层二氧化硅层；
S40.采用欧姆接触孔掩模版曝光刻蚀步骤S10中的氮化铝层和二氧化硅层，露出氮化镓铝层，形成源极孔和漏极孔；
S50.在源极孔和漏极孔内沉积一复合金属钛铝镍金层；
S60.采用栅极引线孔掩模版曝光刻蚀掉步骤S10中的二氧化硅层，露出氮化铝层形成一个栅极引线孔，并在该栅极引线孔内淀积一铝层，形成氮化镓器件的异质结；
S70.在当前形态下的顶部镀上一层二氧化硅层，作为栅极引线孔和器件源、漏极的绝缘层，并采用源、漏极孔掩模版曝光刻蚀该二氧化硅层露出源极孔和漏极孔；
S80.在步骤S70中的源极孔和漏极孔内沉积一铝层，形成氮化镓异质结二极管器件源极和漏极。
2.根据权利要求1所述的氮化镓异质结二极管制备方法，其特征在于，步骤S10中的氮化铝层厚度为200～500埃，二氧化硅层厚度为500～1200埃。
3.根据权利要求1所述的氮化镓异质结二极管制备方法，其特征在于，步骤S30中二氧化硅层的厚度为1000～1500埃。
4.根据权利要求1所述的氮化镓异质结二极管制备方法，其特征在于，步骤S50中的复合金属钛铝镍金层的厚度为20埃或50埃或60埃或220埃。
5.根据权利要求1所述的氮化镓异质结二极管制备方法，其特征在于，步骤S60中的铝层的厚度为0.2～0.5微米。
6.根据权利要求1所述的氮化镓异质结二极管制备方法，其特征在于，步骤S70中的二氧化硅层的厚度为5000～8000埃。
7.根据权利要求1所述的氮化镓异质结二极管制备方法，其特征在于，步骤S80中铝层的厚度为1～1.5微米。
8.一种氮化镓异质结二极管，其特征在于，所述二极管采用权利要求1-7任一种制备方法制得。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011532080.7A CN112652535A (zh) | 2020-12-22 | 2020-12-22 | 一种氮化镓异质结二极管制备方法及二极管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011532080.7A CN112652535A (zh) | 2020-12-22 | 2020-12-22 | 一种氮化镓异质结二极管制备方法及二极管 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112652535A true CN112652535A (zh) | 2021-04-13 |
Family
ID=75359204
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011532080.7A Pending CN112652535A (zh) | 2020-12-22 | 2020-12-22 | 一种氮化镓异质结二极管制备方法及二极管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112652535A (zh) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102034859A (zh) * | 2009-10-02 | 2011-04-27 | 富士通株式会社 | 化合物半导体装置及其制造方法 |
| CN102723358A (zh) * | 2012-05-30 | 2012-10-10 | 程凯 | 绝缘栅场效应晶体管及其制造方法 |
| US20120319169A1 (en) * | 2011-06-20 | 2012-12-20 | Imec | Cmos compatible method for manufacturing a hemt device and the hemt device thereof |
| KR20150030283A (ko) * | 2013-09-06 | 2015-03-20 | 엘지이노텍 주식회사 | 전력 반도체 소자 |
| CN106158960A (zh) * | 2015-04-17 | 2016-11-23 | 北京大学 | 基于数字化湿法栅刻蚀技术形成GaN增强型MOSFET及制备方法 |
| CN106711212A (zh) * | 2016-12-31 | 2017-05-24 | 华南理工大学 | 基于Si衬底AlGaN/GaN异质结基的增强型HEMT器件及其制造方法 |
| CN109103098A (zh) * | 2018-04-04 | 2018-12-28 | 北京大学 | 一种氮化镓绝缘栅高电子迁移率晶体管及其制作方法 |
| CN109659361A (zh) * | 2017-10-12 | 2019-04-19 | 电力集成公司 | 用于异质结器件的栅极堆叠体 |
-
2020
- 2020-12-22 CN CN202011532080.7A patent/CN112652535A/zh active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102034859A (zh) * | 2009-10-02 | 2011-04-27 | 富士通株式会社 | 化合物半导体装置及其制造方法 |
| US20120319169A1 (en) * | 2011-06-20 | 2012-12-20 | Imec | Cmos compatible method for manufacturing a hemt device and the hemt device thereof |
| CN102723358A (zh) * | 2012-05-30 | 2012-10-10 | 程凯 | 绝缘栅场效应晶体管及其制造方法 |
| KR20150030283A (ko) * | 2013-09-06 | 2015-03-20 | 엘지이노텍 주식회사 | 전력 반도체 소자 |
| CN106158960A (zh) * | 2015-04-17 | 2016-11-23 | 北京大学 | 基于数字化湿法栅刻蚀技术形成GaN增强型MOSFET及制备方法 |
| CN106711212A (zh) * | 2016-12-31 | 2017-05-24 | 华南理工大学 | 基于Si衬底AlGaN/GaN异质结基的增强型HEMT器件及其制造方法 |
| CN109659361A (zh) * | 2017-10-12 | 2019-04-19 | 电力集成公司 | 用于异质结器件的栅极堆叠体 |
| CN109103098A (zh) * | 2018-04-04 | 2018-12-28 | 北京大学 | 一种氮化镓绝缘栅高电子迁移率晶体管及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107978642B (zh) | 一种GaN基异质结二极管及其制备方法 | |
| CN110085681A (zh) | 一种氧化镓基异质pn结二极管及其制备方法 | |
| CN113644129B (zh) | 一种具有台阶式P型GaN漏极结构的逆阻型HEMT | |
| CN110993684A (zh) | 基于阴阳极环形嵌套的大功率GaN准垂直肖特基二极管及其制备方法 | |
| CN108711578A (zh) | 一种部分P型GaN帽层RESURF GaN基肖特基势垒二极管 | |
| WO2021139041A1 (zh) | 氧化镓肖特基二极管及其制备方法 | |
| CN106847672A (zh) | 高击穿电压氮化镓功率材料的外延方法 | |
| CN108682625A (zh) | 基于场板和P型GaN帽层的RESURF GaN基肖特基势垒二极管 | |
| CN111863953B (zh) | 功率开关器件及其制作方法 | |
| CN112652535A (zh) | 一种氮化镓异质结二极管制备方法及二极管 | |
| CN108206220A (zh) | 金刚石肖特基二极管的制备方法 | |
| CN105514176B (zh) | 一种太赫兹GaN耿氏二极管及其制作方法 | |
| CN115863446A (zh) | 一种GaN基异质结二极管及其制备方法 | |
| CN111063724A (zh) | 基于漂移区多层渐变掺杂的垂直AlN肖特基二极管及制作方法 | |
| CN116504805A (zh) | 具有垂直AlGaN/GaN结构的高电子迁移率晶体管及其制备方法 | |
| CN115775730A (zh) | 一种准垂直结构GaN肖特基二极管及其制备方法 | |
| CN102738311A (zh) | 一种InGaN/Si双结太阳能电池的制备方法 | |
| CN116093143A (zh) | 一种集成misfet栅控功能和场板功能的氮化镓肖特基二极管及其制作方法 | |
| CN106169523B (zh) | 一种采用L-MBE和MOCVD技术在Si衬底上生长的LED外延片及其制备方法 | |
| CN108649075A (zh) | 基于场板和P型AlGaN帽层的RESURF GaN基肖特基势垒二极管 | |
| CN115377224A (zh) | 一种高击穿双极场限环结构的氧化镓肖特基二极管及制备方法 | |
| CN115394833A (zh) | 一种基于异质外延衬底的完全垂直型GaN功率二极管的器件结构及其制备方法 | |
| CN210073863U (zh) | 一种增强型异质金属栅AlGaN/GaN MOS-HEMT器件 | |
| CN113594233A (zh) | 一种集成肖特基二极管的高压增强型hemt及其制备方法 | |
| CN102751368A (zh) | InGaN/Si双结太阳能电池 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20210413 |