CN109638071A - 一种基于Si衬底氮化镓HEMT低电阻欧姆接触的结构及其制作方法 - Google Patents

一种基于Si衬底氮化镓HEMT低电阻欧姆接触的结构及其制作方法 Download PDF

Info

Publication number
CN109638071A
CN109638071A CN201811384310.2A CN201811384310A CN109638071A CN 109638071 A CN109638071 A CN 109638071A CN 201811384310 A CN201811384310 A CN 201811384310A CN 109638071 A CN109638071 A CN 109638071A
Authority
CN
China
Prior art keywords
layer
gallium nitride
ohmic contact
aluminum gallium
low resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811384310.2A
Other languages
English (en)
Inventor
王东
陈兴
吴勇
张进成
何滇
伍旭东
檀生辉
卫祥
张金生
郝跃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhu Research Institute of Xidian University
Original Assignee
Wuhu Research Institute of Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhu Research Institute of Xidian University filed Critical Wuhu Research Institute of Xidian University
Priority to CN201811384310.2A priority Critical patent/CN109638071A/zh
Publication of CN109638071A publication Critical patent/CN109638071A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • H01L29/452Ohmic electrodes on AIII-BV compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

一种基于Si衬底氮化镓HEMT低电阻欧姆接触的结构及其制作方法,属于微电子技术领域,包括Si衬底、低温氮化铝成核层、铝镓氮过渡层一、铝镓氮过渡层二、铝镓氮过渡层三、氮化镓缓冲层、氮化镓沟道层、铝镓氮势垒层、分居两端的漏电极和源电极以及两者中间的栅电极,上述各层从下至上依次排布,其中在氮化镓沟道层与铝镓氮势垒层之间形成二维电子气沟道,栅电极和铝镓氮势垒层之间还设有栅介质层,本发明制造工艺简单,重复性好,适用于Si衬底氮化镓HEMT器件应用。

Description

一种基于Si衬底氮化镓HEMT低电阻欧姆接触的结构及其制作 方法
技术领域
本发明属于微电子技术领域,涉及半导体器件领域,具体而言是一种基于Si衬底氮化镓HEMT低电阻欧姆接触的结构及其制作方法,制备的器件可用于高压大功率应用场合以及构成数字电路基本单元。
背景技术
氮化镓是第三代半导体材料的典型代表,具有宽禁带、高击穿电场、高频、高效等优异性质。氮化镓和铝镓氮形成调制掺杂的AlGaN/GaN异质结构,该结构在室温下可以获得高于1500cm2/Vs的电子迁移率,以及高达3×107cm/s的峰值电子速度和2×107cm/s的饱和电子速度,并获得比第二代化合物半导体异质结构更高的二维电子气密度,被誉为是研制微波功率器件的理想材料。GaN基HEMT器件是在能形成二维电子气(2DEG)的异质结上用类似金属半导体场效应晶体管(MESFET)的工艺制作成而成,其源漏之间的主要电导由2DEG导电沟道提供,再由AlGaN势垒层上的肖特基栅施加偏压来改变耗尽区的厚度,从而控制沟道2DEG的浓度及器件的工作状态。
虽然GaN基器件的研究已取得了很大的进展,但是由于获得的GaN材料的质量还不够高,使得GaN基器件的优越性并未完全体现出来。GaN材料质量存在的主要问题是材料中有非常高的缺陷密度,尤其是位错密度。由于GaN体单晶制备困难,目前GaN薄膜主要是在蓝宝石、SiC、Si、GaAs等衬底上通过异质外延获得的。
表1 GaN与几种衬底材料的晶格常数和热膨胀系数
从表1的晶格常数和热膨胀系数值可以看出,这些衬底和GaN之间都存在比较大的晶格失配和热失配,这导致了在GaN薄膜的异质外延过程中产生了高达108~1011cm-2的位错密度。高密度的位错必然会极大影响GaN基器件的性能,限制了其优越性的充分发挥。因此,减少位错等缺陷的密度成为GaN材料研究中急待解决的一个难题。随着MOCVD技术的发展,结合Si衬底的低成本和产业界成熟的Si工艺线,高质量的Si衬底氮化镓外延及器件制备技术已成为企业、高校及科研院所的重点研究目标。
发明内容
本发明的目的在于针对Si衬底氮化镓HEMT器件高欧姆接触电阻的难点,从器件工艺制备过程的优化角度提出一种基于Si衬底氮化镓HEMT低电阻欧姆接触的结构及其制作方法,以降低欧姆接触电阻,提高HEMT器件的性能。
为实现上述目的,本发明的器件结构各层从下至上依次排布,包括Si衬底、低温氮化铝成核层、铝镓氮过渡层一、铝镓氮过渡层二、铝镓氮过渡层三、氮化镓缓冲层、氮化镓沟道层、铝镓氮势垒层、分居两端的漏电极和源电极以及两者中间的栅电极,上述各层从下至上依次排布,其中在氮化镓沟道层与铝镓氮势垒层之间形成二维电子气沟道,栅电极和铝镓氮势垒层之间还设有栅介质层。
优选的,所述Si衬底为可以用来外延GaN薄膜的所有材料,包括绝缘或半绝缘的硅衬底材料,晶向为<111>。
优选的,所述的低温氮化铝成核层,采用金属有机气相外延沉积非故意掺杂(MOCVD)技术生长,生长温度400-700℃,薄膜厚度10-100nm,用于为后续的氮化镓缓冲层生长提供成核节点,提高氮化镓薄膜结晶质量。
优选的,所述的铝镓氮(AlxGa1-xN)过渡层一,采用MOCVD技术生长,生长温度为1000-1200℃,其中薄膜厚度为10nm≤h1≤50nm,Al组分为75%≤x≤100%。
优选的,所述的铝镓氮(AlyGa1-yN)过渡层二,采用MOCVD技术生长,生长温度为1000-1200℃,其中薄膜厚度为h1≤h2≤100nm,Al组分为50%≤y≤75%。
优选的,所述的铝镓氮(AlzGa1-zN)过渡层三,采用MOCVD技术生长,生长温度为1000-1200℃,其中薄膜厚度为h2≤h3≤150nm,Al组分为20%≤z≤50%。
优选的,所述的氮化镓缓冲层,采用MOCVD技术生长,薄膜厚度范围为100nm-10um。其质量直接影响随后生长的异质结的质量,该区域的各种晶格缺陷还能俘获电子,从而影响2DEG的密度。
优选的,所述氮化镓沟道层和AlGaN势垒功能层界面处形成的高浓度2DEG的二维电子气沟道。
优选的,所述的源电极和漏电极,采用锑/钛/铝/钛/金(Sb/Ti/Al/Ti/Au)多层合金。其中Sb层厚度为2-10nm,与下层AlGaN势垒层相作用形成N型重掺杂,从而减小欧姆接触电阻。
优选的,所述的栅电极为常规的肖特基接触或者金属-介质层-半导体结构。
优选的,所述的绝缘介质层为SiNx薄膜材料,用于隔绝AlGaN与栅电极直接接触,减少栅漏电,提高器件击穿电压。
本发明中,欧姆接触是指Sb/Ti/Al/Ti/Au合金与AlGaN/GaN的接触,其接触面的电阻值远小于半导体本身的电阻,不会产生明显的附加阻抗,也不会使AlGaN/GaN异质结内部的平衡载流子浓度发生显著的变化。器件工作时,大部分的电压降在活动区(Activeregion)而不在接触面,不会影响期间的伏安特性。在高频和大功率器件中,欧姆接触是设计和制造的关键问题之一。
所述的欧姆接触,是利用隧道效应的原理AlGaN/GaN异质结上制备而成的。金属和半导体接触时,如果半导体掺杂浓度很高,势垒区宽度会变薄,欧姆接触电阻变小,电子很容易通过隧道效应产生隧道电流。其接触电阻大小由公式1定义:
其中,mn *表示电子有效质量,ε表示介电常数,ND表示掺杂浓度。由公式1可以看出,掺杂浓度越高,接触电阻Rc越小,本发明引入Sb金属,其目的之一是提高AlGaN/GaN异质结表面的N型电子掺杂浓度。
所述的欧姆接触电阻一般采用传输线模型(Transmission Line Model:TLM)进行测量。通过刻蚀材料表面形成台面,制作成呈线性排列的一系列长为W,宽为d的矩形金属电极。每两个相邻的电极之间都对应有一个不同的间距,其总电阻R由两部分组成:
其中,Rc为接触电阻大小,RSH为材料的方块电阻,L为相邻两电极的间距。
优选的,所述的肖特基接触是指Ni/Au等合金与AlGaN/GaN的接触,由于两者结合后接触势垒较高,形成肖特基接触。
优选的,所述的Sb/Ti/Al/Ti/Au合金采用磁控溅射方法制备而成,依次溅射Sb、Ti、Al、Ti、Au五种材料,形成多层金属,最后经过高温退火形成合金,高温退火过程,温度范围为300℃-1000℃,退火时间为5-300s。
优选的,所述的Ti/Al/Ti/Au作为传统的合金金属,其中Al是天然的欧姆接触材料,其基础功函数低,使用做作为主材料;第一层Ti可以与底层AlGaN/GaN形成TiN,同时形成大量起n型掺杂的N空位,降低接触电阻;Au作为最上层的保护层,保护合金不被空气氧化;第二层Ti作为势垒层,阻止Au向下渗透。
优选的,所述的Sb作为最先淀积的金属薄膜层,与底层AlGaN/GaN形成大量起n型掺杂的N空位,降低接触电阻。
优选的,所述的欧姆接触电阻,能够有效的影响HEMT器件的跨导和饱和电流。欧姆接触电阻越低,器件的跨导就越高,饱和电流越大,器件的电特性越好。
优选的,本发明中Sb/Ti/Al/Ti/Au合金中的Sb的溅射厚度为3nm、5nm或8nm。
与现有技术相比,本发明具有如下优点和技术效果:
该器件是一种GaN基的高电子迁移率晶体管器件,采用本方法形成的欧姆接触,其接触电阻低于目前工艺水平(降低0.2Ω.cm左右),器件的导通电阻会下降10%-20%,跨导增加5%-15%,而且制造工艺简单,重复性好的特点。同时结合器件HEMT原有的高阈值电压、高击穿电压、高电流密度、以及优良的夹断特性,适用于高压大功率电子器件和射频微波功率器件等领域。
附图说明
图1为本发明的结构示意图。
其中:101-衬底,102-成核层,103-铝镓氮过渡层一,104-铝镓氮过渡层二,105-铝镓氮过渡层三,106-缓冲层,107-沟道层,108-铝镓氮势垒层,109-漏电极,110-源电极,111-栅电极,112-介质层,113-二维电子气沟道。
具体实施方式
为使本发明实现的技术手段、创作特征、达成目的与功效易于明白了解,下面结合具体实施方式,进一步阐述本发明。
本发明的器件结构各层从下至上依次排布,包括Si衬底101、低温氮化铝成核层102、铝镓氮过渡层一103、铝镓氮过渡层二104、铝镓氮过渡层三105、氮化镓缓冲层106、氮化镓沟道层107、铝镓氮势垒层108、分居两端的漏电极109和源电极110以及两者中间的栅电极111,上述各层从下至上依次排布,其中在氮化镓沟道层107与铝镓氮势垒层108之间形成113二维电子气沟道113,栅电极111和铝镓氮势垒层108之间还设有栅介质层112。本发明的器件结构采用以下方法制得:
实施例1
(1)采用MOCVD技术与设备在Si衬底(绝缘或半绝缘)材料进行AlGaN/GaN异质结外延。该技术为一般传统技术,AlGaN/GaN异质结结构依次包括低温氮化铝成核层102、铝镓氮过渡层一103、铝镓氮过渡层二104、铝镓氮过渡层三105、氮化镓缓冲层106、氮化镓沟道层107、铝镓氮势垒层108。
(2)采用等离子增强化学沉积方法(PECVD)在上述AlGaN/GaN异质结材料表面沉积一层SiNx薄膜层作为介质层,厚度为200nm。
(3)将步骤(2)获得的上述材料进行有机清洗,清洗结束后采用光刻和刻蚀技术将异质结两端的薄膜介质层祛除掉,其余地方保留光刻胶涂层,形成源漏电极凹槽。
(4)将步骤(3)获得的上述材料进行有机清洗,清洗结束后采用磁控溅射技术进行金属溅射沉积。依次沉积锑(Sb)、钛(Ti)、铝(Al)、钛(Ti)和金(Au)五种金属,五层金属层的厚度分别为3nm、20nm、1500nm、30nm和100nm。溅射结束后采用金属剥离设备将光刻胶上面的多层金属祛除掉,形成只有上述异质结两端才存在该多层金属的图案。
(5)将步骤(4)获得的上述材料进行有机清洗,清洗结束后对上述材料进行退火处理,退火温度为830℃,退火时间为40s。
(6)将步骤(5)获得的上述材料进行有机清洗,清洗结束后采用光刻和刻蚀技术将异质结中间的薄膜介质层祛除掉,其余地方保留光刻胶涂层,形成栅电极凹槽。
(7)将步骤(6)获得的上述材料进行有机清洗,清洗结束后采用电子束蒸镀技术进行金属沉积。依次沉积镍(Ni)、铂(Pt)、金(Au)和钛(Ti)四种金属,厚度分别15nm、20nm、5000nm、和5nm。蒸镀结束后采用金属剥离设备将光刻胶上面的多层金属祛除掉,形成只有上述异质结中间栅电极位置才存在该多层金属的图案。
实施例2
(1)采用MOCVD技术与设备在Si衬底(绝缘或半绝缘)材料进行AlGaN/GaN异质结外延。该技术为一般传统技术,AlGaN/GaN异质结结构依次包括低温氮化铝成核层102、铝镓氮过渡层一103、铝镓氮过渡层二104、铝镓氮过渡层三105、氮化镓缓冲层106、氮化镓沟道层107、铝镓氮势垒层108。
(2)采用等离子增强化学沉积方法(PECVD)在上述AlGaN/GaN异质结材料表面沉积一层SiNx薄膜层作为介质层,厚度为200nm。
(3)将步骤(2)获得的上述材料进行有机清洗,清洗结束后采用光刻和刻蚀技术将异质结两端的薄膜介质层祛除掉,其余地方保留光刻胶涂层,形成源漏电极凹槽。
(4)将步骤(3)获得的上述材料进行有机清洗,清洗结束后采用磁控溅射技术进行金属溅射沉积。依次沉积锑(Sb)、钛(Ti)、铝(Al)、钛(Ti)和金(Au)五种金属,五层金属层的厚度分别为5nm、20nm、1500nm、30nm和100nm。溅射结束后采用金属剥离设备将光刻胶上面的多层金属祛除掉,形成只有上述异质结两端才存在该多层金属的图案。
(5)将步骤(4)获得的上述材料进行有机清洗,清洗结束后对上述材料进行退火处理,退火温度为830℃,退火时间为40s。
(6)将步骤(5)获得的上述材料进行有机清洗,清洗结束后采用光刻和刻蚀技术将异质结中间的薄膜介质层除掉,其余地方保留光刻胶涂层,形成栅电极凹槽。
(7)将步骤(6)获得的上述材料进行有机清洗,清洗结束后采用电子束蒸镀技术进行金属沉积。依次沉积镍(Ni)、铂(Pt)、金(Au)和钛(Ti)四种金属,厚度分别15nm、20nm、5000nm、和5nm。蒸镀结束后采用金属剥离设备将光刻胶上面的多层金属祛除掉,形成只有上述异质结中间栅电极位置才存在该多层金属的图案。
实施例3
(1)采用MOCVD技术与设备在Si衬底(绝缘或半绝缘)材料进行AlGaN/GaN异质结外延。该技术为一般传统技术,AlGaN/GaN异质结结构依次包括低温氮化铝成核层102、铝镓氮过渡层一103、铝镓氮过渡层二104、铝镓氮过渡层三105、氮化镓缓冲层106、氮化镓沟道层107、铝镓氮势垒层108。
(2)采用等离子增强化学沉积方法(PECVD)在上述AlGaN/GaN异质结材料表面沉积一层SiNx薄膜层作为介质层,厚度为200nm。
(3)将步骤(2)获得的上述材料进行有机清洗,清洗结束后采用光刻和刻蚀技术将异质结两端的薄膜介质层祛除掉,其余地方保留光刻胶涂层,形成源漏电极凹槽。
(4)将步骤(3)获得的上述材料进行有机清洗,清洗结束后采用磁控溅射技术进行金属溅射沉积。依次沉积锑(Sb)、钛(Ti)、铝(Al)、钛(Ti)和金(Au)五种金属,五层金属层的厚度分别为8nm、20nm、1500nm、30nm和100nm。溅射结束后采用金属剥离设备将光刻胶上面的多层金属祛除掉,形成只有上述异质结两端才存在该多层金属的图案。
(5)将步骤(4)获得的上述材料进行有机清洗,清洗结束后对上述材料进行退火处理,退火温度为830℃,退火时间为40s。
(6)将步骤(5)获得的上述材料进行有机清洗,清洗结束后采用光刻和刻蚀技术将异质结中间的薄膜介质层祛除掉,其余地方保留光刻胶涂层,形成栅电极凹槽。
(7)将步骤(6)获得的上述材料进行有机清洗,清洗结束后采用电子束蒸镀技术进行金属沉积。依次沉积镍(Ni)、铂(Pt)、金(Au)和钛(Ti)四种金属,厚度分别15nm、20nm、5000nm、和5nm。蒸镀结束后采用金属剥离设备将光刻胶上面的多层金属祛除掉,形成只有上述异质结中间栅电极位置才存在该多层金属的图案。
由技术常识可知,本发明可以通过其它的不脱离其精神实质或必要特征的实施方案来实现。因此,上述公开的实施方案,就各方面而言,都只是举例说明,并不是仅有的。所有在本发明范围内或在等同于本发明的范围内的改变均被本发明包含。

Claims (9)

1.一种基于Si衬底氮化镓HEMT低电阻欧姆接触的结构,其特征在于,包括Si衬底(101)、低温氮化铝成核层(102)、铝镓氮过渡层一(103)、铝镓氮过渡层二(104)、铝镓氮过渡层三(105)、氮化镓缓冲层(106)、氮化镓沟道层(107)、铝镓氮势垒层(108)、分居两端的漏电极(109)和源电极(110)以及两者中间的栅电极(111),上述各层从下至上依次排布,其中在氮化镓沟道层(107)与铝镓氮势垒层(108)之间形成(113)二维电子气沟道(113),栅电极(111)和铝镓氮势垒层(108)之间还设有栅介质层(112)。
2.根据权利要求1所述的一种基于Si衬底氮化镓HEMT低电阻欧姆接触的结构,其特征在于,所述Si衬底(101)的晶向为<111>。
3.根据权利要求1所述的一种基于Si衬底氮化镓HEMT低电阻欧姆接触的结构,其特征在于,所述低温氮化镓成核层(102)的生长温度400-700℃,薄膜厚度10-50nm。
4.根据权利要求1所述的一种基于Si衬底氮化镓HEMT低电阻欧姆接触的结构,其特征在于,所述氮化镓缓冲层(106)采用金属有机气相外延沉积非故意掺杂生长形成的半绝缘高质量的氮化镓薄膜层,薄膜厚度范围为100nm-10um。
5.根据权利要求1所述的一种基于Si衬底氮化镓HEMT低电阻欧姆接触的结构,其特征在于,所述氮化镓沟道层(107)采用金属有机气相外延沉积非故意掺杂生长形成的半绝缘高质量的氮化镓沟道薄膜层,薄膜厚度范围为50-200nm。
6.根据权利要求1所述的一种基于Si衬底氮化镓HEMT低电阻欧姆接触的结构,其特征在于,所述铝镓氮势垒层(108)的结构式为AlmGa1-mN,其中0<m<1,厚度为5-35nm。
7.根据权利要求1所述的一种基于Si衬底氮化镓HEMT低电阻欧姆接触的结构,其特征在于,顶端两侧的漏电极(109)和源电极(110)均采用锑/钛/铝/钛/金多层合金,其中锑金属层与铝镓氮势垒层(108)形成N型重掺杂,锑金属层厚度为2-10nm;
锑/钛/铝/钛/金多层合金的制备方法如下:采用磁控溅射方法,依次溅射Sb、Ti、Al、Ti、Au五种材料,形成多层金属,最后经过高温退火形成合金,退火温度范围为300℃-1000℃,退火时间为5s-300s 。
8.根据权利要求8所述的一种基于Si衬底氮化镓HEMT低电阻欧姆接触的结构,其特征在于,所述的介质层(112)为SiNx薄膜材料,用于隔绝铝镓氮势垒层(108)与栅电极(111)直接接触。
9.根据权利要求1所述的一种基于Si衬底氮化镓HEMT低电阻欧姆接触的结构,其特征在于,所述栅电极(109)为肖特基结构或者金属-介质层-半导体结构。
CN201811384310.2A 2018-11-20 2018-11-20 一种基于Si衬底氮化镓HEMT低电阻欧姆接触的结构及其制作方法 Pending CN109638071A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811384310.2A CN109638071A (zh) 2018-11-20 2018-11-20 一种基于Si衬底氮化镓HEMT低电阻欧姆接触的结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811384310.2A CN109638071A (zh) 2018-11-20 2018-11-20 一种基于Si衬底氮化镓HEMT低电阻欧姆接触的结构及其制作方法

Publications (1)

Publication Number Publication Date
CN109638071A true CN109638071A (zh) 2019-04-16

Family

ID=66068603

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811384310.2A Pending CN109638071A (zh) 2018-11-20 2018-11-20 一种基于Si衬底氮化镓HEMT低电阻欧姆接触的结构及其制作方法

Country Status (1)

Country Link
CN (1) CN109638071A (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111834454A (zh) * 2020-06-08 2020-10-27 西安电子科技大学 一种具有自对准源漏电极的氮化镓晶体管及其制备方法
CN112531015A (zh) * 2020-12-02 2021-03-19 北京大学东莞光电研究院 低损耗氮化镓射频材料外延结构及制备方法
WO2021102683A1 (zh) * 2019-11-26 2021-06-03 苏州晶湛半导体有限公司 半导体结构及其制作方法
CN112903755A (zh) * 2021-02-24 2021-06-04 太原理工大学 一种二氧化碳传感器及其制备方法
CN113594231A (zh) * 2021-08-04 2021-11-02 西安电子科技大学 基于极化掺杂AlGaN漏电隔离层的同质外延GaN HEMT及其制作方法
CN114864737A (zh) * 2022-04-13 2022-08-05 西安电子科技大学广州研究院 一种基于GaN MIS-HEMT结构的太赫兹探测器及其制备方法
CN115188841A (zh) * 2022-06-22 2022-10-14 西安电子科技大学广州研究院 一种GaN HEMT结构太赫兹探测器及制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070158683A1 (en) * 2005-12-13 2007-07-12 Sheppard Scott T Semiconductor devices including implanted regions and protective layers and methods of forming the same
CN103928511A (zh) * 2014-04-16 2014-07-16 中国电子科技集团公司第十三研究所 一种适用于氮化镓器件的欧姆接触系统
CN105789047A (zh) * 2016-05-13 2016-07-20 中国科学院半导体研究所 一种增强型AlGaN/GaN高电子迁移率晶体管的制备方法
CN107068750A (zh) * 2016-12-31 2017-08-18 华南理工大学 一种基于Si衬底的GaN基高压HEMT器件外延结构及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070158683A1 (en) * 2005-12-13 2007-07-12 Sheppard Scott T Semiconductor devices including implanted regions and protective layers and methods of forming the same
CN103928511A (zh) * 2014-04-16 2014-07-16 中国电子科技集团公司第十三研究所 一种适用于氮化镓器件的欧姆接触系统
CN105789047A (zh) * 2016-05-13 2016-07-20 中国科学院半导体研究所 一种增强型AlGaN/GaN高电子迁移率晶体管的制备方法
CN107068750A (zh) * 2016-12-31 2017-08-18 华南理工大学 一种基于Si衬底的GaN基高压HEMT器件外延结构及其制造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021102683A1 (zh) * 2019-11-26 2021-06-03 苏州晶湛半导体有限公司 半导体结构及其制作方法
CN111834454A (zh) * 2020-06-08 2020-10-27 西安电子科技大学 一种具有自对准源漏电极的氮化镓晶体管及其制备方法
CN112531015A (zh) * 2020-12-02 2021-03-19 北京大学东莞光电研究院 低损耗氮化镓射频材料外延结构及制备方法
CN112531015B (zh) * 2020-12-02 2023-09-22 北京大学东莞光电研究院 低损耗氮化镓射频材料外延结构及制备方法
CN112903755A (zh) * 2021-02-24 2021-06-04 太原理工大学 一种二氧化碳传感器及其制备方法
CN113594231A (zh) * 2021-08-04 2021-11-02 西安电子科技大学 基于极化掺杂AlGaN漏电隔离层的同质外延GaN HEMT及其制作方法
CN114864737A (zh) * 2022-04-13 2022-08-05 西安电子科技大学广州研究院 一种基于GaN MIS-HEMT结构的太赫兹探测器及其制备方法
CN115188841A (zh) * 2022-06-22 2022-10-14 西安电子科技大学广州研究院 一种GaN HEMT结构太赫兹探测器及制备方法

Similar Documents

Publication Publication Date Title
CN109638071A (zh) 一种基于Si衬底氮化镓HEMT低电阻欧姆接触的结构及其制作方法
CN101916773B (zh) 一种双沟道mos-hemt器件的制作方法
US20190109208A1 (en) Enhancement-mode gan-based hemt device on si substrate and manufacturing method thereof
CN107680998A (zh) 一种GaN基p型栅HFET器件及其制备方法
CN101399284A (zh) 氮化镓基高电子迁移率晶体管结构
CN108538723A (zh) 基于金刚石的氮面极性氮化镓器件及其制造方法
CN114899227A (zh) 一种增强型氮化镓基晶体管及其制备方法
CN109659362A (zh) 一种基于氮化镓功率hemt结构低欧姆接触电阻的结构及其制作方法
CN109659363A (zh) 一种氮化镓hemt结构低欧姆接触结构的制备方法
CN109786484A (zh) 一种双异质结和复合钝化层的impatt二极管及其制作方法
CN113555431B (zh) 基于P型GaN漏电隔离层的同质外延氮化镓高电子迁移率晶体管及制作方法
CN109950324A (zh) p型阳极的Ⅲ族氮化物二极管器件及其制作方法
CN110676167A (zh) 多沟道鳍式结构的AlInN/GaN高电子迁移率晶体管及制作方法
CN206697485U (zh) 基于Si衬底AlGaN/GaN异质结基的增强型HEMT器件
CN106783997B (zh) 一种高迁移率晶体管及其制备方法
CN109585544A (zh) 一种基于氮化镓增强型hemt器件低电阻欧姆接触的结构及其制作方法
CN112038409A (zh) 双异质结增强型金属氧化物场效应晶体管及制备方法
CN110890423A (zh) 一种高压氮化镓功率器件结构及其制备方法
CN109659358A (zh) 一种氮化镓hemt低欧姆接触电阻结构及其制作方法
CN111584627A (zh) 一种近似同质外延hemt器件结构及其制备方法
CN114121656B (zh) 一种基于硅衬底的新型hemt器件的制备方法及器件
CN110993689A (zh) 一种氮化镓器件的外延结构
CN207611772U (zh) 一种大栅宽的GaN基微波功率器件
CN115642177A (zh) 基于Fin-MESFET栅结构HEMT及其制作方法
CN114725022A (zh) 一种基于GaOx-GaN的CMOS反相器的制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20190416