次に、図面を参照して、本発明の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、現実のものとは異なることに留意すべきである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
又、以下に示す実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の技術的思想は、各構成部品の配置などを下記のものに特定するものでない。この発明の技術的思想は、特許請求の範囲において、種々の変更を加えることができる。
本発明の実施の形態に係る半導体基板及び半導体装置は、III族窒化物系半導体やII−VI族化合物半導体のエピタキシャル成長において、高品質化と安定化を実現するために、基板部材に対して、バッファ層として結晶性の酸化ハフニウム(HfO2)、酸化ジルコニウム(ZrO2)又は酸化ジルコニウムハフニウム(HfZrO)を用いる構造を備える点に特徴を有するものである。
[第1の実施の形態]
(III−V族窒化物系半導体基板構造)
(構成例1)
本発明の第1の実施形態に係る半導体基板(2a,2b)の構成例1は、図1に示すように、基板部材11と、基板部材11上に形成された酸化ハフニウム、酸化ジルコニウムから選ばれる層から形成されるバッファ層(3a,3b)と、バッファ層(3a,3b)上に配置されるIII族窒化物系半導体層30とを備える。
図1(a)で示す半導体基板2aの構成例では、基板部材11と、基板部材11上に形成された酸化ハフニウム層21と、酸化ハフニウム層21上に配置され、デバイス形成層として機能するIII族窒化物系半導体層30とを備える。
図1(b)で示す半導体基板2bの構成例では、基板部材11と、基板部材11上に形成された酸化ジルコニウム層22と、酸化ジルコニウム層22上に配置され、デバイス形成層として機能するIII族窒化物系半導体層30とを備える。
基板部材11は、シリコン、サファイア(α―Al2O3)、シリコンカーバイド(SiC)の内、いずれかで形成されるが、これらに限定されるものではなく、GaAs,GaPなどのIII−V族化合物、MgO、ZnO、LiGaO2、AlN、InN、3C−SiCなどを適用することもできる。
バッファ層(3a,3b)を構成する酸化ハフニウム層21或いは酸化ジルコニウム層22には、シリコン、アルミニウム、イットリウムのいずれかからなる材料が添加されていてもよい。
(製造方法)
(a)例えば、基板部材11としてシリコンを用いる場合、基板部材11の上に酸化ハフニウム、酸化ジルコニウムなどの材料からなるバッファ層(3a,3b)をMOCVD(Metal Organic Chemical Vapor Deposition)法、MBE(Molecular Beam Epitaxy)法、或いはスパッタリング法などで形成し、基板部材11の上に所定の厚さの酸化ハフニウム、或いは酸化ジルコニウムの結晶性膜を形成する。スパッタリング法としては、例えば、マグネトロンスパッタリング法、反応性スパッタリング法を用いることができる。又、基板部材11の上にハフニウム或いはジルコニウムの金属を真空蒸着し、酸化することによっても形成することができる。
(b)次に、上記所定の厚さに形成された酸化ハフニウム、或いは酸化ジルコニウムの結晶性膜からなるバッファ層(3a,3b)上に、GaNなどのデバイス形成層として機能するIII族窒化物系半導体層30をエピタキシャル成長させる。
シリコンの格子定数は、5.431Åであり、シリコンを基板部材11として使用した時、(111)面にIII族窒化物系半導体層30が形成されると、シリコンの格子間隔は、√2/2倍となり、基板部材11とIII族窒化物系半導体層30との格子不整合は17%程度となる。
酸化ハフニウムの格子定数は、a=5.172Å,b=5.295Åであり、シリコンの結晶格子に近く、高品質な酸化ハフニウムからなるバッファ層3aが得られる。又、酸化ハフニウムの格子定数は、シリコンの格子定数よりもやや小さいが、III族窒化物系半導体層30の格子定数よりも大きい。酸化ハフニウムとIII族窒化物系半導体層30との格子不整合は14%程度となり、酸化ハフニウムの結晶性膜をバッファ層(3a)として基板部材11とIII族窒化物系半導体層30との間に介在させた方が、基板部材とIII族窒化物系半導体層30との格子不整合が小さくなる。その結果、高品質のIII族窒化物系半導体層30が得られる。
ハフニウムとジルコニウムは、比較的材料物性は似ているため、酸化ハフニウムの代りに酸化ジルコニウムのバッファ層(3b)を用いても、酸化ハフニウムのバッファ層(3a)と同様の効果が得られる。
本発明の第1の実施の形態に係る半導体基板の構成例1においては、所定の厚さの酸化ハフニウム層21、或いは酸化ジルコニウム層22をバッファ層(3a,3b)として形成するが 、これらの層は、ゲート絶縁膜層などに使用する非結晶性ではなく、結晶性が高いことが望ましく、できれば単結晶であることが更に望ましい。
又、スパッタリング法を用いてバッファ層(3a,3b)を低温で形成することによって、III族窒化物系半導体層30を形成する時、熱応力歪みを抑制して、半導体基板(2a,2b)全体の反りを緩和することもでき、大口径化ウェハの形成にも寄与することができる。更に、III族窒化物系半導体層30を厚く形成することもできる。
酸化ジルコニウムをバッファ層として挿入することによって、半導体基板(2a,2b)における一方の主面1aと他方の主面1b間をより高抵抗性を保持しつつ形成することができ、半導体基板(2a,2b)又は半導体基板(2a,2b)上にトランジスタを構成した場合、厚み(縦)方向の高耐圧化,高周波性能を得ることができる。
酸化ハフニウム層21からなるバッファ層(3a)をスパッタリング法など、III族窒化物系半導体層30をエピタキシャル成長する温度(約600℃〜1100℃程度)よりも低い成長温度で形成した場合、III族窒化物系半導体層30をエピタキシャル成長にて形成時の熱応力緩衝層として機能させることができる。
面方位としては、例えば、基板部材11としてシリコンカーバイド(SiC)や、シリコンの(111)面を用いる場合、基板部材11上の酸化ハフニウム層21を構成する酸化ハフニウムも(111)面を有する。酸化ジルコニウム層22を構成する酸化ジルコニウムも同様である。尚、シリコン,酸化ハフニウム,酸化ジルコニウムの面方位は(111)面に限られるものではない。
又、バッファ層(3a,3b)にシリコンを添加する理由は、バッファ層(3a,3b)を形成する酸化ハフニウム層21、或いは酸化ジルコニウム層22と基板部材11を形成するシリコンとの反応性を抑制するためである。この結果、シリコンからなる基板部材11と酸化ハフニウム層21或いは酸化ジルコニウム層22との界面における平坦性を向上することができる。更に、基板部材11とシリコン添加のバッファ層(3a,3b)を形成する酸化ハフニウム層21、或いは酸化ジルコニウム層22との格子定数整合性及び密着性を確保することもできる。シリコンを酸化ハフニウム層21、或いは酸化ジルコニウム層22に添加することによって、シリコンからなる基板部材11と、酸化ハフニウム層21、或いは酸化ジルコニウム層22との間の格子定数不整合が緩和される方向に働くからである。よって、バッファ層(3a,3b)に添加されたシリコンの含有率については、III族窒化物系半導体層30との界面側に比べて基板部材11との界面側により多く含まれていることが望ましい。
(構成例2)
本発明の第1の実施形態に係る半導体基板(2c,2d,2e)の別の構成例2は、図2に示すように、基板部材11と、基板部材11上に形成された酸化ハフニウム及び酸化ジルコニウムから形成される2層構造若しくは3層構造のバッファ層(3c,3d,3e)と、バッファ層(3c,3d,3e)上に配置され、デバイス形成層として機能するIII族窒化物系半導体層30とを備える。
図2(a)の半導体基板2cの構成例では、基板部材11と、基板部材11上に形成された酸化ハフニウム層21と、酸化ハフニウム層21上に配置される酸化ジルコニウム層22と、酸化ジルコニウム層22上に配置されるIII族窒化物系半導体層30とを備える。バッファ層3cは、酸化ハフニウム層21と酸化ジルコニウム層22とからなる。
図2(b)の半導体基板2dの構成例では、基板部材11と、基板部材11上に形成された酸化ジルコニウム層22と、酸化ジルコニウム層22上に配置される酸化ハフニウム層21と、酸化ハフニウム層21上に配置されるIII族窒化物系半導体層30とを備える。バッファ層3dは、酸化ジルコニウム層22と酸化ハフニウム層21とからなる。
図2(c)の半導体基板2eの構成例では、基板部材11と、基板部材11上に形成された酸化ハフニウム層21と、酸化ハフニウム層21上に配置された酸化ジルコニウム層22と、酸化ジルコニウム層22上に配置された酸化ハフニウム層21と、酸化ハフニウム層21上に配置されたIII族窒化物系半導体層30とを備える。バッファ層3eは、酸化ハフニウム層21,酸化ジルコニウム層22,及び酸化ハフニウム層21とからなる。
基板部材11は、シリコン、サファイア(α―Al2O3)、シリコンカーバイド(SiC)の内、いずれかで形成されるが、これらに限定されるものではなく、GaAs,GaPなどのIII−V族化合物、MgO、ZnO、LiGaO2、AlN、InN、3C−SiCなどを適用することもできる。
バッファ層(3c,3d,3e)を構成する酸化ハフニウム層21及び酸化ジルコニウム層22の内、いずれか1層、若しくは各層には、シリコン、アルミニウム、イットリウムのいずれかからなる材料が添加されていてもよい。
(製造方法)
(a)例えば、半導体基板2cにおいて、基板部材11としてシリコンを用いる場合、酸化ハフニウムの材料からなる酸化ハフニウム層21をMOCVD法、MBE法、或いはスパッタリング法などで形成し、所定の厚さの酸化ハフニウムの結晶性膜を形成する。スパッタリング法としては、例えば、マグネトロンスパッタリング法、反応性スパッタリング法を用いることができる。又、基板部材11の上にハフニウム或いはジルコニウムの金属を真空蒸着し、酸化することによっても形成することができる。
(b)次に、上記所定の厚さに形成された酸化ハフニウム層21の結晶性膜上に、酸化ジルコニウム層22をMOCVD法、或いは上記と同様のスパッタリング法などで形成し、所定の厚さの酸化ハフニウム層21及び酸化ジルコニウム層22からなる2層構造のバッファ層3cの結晶性膜を形成する。尚、図2(b)のように、酸化ハフニウム層21と酸化ジルコニウム層22を入れ替えてもよい。或いは図2(c)に示すように、酸化ハフニウム層21と酸化ジルコニウム層22と酸化ハフニウム層21を順次積層化形成してもよい。
(c)次に、上記所定の厚さに形成された酸化ハフニウム層21及び酸化ジルコニウム層22からなるバッファ層(3c,3d,3e)の結晶性膜上に、GaNなどのデバイス形成層として機能するIII族窒化物系半導体層30をエピタキシャル成長させる。
酸化ジルコニウムの格子定数は、a=5.150Å,b=5.208Åであり、酸化ハフニウムの格子定数と同程度であり、シリコンの格子定数よりもやや小さいが、III族窒化物系半導体層30の格子定数よりも大きい。
酸化ジルコニウムを含む結晶性膜をバッファ層(3c,3d,3e)として基板部材11とIII族窒化物系半導体層30との間に介在させた方が、基板部材とIII族窒化物系半導体層30との格子不整合が小さくなる。その結果、高品質のIII族窒化物系半導体層30が得られる。
ハフニウムとジルコニウムは、比較的材料物性は似ているため、図2(a),図2(b)或いは図2(c)に示すように、酸化ハフニウム層21と酸化ジルコニウム層22を積層化形成したバッファ層(3c,3d,3e)においても、単一層の場合(構成例1)と同様の効果を得ることができる。
本発明の第1の実施の形態に係る半導体基板の構成例2においては、所定の厚さの酸化ハフニウム層21及び酸化ジルコニウム層22を2層構造若しくは3層構造のバッファ層(3c,3d,3e)として形成するが、これらの層は、ゲート絶縁膜層などに使用するアモルファスなどの非結晶性ではなく、結晶性が高いことが望ましく、できれば単結晶であることが更に望ましい。又、スパッタリング法を用いてバッファ層(3c,3d,3e)を低温で形成することによって、III族窒化物系半導体層30を形成する時、熱応力歪みを抑制して、半導体基板全体の反りを緩和することもでき、大口径化ウェハの形成にも寄与することができる。
バッファ層(3c,3d,3e)の一部をアモルファスなどの非結晶性としてもよい。例えば、結晶性の酸化ジルコニウム層22又は結晶性の酸化ハフニウム層21をバッファ層の一部として挿入すれば、半導体基板(2c,2d,2e)の厚み(縦)方向の高抵抗性を保持しつつ形成することができ、半導体基板(2c,2d,2e)にトランジスタを構成した場合、高周波・縦方向に高耐圧性能を得ることができる。
即ち、酸化ハフニウム層21或いは酸化ジルコニウム層22をスパッタリング法など、III族窒化物系半導体層30をエピタキシャル成長する温度(例えば、約600℃〜1100℃程度)よりも低い成長温度で形成した場合、III族窒化物系半導体層30をエピタキシャル成長にて形成時の熱応力緩衝層として機能させることができる。
面方位としては、例えば、基板部材11としてシリコン又はシリコンカーバイドの(111)面を用いる場合、基板部材11上のバッファ層(3c,3d,3e)を構成する酸化ハフニウム層21も(111)面を有する。酸化ジルコニウム層22も同様である。尚、シリコン、酸化ジルコニウム或いは酸化ハフニウムの面方位は(111)面に限られるものではない。
バッファ層(3c,3d,3e)を構成する酸化ハフニウム層21、或いは酸化ジルコニウム層22の内、いずれか1層、2層若しくは各層には、シリコン、アルミニウム、イットリウムのいずれかからなる材料が添加されていてもよい。
又、バッファ層(3c,3d,3e)にシリコンを添加する理由は、バッファ層(3c,3d,3e)と基板部材11を形成するシリコンとの反応性を抑制するためである。この結果、シリコンからなる基板部材11の厚み(縦)方向の平坦性を保持しつつ、基板部材11とシリコン添加のバッファ層を形成する酸化ハフニウム層21、及び酸化ジルコニウム層22との格子定数整合性及び密着性を確保することもできる。よって、バッファ層(3c,3d,3e)に添加されたシリコンの含有率は、III族窒化物系半導体層30との界面側に比べて基板部材11との界面側により多く含まれていることが望ましい。
又、構成例2においては2層構造若しくは3層構造のバッファ層(3c,3d,3e)としているが、酸化ハフニウム層21と酸化ジルコニウム層22とを繰り返し複数回積層してもよい。尚、各層の厚みを変更してもよい。
(構成例3)
本発明の第1の実施形態に係る半導体基板(2f)の更に別の構成例3は、図3に示すように、半導体基板(2f)において、基板部材11と、基板部材11上に形成されたHfZrO層50と、HfZrO層50上に配置され、デバイス形成層として機能するIII族窒化物系半導体層30とを備える。
基板部材11は、シリコン、サファイア(α―Al2O3)、シリコンカーバイド(SiC)の内、いずれかで形成されるが、これらに限定されるものではなく、GaAs,GaPなどのIII−V族化合物、MgO、ZnO、LiGaO2、AlN、InN、3C−SiCなどを適用することもできる。
バッファ層(3f)を構成するHfZrO層50には、シリコン、アルミニウム、イットリウムのいずれかからなる材料が添加されていてもよい。
(製造方法)
(a)例えば、半導体基板(2f)において、基板部材11としてシリコンを用いる場合、ジルコニウム添加の酸化ハフニウム、若しくはハフニウム添加の酸化ジルコニウムからなるバッファ層(3f)をMOCVD法、MBE法、或いはスパッタリング法などで形成し、所定の厚さのHfZrO層50の結晶性膜を形成する。スパッタリング法としては、例えば、マグネトロンスパッタリング法、反応性スパッタリング法を用いることができる。又、基板部材11の上にハフニウム及び/或いはジルコニウムの金属を真空蒸着し、酸化することによっても形成することができる。
(b)次に、上記所定の厚さに形成されたHfZrO層50の結晶性膜からなるバッファ層(3f)上に、GaNなどのデバイス形成層として機能するIII族窒化物系半導体層30をエピタキシャル成長させる。
HfZrO層50の格子定数は、HfとZrに添加の割合に依存するが、酸化ハフニウムの格子定数に近く、シリコンの格子定数よりもやや小さいが、III族窒化物系半導体層30を構成する窒化物半導体よりも大きい。
HfZrO層50の結晶性膜をバッファ層(3f)として基板部材11とIII族窒化物系半導体層30との間に介在させた方が、基板部材とIII族窒化物系半導体層30との格子不整合が小さくなる。その結果、高品質のIII族窒化物系半導体層30が得られる。
本発明の第1の実施の形態に係る半導体基板の構成例3においては、所定の厚さのHfZrO層50をバッファ層(3f)として形成するが、この層は、ゲート絶縁膜層などに使用するアモルファスなどの非結晶性ではなく、結晶性が高いことが望ましく、できれば単結晶であることが更に望ましい。又、スパッタリング法を用いてバッファ層(3f)を低温で形成することによって、III族窒化物系半導体層30を形成する時、熱応力歪みを抑制して、半導体基板全体の反りを緩和することもでき、大口径化ウェハの形成にも寄与することができる。
HfZrO層50を結晶性のバッファ層(3f)として挿入することによって、シリコンからなる基板部材11をより高抵抗性を保持しつつ形成することができ、半導体基板(2f)上にトランジスタを構成した場合、高周波性能を得ることができる。
即ち、HfZrO層50からなるバッファ層(3f)をスパッタリング法など、III族窒化物系半導体層30を成長する温度(例えば、約600℃〜1100℃程度)よりも低い成長温度で形成した場合、III族窒化物系半導体層30をエピタキシャル成長にて形成時の熱応力緩衝層として機能させることができる。
面方位としては、例えば、基板部材11としてシリコンカーバイドやシリコンの(111)面を用いる場合、基板部材11上のバッファ層(3f)を構成するHfZrO層50も(111)面を有する。尚、シリコン、HfZrO層50の面方位は(111)面に限られるものではない。
又、バッファ層(3f)にシリコンを添加する理由は、バッファ層(3f)を形成するHfZrO層50と基板部材11を形成するシリコンとの反応性を抑制するためである。この結果、シリコンからなる基板部材11とHfZrO層50との界面における平坦性を向上することができる。よって、バッファ層(3f)に添加されたシリコンの含有率は、III族窒化物系半導体層30との界面側に比べて基板部材11との界面側により多く含まれていることが望ましい。
又、構成例2の酸化ハフニウム層21或いは酸化ジルコニウム層22のいずれかをHfZrO層50に置き換えてもよい。
(構成例4)
本発明の第1の実施形態に係る半導体基板(2g)の別の構成例4は、図4に示すように、半導体基板(2g)において、基板部材11と、基板部材11上に形成された酸化ハフニウム,酸化ジルコニウム,或いは酸化ハフニウムジルコニウムからなるバッファ層60と、バッファ層60上に配置される周知のIII族窒化物系バッファ層70と、III族窒化物系バッファ層70上に配置され、デバイス形成層として機能するIII族窒化物系半導体層30とを備える。バッファ層(3g)は、酸化ハフニウム,酸化ジルコニウム,或いは酸化ハフニウムジルコニウムからなるバッファ層60とIII族窒化物系バッファ層70で構成される。
基板部材11は、シリコン、サファイア(α―Al2O3)、シリコンカーバイド(SiC)の内、いずれかで形成されるが、これらに限定されるものではなく、GaAs,GaPなどのIII−V族化合物、MgO、ZnO、LiGaO2、AlN、InN、3C−SiCなどを適用することもできる。
バッファ層(3g)を構成する酸化ハフニウム,酸化ジルコニウム,或いは酸化ハフニウムジルコニウムからなるバッファ層60、及びIII族窒化物系バッファ層70には、シリコン、アルミニウム、イットリウムのいずれかからなる材料が添加されていてもよい。
周知のIII族窒化物系バッファ層70は、例えば、Al(アルミニウム)を含む窒化物半導体であることが望ましい。例えば、化学式 AlxMyGa1-x-yN、(ここで、前記Mは、In(インジウム)とB(ボロン)とから選択される少なくとも1種の元素、前記x及びyは、0<x≦1、0≦y<1、x+y≦1を満足する数値)で示される材料に不純物を添加したものからなる。
即ち、例えば、AlN(窒化アルミニウム)、AlInN(窒化インジウム アルミニウム)、AlGaN(窒化ガリウム アルミニウム)、AlInGaN(窒化ガリウム インジウム アルミニウム)、AlBN(窒化ボロン アルミニウム)、AlBGaN(窒化ガリウム ボロン アルミニウム)、及びAlBInGaN(窒化ガリウム インジウム ボロン アルミニウム)から選択された材料からなる。
尚、上記においては、III族窒化物系バッファ層70を、単一層で形成される例を説明したが、多層構造にて形成されていてもよい。例えば、上記のAlxMyGa1-x-yN層に対して、緩衝機能を高めるために、Alを含まないか又はAlの割合が小さい窒化物系半導体(AlaMbGa1-a-bN)層を積層させてもよい。ここで、窒化物系半導体(AlaMbGa1-a-bN)層は以下の構造式を有する。即ち、化学式 AlaMbGa1-a-bN(ここで、前記Mは、In(インジウム)とB(ボロン)とから選択される少なくとも1種の元素、前記a及びbは、0≦a<1、0≦b<1、a+b≦1、a<xを満足する数値)で示される材料に不純物を添加したものからなる。
即ち、例えば、GaN(窒化ガリウム)、AlInN(窒化インジウム アルミニウム)、AlGaN(窒化ガリウム アルミニウム)、AlInGaN(窒化ガリウム インジウム アルミニウム)、AlBN(窒化ボロン アルミニウム)、AlBGaN(窒化ガリウム ボロン アルミニウム)、及びAlBInGaN(窒化ガリウム インジウム ボロン アルミニウム)から選択された材料からなる。aの値としては、0≦a<0.2、即ち0又は0よりも大きくかつ0.2よりも小さくすることが望ましい。
(製造方法)
(a)例えば、半導体基板(2g)において、基板部材11として、シリコンを用いる場合、酸化ハフニウム,酸化ジルコニウム,或いは酸化ハフニウムジルコニウムの材料からなるバッファ層60をMOCVD法、MBE法、或いはスパッタリング法などで形成し、所定の厚さの結晶性膜を形成する。スパッタリング法としては、例えば、マグネトロンスパッタリング法、反応性スパッタリング法を用いることができる。又、基板部材11の上にハフニウム、ジルコニウムの金属を真空蒸着し、酸化することによっても形成することができる。
(b)次に、上記所定の厚さに形成された結晶性膜からなるバッファ層60上に、デバイス形成層として機能するIII族窒化物系バッファ層70をエピタキシャル成長させる。III族窒化物系バッファ層70の構造例は、上記の通りである。
(c)次に、III族窒化物系バッファ層70上に、GaNなどのデバイス形成層として機能するIII族窒化物系半導体層30をエピタキシャル成長させる。
酸化ハフニウムの格子定数は、a=5.172Å,b=5.295Åであり、シリコンの結晶格子に近く、高品質な酸化ハフニウムからなるバッファ層3gが得られる。又、酸化ハフニウムの格子定数は、シリコンの格子定数よりもやや小さいが、III族窒化物系半導体層30の格子定数よりも大きい。
酸化ジルコニウムの格子定数は、a=5.150Å,b=5.208Åであり、酸化ハフニウムの格子定数と同程度であり、シリコンの格子定数よりもやや小さいが、III族窒化物系半導体層30の格子定数よりも大きい。
酸化ハフニウムジルコニウムの格子定数は、HfとZrに添加の割合に依存するが、酸化ハフニウムの格子定数に近く、シリコンの格子定数よりもやや小さいが、III族窒化物系半導体層30を構成する窒化物半導体よりも大きい。
酸化ハフニウム、酸化ジルコニウム、或いは酸化ハフニウムジルコニウムを含む結晶性膜をバッファ層60として基板部材11とIII族窒化物系半導体層30との間に介在させた方が、基板部材とIII族窒化物系半導体層30との格子不整合が小さくなる。その結果、高品質のIII族窒化物系半導体層30が得られる。
本発明の第1の実施の形態に係る半導体基板(2g)の構成例4においては、所定の厚さの酸化ハフニウム,酸化ジルコニウム,或いは酸化ハフニウムジルコニウムからなるバッファ層60を形成するが、これらの層は、ゲート絶縁膜層などに使用するアモルファスなどの非結晶性ではなく、結晶性が高いことが望ましく、できれば単結晶であることが更に望ましい。又、スパッタリング法を用いてバッファ層(3f)を低温で形成することによって、III族窒化物系半導体層30を形成する時、熱応力歪みを抑制して、半導体基板全体の反りを緩和することもでき、大口径化ウェハの形成にも寄与することができる。
酸化ハフニウム,酸化ジルコニウム,或いは酸化ハフニウムジルコニウムからなる結晶性膜をバッファ層60としてスパッタリング法など、GaN層などのIII族窒化物系半導体層30をエピタキシャル成長する温度(例えば、約600℃〜1100℃程度)よりも低い成長温度で形成した場合、GaN層などのIII族窒化物系半導体層30のエピタキシャル成長にて形成時の熱応力緩衝層として機能させることができる。
面方位としては、例えば、基板部材11としてシリコンカーバイドやシリコンの(111)面を用いる場合、基板部材11上のバッファ層60を構成する酸化ハフニウム,酸化ジルコニウム,或いは酸化ハフニウムジルコニウムも(111)面を有する。尚、シリコン、酸化ハフニウム,酸化ジルコニウム,或いは酸化ハフニウムジルコニウムの面方位は(111)面に限られるものではない。
又、バッファ層60にシリコンを添加する理由は、バッファ層60と基板部材11を形成するシリコンとの反応性を抑制するためである。この結果、シリコンからなる基板部材11の厚み(縦)方向の平坦性を保持しつつ、基板部材11とシリコン添加のバッファ層60との格子定数整合性及び密着性を確保することもできる。よって、バッファ層60に添加されたシリコンの含有率は、III族窒化物系半導体層30との界面側に比べて基板部材11との界面側により多く含まれることが望ましい。
又、構成例4のバッファ層60において、酸化ハフニウム層と酸化ジルコニウム層とを繰り返し複数回積層してもよい。尚、各層の厚みを変更してもよい。
本発明の第1の実施の形態に係る半導体基板によれば、III族窒化物系半導体材料のエピタキシャル成長において、高品質化と安定化を実現することができる。
[第2の実施形態]
(II−VI族系半導体基板構造)
(構成例1)
本発明の第2の実施形態に係る半導体基板(2h,2i)の構成例1は、第1の実施の形態の構成例1のIII族窒化物系半導体層30の代りにII―VI族化合物半導体層40に置き換えたものであって、図5に示すように、基板部材11と、基板部材11上に形成された酸化ハフニウム、酸化ジルコニウムから選ばれる層から形成されるバッファ層(3h,3i)と、バッファ層(3h,3i)上に配置されるII―VI族化合物半導体層40とを備える。
図5(a)で示す半導体基板(2h)の構成例では、基板部材11と、基板部材11上に形成された酸化ハフニウム層21と、酸化ハフニウム層21上に配置されるII―VI族化合物半導体層40とを備える。
図5(b)で示す半導体基板(2i)の構成例では、基板部材11と、基板部材11上に形成された酸化ジルコニウム層22と、酸化ジルコニウム層22上に配置され、デバイス形成層として機能するII―VI族化合物半導体層40とを備える。
基板部材11は、シリコン、サファイア(α―Al2O3)、シリコンカーバイド(SiC)の内、いずれかで形成されるが、これらに限定されるものではなく、GaAs,GaPなどのIII−V族化合物、MgO、ZnO、LiGaO2、AlN、InN、3C−SiCなどを適用することもできる。
バッファ層(3h,3i)を構成する酸化ハフニウム層21或いは酸化ジルコニウム層22には、シリコン、アルミニウム、イットリウムのいずれかからなる材料が添加されていてもよい。
(製造方法)
(a)例えば、基板部材11としてシリコンを用いる場合、基板部材11上に酸化ハフニウム、酸化ジルコニウムなどの材料からなるバッファ層(3h,3i)をMOCVD法、MBE法、或いはスパッタリング法などで形成し、基板部材11上に所定の厚さの酸化ハフニウム、或いは酸化ジルコニウムの結晶性膜を形成する。スパッタリング法としては、例えば、マグネトロンスパッタリング法、反応性スパッタリング法を用いることができる。又、基板部材11の上にハフニウム或いはジルコニウムの金属を真空蒸着し、酸化することによっても形成することができる。
(b)次に、上記所定の厚さに形成された酸化ハフニウム、或いは酸化ジルコニウムの結晶性膜からなるバッファ層(3h,3i)上に、ZnOなどデバイス形成層として機能するのII―VI族化合物半導体層40をエピタキシャル成長させる。
シリコンの格子定数は、5.431Åであり、シリコンを基板部材11として使用した時、(111)面にII―VI族化合物半導体層40が形成されると、シリコンの格子間隔は、√2/2倍となる。
酸化ハフニウムの格子定数は、a=5.172Å,b=5.295Åであり、シリコンの結晶格子に近く、高品質な酸化ハフニウムからなるバッファ層3hが得られる。又、酸化ハフニウムの格子定数は、シリコンの格子定数よりもやや小さいが、ZnO(格子定数a=b=3.250Å,c=5.207Å)などのII―VI族化合物半導体層40の格子定数よりも大きい。
酸化ハフニウムの結晶性膜をバッファ層(3h)として基板部材11とII―VI族化合物半導体層40ととの間に介在させた方が、基板部材とII―VI族化合物半導体層40との格子不整合が小さくなる。その結果、高品質のII―VI族化合物半導体層40が得られる。
ハフニウムとジルコニウムは、比較的材料物性は似ているため、酸化ハフニウムの代わりに酸化ジルコニウムのバッファ層(3i)を用いても、酸化ハフニウムのバッファ層(3h)と同様の効果が得られる。
本発明の第2の実施の形態に係る半導体基板の構成例1においては、所定の厚さの酸化ハフニウム層21、或いは酸化ジルコニウム層22をバッファ層(3h,3i)として形成するが、これらの層は、ゲート絶縁膜層などに使用するアモルファスなどの非結晶性ではなく、結晶性が高いことが望ましく、できれば単結晶であることが更に望ましい。
又、スパッタリング法を用いてバッファ層(3h,3i)を低温で形成することによって、II―VI族化合物半導体層40を形成する時、熱応力歪みを抑制して、半導体基板(2h,2i)全体の反りを緩和することもでき、大口径化ウェハの形成にも寄与することができる。更に、II―VI族化合物半導体層40を厚く形成することもできる。
酸化ジルコニウム層22をバッファ層として挿入することによって、半導体基板(2h,2i)における一方の主面1aと他方の主面1b間をより高抵抗性を保持しつつ形成することができ、半導体基板(2h,2i)又は半導体基板(2h,2i)上にトランジスタを構成した場合、厚み(縦)方向の高耐圧化,高周波性能を得ることができる。
即ち、酸化ハフニウム層21からなるバッファ層をスパッタリング法など、II―VI族化合物半導体層40をエピタキシャル成長する温度(例えば、約400℃〜800℃程度)よりも低い成長温度で形成した場合、II―VI族化合物半導体層40をエピタキシャル成長にて形成時の熱応力緩衝層として機能させることができる。
面方位としては、例えば、基板部材11としてシリコンカーバイドやシリコンの(111)面を用いる場合、基板部材11上の酸化ハフニウム層21を構成する酸化ハフニウムも(111)面を有する。酸化ジルコニウム層22を構成する酸化ジルコニウムも同様である。尚、シリコン、酸化ハフニウム、酸化ジルコニウムの面方位は(111)面に限られるものではない。
又、バッファ層(3h,3i)にシリコンを添加する理由は、バッファ層(3h,3i)を形成する酸化ハフニウム層21、或いは酸化ジルコニウム層22と基板部材11を形成するシリコンとの反応性を抑制するためである。この結果、シリコンからなる基板部材11と酸化ハフニウム層21或いは酸化ジルコニウム層22との界面における平坦性を向上することができる。更に、基板部材11とシリコン添加のバッファ層(3h,3i)を形成する酸化ハフニウム層21、或いは酸化ジルコニウム層22との格子定数整合性及び密着性を確保することもできる。シリコンを酸化ハフニウム層21、或いは酸化ジルコニウム層22に添加することによって、シリコンからなる基板部材11と、酸化ハフニウム層21、或いは酸化ジルコニウム層22との間の格子定数不整合が緩和される方向に働くからである。よって、バッファ層(3h,3i)に添加されたシリコンの含有率については、II―VI族化合物半導体層40との界面側に比べて基板部材11との界面側により多く含まれていることが望ましい。
(構成例2)
本発明の第2の実施形態に係る半導体基板(2j,2k,2l)の別の構成例2は、図6に示すように、基板部材11と、基板部材11上に形成された酸化ハフニウム及び酸化ジルコニウムから形成される2層構造若しくは3層構造のバッファ層(3j,3k,3l)と、バッファ層(3j,3k,3l)上に配置され、デバイス形成層として機能するII―VI族化合物半導体層40とを備える。
図6(a)の半導体基板(2j)の構成例では、基板部材11と、基板部材11上に形成された酸化ハフニウム層21と、酸化ハフニウム層21上に配置される酸化ジルコニウム層22と、酸化ジルコニウム層22上に配置されるII―VI族化合物半導体層40とを備える。バッファ層(3j)は、酸化ハフニウム層21と酸化ジルコニウム層22とからなる。
図6(b)の半導体基板(2k)の構成例では、基板部材11と、基板部材11上に形成された酸化ジルコニウム層22と、酸化ジルコニウム層22上に配置される酸化ハフニウム層21と、酸化ハフニウム層21上に配置されるII―VI族化合物半導体層40とを備える。バッファ層(3k)は、酸化ジルコニウム層22と酸化ハフニウム層21とからなる。
図6(c)の半導体基板2lの構成例では、基板部材11と、基板部材11上に形成された酸化ハフニウム層21と、酸化ハフニウム層21上に配置された酸化ジルコニウム層22と、酸化ジルコニウム層22上に配置された酸化ハフニウム層21と、酸化ジルコニウム層22上の酸化ハフニウム層21上に配置されたII―VI族化合物半導体層40とを備える。バッファ層(3l)は、酸化ハフニウム層21、酸化ジルコニウム層22、及び酸化ジルコニウム層22上に配置された酸化ハフニウム層21とからなる。
基板部材11は、シリコン、サファイア(α―Al2O3)、シリコンカーバイド(SiC)の内、いずれかで形成されるが、これらに限定されるものではなく、GaAs,GaPなどのIII−V族化合物、MgO、ZnO、LiGaO2、AlN、InN、3C−SiCなどを適用することもできる。
バッファ層(3j,3k,3l)を構成する酸化ハフニウム層21及び酸化ジルコニウム層22の内、いずれか1層、2層若しくは各層には、シリコン、アルミニウム、イットリウムのいずれかからなる材料が添加されていてもよい。
(製造方法)
(a)例えば、半導体基板(2j)において、基板部材11として、シリコンを用いる場合、酸化ハフニウム、酸化ジルコニウムなどの材料からなるバッファ層(3j)をMOCVD法、MBE法、或いはスパッタリング法などで形成し、所定の厚さの酸化ハフニウム、或いは酸化ジルコニウムの結晶性膜を形成する。スパッタリング法としては、例えば、マグネトロンスパッタリング法、反応性スパッタリング法を用いることができる。又、基板部材11の上にハフニウム或いはジルコニウムの金属を真空蒸着し、酸化することによっても形成することができる。
(b)次に、上記所定の厚さに形成された酸化ハフニウム層21、或いは酸化ジルコニウム層22の結晶性膜上に、それぞれ酸化ジルコニウム層22、或いは酸化ハフニウム層21をMOCVD法、MBE法、或いは上記と同様にスパッタリング法などで形成し、所定の厚さの酸化ハフニウム層21及び酸化ジルコニウム層22からなる2層構造のバッファ層の結晶性膜を形成する。尚、図6(b)のように、酸化ハフニウム層21と酸化ジルコニウム層22を入れ替えてもよい。或いは図6(c)に示すように、酸化ハフニウム層21と酸化ジルコニウム層22と酸化ハフニウム層21を順次積層化形成してもよい。
(c)次に、上記所定の厚さに形成された酸化ハフニウム層21及び酸化ジルコニウム層22からなるバッファ層(3j,3k,3l)の結晶性膜上に、ZnOなどのデバイス形成層として機能するII―VI族化合物半導体層40をエピタキシャル成長させる。
酸化ジルコニウムの格子定数は、a=5.150Å,b=5.208Åであり、酸化ハフニウムの格子定数と同程度であり、シリコンの結晶格子に近い。又、酸化ハフニウムの格子定数は、シリコンの格子定数よりもやや小さいが、ZnO(格子定数a=b=3.250Å,c=5.207Å)などのII―VI族化合物半導体層40の格子定数よりも大きい。高品質な酸化ジルコニウム、酸化ハフニウムを含むバッファ層(3j,3k,3l)が得られる。酸化ジルコニウム、酸化ハフニウムの結晶性膜をバッファ層(3j,3k,3l)として基板部材11とII―VI族化合物半導体層40との間に介在させた方が、基板部材とII―VI族化合物半導体層40との格子不整合が小さくなる。その結果、高品質のII―VI族化合物半導体層40が得られる。
ハフニウムとジルコニウムは、比較的材料物性は似ているため、酸化ジルコニウムを用いても、酸化ハフニウムと同様の効果が得られるため、図6(a)、図6(b)或いは図6(c)に示すように、酸化ハフニウム層21と酸化ジルコニウム層22を積層化形成したバッファ層(3j,3k,3l)においても、単一層の場合(構成例1)と同様の効果を得ることができる。
本発明の第2の実施の形態に係る半導体基板の構成例2においては、所定の厚さの酸化ハフニウム層21及び酸化ジルコニウム層22を2層構造若しくは3層構造のバッファ層(3j,3k,3l)として形成するが、これらの層は、ゲート絶縁膜層などに使用するアモルファスなどの非結晶性ではなく、結晶性が高いことが望ましく、できれば単結晶であることが更に望ましい。
又、スパッタリング法を用いてバッファ層(3h,3i)を低温で形成することによって、II―VI族化合物半導体層40を形成する時、熱応力歪みを抑制して、半導体基板全体の反りを緩和することもでき、大口径化ウェハの形成にも寄与することができる。
バッファ層(3j,3k,3l)の一部をアモルファスなどの非結晶性としてもよい。例えば、酸化ジルコニウム層22又は酸化ハフニウム層21をバッファ層の一部として挿入すれば、半導体基板(2j,2k,2l)の厚み(縦)方向の高抵抗性を保持しつつ形成することができ、半導体基板(2j,2k,2l)にトランジスタを構成した場合、高周波・縦方向に高耐圧性能を得ることができる。
即ち、酸化ハフニウム層21或いは酸化ジルコニウム層22をスパッタリング法など、II―VI族化合物半導体層40をエピタキシャル成長する温度(例えば、約400℃〜800℃程度)よりも低い成長温度で形成した場合、II―VI族化合物半導体層40をエピタキシャル成長にて形成時の熱応力緩衝層として機能させることができる。
面方位としては、例えば、基板部材11としてシリコンカーバイドやシリコンの(111)面を用いる場合、基板部材11上の酸化ハフニウム層21も(111)面を有する。酸化ジルコニウム層22も同様である。尚、シリコン、酸化ジルコニウム或いは酸化ハフニウムの面方位は(111)面に限られるものではない。
又、バッファ層(3j,3k,3l)にシリコンを添加する理由は、バッファ層(3j,3k,3l)と基板部材11を形成するシリコンとの反応性を抑制するためである。 この結果、シリコンからなる基板部材11の厚み(縦)方向の平坦性を保持しつつ、基板部材11とシリコン添加のバッファ層を形成する酸化ハフニウム層21、及び酸化ジルコニウム層22との格子定数整合性及び密着性を確保することもできる。よって、バッファ層(3j,3k,3l)に添加されたシリコンの含有率は、II―VI族化合物半導体層40との界面側に比べて基板部材11との界面側により多く含まれていることが望ましい。
又、構成例2においては2層構造若しくは3層構造のバッファ層(3j,3k,3l)としているが、酸化ハフニウム層21と酸化ジルコニウム層22とを繰り返し複数回積層してもよい。尚、各層の厚みを変更してもよい。
(構成例3)
本発明の第2の実施形態に係る半導体基板(2m)の更に別の構成例3は、図7に示すように、半導体基板(2m)において、基板部材11と、基板部材11上に形成されたHfZrO層50と、HfZrO層50上に配置され、デバイス形成層として機能するII―VI族化合物半導体層40とを備える。
基板部材11は、シリコン、サファイア(α―Al2O3)、シリコンカーバイド(SiC)の内、いずれかで形成されるが、これらに限定されるものではなく、GaAs,GaPなどのIII−V族化合物、MgO、ZnO、LiGaO2、AlN、InN、3C−SiCなどを適用することもできる。
バッファ層(3m)を構成するHfZrO層50には、シリコン、アルミニウム、イットリウムのいずれかからなる材料が添加されていてもよい。
(製造方法)
(a)例えば、半導体基板(2m)において、基板部材11として、シリコンを用いる場合、ジルコニウム添加の酸化ハフニウム、若しくはハフニウム添加の酸化ジルコニウムからなるバッファ層(3m)をMOCVD法、MBE法、或いはスパッタリング法などで形成し、所定の厚さのHfZrO層50の結晶性膜を形成する。スパッタリング法としては、例えば、マグネトロンスパッタリング法、反応性スパッタリング法を用いることができる。又、基板部材11の上にハフニウム及び/或いはジルコニウムの金属を真空蒸着し、酸化することによっても形成することができる。
(b)次に、上記所定の厚さに形成されたHfZrO層50の結晶性膜からなるバッファ層(3m)上に、ZnOなどのデバイス形成層として機能するII―VI族化合物半導体層40をエピタキシャル成長させる。
HfZrO層50の格子定数は、HfとZrに添加の割合に依存するが、酸化ハフニウムの格子定数に近く、シリコンの格子定数よりもやや小さいが、II―VI族化合物半導体層40を構成するII―VI族化合物半導体よりも大きい。
HfZrO層50の結晶性膜をバッファ層(3m)として基板部材11とII―VI族化合物半導体層40との間に介在させた方が、基板部材とII―VI族化合物半導体層40との格子不整合が小さくなる。その結果、高品質のII―VI族化合物半導体層40が得られる。
本発明の第2の実施の形態に係る半導体基板の構成例3においては、所定の厚さのHfZrO層50をバッファ層(3m)として形成するが、この層は、ゲート絶縁膜層などに使用するアモルファスなどの非結晶性ではなく、結晶性が高いことが望ましく、できれば単結晶であることが更に望ましい。又、スパッタリング法を用いてバッファ層(3m)を低温で形成することによって、II―VI族化合物半導体層40を形成する時、熱応力歪みを抑制して、半導体基板全体の反りを緩和することもでき、大口径化ウェハの形成にも寄与することができる。
HfZrO層50を結晶性のバッファ層(3m)として挿入することによって、シリコンからなる基板部材11をより高抵抗性を保持しつつ形成することができ、トランジスタを構成した場合、高周波性能を得ることができる。
HfZrO層50からなるバッファ層(3m)をスパッタリング法など、II―VI族化合物半導体層40をエピタキシャル成長する温度(例えば、約400℃〜800℃程度)よりも低い成長温度で形成した場合、II―VI族化合物半導体層40をエピタキシャル成長にて形成時の熱応力緩衝層として機能させることができる。
面方位としては、例えば、基板部材11としてシリコンカーバイドやシリコンの(111)面を用いる場合、基板部材11上のバッファ層(3m)を構成するHfZrO層50も(111)面を有する。尚、シリコン、HfZrO層50の面方位は(111)面に限られるものではない。
又、バッファ層(3m)にシリコンを添加する理由は、バッファ層(3m)を形成するHfZrO層50と基板部材11を形成するシリコンとの反応性を抑制するためである。この結果、シリコンからなる基板部材11の厚み(縦)方向の平坦性を保持しつつ、基板部材11とシリコン添加のバッファ層(3m)を形成するHfZrO層50との格子定数整合性及び密着性を確保することもできる。よって、バッファ層(3m)に添加されたシリコンの含有率は、II―VI族化合物半導体層40との界面側に比べて基板部材11との界面側により多く含まれていることが望ましい。
又、構成例2の酸化ハフニウム層21或いは酸化ジルコニウム層22のいずれかをHfZrO層50に置き換えてもよい。
(構成例4)
本発明の第2の実施形態に係る半導体基板(2n)の別の構成例4は、図8に示すように、半導体基板(2n)において、基板部材11と、基板部材11上に形成された酸化ハフニウム,酸化ジルコニウム,或いは酸化ハフニウムジルコニウムからなるバッファ層60と、バッファ層60上に配置される周知のII―VI族化合物半導体バッファ層80と、II―VI族化合物半導体バッファ層80上に配置され、デバイス形成層として機能するII―VI族化合物半導体層40とを備える。バッファ層(3n)は、バッファ層60とII―VI族化合物半導体バッファ層80から構成される。
基板部材11は、シリコン、サファイア(α―Al2O3)、シリコンカーバイド(SiC)の内、いずれかで形成されるが、これらに限定されるものではなく、GaAs,GaPなどのIII−V族化合物、MgO、ZnO、LiGaO2、AlN、InN、3C−SiCなどを適用することもできる。
バッファ層3nを構成する酸化ハフニウム,酸化ジルコニウム,或いは酸化ハフニウムジルコニウムからなるバッファ層60、及び周知のII―VI族化合物半導体バッファ層80には、シリコン、アルミニウム、イットリウムのいずれかからなる材料が添加されていてもよい。周知のII―VI族化合物半導体バッファ層80は、例えば、ZnMgO層などを用いる。
(製造方法)
(a)例えば、半導体基板(2n)において、基板部材11として、シリコンを用いる場合、酸化ハフニウム,酸化ジルコニウム,或いは酸化ハフニウムジルコニウムの材料からなるバッファ層60をMOCVD法、MBE法、或いはスパッタリング法などで形成し、所定の厚さの酸化ハフニウムの結晶性膜を形成する。スパッタリング法としては、例えば、マグネトロンスパッタリング法、反応性スパッタリング法を用いることができる。又、基板部材11の上にハフニウム、ジルコニウムの金属を真空蒸着し、酸化することによっても形成することができる。
(b)次に、上記所定の厚さに形成された結晶性膜からなるバッファ層60上に、デバイス形成層として機能するII―VI族化合物半導体バッファ層80をエピタキシャル成長させる。
(c)次に、II―VI族化合物半導体バッファ層80上に、ZnOなどのII―VI族化合物半導体層40をエピタキシャル成長させる。
酸化ハフニウムの格子定数は、a=5.172Å,b=5.295Åであり、シリコンの結晶格子に近く、高品質な酸化ハフニウムからなるバッファ層3nが得られる。又、酸化ハフニウムの格子定数は、シリコンの格子定数よりもやや小さいが、II―VI族化合物半導体層40の格子定数よりも大きい。
酸化ジルコニウムの格子定数は、a=5.150Å,b=5.208Åであり、酸化ハフニウムの格子定数と同程度であり、シリコンの格子定数よりもやや小さいが、II―VI族化合物半導体層40の格子定数よりも大きい。
酸化ハフニウムジルコニウムの格子定数は、HfとZrに添加の割合に依存するが、酸化ハフニウムの格子定数に近く、シリコンの格子定数よりもやや小さいが、II―VI族化合物半導体層40を構成する窒化物半導体よりも大きい。
酸化ハフニウム、酸化ジルコニウム、或いは酸化ハフニウムジルコニウムを含む結晶性膜をバッファ層60として基板部材11とIII族窒化物系半導体層30との間に介在させた方が、基板部材とII―VI族化合物半導体層40との格子不整合が小さくなる。その結果、高品質のII―VI族化合物半導体層40が得られる。
本発明の第2の実施の形態に係る半導体基板(2n)の構成例4においては、所定の厚さの酸化ハフニウム,酸化ジルコニウム,或いは酸化ハフニウムジルコニウムからなるバッファ層60を形成するが、これらの層は、ゲート絶縁膜層などに使用するアモルファスなどの非結晶性ではなく、結晶性が高いことが望ましく、できれば単結晶であることが更に望ましい。又、スパッタリング法を用いてバッファ層(3n)を低温で形成することによって、II―VI族化合物半導体層40を形成する時、熱応力歪みを抑制して、半導体基板全体の反りを緩和することもでき、大口径化ウェハの形成にも寄与することができる。
酸化ハフニウム,酸化ジルコニウム,或いは酸化ハフニウムジルコニウムからなるバッファ層60をスパッタリング法など、ZnO層などのII―VI族化合物半導体層40をエピタキシャル成長する温度(例えば、約400℃〜800℃程度)よりも低い成長温度で形成した場合、ZnOなどのII―VI族化合物半導体層40をエピタキシャル成長にて形成時の熱応力緩衝層として機能させることができる。
面方位としては、例えば、基板部材11としてシリコンカーバイドやシリコンの(111)面を用いる場合、基板部材11上のバッファ層60を構成する酸化ハフニウム,酸化ジルコニウム,或いは酸化ハフニウムジルコニウムも(111)面を有する。尚、シリコン、酸化ハフニウム,酸化ジルコニウム,或いは酸化ハフニウムジルコニウムの面方位は(111)面に限られるものではない。
又、バッファ層60にシリコンを添加する理由は、バッファ層60と基板部材11を形成するシリコンとの反応性を抑制するためである。この結果、シリコンからなる基板部材11の厚み(縦)方向の平坦性を保持しつつ、基板部材11とシリコン添加のバッファ層60との格子定数整合性及び密着性を確保することもできる。よって、バッファ層60に添加されたシリコンの含有率は、II―VI族化合物半導体層40との界面側に比べて基板部材11との界面側により多く含まれていることが望ましい。
又、構成例4のバッファ層60において、酸化ハフニウム層と酸化ジルコニウム層とを繰り返し複数回積層してもよい。尚、各層の厚みを変更してもよい。
本発明の第2の実施の形態に係る半導体基板によれば、II―VI族化合物半導体材料のエピタキシャル成長において、高品質化と安定化を実現することができる。
[第3の実施形態]
(III族窒化物系半導体基板構造を備える半導体装置)
本発明の第3の実施形態に係る半導体装置の構成は、第1の実施の形態におけるいずれかの構成例の半導体基板(2a〜2g)上に配置され,III族窒化物系半導体層30とヘテロ接合を形成し,III族窒化物系半導体層30よりもバンドギャップの広いIII族窒化物系半導体バリア層34と、III族窒化物系半導体バリア層34上に配置され,III族窒化物系半導体バリア層34とオーミック接触するソース電極35及びドレイン電極36と、ソース電極35及びドレイン電極36間のIII族窒化物系半導体バリア層34上に配置されるゲート電極37を備える。
即ち、III族窒化物系半導体層30とIII族窒化物系半導体バリア層34とでデバイス形成層を形成している。
図9の構成例では、基板部材11と、基板部材11上に形成され,例えば、酸化ハフニウム層からなるバッファ層60と、バッファ層60上に配置され,例えば、GaN系バッファ層からなるIII族窒化物系バッファ層70と、III族窒化物系バッファ層70上に配置され,例えば、GaN層からなるIII族窒化物系半導体層30と、III族窒化物系半導体層30とヘテロ接合を形成し,GaN層よりもバンドギャップの広いAlGaNバリア層34と、AlGaNバリア層34上に配置され、AlGaNバリア層34とオーミック接触するソース電極35及びドレイン電極36と、ソース電極35及びドレイン電極36間のAlGaNバリア層34上に配置されるゲート電極37を備える。
ゲート電極37は、AlGaNバリア層34とショットキーコンタクトを形成する。ゲート電極37直下のAlGaNバリア層34には、ショットキーバリアが形成される。GaN層からなるIII族窒化物系半導体層30は電子走行層として機能し、AlGaNバリア層34は電子供給層として機能し、AlGaNバリア層34とIII族窒化物系半導体層30との界面近傍に形成される2次元ガス(2DEG)におけるキャリアの導通状態を、ゲート電極37に印加するゲート電圧によって、ショットキーバリアを制御することによって、半導体装置を制御している。
尚、ゲート電極37は、AlGaNバリア層34上に絶縁膜を介して配置することによって、AlGaNバリア層34との間にMIS構造を形成してもよい。この場合には、ショットキーゲートの代りに、MISゲートによるソース/ドレイン間導通キャリアの制御が行われる。
図9の構造において、基板部材11と、基板部材11上に配置され,酸化ハフニウム層によって構成されるバッファ層60と、バッファ層60上に配置され,GaN系バッファ層によって構成されるIII族窒化物系バッファ層70と、III族窒化物系バッファ層70上に配置され,GaN層によって構成されるIII族窒化物系半導体層30からなる構成が、本発明の第1の実施の形態に係る半導体基板に相当している。具体的には、図4に示すように、バッファ層(3g)を有する本発明の第1の実施形態に係る半導体基板(2g)の構成例4に対応している。
本発明の第3の実施の形態に係る半導体装置に適用される半導体基板の構造は、上記構成例4に限定されるものではなく、本発明の第1の実施の形態において開示された図1乃至図4に示される構成例1乃至構成例4をすべて適用可能である。
例えば、図1(a)に示す構成例1のように、基板部材11/酸化ハフニウム層21/III族窒化物系半導体層30からなる半導体基板を備えていてもよい。
或いは、図1(b)に示す構成例1のように、基板部材11/酸化ジルコニウム層22/III族窒化物系半導体層30からなる半導体基板を備えていてもよい。
或いは、図2(a)に示す構成例2のように、基板部材11/酸化ハフニウム層21/酸化ジルコニウム層22/III族窒化物系半導体層30からなる半導体基板を備えていてもよい。
或いは、図2(b)に示す構成例2のように、基板部材11/酸化ジルコニウム層22/酸化ハフニウム層21/III族窒化物系半導体層30からなる半導体基板構造を備えていてもよい。
或いは、図2(c)に示す構成例2のように、基板部材11/酸化ハフニウム層21/酸化ジルコニウム層22/酸化ハフニウム層21/III族窒化物系半導体層30からなる半導体基板を備えていてもよい。
或いは、図3に示す構成例3のように、基板部材11/HfZrO層50/III族窒化物系半導体層30からなる半導体基板を備えていてもよい。
或いは、図4に示す構成例4のように、基板部材11/バッファ層60/III族窒化物系バッファ層70/III族窒化物系半導体層30からなる半導体基板を備えていてもよい。
基板部材11は、シリコン、サファイア(α―Al2O3)、シリコンカーバイド(SiC)の内、いずれかで形成されるが、これらに限定されるものではなく、GaAs,GaPなどのIII−V族化合物、MgO、ZnO、LiGaO2、AlN、InN、3C−SiCなどを適用することもできる。
バッファ層60を構成する酸化ハフニウム層21或いは酸化ジルコニウム層22の内、いずれか1層、若しくは2層には、シリコン、アルミニウム、イットリウムのいずれかからなる材料が添加されていてもよい。
本発明の第3の実施の形態に係る半導体装置によれば、所定の厚さの酸化ハフニウム層21をバッファ層60として形成するが、この層は、ゲート絶縁膜層などに使用するアモルファスなどの非結晶性ではなく、結晶性が高いことが望ましく、できれば単結晶であることが更に望ましい。又、スパッタリング法を用いてバッファ層60を低温で形成することによって、III族窒化物系半導体層30を形成する時、熱応力歪みを抑制して、半導体基板全体の反りを緩和することもでき、大口径化ウェハによる半導体装置の形成にも寄与することができる。
本発明の第3の実施の形態に係る半導体装置においては、半導体基板(2a〜2g)を構成するバッファ層(3a〜3g)の一部をアモルファスなどの非結晶としてもよい。
本発明の第3の実施の形態に係る半導体装置によれば、結晶性の酸化ハフニウム層21又は結晶性の酸化ジルコニウム層22をバッファ層の一部として挿入すれば、半導体基板(2a〜2g)の厚み(縦)方向の高抵抗性を保持しつつ形成することができ、高周波・縦方向に高耐圧性能を得ることができる。
本発明の第3の実施の形態に係る半導体装置によれば、III族窒化物系半導体材料のエピタキシャル成長において高品質化と安定化を実現する半導体基板を適用することによって、高周波特性に優れた半導体装置を提供することができる。
[第4の実施形態]
(II−VI族化合物半導体基板構造を備える半導体装置)
本発明の第4の実施形態に係る半導体装置の構成は、第2の実施の形態におけるいずれかの構成例の半導体基板(2h〜2n)上に配置され,II―VI族化合物半導体層40とヘテロ接合を形成し,II―VI族化合物半導体層40よりもバンドギャップの広いII―VI族化合物半導体バリア層44と、II―VI族化合物半導体バリア層44上に配置され,II―VI族化合物半導体バリア層44とオーミック接触するソース電極45及びドレイン電極46と、ソース電極45及びドレイン電極46間のII―VI族化合物半導体バリア層44上に配置されるゲート電極47を備える。
即ち、II―VI族化合物半導体層40とII―VI族化合物半導体バリア層44とでデバイス形成層を形成している。
図10の構成例では、基板部材11と、基板部材11上に形成され,例えば酸化ハフニウム層からなるバッファ層60と、バッファ層60上に配置され,例えば、ZnO系バッファ層からなるII―VI族化合物半導体バッファ層80と、II―VI族化合物半導体バッファ層80上に配置され,例えば、ZnO層からなるII―VI族化合物半導体層40と、II―VI族化合物半導体層40上に配置され,II―VI族化合物半導体層40とヘテロ接合を形成し,II―VI族化合物半導体層40よりもバンドギャップの広いZnMgOバリア層44と、ZnMgOバリア層44上に配置され,ZnMgOバリア層44とオーミック接触するソース電極45及びドレイン電極46と、ソース電極45及びドレイン電極46間のZnMgOバリア層44上に配置されるゲート電極47を備える。
ゲート電極47は、ZnMgOバリア層44とショットキーコンタクトを形成する。ゲート電極47直下のZnMgOバリア層44には、ショットキーバリアが形成される。II―VI族化合物半導体層40は電子走行層として機能し、ZnMgOバリア層44は電子供給層として機能し、ZnMgOバリア層44とII―VI族化合物半導体層40との界面近傍に形成される2次元ガス(2DEG)におけるキャリアの導通状態を、ゲート電極47に印加するゲート電圧によって、ショットキーバリアを制御することによって、半導体装置を制御している。
尚、ゲート電極47は、ZnMgOバリア層44上に絶縁膜を介して配置することによって、ZnMgOバリア層44との間にMIS構造を形成してもよい。この場合には、ショットキーゲートの代りに、MISゲートによるソース/ドレイン間導通キャリアの制御が行われる。
図10の構造において、基板部材11と、基板部材11上に配置され,酸化ハフニウム層によって構成されるバッファ層60と、バッファ層60上に配置され,ZnO系バッファ層によって構成されるII―VI族化合物半導体バッファ層80と、II―VI族化合物半導体バッファ層80上に配置され,ZnO層によって構成されるII―VI族化合物半導体層40とからなる構成が、本発明の第2の実施の形態に係る半導体基板に相当している。具体的には、図8に示すように、バッファ層(3n)を有する本発明の第2の実施の形態に係る半導体基板(2n)の構成例4に対応している。
本発明の第4の実施の形態に係る半導体装置に適用される半導体基板の構造は、上記構成例4に限定されるものではなく、本発明の第2の実施の形態において開示された図5乃至図9に示される構成例1乃至構成例4をすべて適用可能である。
例えば、図5(a)に示す構成例1のように、基板部材11/酸化ハフニウム層21/II―VI族化合物半導体層40からなる半導体基板を備えていてもよい。
或いは、図5(b)に示す構成例1のように、基板部材11/酸化ジルコニウム層22/II―VI族化合物半導体層40からなる半導体基板を備えていてもよい。
或いは、図6(a)に示す構成例2のように、基板部材11/酸化ハフニウム層21/酸化ジルコニウム層22/II―VI族化合物半導体層40からなる半導体基板を備えていてもよい。
或いは、図6(b)に示す構成例2のように、基板部材11/酸化ジルコニウム層22/酸化ハフニウム層21/II―VI族化合物半導体層40からなる半導体基板を備えていてもよい。
或いは、図6(c)に示す構成例2のように、基板部材11/酸化ハフニウム層21/酸化ジルコニウム層22/酸化ハフニウム層21/II―VI族化合物半導体層40からなる半導体基板を備えていてもよい。
或いは、図7に示す構成例3のように、基板部材11/HfZrO層50/II―VI族化合物半導体層40からなる半導体基板を備えていてもよい。
或いは、図8に示す構成例4のように、基板部材11/バッファ層60/II―VI族化合物半導体バッファ層80/II―VI族化合物半導体層40からなる半導体基板を備えていてもよい。
基板部材11は、シリコン、サファイア(α―Al2O3)、シリコンカーバイド(SiC)の内、いずれかで形成されるが、これらに限定されるものではなく、GaAs,GaPなどのIII−V族化合物、MgO、ZnO、LiGaO2、AlN、InN、3C−SiCなどを適用することもできる。
バッファ層60を構成する酸化ハフニウム層21或いは酸化ジルコニウム層22の内、いずれか1層、若しくは2層には、シリコン、アルミニウム、イットリウムのいずれかからなる材料が添加されていてもよい。
本発明の第4の実施の形態に係る半導体装置によれば、所定の厚さの酸化ハフニウム層21をバッファ層60として形成するが、この層は、ゲート絶縁膜層などに使用するアモルファスなどの非結晶性ではなく、結晶性が高いことが望ましく、できれば単結晶であることが更に望ましい。又、スパッタリング法を用いてバッファ層60を低温で形成することによって、II―VI族化合物半導体層40を形成する時、熱応力歪みを抑制して、半導体基板全体の反りを緩和することもでき、大口径化ウェハによる半導体装置の形成にも寄与することができる。
本発明の第4の実施の形態に係る半導体装置においては、半導体基板(2h〜2n)を構成するバッファ層(3h〜3n)の一部をアモルファスなどの非結晶としてもよい。
本発明の第4の実施の形態に係る半導体装置によれば、結晶性の酸化ハフニウム層21又は結晶性の酸化ジルコニウム層22をバッファ層の一部として挿入すれば、半導体基板(2h〜2n)の厚み(縦)方向の高抵抗性を保持しつつ形成することができ、高周波・縦方向に高耐圧性能を得ることができる。
本発明の第4の実施の形態に係る半導体装置によれば、II−VI族化合物半導体材料のエピタキシャル成長において高品質化と安定化を実現する半導体基板を適用することによって、高周波特性に優れた半導体装置を提供することができる。
[その他の実施の形態]
上記のように、本発明は第1乃至第4の実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものでないと理解すべきである。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
例えば、本発明の実施の形態に係る半導体装置は、第3及び第4の実施の形態で示す高電子移動度トランジスタ(HEMT:High Electron Mobility Transistor)に限定され、ショットキーダイオードや複数の素子が形成された複合半導体装置であってもよい。
又、デバイス形成層の構造を変更することにより、本発明の実施の形態に係る半導体基板は、発光ダイオード、半導体レーザーなどの発光素子、金属-半導体電界効果トランジスタ(MESFET:Metal Semiconductor Field Effect Transistor)、ヘテロ接合バイポーラトランジスタ(HBT:Heterojunction Bipolar Transistor)等にも適用可能である。
又、酸化ハフニウム、酸化ジルコニウムなどの材料からなるバッファ層の形成方法は、MOCVD法、或いはスパッタリング法などに限られるものではなく、MBE法、光励起MOCVD法などによっても形成することができる。又、GaN層、GaAlN層、ZnO層、ZnMgO層は、MOCVD法、スパッタリング法、MBE法、光励起MOCVD法、電子ビーム蒸着法のような蒸着法、レーザー分子線エピタキシー法のようなレーザーアプリケーション法などによって形成することができる。
又、バッファ層(3a〜3n)を構成する層であって、基板部材11と接する層は、基板部材11と接する面において点々と島状に形成されていてもよい。よって、バッファ層(3a〜3n)は、酸化ハフニウム、酸化ジルコニウム、HfZrOの内、いずれか1種又は2種を含めばよい。
又、基板部材11と酸化ハフニウム層21又は酸化ジルコニウム層22との間に酸化ハフニウム及び酸化ジルコニウムと異なる材料からなるバッファ層を挟んでもよい。
このように、本発明はここでは記載していない様々な実施の形態などを含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。