JP2016100508A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2016100508A5 JP2016100508A5 JP2014237683A JP2014237683A JP2016100508A5 JP 2016100508 A5 JP2016100508 A5 JP 2016100508A5 JP 2014237683 A JP2014237683 A JP 2014237683A JP 2014237683 A JP2014237683 A JP 2014237683A JP 2016100508 A5 JP2016100508 A5 JP 2016100508A5
- Authority
- JP
- Japan
- Prior art keywords
- layer
- buffer
- layers
- buffer region
- multilayer structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000003780 insertion Methods 0.000 claims 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 4
- 229910052710 silicon Inorganic materials 0.000 claims 4
- 239000010703 silicon Substances 0.000 claims 4
- 239000000758 substrate Substances 0.000 claims 4
- 239000004065 semiconductor Substances 0.000 claims 3
- JMASRVWKEDWRBT-UHFFFAOYSA-N gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims 2
- 238000004519 manufacturing process Methods 0.000 claims 1
Claims (9)
- シリコン系基板と、
該シリコン系基板の上に配置され、AlxGa1−xN層とAlyGa1−yN層(x>y)とが交互に配置された第1の多層構造バッファ領域と、前記AlyGa1−yN層よりも厚いAlzGa1−zN層(x>z)からなる第1の挿入層とを有し、前記第1の多層構造バッファ領域と、前記第1の挿入層とが交互に配置された第1のバッファ層と、
前記第1のバッファ層の上に配置され、AlαGa1−αN層とAlβGa1−βN層(α>β)とが交互に配置された第2の多層構造バッファ領域と、前記第1の挿入層よりも薄く、前記AlβGa1−βN層よりも厚いAlγGa1−γN層(α>γ)からなる第2の挿入層とを有し、前記第2の多層構造バッファ領域と、前記第2の挿入層とが交互に配置された第2のバッファ層と、
前記第2のバッファ層の上に配置され、前記第2の挿入層よりも厚いチャネル層と
を有し、
前記第2のバッファ層の平均Al組成が前記第1のバッファ層の平均Al組成よりも高いことを特徴とするエピタキシャルウェーハ。 - 前記第2の多層構造バッファ領域の前記AlαGa1−αN層と前記AlβGa1−βN層の繰り返し数が、前記第1の多層構造バッファ領域の前記AlxGa1−xN層と前記AlyGa1−yN層の繰り返し数よりも多いことを特徴とする請求項1に記載のエピタキシャルウェーハ。
- 前記第2の多層構造バッファ領域の前記AlβGa1−βN層が、前記第1の多層構造バッファ領域の前記AlyGa1−yN層より薄いことを特徴とする請求項1又は請求項2に記載のエピタキシャルウェーハ。
- 前記第2の多層構造バッファ領域の前記AlαGa1−αN層が、前記第1の多層構造バッファ領域の前記AlxGa1−xN層より厚いことを特徴とする請求項1から請求項3のいずれか一項に記載のエピタキシャルウェーハ。
- 前記第2の多層構造バッファ領域の前記AlαGa1−αN層と、前記第1の多層構造バッファ領域の前記AlxGa1−xN層とにおいて、x<αであることを特徴とする請求項1から請求項4のいずれか一項に記載のエピタキシャルウェーハ。
- 前記第2の多層構造バッファ領域の前記AlβGa1−βN層と、前記第1の多層構造バッファ領域の前記AlyGa1−yN層とにおいて、y<βであることを特徴とする請求項1から請求項5のいずれか一項に記載のエピタキシャルウェーハ。
- 請求項1から請求項6のいずれか一項に記載のエピタキシャルウェーハと、
前記エピタキシャルウェーハ上に配置された窒化ガリウム系半導体からなるバリア層と、
前記バリア層上に配置された第1の電極、第2の電極、及び、制御電極と
を有することを特徴とする半導体素子。 - シリコン系基板を準備する工程と、
該シリコン系基板の上に、AlxGa1−xN層とAlyGa1−yN層(x>y)とが交互に配置された第1の多層構造バッファ領域と、前記AlyGa1−yN層よりも厚いAlzGa1−zN層(x>z)からなる第1の挿入層とを有し、前記第1の多層構造バッファ領域と、前記第1の挿入層とが交互に配置された第1のバッファ層をエピタキシャル成長により形成する工程と、
前記第1のバッファ層の上に、AlαGa1−αN層とAlβGa1−βN層(α>β)とが交互に配置された第2の多層構造バッファ領域と、前記AlβGa1−βN層よりも厚いAlγGa1−γN層(α>γ)からなる第2の挿入層とを有し、前記第2の多層構造バッファ領域と、前記第2の挿入層とが交互に配置された第2のバッファ層をエピタキシャル成長により形成する工程と、
前記第2のバッファ層の上に、前記第2の挿入層よりも厚いチャネル層をエピタキシャル成長により形成する工程と
を含み、
前記第2のバッファ層の平均Al組成を前記第1のバッファ層の平均Al組成よりも高く、
前記第2の挿入層を前記第1の挿入層よりも薄くすることを特徴とするエピタキシャルウェーハの製造方法。 - 請求項8に記載の方法により製造されたエピタキシャルウェーハ上に、窒化ガリウム系半導体からなるバリア層をエピタキシャル成長により形成する工程と、
前記バリア層上に、第1の電極、第2の電極、及び、制御電極を形成する工程と
を含むことを特徴とする半導体素子の製造方法。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014237683A JP6180401B2 (ja) | 2014-11-25 | 2014-11-25 | エピタキシャルウェーハ、半導体素子、エピタキシャルウェーハの製造方法、並びに、半導体素子の製造方法 |
KR1020177013821A KR20170086522A (ko) | 2014-11-25 | 2015-11-06 | 에피택셜 웨이퍼, 반도체 소자, 에피택셜 웨이퍼의 제조 방법 및 반도체 소자의 제조 방법 |
CN201580064038.8A CN107004579B (zh) | 2014-11-25 | 2015-11-06 | 外延晶片、半导体元件、外延晶片的制造方法、以及半导体元件的制造方法 |
PCT/JP2015/005562 WO2016084311A1 (ja) | 2014-11-25 | 2015-11-06 | エピタキシャルウェーハ、半導体素子、エピタキシャルウェーハの製造方法、並びに、半導体素子の製造方法 |
US15/525,153 US20170323960A1 (en) | 2014-11-25 | 2015-11-06 | Epitaxial wafer, semiconductor device, method for producing epitaxial wafer, and method for producing semiconductor device |
TW104137729A TWI610344B (zh) | 2014-11-25 | 2015-11-16 | 磊晶晶圓、半導體元件、磊晶晶圓的製造方法、以及半導體元件的製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014237683A JP6180401B2 (ja) | 2014-11-25 | 2014-11-25 | エピタキシャルウェーハ、半導体素子、エピタキシャルウェーハの製造方法、並びに、半導体素子の製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2016100508A JP2016100508A (ja) | 2016-05-30 |
JP2016100508A5 true JP2016100508A5 (ja) | 2016-09-08 |
JP6180401B2 JP6180401B2 (ja) | 2017-08-16 |
Family
ID=56073910
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014237683A Active JP6180401B2 (ja) | 2014-11-25 | 2014-11-25 | エピタキシャルウェーハ、半導体素子、エピタキシャルウェーハの製造方法、並びに、半導体素子の製造方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US20170323960A1 (ja) |
JP (1) | JP6180401B2 (ja) |
KR (1) | KR20170086522A (ja) |
CN (1) | CN107004579B (ja) |
TW (1) | TWI610344B (ja) |
WO (1) | WO2016084311A1 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3451364B1 (en) * | 2017-08-28 | 2020-02-26 | Siltronic AG | Heteroepitaxial wafer and method for producing a heteroepitaxial wafer |
EP3576132A1 (en) | 2018-05-28 | 2019-12-04 | IMEC vzw | A iii-n semiconductor structure and a method for forming a iii-n semiconductor structure |
US10770620B2 (en) * | 2018-06-14 | 2020-09-08 | Glo Ab | Epitaxial gallium nitride based light emitting diode and method of making thereof |
CN110233105B (zh) * | 2019-06-20 | 2022-07-08 | 江苏能华微电子科技发展有限公司 | 一种翘曲可调的SiC基HEMT结构的制备方法及结构 |
TWI735212B (zh) * | 2020-04-24 | 2021-08-01 | 環球晶圓股份有限公司 | 具有超晶格疊層體的磊晶結構 |
US11387356B2 (en) * | 2020-07-31 | 2022-07-12 | Vanguard International Semiconductor Corporation | Semiconductor structure and high-electron mobility transistor device having the same |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5309451B2 (ja) * | 2007-02-19 | 2013-10-09 | サンケン電気株式会社 | 半導体ウエーハ及び半導体素子及び製造方法 |
JP5309452B2 (ja) * | 2007-02-28 | 2013-10-09 | サンケン電気株式会社 | 半導体ウエーハ及び半導体素子及び製造方法 |
JP5477685B2 (ja) * | 2009-03-19 | 2014-04-23 | サンケン電気株式会社 | 半導体ウェーハ及び半導体素子及びその製造方法 |
JP5334057B2 (ja) * | 2009-11-04 | 2013-11-06 | Dowaエレクトロニクス株式会社 | Iii族窒化物積層基板 |
JP5660373B2 (ja) * | 2010-10-29 | 2015-01-28 | サンケン電気株式会社 | 半導体ウエーハ及び半導体素子 |
JP5708187B2 (ja) * | 2011-04-15 | 2015-04-30 | サンケン電気株式会社 | 半導体装置 |
US8710511B2 (en) * | 2011-07-29 | 2014-04-29 | Northrop Grumman Systems Corporation | AIN buffer N-polar GaN HEMT profile |
JP5127978B1 (ja) * | 2011-09-08 | 2013-01-23 | 株式会社東芝 | 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法 |
JP5462377B1 (ja) * | 2013-01-04 | 2014-04-02 | Dowaエレクトロニクス株式会社 | Iii族窒化物エピタキシャル基板およびその製造方法 |
CN103633134B (zh) * | 2013-12-12 | 2016-09-14 | 中山大学 | 一种厚膜高阻氮化物半导体外延结构及其生长方法 |
-
2014
- 2014-11-25 JP JP2014237683A patent/JP6180401B2/ja active Active
-
2015
- 2015-11-06 KR KR1020177013821A patent/KR20170086522A/ko unknown
- 2015-11-06 US US15/525,153 patent/US20170323960A1/en not_active Abandoned
- 2015-11-06 WO PCT/JP2015/005562 patent/WO2016084311A1/ja active Application Filing
- 2015-11-06 CN CN201580064038.8A patent/CN107004579B/zh active Active
- 2015-11-16 TW TW104137729A patent/TWI610344B/zh active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2016100508A5 (ja) | ||
JP2015511407A5 (ja) | ||
JP2012134467A5 (ja) | 半導体装置の作製方法 | |
JP2014053639A5 (ja) | 半導体素子用エピタキシャル基板の作製方法、半導体素子用エピタキシャル基板、および半導体素子 | |
JP2015079945A5 (ja) | ||
EP2615650A3 (en) | III-nitride epitaxial substrate and deep ultraviolet light emiting device using the same | |
JP2011258994A5 (ja) | ||
EP2696365A3 (en) | Semiconductor buffer structure, semiconductor device including the same, and method of manufacturing semiconductor device using semiconductor buffer structure | |
JP2014072533A5 (ja) | ||
JP2015065233A5 (ja) | ||
JP2015025200A5 (ja) | 酸化物半導体膜 | |
JP2018531514A5 (ja) | ||
JP2013008938A5 (ja) | ||
JP2015149342A5 (ja) | ||
JP2014187359A5 (ja) | ||
JP2013093561A5 (ja) | 酸化物半導体膜 | |
EP3734678A4 (en) | PEROWSKIT FILM LAYER, DEVICE, AND MANUFACTURING METHOD FOR EFFECTIVELY IMPROVING THE EFFICIENCY OF A LIGHT EMITTING DEVICE | |
JP6180401B2 (ja) | エピタキシャルウェーハ、半導体素子、エピタキシャルウェーハの製造方法、並びに、半導体素子の製造方法 | |
EP3419046A3 (en) | Method of controlling wafer bow in a type iii-v semiconductor device | |
JP2011222722A5 (ja) | ||
WO2012158593A3 (en) | SUPPRESSION OF INCLINED DEFECT FORMATION AND INCREASE IN CRITICAL THICKNESS BY SILICON DOPING ON NON-C-PLANE (Al,Ga,In)N | |
EP3514266A4 (en) | GROUP III-V COMPOSITE SEMICONDUCTOR SUBSTRATE AND GROUP III-V COMPOSITE SEMICONDUCTOR SUBSTRATE WITH EPITAXIAL LAYER | |
TW201612990A (en) | Semiconductor device and a method of manufacturing the same | |
JP2016092169A5 (ja) | ||
JP2011146446A5 (ja) |