TWI610344B - 磊晶晶圓、半導體元件、磊晶晶圓的製造方法、以及半導體元件的製造方法 - Google Patents

磊晶晶圓、半導體元件、磊晶晶圓的製造方法、以及半導體元件的製造方法 Download PDF

Info

Publication number
TWI610344B
TWI610344B TW104137729A TW104137729A TWI610344B TW I610344 B TWI610344 B TW I610344B TW 104137729 A TW104137729 A TW 104137729A TW 104137729 A TW104137729 A TW 104137729A TW I610344 B TWI610344 B TW I610344B
Authority
TW
Taiwan
Prior art keywords
layer
buffer
multilayer structure
electrode
epitaxial wafer
Prior art date
Application number
TW104137729A
Other languages
English (en)
Other versions
TW201631635A (zh
Inventor
Ken Sato
Hiroshi Shikauchi
Hirokazu Goto
Masaru Shinomiya
Keitaro Tsuchiya
Kazunori Hagimoto
Original Assignee
Sanken Electric Co Ltd
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd, Shin Etsu Handotai Co Ltd filed Critical Sanken Electric Co Ltd
Publication of TW201631635A publication Critical patent/TW201631635A/zh
Application granted granted Critical
Publication of TWI610344B publication Critical patent/TWI610344B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/22—Sandwich processes
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/38—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/60—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape characterised by shape
    • C30B29/68—Crystals with laminate structure, e.g. "superlattices"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10344—Aluminium gallium nitride [AlGaN]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Recrystallisation Techniques (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本發明提供一種磊晶晶圓，其特徵在於具有：矽系 基板；第一緩衝層，其配置於矽系基板上，並具有第一多層結構緩衝區域與第一插入層，該第一多層結構緩衝區域是由AlxGa1-xN層與AlyGa1-yN層交互配置而成，該第一插入層是由比AlyGa1-yN層更厚的AlzGa1-zN層所構成，其中，x>y、x>z，並且，該第一緩衝層是由第一多層結構緩衝區域與第一插入層交互配置而成；第二緩衝層，其配置於第一緩衝層上，並具有第二多層結構緩衝區域與第二插入層，該第二多層結構緩衝區域是由AlαGa1-αN層與Al β Ga1-β N層交互配置而成，該第二插入層是由比Al β Ga1-β N層更厚的AlγGa1-γN層所構成，其中，α>β、α>γ，並且，該第二緩衝層是由第二多層結構緩衝區域與第二插入層交互配置而成；及，通道層，其配置於第二緩衝層上，且比第二插入層更厚；並且，第二緩衝層的平均Al組成比第一緩衝層的平均Al組成更高。藉此，提供一種磊晶晶圓，其能夠降低晶圓的翹曲並抑制發生內部龜裂。

Description

磊晶晶圓、半導體元件、磊晶晶圓的製造方法、以及半導 體元件的製造方法
本發明關於磊晶晶圓、半導體元件、磊晶晶圓的製造方法、以及半導體元件的製造方法。
氮化物半導體層，一般形成於便宜的矽基板上或藍寶石基板上。然而，這些基板的晶格常數與氮化物半導體層的晶格常數差異大，又，熱膨脹係數也相異。因此，在基板上，藉由磊晶成長所形成的氮化物半導體層中會發生大的應變能。其結果，在氮化物半導體層中容易發生龜裂和造成結晶品質降低。
為了解決上述問題，提出了一種方法，其在矽基板與由氮化物半導體所構成的主動層之間，配置由積層氮化物半導體層而成的緩衝層(例如，參照專利文獻1)。
第6圖顯示了專利文獻1的半導體晶圓，其具有緩衝層。
在第6圖的半導體晶圓1中，緩衝層3設置於矽基板2與主動層4(由電子傳輸層4a與電子供給層4b所構成)之 間，緩衝層3具有：第一多層結構緩衝區域5；第二單層結構緩衝區域8，其設置於第一多層結構緩衝區域5上且由GaN(氮化鎵)所構成；及，第二多層結構緩衝區域5’，其設置於第二單層結構緩衝區域8上。
進一步，第一多層結構緩衝區域5和第二多層結構緩衝區域5’具有多層結構，該等多層結構是由次多層結構緩衝區域6與第一單層結構緩衝區域7重複積層而成，該第一單層結構緩衝區域7是由GaN所構成且比第二單層結構緩衝區域8更薄。
又，次多層結構緩衝區域6具有多層結構，該多層結構是由AlN(氮化鋁)所構成的第一層與由GaN所構成的第二層重複積層而成。
在專利文獻1中，揭示了下述技術內容：藉由利用以第一比例包含鋁之氮化物半導體來形成第一層，並將第二層、第一單層結構緩衝區域7、及第二單層結構緩衝區域8的鋁的比例設為比第一比例更小，亦即，藉由將緩衝層3的上部(第二多層結構緩衝區域5’及第二單層結構緩衝區域8)的鋁組成設為較小，來降低半導體晶圓的翹曲。
[先前技術文獻] (專利文獻)
專利文獻1：日本特開2008-205117號公報
如上所述，為了改善已形成於矽基板上或藍寶石基板上的氮化物半導體層的特性，一直對設置緩衝層和緩衝層的構成進行最佳化的改善。
然而，本發明人發現在先前的緩衝層構成中，在晶圓翹曲和內部龜裂發生這些點尚有改善的餘地。
本發明是有鑑於上述問題點而完成，其目的在於提供一種磊晶晶圓，其能夠降低晶圓的翹曲並抑制發生內部龜裂。
為了達成上述目的，本發明提供一種磊晶晶圓，其特徵在於具有：矽系基板；第一緩衝層，其配置於該矽系基板上，並具有第一多層結構緩衝區域與第一插入層，該第一多層結構緩衝區域是由AlxGa1-xN層與AlyGa1-yN層(x>y)交互配置而成，該第一插入層是由比前述AlyGa1-yN層更厚的AlzGa1-zN層(x>z)所構成，並且，該第一緩衝層是由前述第一多層結構緩衝區域與前述第一插入層交互配置而成；第二緩衝層，其配置於前述第一緩衝層上，並具有第二多層結構緩衝區域與第二插入層，該第二多層結構緩衝區域是由AlαGa1-αN層與Al β Ga1-β N層(α>β)交互配置而成，該第二插入層是由比前述Al β Ga1-β N層更厚的AlγGa1-γN層(α>γ) 所構成，並且，該第二緩衝層是由前述第二多層結構緩衝區域與前述第二插入層交互配置而成；及，通道層，其配置於前述第二緩衝層上，且比前述第二插入層更厚；並且，前述第二緩衝層的平均Al組成比前述第一緩衝層的平均Al組成更高。
若是如此構成的磊晶晶圓，則藉由將緩衝層上部的平均Al(鋁)組成設為比緩衝層下部(比緩衝層上部位於更下側的區域)的平均Al組成更高，而能夠使晶圓的翹曲降低，因而能夠降低外周龜裂並抑制發生內部龜裂，藉此，在製作成半導體元件時，能夠使其耐電壓性等電特性和可靠性成為良好。
此時，較佳是前述第二插入層比前述第一插入層更薄。
藉由此種構成，能夠有效地提高緩衝層上部的平均Al組成，而能夠有效地使晶圓的翹曲降低，並能夠有效地抑制發生內部龜裂。
此時，較佳是前述第二多層結構緩衝區域的前述AlαGa1-αN層與前述Al β Ga1-β N層的重複數量，比前述第一多層結構緩衝區域的前述AlxGa1-xN層與前述AlyGa1-yN層的重複數量更多。
藉由此種構成，能夠更提高緩衝層上部的平均Al組成，而能夠更有效地使晶圓的翹曲降低，並能夠更有效地抑制發生內部龜裂。
此時，較佳是前述第二多層結構緩衝區域的前述Al β Ga1-β N層，比前述第一多層結構緩衝區域的前述AlyGa1-yN層更薄。
藉由此種構成，能夠更提高緩衝層上部的平均Al組成，而能夠更有效地使晶圓的翹曲降低，並能夠更有效地抑制發生內部龜裂。
此時，較佳是前述第二多層結構緩衝區域的前述AlαGa1-αN層，比前述第一多層結構緩衝區域的前述AlxGa1-xN層更厚。
藉由此種構成，也能夠更提高緩衝層上部的平均Al組成，而能夠更有效地使晶圓的翹曲降低，並能夠更有效地抑制發生內部龜裂。
此時，較佳是在前述第二多層結構緩衝區域的前述AlαGa1-αN層與前述第一多層結構緩衝區域的前述AlxGa1-xN層中，x<α。
藉由此種構成，也能夠更提高緩衝層上部的平均Al組成，而能夠更有效地使晶圓的翹曲降低，並能夠更有效地抑制發生內部龜裂。
此時，較佳是在前述第二多層結構緩衝區域的前述Al β Ga1-β N層與前述第一多層結構緩衝區域的前述AlyGa1-yN層中，y<β。
藉由此種構成，也能夠更提高緩衝層上部的平均Al組成，而能夠更有效地使晶圓的翹曲降低，並能夠更有效地抑制發生內部龜裂。
又，本發明提供一種半導體元件，其特徵在於具有：上述的磊晶晶圓；障壁層，其配置於前述磊晶晶圓上且由氮化鎵系半導體所構成；及，第一電極、第二電極和控制電極，該第一電極、該第二電極和該控制電極配置於前述障壁層上。
若是如此構成的半導體元件，則能夠提高緩衝層上部的平均Al組成，並能夠藉由使晶圓的翹曲降低來抑制發生內部龜裂，藉此，能夠作成一種耐電壓性等電特性和可靠性良好的半導體元件。
進一步，本發明提供一種磊晶晶圓的製造方法，其特徵在於包含：準備矽系基板的步驟；在該矽系基板上，藉由磊晶成長來形成第一緩衝層的步驟，該第一緩衝層具有第一多層結構緩衝區域與第一插入層，該第一多層結構緩衝區域是由AlxGa1-xN層與AlyGa1-yN層(x>y)交互配置而成，該第一插入層是由比前述AlyGa1-yN層更厚的AlzGa1-zN層(x>z)所構成，並且，該第一緩衝層是由前述第一多層結構緩衝區域與前述第一插入層交互配置而成；在前述第一緩衝層上，藉由磊晶成長來形成第二緩衝層的步驟，該第二緩衝層具有第二多層結構緩衝區域與第二插入層，該第二多層結構緩衝區 域是由AlαGa1-αN層與Al β Ga1-β N層(α>β)交互配置而成，該第二插入層是由比前述Al β Ga1-β N層更厚的AlγGa1-γN層(α>γ)所構成，並且，該第二緩衝層是由前述第二多層結構緩衝區域與前述第二插入層交互配置而成；及，在前述第二緩衝層上，藉由磊晶成長來形成通道層的步驟，該通道層比前述第二插入層更厚；並且，將前述第二緩衝層的平均Al組成設為比前述第一緩衝層的平均Al組成更高。
若使用此種磊晶晶圓的製造方法，則能夠提高緩衝層上部的平均Al組成，而使晶圓的翹曲降低，因而能夠降低外周龜裂並抑制發生內部龜裂，藉此，能夠製造一種磊晶晶圓，其在製作成半導體元件時，耐電壓性等電特性和可靠性會成為良好。
此時，較佳是將前述第二插入層設為比前述第一插入層更薄，來將前述第二緩衝層的平均Al組成設為比前述第一緩衝層的平均Al組成更高。
若使用此種磊晶晶圓的製造方法，則能夠有效地提高緩衝層上部的平均Al組成。
又，本發明提供一種半導體元件的製造方法，其特徵在於包含：在藉由上述方法所製造的磊晶晶圓上，藉由磊晶成長來形成障壁層的步驟，該障壁層是由氮化鎵系半導體所構成；及，在前述障壁層上形成第一電極、第二電極和控制電極的步驟。
若使用此種半導體元件的製造方法，則能夠提高緩衝層上部的平均Al組成，並能夠藉由使晶圓的翹曲降低來抑制發生內部龜裂，藉此，能夠製造一種半導體元件，其耐電壓性等電特性和可靠性良好。
如上所述，若依據本發明的磊晶晶圓，則能夠提高緩衝層上部的平均Al組成，並能夠藉由使晶圓的翹曲降低來抑制發生內部龜裂，藉此，在製作成半導體元件時，能夠使其耐電壓性等電特性和可靠性成為良好。
1‧‧‧半導體晶圓
2‧‧‧矽基板
3‧‧‧緩衝層
4‧‧‧主動層
4a‧‧‧電子傳輸層
4b‧‧‧電子供給層
5‧‧‧第一多層結構緩衝區域
5’‧‧‧第二多層結構緩衝區域
6‧‧‧次多層結構緩衝區域
7‧‧‧第一單層結構緩衝區域
8‧‧‧第二單層結構緩衝區域
9‧‧‧內部龜裂
10‧‧‧磊晶晶圓
11‧‧‧半導體元件
12‧‧‧矽系基板
13‧‧‧AlN初始層
15‧‧‧第一緩衝層
16‧‧‧第二緩衝層
17‧‧‧AlxGa1-xN層
18‧‧‧AlyGa1-yN層
19‧‧‧第一多層結構緩衝區域
20‧‧‧第一插入層
21‧‧‧AlαGa1-αN層
22‧‧‧Al β Ga1-β N層
23‧‧‧第二多層結構緩衝區域
24‧‧‧第二插入層
25‧‧‧緩衝層
26‧‧‧通道層
27‧‧‧障壁層
28‧‧‧二維電子氣
29‧‧‧主動層
30‧‧‧第一電極
31‧‧‧第二電極
32‧‧‧控制電極
61‧‧‧第一層
62‧‧‧第二層
第1圖是顯示本發明的磊晶晶圓的實施態樣的一例的概略剖面圖。
第2圖是顯示本發明的半導體元件的實施態樣的一例的概略剖面圖。
第3圖是顯示本發明的磊晶晶圓的製造方法的實施態樣的一例的步驟剖面圖。
第4圖是顯示本發明的半導體元件的製造方法的實施態樣的一例的步驟剖面圖。
第5圖是顯示晶圓翹曲量的定義的圖。
第6圖是具有先前的緩衝層之半導體晶圓的概略剖面圖。
第7圖是顯示在第6圖的結構中的內部龜裂的一例的概略剖面圖。
第8圖是顯示在第6圖的結構中的內部龜裂的諾馬斯基影像(微分干涉顯微鏡影像)的一例的圖。
以下，針對本發明，作為實施態樣的一例，一邊參照圖一邊來詳細說明，但本發明並非限定於這些實施態樣。
如前所述，為了改善已形成於矽基板上或藍寶石基板上之氮化物半導體層的特性，一直對設置緩衝層和緩衝層的構成進行最佳化的改善，但在先前的緩衝層中，在晶圓翹曲和內部龜裂發生這些點尚有改善的餘地。
因此，本發明人針對能夠降低晶圓的翹曲並抑制發生內部龜裂之磊晶晶圓反復進行深入的研究。
其結果，發現了藉由設為一種構成，其位於緩衝層上部之第二緩衝層的平均Al組成比位於緩衝層下部之第一緩衝層的平均Al組成更高，能夠提高緩衝層上部的平均Al組成，藉此，能夠降低晶圓的翹曲並抑制發生內部龜裂而完成本發明。
此處，內部龜裂意謂由於膜應力的影響而在磊晶成長中有龜裂侵入的現象，第7圖顯示了在第6圖的結構中的內部龜裂的一例。第7圖顯示了在第6圖的第一多層結構緩衝區域5的次多層結構緩衝區域6(第一層61與第二層62交互積層而成者)中發生了內部龜裂9者。又， 第8圖顯示了在第6圖的結構中的內部龜裂的諾馬斯基影像(Nomarski，微分干涉顯微鏡影像)。因為如此地發生內部龜裂所產生的內部龜裂的內側部分，其會在進行隨後的磊晶成長時被埋入，故磊晶成長後的磊晶層的表面會成為平坦。然而，在第7圖的情況下，由於在內部龜裂9內，第一單層結構緩衝區域7的物質會被埋入，故會對耐電壓性等電特性和可靠性等造成不良的影響。
針對此種抑制發生內部龜裂的機制，說明如下。
在GaN層(或Al組成少之AlGaN層)I與AlN層(或Al組成多之AlGaN層)Ⅱ交互積層而成的結構中，因為內部龜裂是AlN層(或Al組成多之AlGaN層)Ⅱ因受到GaN層(或Al組成少之AlGaN層)I拉伸而破裂所產生，故要抑制發生內部龜裂，則會變成必須降低被施加於AlN層(或Al組成多之AlGaN層)Ⅱ上的拉伸應力。因為在GaN層(或Al組成少之AlGaN層)I與AlN層(或Al組成多之AlGaN層)Ⅱ交互積層而成的緩衝結構中，隨著遠離矽基板，GaN層(或Al組成少之AlGaN層)I會漸漸地晶格弛豫(lattice relaxation)，故推定藉由特別是在緩衝結構上部提高平均Al組成，則由於與先前相比增強了對於緩衝結構上部的GaN層(或Al組成少之AlGaN層)I的應變，並減弱了對於AlN層(或Al組成多之AlGaN層)Ⅱ的應變，故會得到抑制內部龜裂的效果。
又，針對降低晶圓的翹曲的機制，說明如下。
藉由緩衝層上部的平均Al組成變高，對形成於其上的GaN層(亦即，通道層)也會施予強的壓縮應力。推定據此而使得在磊晶成長中向負向側的變形(亦即，負向側的晶圓翹曲)會變強，而在磊晶成長結束後回到室溫時的晶圓翹曲(正向側的晶圓翹曲)會變小。並且，由於晶圓的翹曲變小，也會抑制在晶圓外周所發生的龜裂(以下，稱為外周龜裂)。
首先，一邊參照第1圖，一邊說明本發明的磊晶晶圓的實施態樣的一例。
第1(a)圖所示的本發明的磊晶晶圓10具有矽系基板12、設置於矽系基板12上之緩衝層25、與設置於緩衝層25上之通道層26。
此處，矽系基板12是由例如Si(矽)或SiC(碳化矽)所構成的基板。
緩衝層25具有第一緩衝層15與設置於第一緩衝層15上之第二緩衝層16。
如第1(b)圖所示，第一緩衝層15是由第一多層結構緩衝區域19與第一插入層20交互積層而成者。第一多層結構緩衝區域19是由AlxGa1-xN層17與AlyGa1-yN層(x>y)18交互積層而成者，第一插入層20是由AlzGa1-zN層(x>z)所構成，且比AlyGa1-yN層(x>y)18更厚。
此處，AlxGa1-xN層17能夠設為AlN層(亦即，x=1)或AlGaN層，AlyGa1-yN層18能夠設為GaN層(亦即，y=0)，第一插入層20能夠設為GaN層(亦即，z=0)。
如第1(c)圖所示，第二緩衝層16是由第二多層結構緩衝區域23與第二插入層24交互積層而成者。第二多層結構緩衝區域23是由AlαGa1-αN層21與Al β Ga1-β N層(α>β)22交互積層而成者，第二插入層24是由AlγGa1-γN層(α>γ)所構成，且比Al β Ga1-β N層22更厚。進一步，第二插入層24成為比第一插入層20更薄的構成。
此處，AlαGa1-αN層21能夠設為AlN層(亦即，α=1)或AlGaN層，Al β Ga1-β N層22能夠設為GaN層(亦即，β=0)，第二插入層24能夠設為GaN層(亦即，γ=0)。
第一多層結構緩衝區域19的AlxGa1-xN層17和AlyGa1-yN層18、與第二多層結構緩衝區域23的AlαGa1-αN層21和Al β Ga1-β N層22，能夠設為例如表1所示的組合。
〔表1〕
Figure TWI610344BD00001
通道層26比第二插入層24更厚，且是由下述層所構成：GaN層、AlGaN層、InGaN層、或是在厚的GaN層上具備InGaN層之複合層等。並且，在矽系基板12與緩衝層25之間，亦可設置AlN初始層13(參照第1(a)圖)。
如此，藉由將第二緩衝層16的平均Al組成設為比第一緩衝層15的平均Al組成更高的構成，能夠提高緩衝層25上部的平均Al組成，而使晶圓的翹曲降低，因而能夠降低外周龜裂並抑制發生內部龜裂。藉此，在製作成半導體元件時，能夠使其耐電壓性等電特性和可靠性成為良好。
在第1圖的磊晶晶圓10中，第二插入層24較佳是比第一插入層20更薄。
藉由此種構成，能夠有效地將緩衝層25上部的平均Al組成，相較於緩衝層25下部的平均Al組成作成更高， 其中該緩衝層25下部比緩衝層25上部位於更下側，而能夠有效地降低晶圓的翹曲，並能夠有效地抑制發生內部龜裂。
在第1圖的磊晶晶圓10中，第二多層結構緩衝區域23的AlαGa1-αN層21與Al β Ga1-β N層22的重複數量，較佳是比第一多層結構緩衝區域19的AlxGa1-xN層17與AlyGa1-yN層18的重複數量更多。
藉由此種構成，能夠更有效地將緩衝層25上部的平均Al組成，相較於緩衝層25下部的平均Al組成作成更高，其中該緩衝層25下部比緩衝層25上部位於更下側，而能夠更有效地降低晶圓的翹曲，並能夠更有效地抑制發生內部龜裂。
在第1圖的磊晶晶圓10中，第二多層結構緩衝區域23的Al β Ga1-β N層22，較佳是比第一多層結構緩衝區域19的AlyGa1-yN層18更薄。
藉由此種構成，能夠更有效地將緩衝層25上部的平均Al組成，相較於緩衝層25下部的平均Al組成作成更高，其中該緩衝層25下部比緩衝層25上部位於更下側，而能夠更有效地降低晶圓的翹曲，並能夠更有效地抑制發生內部龜裂。
進一步，在第1圖的磊晶晶圓10中，第二多層結構緩衝區域23的AlαGa1-αN層21，較佳是比第一多層結構緩衝區域19的AlxGa1-xN層17更厚。
又，在比較第二多層結構緩衝區域23的AlαGa1-αN層21與第一多層結構緩衝區域19的AlxGa1-xN層17時，較佳是x<α。例如，可將AlαGa1-αN層21設為Al0.8Ga0.2N層，並將AlxGa1-xN層17設為Al0.6Ga0.4N層。
進一步，在比較第二多層結構緩衝區域23的AlβGa1-βN層22與第一多層結構緩衝區域19的AlyGa1-yN層18時，較佳是y<β。例如，可將AlβGa1-βN層22設為Al0.3Ga0.7N層，並將AlyGa1-yN層18設為Al0.1Ga0.9N層。
藉由此種構成，也能夠更有效地將緩衝層25上部的平均Al組成，相較於緩衝層25下部的平均Al組成作成更高，其中該緩衝層25下部比緩衝層25上部位於更下側，而能夠更有效地降低晶圓的翹曲，並能夠更有效地抑制發生內部龜裂。
上述提高緩衝層25上部的平均Al組成的方法，其可將複數種方法同時進行，藉此，能夠更加提高上部的平均Al組成。
隨後，一邊參照第2圖，一邊說明本發明的半導體元件的實施態樣的一例。
第2(a)圖所示的本發明的半導體元件11，是在上述已利用第1圖說明的磊晶晶圓10上，設置由氮化鎵系半導體(例如AlGaN)所構成的障壁層27，並在障壁層27上設 置第一電極(源極電極)30、第二電極(汲極電極)31和控制電極32而成者。半導體元件11例如是高電子遷移率電晶體(HEMT)。
通道層26與障壁層27構成主動層29。
第一電極30和第二電極31，配置成使電流由第一電極30經由已形成在通道層26內的二維電子氣(two dimensional electron gas)28而流動至第二電極31。能夠藉由施加於控制電極32的電位來控制在第一電極30與第二電極31之間流動的電流。
若是如此構成的半導體元件，則藉由將緩衝層25上部的平均Al組成，相較於緩衝層25下部的平均Al組成作成更高，其中該緩衝層25下部比緩衝層25上部位於更下側，而使晶圓的翹曲降低，因而能夠降低外周龜裂並抑制發生內部龜裂，使用此晶圓所製作的元件，能夠使其成為一種耐電壓性等電特性和可靠性良好的半導體元件。
隨後，一邊參照第3圖，一邊說明本發明的磊晶晶圓的製造方法的實施態樣的一例。
首先，準備矽系基板12(參照第3(a)圖)。
具體來說，作為矽系基板12，準備矽基板或SiC基板。矽基板或SiC基板，一般被用作為氮化物半導體層的成長基板。
隨後，在矽系基板12上，藉由磊晶成長來形成第一緩衝層15(參照第3(b)圖)。
具體來說，在矽系基板12上，藉由MOVPE法(有機金屬氣相磊晶法)來形成第一緩衝層15，其構成緩衝層25。如第1(b)圖所示，第一緩衝層15是第一多層結構緩衝區域19與第一插入層20交互積層而成者。第一多層結構緩衝區域19是由AlxGa1-xN層17與AlyGa1-yN層(x>y)18交互積層而成者，第一插入層20是由AlzGa1-zN層(x>z)所構成，且比AlyGa1-yN層(x>y)18更厚。
此處，AlxGa1-xN層17能夠設為AlN層(亦即，x=1)，AlyGa1-yN(x>y)層18能夠設為GaN層(亦即，y=0)，第一插入層20能夠設為GaN層(亦即，z=0)。
並且，在形成第一緩衝層15之前，也可形成AlN初始層13。
隨後，在第一緩衝層15上，藉由磊晶成長來形成第二緩衝層16(參照第3(c)圖)。
具體來說，在第一緩衝層15上，藉由MOVPE法來形成第二緩衝層16，其構成緩衝層25。如第1(c)圖所示，第二緩衝層16是第二多層結構緩衝區域23與第二插入層24交互積層而成者。第二多層結構緩衝區域23是由AlαGa1-αN層21與Al β Ga1-β N層(α>β)22交互積層而成者，第二插入層24是由AlγGa1-γN層(α>γ)所 構成，且比Al β Ga1-β N層22更厚。在第二緩衝層16的形成中，以使第二緩衝層16的平均Al組成變成比第一緩衝層15的平均Al組成更高的方式來形成。
此處，AlαGa1-αN層21能夠設為AlN層(亦即，α=1)，Al β Ga1-β N層22能夠設為GaN層(亦即，β=0)，第二插入層24能夠設為GaN層(亦即，γ=0)。
隨後，在第二緩衝層16上，藉由磊晶成長來形成通道層26(參照第3(d)圖)。
具體來說，在第二緩衝層16上，藉由MOVPE法來形成通道層26，其比第二插入層24更厚。通道層26的膜厚例如是1000~4000nm。
如此，能夠製造第1圖的磊晶晶圓10。
藉由如此地將第二緩衝層16的平均Al組成設為比第一緩衝層15的平均Al組成更高，能夠提高緩衝層25上部的平均Al組成，而使晶圓的翹曲降低，因而能夠降低外周龜裂並抑制發生內部龜裂。藉此，能夠製造一種磊晶晶圓，該磊晶晶圓在製作成半導體元件時，能夠使其耐電壓性等電特性和可靠性成為良好。
在上述磊晶晶圓的製造方法中，較佳是將第二插入層24設為比第一插入層20更薄，並且將第二緩衝層16的平均Al組成設為比第一緩衝層15的平均Al組成更高。
若使用此種磊晶晶圓的製造方法，則能夠更有效地將緩衝層25上部的平均Al組成，相較於緩衝層25下部的平均Al組成，作成更高，其中該緩衝層25下部比緩衝層25上部位於更下側。
隨後，一邊參照第4圖，一邊說明本發明的半導體元件的製造方法的實施態樣的一例。
首先，在利用已使用第3圖的製造方法所製作的磊晶晶圓10(參照第3(d)圖)上，藉由磊晶成長來形成由氮化鎵系半導體所構成的障壁層27(參照第4(a)圖)。
具體來說，在通道層26上，藉由MOVPE法來形成由AlGaN所構成的障壁層27。障壁層27的膜厚例如是10~50nm。
隨後，在障壁層27上形成第一電極(源極電極)30、第二電極(汲極電極)31和控制電極32(參照第4(b)圖)。
第一電極(源極電極)30和第二電極(汲極電極)31，能夠利用例如Ti/Al(鈦/鋁)積層膜來形成，控制電極32能夠利用例如由SiO(氧化矽)、SiN(氮化矽)等金屬氧化物所構成的下層膜與由Ni(鎳)、Au(金)、Mo(鉬)、Pt(鉑)等金屬所構成的上層膜之積層膜來形成。
如此，能夠製造第2圖的半導體元件11。
若使用此種半導體元件的製造方法，則能夠將緩衝層25上部的平均Al組成設為比位於緩衝層25上部更下側的平均Al組成更高，而使晶圓的翹曲降低，因而能夠降低外周龜裂並抑制發生內部龜裂。藉此，能夠製造一種半導體元件，其耐電壓性等電特性和可靠性良好。
〔實施例〕
以下，顯示實施例及比較例來更具體地說明本發明，但本發明並非限定於這些例子。
(實施例)
利用已使用第3圖說明的製造方法來製作第1圖的磊晶晶圓10。但是，將AlxGa1-xN層17設為AlN層，將AlyGa1-yN(x>y)層18設為GaN層，將第一插入層20設為GaN層。又，將AlαGa1-αN層21設為AlN層，將Al β Ga1-β N層22設為GaN層，將第二插入層24設為GaN層。又，第一多層結構緩衝區域19、第二多層結構緩衝區域23，其重複數量設為8對，第二多層結構緩衝區域23與第二插入層24的重複數量設為3對。
進一步，將第一插入層(GaN層)20設為200nm，並將第二插入層(GaN層)24設為160nm。
針對所製作的磊晶晶圓10，調查晶圓的翹曲量、外周龜裂的長度、內部龜裂的有無。並且，針對晶圓的翹曲量，基於第5圖所示的定義來測定。將結果顯示於表2。
Figure TWI610344BD00002
(比較例)
與實施例同樣地製作磊晶晶圓10。但是，將第二插入層(GaN層)24的膜厚設為200nm。
針對所製作的磊晶晶圓10，與實施例同樣地調查晶圓的翹曲量、外周龜裂的長度、內部龜裂的有無。將結果顯示於表2。
由表2可知，相較於比較例，在實施例中，晶圓的翹曲量降低，外周龜裂的長度降低，內部龜裂的發生受到抑制。
並且，本發明並非限定於上述實施型態。上述實施型態是例示，任何與本發明的申請專利範圍所記載的技術思想具有實質相同的構成並達到同樣的作用效果者，皆包含於本發明的技術範圍內。
例如，在上述實施型態中，在緩衝層25與通道層26之間，也可設置耐電壓層等厚的GaN層。
10‧‧‧磊晶晶圓
12‧‧‧矽系基板
13‧‧‧AlN初始層
15‧‧‧第一緩衝層
16‧‧‧第二緩衝層
17‧‧‧AlxGa1-xN層
18‧‧‧AlyGa1-yN層
19‧‧‧第一多層結構緩衝區域
20‧‧‧第一插入層
21‧‧‧AlαGa1-αN層
22‧‧‧Al β Ga1-β N層
23‧‧‧第二多層結構緩衝區域
24‧‧‧第二插入層
25‧‧‧緩衝層
26‧‧‧通道層

Claims (10)

  1. 一種磊晶晶圓，其特徵在於具有：矽系基板；第一緩衝層，其配置於該矽系基板上，並具有第一多層結構緩衝區域與第一插入層，該第一多層結構緩衝區域是由AlxGa1-xN層與AlyGa1-yN層交互配置而成，該第一插入層是由比前述AlyGa1-yN層更厚的AlzGa1-zN層所構成，其中，x>y、x>z，並且，該第一緩衝層是由前述第一多層結構緩衝區域與前述第一插入層交互配置而成；第二緩衝層，其配置於前述第一緩衝層上，並具有第二多層結構緩衝區域與第二插入層，該第二多層結構緩衝區域是由AlαGa1-αN層與AlβGa1-βN層交互配置而成，該第二插入層比前述第一插入層更薄且是由比前述AlβGa1-βN層更厚的AlγGa1-γN層所構成，其中，α>β、α>γ，並且，該第二緩衝層是由前述第二多層結構緩衝區域與前述第二插入層交互配置而成；及通道層，其配置於前述第二緩衝層上，且比前述第二插入層更厚；並且，前述第二多層結構緩衝區域的前述AlβGa1-βN層比前述第一多層結構緩衝區域的前述AlyGa1-yN層更薄， 前述第二多層結構緩衝區域的平均Al組成比前述第一多層結構緩衝區域的平均Al組成更高，前述第二緩衝層的平均Al組成比前述第一緩衝層的平均Al組成更高。
  2. 如請求項1所述的磊晶晶圓，其中，前述第二多層結構緩衝區域的前述AlαGa1-αN層與前述AlβGa1-βN層的重複數量，比前述第一多層結構緩衝區域的前述AlxGa1-xN層與前述AlyGa1-yN層的重複數量更多。
  3. 如請求項1所述的磊晶晶圓，其中，前述第二多層結構緩衝區域的前述AlαGa1-αN層，比前述第一多層結構緩衝區域的前述AlxGa1-xN層更厚。
  4. 如請求項1~請求項3中任一項所述的磊晶晶圓，其中，在前述第二多層結構緩衝區域的前述AlαGa1-αN層與前述第一多層結構緩衝區域的前述AlxGa1-xN層中，x<α。
  5. 如請求項1所述的磊晶晶圓，其中，在前述第二多層結構緩衝區域的前述AlβGa1-βN層與前述第一多層結構緩衝區域的前述AlyGa1-yN層中，y<β。
  6. 一種半導體元件，其特徵在於具有：如請求項1~請求項3中任一項所述的磊晶晶圓；障壁層，其配置於前述磊晶晶圓上且由氮化鎵系半導 體所構成；及第一電極、第二電極和控制電極，該第一電極、該第二電極和該控制電極配置於前述障壁層上。
  7. 一種半導體元件，其特徵在於具有：如請求項4所述的磊晶晶圓；障壁層，其配置於前述磊晶晶圓上且由氮化鎵系半導體所構成；及第一電極、第二電極和控制電極，該第一電極、該第二電極和該控制電極配置於前述障壁層上。
  8. 一種半導體元件，其特徵在於具有：如請求項5所述的磊晶晶圓；障壁層，其配置於前述磊晶晶圓上且由氮化鎵系半導體所構成；及第一電極、第二電極和控制電極，該第一電極、該第二電極和該控制電極配置於前述障壁層上。
  9. 一種磊晶晶圓的製造方法，其特徵在於包含：準備矽系基板的步驟；在該矽系基板上，藉由磊晶成長來形成第一緩衝層的步驟，該第一緩衝層具有第一多層結構緩衝區域與第一插入層，該第一多層結構緩衝區域是由AlxGa1-xN層與AlyGa1-yN層交互配置而成，該第一插入層是由比前述AlyGa1-yN層更厚的AlzGa1-zN層所構成，其中， x>y、x>z，並且該第一緩衝層是由前述第一多層結構緩衝區域與前述第一插入層交互配置而成；在前述第一緩衝層上，藉由磊晶成長來形成第二緩衝層的步驟，該第二緩衝層具有第二多層結構緩衝區域與第二插入層，該第二多層結構緩衝區域是由AlαGa1-αN層與AlβGa1-βN層交互配置而成，該第二插入層是由比前述AlβGa1-βN層更厚的AlγGa1-γN層所構成，其中，α>β、α>γ，並且，該第二緩衝層是由前述第二多層結構緩衝區域與前述第二插入層交互配置而成；及在前述第二緩衝層上，藉由磊晶成長來形成通道層的步驟，該通道層比前述第二插入層更厚；並且，將前述第二插入層設為比前述第一插入層更薄，而將前述第二緩衝層的平均Al組成設為比前述第一緩衝層的平均Al組成更高，將前述第二多層結構緩衝區域的AlβGa1-βN層設為比前述第一多層結構緩衝區域的AlyGa1-yN層更薄，將前述第二多層結構緩衝區域的平均Al組成設為比第一多層結構緩衝區域的平均Al組成更高。
  10. 一種半導體元件的製造方法，其特徵在於包含：在藉由如請求項9所述的方法所製造的磊晶晶圓上，藉由磊晶成長來形成障壁層的步驟，該障壁層是由氮 化鎵系半導體所構成；及在前述障壁層上形成第一電極、第二電極和控制電極的步驟。
TW104137729A 2014-11-25 2015-11-16 磊晶晶圓、半導體元件、磊晶晶圓的製造方法、以及半導體元件的製造方法 TWI610344B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014237683A JP6180401B2 (ja) 2014-11-25 2014-11-25 エピタキシャルウェーハ、半導体素子、エピタキシャルウェーハの製造方法、並びに、半導体素子の製造方法

Publications (2)

Publication Number Publication Date
TW201631635A TW201631635A (zh) 2016-09-01
TWI610344B true TWI610344B (zh) 2018-01-01

Family

ID=56073910

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104137729A TWI610344B (zh) 2014-11-25 2015-11-16 磊晶晶圓、半導體元件、磊晶晶圓的製造方法、以及半導體元件的製造方法

Country Status (6)

Country Link
US (1) US20170323960A1 (zh)
JP (1) JP6180401B2 (zh)
KR (1) KR20170086522A (zh)
CN (1) CN107004579B (zh)
TW (1) TWI610344B (zh)
WO (1) WO2016084311A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3451364B1 (en) * 2017-08-28 2020-02-26 Siltronic AG Heteroepitaxial wafer and method for producing a heteroepitaxial wafer
EP3576132A1 (en) * 2018-05-28 2019-12-04 IMEC vzw A iii-n semiconductor structure and a method for forming a iii-n semiconductor structure
WO2019240894A1 (en) * 2018-06-14 2019-12-19 Glo Ab Epitaxial gallium nitride based light emitting diode and method of making thereof
CN110233105B (zh) * 2019-06-20 2022-07-08 江苏能华微电子科技发展有限公司 一种翘曲可调的SiC基HEMT结构的制备方法及结构
TWI735212B (zh) * 2020-04-24 2021-08-01 環球晶圓股份有限公司 具有超晶格疊層體的磊晶結構
US11387356B2 (en) * 2020-07-31 2022-07-12 Vanguard International Semiconductor Corporation Semiconductor structure and high-electron mobility transistor device having the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120261716A1 (en) * 2011-04-15 2012-10-18 Sanken Electric Co., Ltd. Semiconductor device

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5309451B2 (ja) * 2007-02-19 2013-10-09 サンケン電気株式会社 半導体ウエーハ及び半導体素子及び製造方法
JP5309452B2 (ja) * 2007-02-28 2013-10-09 サンケン電気株式会社 半導体ウエーハ及び半導体素子及び製造方法
JP5477685B2 (ja) * 2009-03-19 2014-04-23 サンケン電気株式会社 半導体ウェーハ及び半導体素子及びその製造方法
JP5334057B2 (ja) * 2009-11-04 2013-11-06 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物積層基板
JP5660373B2 (ja) * 2010-10-29 2015-01-28 サンケン電気株式会社 半導体ウエーハ及び半導体素子
US8710511B2 (en) * 2011-07-29 2014-04-29 Northrop Grumman Systems Corporation AIN buffer N-polar GaN HEMT profile
JP5127978B1 (ja) * 2011-09-08 2013-01-23 株式会社東芝 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法
JP5462377B1 (ja) * 2013-01-04 2014-04-02 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物エピタキシャル基板およびその製造方法
CN103633134B (zh) * 2013-12-12 2016-09-14 中山大学 一种厚膜高阻氮化物半导体外延结构及其生长方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120261716A1 (en) * 2011-04-15 2012-10-18 Sanken Electric Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
TW201631635A (zh) 2016-09-01
JP6180401B2 (ja) 2017-08-16
JP2016100508A (ja) 2016-05-30
KR20170086522A (ko) 2017-07-26
US20170323960A1 (en) 2017-11-09
WO2016084311A1 (ja) 2016-06-02
CN107004579B (zh) 2020-03-10
CN107004579A (zh) 2017-08-01

Similar Documents

Publication Publication Date Title
TWI610344B (zh) 磊晶晶圓、半導體元件、磊晶晶圓的製造方法、以及半導體元件的製造方法
JP5634681B2 (ja) 半導体素子
JP4530171B2 (ja) 半導体装置
JP3960957B2 (ja) 半導体電子デバイス
US8860084B2 (en) Epitaxial substrate for semiconductor device, semiconductor device, method of manufacturing epitaxial substrate for semiconductor device, and method of manufacturing semiconductor device
JP2007088426A (ja) 半導体電子デバイス
JP2009289956A (ja) 半導体電子デバイス
US20130062616A1 (en) GaN-BASED FIELD EFFECT TRANSISTOR
TWI693678B (zh) 半導體元件用基板、半導體元件、及半導體元件的製造方法
TW201824536A (zh) 半導體裝置用基板、半導體裝置及半導體裝置用基板的製造方法
CN106158926A (zh) 半导体装置及其制作方法
JP5064808B2 (ja) 半導体電子デバイス
TW201635394A (zh) 電子元件用磊晶基板、電子元件、電子元件用磊晶基板的製造方法、以及電子元件的製造方法
JP7052503B2 (ja) トランジスタの製造方法
JP5379391B2 (ja) 窒化ガリウム系化合物半導体からなる半導体素子及びその製造方法
TW202016977A (zh) 高電子遷移率電晶體裝置及其製造方法
JPWO2017145199A1 (ja) 半導体基体及び半導体装置
TWI578382B (zh) A semiconductor substrate, a semiconductor device, and a semiconductor device
JP5546133B2 (ja) 半導体電子デバイス
JP2010165783A (ja) 電界効果型トランジスタおよびその製造方法
WO2014192229A1 (ja) 半導体装置
JP6264485B2 (ja) 化合物半導体装置及びその製造方法
JP2018163956A (ja) 窒化物半導体層の成長方法
WO2020062222A1 (zh) 一种半导体结构及其制造方法
CN111146269A (zh) 高电子迁移率晶体管装置及其制造方法