CN103633134B - 一种厚膜高阻氮化物半导体外延结构及其生长方法 - Google Patents

一种厚膜高阻氮化物半导体外延结构及其生长方法 Download PDF

Info

Publication number
CN103633134B
CN103633134B CN201310673040.8A CN201310673040A CN103633134B CN 103633134 B CN103633134 B CN 103633134B CN 201310673040 A CN201310673040 A CN 201310673040A CN 103633134 B CN103633134 B CN 103633134B
Authority
CN
China
Prior art keywords
nitride
layer
sandwich
nitride semiconductor
semiconductor material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310673040.8A
Other languages
English (en)
Other versions
CN103633134A (zh
Inventor
刘扬
倪毅强
贺致远
周德秋
张佰君
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Resources Microelectronics Holding Co., Ltd
Original Assignee
National Sun Yat Sen University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Sun Yat Sen University filed Critical National Sun Yat Sen University
Priority to CN201310673040.8A priority Critical patent/CN103633134B/zh
Publication of CN103633134A publication Critical patent/CN103633134A/zh
Application granted granted Critical
Publication of CN103633134B publication Critical patent/CN103633134B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2018Selective epilaxial growth, e.g. simultaneous deposition of mono - and non-mono semiconductor materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264Inorganic materials
    • H01L31/0304Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L31/03044Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds comprising a nitride compounds, e.g. GaN
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/544Solar cells from Group III-V materials

Abstract

本发明涉及半导体材料外延生长领域,公开了一种厚膜高阻氮化物半导体外延结构及其生长方法。其外延结构由下至上依次包括衬底、成核层、应力缓冲层和氮化物材料层,氮化物材料层包括间隔布设的氮化物半导体材料层和基本氮化物复合夹层,氮化物半导体材料层位于应力缓冲层上方;基本氮化物复合夹层包括位于氮化物半导体材料层上方的第一氮化物夹层和位于第一氮化物夹层上方的第二氮化物夹层,第一氮化物夹层为p型,第二氮化物夹层为一层弛豫氮化物夹层,第二氮化物夹层包括铝和镓,并且氮化物材料层的总厚度至少2.0μm以上。本发明的半导体外延结构会在降低氮化物的位错密度、提高氮化物晶体质量的同时,大幅度降低外延层材料漏电流、提高外延层材料的击穿电压。

Description

一种厚膜高阻氮化物半导体外延结构及其生长方法
技术领域
本发明涉及半导体技术领域,更具体地,涉及一种厚膜高阻氮化物半导体外延结构及其生长方法。
背景技术
以GaN为代表的第三代宽禁带半导体材料具有宽禁带、高击穿电场强度、高饱和电子漂移速度、高热导率、异质界面二维电子气浓度高等优良的材料性能特点,相比于Si材料,GaN更加适合制作大功率高容量、高开关速度以及高频的电子器件。与传统Si器件相比,GaN器件能承载更高的功率密度,具有更高的能量转换效率,可以使整个系统的体积和重量减少,从而降低系统成本。
由于缺乏同质衬底,目前在廉价的大尺寸Si衬底上生长GaN外延层制备功率器件成为了推动GaN功率器件市场化的主流方向。
传统的采用异质结沟道的平面型硅基氮化鎵功率器件不能像在蓝宝石或碳化硅衬底上的GaN功率器件一样,单纯的靠增大栅漏间距或者引入场板技术来获得高的击穿电压。实验表明,Si基GaN功率器件存在一个饱和击穿电压。也就是说当增大栅漏间距时,击穿电压并非一直线性增大,而是在达到某一个栅漏间距后,击穿电压趋于饱和。这说明在器件水平方向发生击穿之前,垂直方向材料就发生了击穿。这主要是由于Si衬底材料本身的导电性和低的临界击穿电场导致了垂直方向的击穿。所以,提高Si衬底上氮化物功率器件的击穿电压是急需攻克的关键问题。
通过增加Si衬底上氮化物外延层的厚度可以达到提高硅衬底氮化物功率器件的击穿电压的目的。但是由于Si衬底与氮化物之间存在晶格失配和热失配,为了平衡失配所产生应力不均,采用应力工程技术可以很好的在Si衬底上生长出厚膜无龟裂的GaN外延层。Dadgar在2000年等人(Dadgar,et.al ,Metalorganic Chemical Vapor Phase Epitaxy of Crack-Free GaN on Si (111) Exceeding 1 μm in Thickness Armin Jpn. J. Appl. Phys. 39 (2000) L1183)提出了采用多层富Al的氮化物插入层的方法获得了Si衬底上异质生长1微米以上的高质量无龟裂GaN外延层。这种采用富Al氮化物插入层的思路是该应力释放后的富Al氮化物插入层与其上面赝配生长或部分应力释放的GaN外延层会给后续的GaN外延层提供一个压应力,从而很好的平衡应力获得无龟裂的氮化物外延层。该方法的一个缺点是最上层的GaN层厚度不能太厚,通常为2-3微米。但是,该方法可以得到非常厚的氮化物外延层(14.6μm)(A. Dadgar et al.: Improving GaN-on-silicon properties for GaN device epitaxy, Phys. Status Solidi C 8, No. 5, 1503–1508 (2011))。这是目前主流技术中唯一可以生长超过10μm外延层厚度的插入层技术。
但是,实验表明采用多层富Al氮化物插入层的技术生长出的厚膜外延层并不能有效的提升材料的耐压能力。这是因为,由于极化效应的存在,该富Al氮化物插入层会在其与下方的GaN外延层的界面处产生一层埋层二维电子气沟道。该埋层沟道扮演着一个埋层漏电流通道的角色,从而使得实际耐压层仅为最顶层的GaN层,而不是整层氮化物外延层。(Ni Yi Qiang,He Zhi Yuan et al.: Electrical properties of MOCVD-grown GaN on Si (111) substrates with low-temperature AlN interlayers, Chin. Phys. B Vol. 22, No. 8 (2013) 088104; Zhiyuan He, Yiqiang Ni et al: Investigations of Leakage Current Properties in Semi-insulating GaN Grown on Si (111) Substrate with Low Temperature AlN Interlayers, Journal of Physics D:Applied Physics,2013,accepted)。
发明内容
为了克服现有采用富Al氮化物插入层技术外延生长厚膜GaN耐压能力不足的问题,首先提出一种具有更高耐压能力的厚膜高阻氮化物半导体外延结构。
为了实现上述目的,技术方案如下:
一种厚膜高阻氮化物半导体外延结构,由下至上依次包括衬底、成核层、应力缓冲层和氮化物材料层,所述氮化物材料层包括间隔布设的氮化物半导体材料层和氮化物复合夹层,氮化物半导体材料层位于应力缓冲层上方;所述氮化物复合夹层包括第一氮化物夹层和位于所述第一氮化物夹层上方的第二氮化物夹层,所述第一氮化物夹层为p型,所述第二氮化物夹层为一层弛豫氮化物夹层;其中第一氮化物夹层位于氮化物半导体材料层上方。
上述外延结构采用氮化物复合夹层,从而实现最大化的利用富Al氮化物掺入层技术所获得的厚膜氮化物外延层,本是一种工艺简单,稳定性高,通过调控能带来消除埋层导通沟道,从而最大化利用采用富Al氮化物插入层的技术。
第二氮化物夹层的引入可以有效的释放后续氮化物外延层的应力,从而更好的平衡整层外延层的应力分布,并获得无龟裂的氮化物外延层。但由于氮化物材料中极化效应的存在,单纯引入的第二氮化物夹层会与下层氮化物半导体材料层在界面处形成一层埋层二维电子气沟道。引入第一氮化物夹层可以有效的耗尽上述埋层二维电子气沟道,消除埋层漏电流通道。同时并不会对晶体质量有很大的影响。上述氮化物复合夹层在氮化物半导体材料层中的个数由实际耐压和厚度需求而定,包括多个氮化物复合夹层的氮化物材料层具有至少2.0μm以上的总厚度。
优选的,所述衬底为硅衬底、绝缘衬底硅、蓝宝石衬底、碳化硅、铌酸锂、氮化鎵或氮化铝衬底中的任一种。
优选的,所述成核层为AlGaN层、AlInGaN层、AlN层或GaN层。
优选的,所述应力缓冲层为AlN、AlGaN、GaN的任一种或组合;应力缓冲层厚度为100nm~10μm。
优选的,所述氮化物半导体材料层为AlGaN层、AlInGaN层或GaN层;其厚度为100nm~20μm。
优选的,所述第一氮化物夹层为p型掺杂GaN层、AlN层或AlGaN层;是通过掺杂Mg、Be、Zn、Mn或C等的杂质以实现P型掺杂;所述的第一氮化物夹层材料厚度为1nm~50nm。该层起到耗尽由所述第二氮化物夹层所引入的埋层沟道的作用。从而获得更高阻的氮化物半导体外延层。
优选的,所述第二氮化物夹层为一层弛豫氮化物夹层;所述弛豫氮化物夹层包括铝和镓;所述的弛豫氮化物夹层材料厚度为1nm~50nm。该层起到缓解外延层结构内应力,从而获得更厚的氮化物半导体材料层。
优选的,半导体外延结构还包括形成于所述氮化物半导体材料层上的有源区,所述有源区选自InGaN/GaN多量子阱结构和P型氮化物构成的发光二极管、AlGaN/GaN异质结构成的高电子迁移率晶体管、AlGaInN/GaN异质结构成的高电子迁移率晶体管、AlN/GaN异质结构成的高迁移率三极管、氮化鎵MOSFET、UVLED、光电探测器或太阳能电池等。
本发明还提出一种用于生长上述外延结构的生长方法,采用该方法能够有效克服现有采用富Al氮化物插入层技术外延生长厚膜GaN耐压能力不足的问题,最大化的利用采用富Al氮化物掺入层技术所获得的厚膜氮化物外延层,该外延结构相比传统采用富Al氮化物插入层技术生长的氮化物外延层材料具有更高的耐压能力。同时该生长方法工艺简单,稳定性高。
为了实现上述目的,其技术方案为:
一种厚膜高阻氮化物半导体外延结的生长方法,包括以下步骤:
1)提供一种衬底;
2)在所述衬底上生长成核层;
3)在所述成核层上生长应力缓冲层;
4)在应力缓冲层上生长一层氮化物半导体材料层;
5)在氮化物半导体材料层上生长氮化物复合夹层,其中氮化物复合夹层第一氮化物夹层和位于所述第一氮化物夹层上方的第二氮化物夹层;
6)在氮化物复合夹层上生长另一层氮化物半导体材料层;
7)依次重复步骤5)和步骤6)直到生长到足够厚度的氮化物半导体材料层为止。
优选的,所述成核层、应力缓冲层、氮化物材料层、氮化物复合夹层的生长方法包括是金属有机化学气相沉积法或分子束外延法。
优选的,所述成核层、应力缓冲层、氮化物材料层、新型基本氮化物复合夹层的生长方法包括是金属有机化学气相沉积法或分子束外延法。
优选的,所述氮化物复合夹层包括第一氮化物夹层和位于所述第一氮化物夹层上方的第二氮化物夹层,所述第一氮化物夹层为p型掺杂,所述第二氮化物夹层为一层弛豫氮化物夹层。第二氮化物夹层的引入可以有效的释放后续氮化物外延层的应力,从而更好的平衡整层外延层的应力分布,并获得无龟裂的氮化物外延层。但由于氮化物材料中极化效应的存在,单纯引入的第二氮化物夹层会与下层氮化物半导体材料层在界面处形成一层埋层二维电子气沟道。引入第一氮化物夹层可以有效的耗尽上述埋层二维电子气沟道,消除埋层漏电流通道。同时并不会对晶体质量有很大的影响。
与现有技术相比,本发明的有益效果为:采用氮化物复合夹层(第一氮化物夹层和第二氮化物夹层)的有益效果为:外延结构简单,不仅能够降低氮化物的位错,提高氮化物外延层的晶体质量,最大化利用由采用富Al氮化物插入层技术而获得的厚膜高阻氮化物半导体外延结构,还能进一步获得更高的外延层耐压能力。为基于此外延结构的器件提供更高阻的外延层模板。
附图说明
图1为本发明实施例1中的半导体外延结构的示意图。
具体实施方式
为了更清楚的说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍,显然的,本发明可以被具体实施为许多不同的形式并且不应当被理解为局限于这里所述的实施例;更确切地说,提供这些实施例使得本公开更加全面和完整,并且这些实施例将会向本领域技术人员完全传达本发明的范围。贯穿全文类似的数字指的是类似的元件。此外,附图中所示出的多个层和区域是被示意性标示出的。因此,本发明并不局限于附图中所示的相对大小和间隔。正如本领域技术人员理解的,这里提及的形成在衬底或其它层“上面”的层可以指的是直接形成在该衬底或其它层上面的层或者指形成在形成于该衬底或其它层上的插入层上的层。
实施例1
本发明实施例公开了一种厚膜高阻氮化物半导体外延结构,由下至上依次包括衬底1、成核层2、应力缓冲层3、氮化物材料层以及氮化物材料层上的有源区(图未示),氮化物材料层包括间隔布设的氮化物半导体材料层4和氮化物复合夹层5,氮化物半导体材料层4位于应力缓冲层3上方;氮化物复合夹层5包括第一氮化物夹层51和位于第一氮化物夹层51上方的第二氮化物夹层52,第一氮化物夹层51为p型,第二氮化物夹层52为一层弛豫氮化物夹层;其中第一氮化物夹层51位于氮化物半导体材料层4上方,有源区位于氮化物半导体材料层4上方。
相应的,本发明还公开了上述厚膜高阻氮化物半导体外延结构生长方法,如图1所示,包括以下步骤:
1)提供一种衬底1;
2)在衬底上生长成核层2;
3)在成核层2上生长应力缓冲层3;
4)在应力缓冲层3上生长一层氮化物半导体材料层4;
5)在氮化物半导体材料层4上生长氮化物复合夹层5,其中依次为第一氮化物夹层51和第二氮化物夹层52;
6)在氮化物复合夹层5上生长另一层氮化物半导体材料层4;
7)依次重复第5)步和第6)步直到生长到足够厚度的氮化物材料层为止。
本发明中采用的生长方法为分子束外延法或金属有机化学气相沉积法两种方法之一生长而成。
本发明中采用的生长方法为分子束外延法或金属有机化学气相沉积法两种方法之一生长而成。
本发明采用氮化物复合夹层(第一氮化物夹层51和第二氮化物夹层52)结构,不仅降低了氮化物半导体材料层位错密度和晶体质量并获得厚膜的氮化物半导体材料层(2μm以上),还进一步避免了外延结构中的埋层漏电流通道,提高了氮化物半导体材料层的漏电流水平和耐压能力。
上述衬底1为硅衬底、绝缘衬底硅、蓝宝石衬底、碳化硅、铌酸锂、氮化鎵或氮化铝衬底中的一种。
成核层2为AlGaN、AlInGaN、AlN或GaN层。
应力缓冲层为AlN、AlGaN、GaN的任一种或组合。
氮化物半导体材料层4为AlGaN层、AlInGaN层或GaN层。
氮化物复合夹层5为双层结构,自下而上分别为第一氮化物夹层51和位于第一氮化物夹层51上方的第二氮化物夹层52。第一氮化物夹层51材料与氮化物半导体材料层4相同,并掺入Mg、Be、Zn、Mn、C等杂质以实现P型掺杂。
第一氮化物夹层51为p型掺杂GaN层、AlN层或AlGaN层;是通过掺杂Mg、Be、Zn、Mn或C等的杂质以实现P型掺杂;的第一氮化物夹层51材料厚度为1nm~50nm;第二氮化物夹层52为一层弛豫氮化物夹层;弛豫氮化物夹层包括铝和镓;的弛豫氮化物夹层材料厚度为1nm~50nm。.
有源区可选自InGaN/GaN多量子阱结构和P型氮化物构成的发光二极管、AlGaN/GaN异质结构成的高电子迁移率晶体管、AlGaInN/GaN异质结构成的高电子迁移率晶体管、AlN/GaN异质结构成的高迁移率三极管、氮化鎵MOSFET、UVLED、光电探测器、太阳能电池等。
综上,本发明采用氮化物复合夹层(第一氮化物夹层和第二氮化物夹层)结构,不仅降低了氮化物半导体材料层位错密度和晶体质量并获得厚膜的氮化物半导体材料层(2μm以上),还进一步避免了外延结构中的埋层漏电流通道,提高了氮化物半导体材料层的漏电流水平和耐压能力。
应当理解,虽然本说明按照实施方式加以描述,但并非每个实施只包含一个独立的技术方案,说明书的叙述方式只是为了清楚表达意思起见,本领域技术人员应当将说明书作为一个整体,各实施方式中的技术方案也可以经适当组合,形成本领域技术人员可以理解的其他技术实施方式。
上文所列出的一系列详细说明仅仅是针对本发明的可行性实施方式的具体说明,它们并非用以限制本发明的保护范围,凡未脱离本发明技艺精神所作的等效实施方式或变更均应包含在本发明的保护范围之内。

Claims (9)

1.一种厚膜高阻氮化物半导体外延结构,其特征在于,由下至上依次包括衬底、成核层、应力缓冲层和氮化物材料层,所述氮化物材料层包括间隔布设的氮化物半导体材料层和氮化物复合夹层,氮化物半导体材料层位于应力缓冲层上方;所述氮化物复合夹层包括第一氮化物夹层和位于所述第一氮化物夹层上方的第二氮化物夹层,所述第一氮化物夹层为p型,所述第二氮化物夹层为一层弛豫氮化物夹层;其中第一氮化物夹层位于氮化物半导体材料层上方。
2.根据权利要求1所述的厚膜高阻氮化物半导体外延结构,其特征在于,所述衬底为硅衬底、绝缘衬底硅、蓝宝石衬底、碳化硅、铌酸锂、氮化鎵或氮化铝衬底中的任一种。
3.根据权利要求1所述的厚膜高阻氮化物半导体外延结构,其特征在于,所述成核层为AlGaN层、AlInGaN层、AlN层或GaN层。
4.根据权利要求1所述的厚膜高阻氮化物半导体外延结构,其特征在于,所述应力缓冲层为AlN、AlGaN、GaN的任一种或组合;应力缓冲层厚度为100nm~10μm。
5.根据权利要求1所述的厚膜高阻氮化物半导体外延结构,其特征在于,所述氮化物半导体材料层为AlGaN层、AlInGaN层或GaN层;其厚度为100nm~20μm。
6.根据权利要求1所述的厚膜高阻氮化物半导体外延结构,其特征在于,所述第一氮化物夹层为p型掺杂GaN层、AlN层或AlGaN层,是通过掺杂Mg、Be、Zn、Mn或C的杂质以实现P型掺杂;所述的第一氮化物夹层材料厚度为1nm~50nm。
7.根据权利要求1所述的厚膜高阻氮化物半导体外延结构,其特征在于,所述第二氮化物夹层为一层弛豫氮化物夹层;所述弛豫氮化物夹层包括AlN、AlGaN任一种或组合;所述的弛豫氮化物夹层材料厚度为1nm~50nm。
8.根据权利要求1所述的厚膜高阻氮化物半导体外延结构,其特征在于,所述半导体外延结构还包括形成于所述氮化物半导体材料层上的有源区,所述有源区选自InGaN/GaN多量子阱结构和P型氮化物构成的发光二极管、AlGaN/GaN异质结构成的高电子迁移率晶体管、AlGaInN/GaN异质结构成的高电子迁移率晶体管、AlN/GaN异质结构成的高迁移率三极管、氮化鎵MOSFET、UVLED、光电探测器或太阳能电池。
9.一种厚膜高阻氮化物半导体外延结构的生长方法,其特征在于,包括:
1)提供一种衬底;
2)在所述衬底上生长成核层;
3)在所述成核层上生长应力缓冲层;
4)在应力缓冲层上生长一层氮化物半导体材料层;
5)在氮化物半导体材料层上生长氮化物复合夹层,其中氮化物复合夹层包括第一氮化物夹层和位于所述第一氮化物夹层上方的第二氮化物夹层;第一氮化物夹层为p型,第二氮化物夹层为一层弛豫氮化物夹层;
6)在氮化物复合夹层上生长另一层氮化物半导体材料层;
7)依次重复步骤5)和步骤6)直到生长到足够厚度的氮化物半导体材料层为止。
CN201310673040.8A 2013-12-12 2013-12-12 一种厚膜高阻氮化物半导体外延结构及其生长方法 Active CN103633134B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310673040.8A CN103633134B (zh) 2013-12-12 2013-12-12 一种厚膜高阻氮化物半导体外延结构及其生长方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310673040.8A CN103633134B (zh) 2013-12-12 2013-12-12 一种厚膜高阻氮化物半导体外延结构及其生长方法

Publications (2)

Publication Number Publication Date
CN103633134A CN103633134A (zh) 2014-03-12
CN103633134B true CN103633134B (zh) 2016-09-14

Family

ID=50213967

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310673040.8A Active CN103633134B (zh) 2013-12-12 2013-12-12 一种厚膜高阻氮化物半导体外延结构及其生长方法

Country Status (1)

Country Link
CN (1) CN103633134B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6180401B2 (ja) * 2014-11-25 2017-08-16 サンケン電気株式会社 エピタキシャルウェーハ、半導体素子、エピタキシャルウェーハの製造方法、並びに、半導体素子の製造方法
CN104465749A (zh) * 2014-12-05 2015-03-25 中山大学 一种厚膜高耐压氮化物半导体外延结构及其生长方法
CN105428395A (zh) * 2015-11-12 2016-03-23 江西省昌大光电科技有限公司 高电子迁移率晶体管及其外延结构、及外延结构制造方法
CN107507891B (zh) * 2017-08-10 2019-02-15 湘能华磊光电股份有限公司 提高内量子效率的led外延生长方法
CN108110048A (zh) * 2017-12-18 2018-06-01 中国科学院半导体研究所 高阻iii族氮化物半导体外延结构及其制备方法
CN109904286B (zh) * 2019-01-18 2021-08-06 华灿光电(浙江)有限公司 发光二极管的外延片及其制备方法
CN112467514B (zh) * 2020-11-10 2022-04-12 华中科技大学 一种宽工作温度范围的分布反馈半导体激光器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1587438A (zh) * 2004-07-30 2005-03-02 中国科学院上海微系统与信息技术研究所 氢化物气相外延生长氮化镓膜中的低温插入层及制备方法
CN1824849A (zh) * 2005-02-25 2006-08-30 深圳大学 硅衬底ⅲ族氮化物外延生长
CN102820325A (zh) * 2012-09-05 2012-12-12 电子科技大学 一种具有背电极结构的氮化镓基异质结场效应晶体管

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4592742B2 (ja) * 2007-12-27 2010-12-08 Dowaエレクトロニクス株式会社 半導体材料、半導体材料の製造方法及び半導体素子
US9691855B2 (en) * 2012-02-17 2017-06-27 Epistar Corporation Method of growing a high quality III-V compound layer on a silicon substrate

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1587438A (zh) * 2004-07-30 2005-03-02 中国科学院上海微系统与信息技术研究所 氢化物气相外延生长氮化镓膜中的低温插入层及制备方法
CN1824849A (zh) * 2005-02-25 2006-08-30 深圳大学 硅衬底ⅲ族氮化物外延生长
CN102820325A (zh) * 2012-09-05 2012-12-12 电子科技大学 一种具有背电极结构的氮化镓基异质结场效应晶体管

Also Published As

Publication number Publication date
CN103633134A (zh) 2014-03-12

Similar Documents

Publication Publication Date Title
CN103633134B (zh) 一种厚膜高阻氮化物半导体外延结构及其生长方法
JP6227231B2 (ja) ダイアモンド基板上炭化珪素並びに関連するデバイス及び方法
CN102832241B (zh) 一种具有横向p-n结复合缓冲层结构的氮化镓基异质结场效应晶体管
CN104600109A (zh) 一种高耐压氮化物半导体外延结构及其生长方法
JP2011082494A (ja) 化合物半導体基板
CN104576714B (zh) 一种硅上高迁移率GaN基异质结构及其制备方法
CN103730557A (zh) 一种具有新型的p型电子阻挡层结构的发光二极管及生长方法
CN107408511A (zh) 化合物半导体基板
CN107112241A (zh) 半导体装置
KR20150085724A (ko) 질화물 반도체 소자 및 그 제조 방법
CN102851734B (zh) 半导体外延结构及其生长方法
CN101266999A (zh) 氮化镓基双异质结场效应晶体管结构及制作方法
CN108389894A (zh) 一种高电子迁移率晶体管外延结构
CN100397655C (zh) 提高氮化镓基高电子迁移率晶体管性能的结构及制作方法
CN205092260U (zh) GaN基LED外延结构
KR20150091706A (ko) 질화물 반도체 소자 및 그 제조 방법
CN102544086B (zh) 氮化镓基高电子迁移率晶体管及其制作方法
CN104465720A (zh) 一种半导体外延结构及其生长方法
CN103872197B (zh) 一种提升GaN基LED芯片抗静电能力的外延生长方法
CN105304778A (zh) 提高GaN基LED抗静电性能的外延结构及其制备方法
CN105006427B (zh) 一种利用低温过渡层生长高质量氮化镓外延结构的方法
CN106601790A (zh) 纵向调制掺杂氮化镓基场效应晶体管结构及其制作方法
KR20150000753A (ko) 질화물 반도체 소자 및 그 제조 방법
CN206774502U (zh) 含有硅掺杂氮化铝层的半导体器件
CN100379019C (zh) 双异质结构氮化镓基高电子迁移率晶体管结构及制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20170330

Address after: Wujiang District of Suzhou City, Jiangsu province 215215 Lili town FENHU Road No. 558

Patentee after: Jiangsu Power Semiconductor Co., Ltd.

Address before: 510275 Xingang West Road, Guangdong, No. 135 Zhongshan University,

Patentee before: Sun Yat-sen University

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20200511

Address after: 200072 5th floor, No.11 and 12, Lane 299, Wenshui Road, Jing'an District, Shanghai

Patentee after: China Resources Microelectronics Holding Co., Ltd

Address before: Wujiang District of Suzhou City, Jiangsu province 215215 Lili town FENHU Road No. 558

Patentee before: SINOPOWER SEMICONDUCTOR Co.,Ltd.