CN108110048A - 高阻iii族氮化物半导体外延结构及其制备方法 - Google Patents

高阻iii族氮化物半导体外延结构及其制备方法 Download PDF

Info

Publication number
CN108110048A
CN108110048A CN201711371959.6A CN201711371959A CN108110048A CN 108110048 A CN108110048 A CN 108110048A CN 201711371959 A CN201711371959 A CN 201711371959A CN 108110048 A CN108110048 A CN 108110048A
Authority
CN
China
Prior art keywords
high resistant
iii
nitride
group
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711371959.6A
Other languages
English (en)
Inventor
李晋闽
谭晓宇
姬小利
马平
李喜林
魏同波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Semiconductors of CAS
Original Assignee
Institute of Semiconductors of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Semiconductors of CAS filed Critical Institute of Semiconductors of CAS
Priority to CN201711371959.6A priority Critical patent/CN108110048A/zh
Publication of CN108110048A publication Critical patent/CN108110048A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3245—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)

Abstract

本公开提供了一种高阻III族氮化物半导体外延结构及其制备方法。其外延结构包括衬底和高阻III族氮化物外延层。本公开通过同时掺入Mg元素和C元素的方法实现III族氮化物层的高阻特性，以较低浓度的Mg补偿大部分的n型背景载流子，同时以较低浓度的C补偿剩余的n型背景载流子或中和过补偿的p型载流子，从而获得高晶体质量的高阻III族氮化物外延层。本公开的高阻III族氮化物半导体外延结构在降低杂质掺入浓度、提高氮化物晶体质量的同时，降低了外延材料的漏电流、提高了外延材料的击穿电压。

Description

高阻III族氮化物半导体外延结构及其制备方法
技术领域
本公开属于半导体材料外延生长领域，具体涉及一种高阻III族氮化物半导体外延结构及其制备方法。
背景技术
氮化镓作为第三代半导体材料的代表，具有禁带宽度大、临界击穿场强高、电子饱和速度高等有点，使其较传统半导体如Si，GaAs，InP等在高压、高温、高频等方面具有更大的应用前景。以氮化镓材料制成的电力电子器件与Si器件相比，能具有更高的功率密度和能量转化效率以及更小的尺寸，从而降低系统的成本。
但是，通过MOCVD和MBE外延生长得到的氮化镓层往往具有很高的由氮空位或替位氧引起的n型背景载流子浓度。对于功率电子器件而言，由此产生的电流泄露会极大地降低器件的耐压特性和输出特性。因此，高质量的高阻氮化镓层是GaN-HEMT或GaN-MESFET等功率电子器件的重要结构。
当前，获得高阻氮化镓层的方法主要包括离子注入法和P型杂质补偿法。离子注入法通过破坏晶格引入深能级缺陷获得高阻，但后续工艺中的高温退火会一定程度消除这些缺陷，从而失去高祖特性。P型杂质补偿法是在材料外延生长过程中引入Fe、C、Mg等杂质获得高阻。其中，Fe和C通过引入深能级受主态来补偿n型载流子。但Fe的掺杂窗口非常窄，不利于生长调控；C需要很高的掺入浓度才能获得高阻特性，而高浓度的C会降低材料的晶格质量，同样引起器件的电流耗散。Mg通过取代Ga的位置产生空穴，以此补偿背景的n型载流子。作为激活能最低的受主杂质，Mg在氮化镓中的空穴供给能力是已知元素中最高的。但是，在只掺入Mg的情况下，恰好完全补偿背景n型载流子浓度的窗口同样很窄。
有研究表明，氮化镓中掺入的C既可能引入受主态，也可能引入施主态，具体形成何者取决于费米能级位置的变化，亦即材料当前是n型还是p型。那么，如果在掺入Mg的时候同时引入C杂质，即可以通过C杂质的自补偿效应拓宽掺入Mg时的窗口，从而降低材料制备难度，实现高质量的高阻III族氮化物层。
发明内容
(一)要解决的技术问题
本公开提供了一种高阻III族氮化半导体外延结构及其制备方法，以至少部分解决以上所提出的技术问题。
(二)技术方案
根据本公开的一个方面，提供了一种高阻III族氮化半导体外延结构，包括：衬底1以及生长于衬底上的高阻III族氮化物外延层4；其中，高阻III族氮化物外延层4中同时掺杂了Mg与C两种元素。
在本公开的一些实施例中，Mg元素的掺杂浓度为1×1017～1×1018cm-3；C元素的掺杂浓度为3×1017～5×1018cm-3。
在本公开的一些实施例中，高阻III族氮化物外延层4的材料为GaN、AlGaN中的一种或两种的组合，高阻III族氮化物外延层4的厚度为500nm～20μm。
在本公开的一些实施例中，高阻III族氮化半导体外延结构还包括：生长于衬底1上的成核层2以及生长于成核层2应力缓冲层3；其中，高阻III族氮化物外延层4生长在应力缓冲层3上。
在本公开的一些实施例中，成核层2的材料为AlN、GaN和AlGaN中的一种或两种以上的组合；应力缓冲层3的材料为AlN、GaN和AlGaN中的一种或两种以上的组合。
在本公开的一些实施例中，衬底1为硅衬底、蓝宝石衬底、碳化硅衬底、氧化镓衬底或氮化镓衬底中的一种。
根据本公开的另一个方面，提供了一种制备上述高阻III族氮化物外延结构的方法，包括：步骤A：形成衬底1；步骤D：在衬底1上生长高阻III族氮化物外延层4，其中，高阻III族氮化物外延层4同时掺杂Mg元素和C元素；步骤E：高阻III族氮化物外延层4退火。
在本公开的一些实施例中，步骤D中，高阻III族氮化物外延层4的生长方法为金属有机化学气相沉积方法，生长原料包括III族有机源和含有Mg元素的有机源，生长条件为压强5～300torr，温度850～1050℃；其中，含有Mg元素的有机源中的Mg元素在生长结束后残留在高阻III族氮化物外延层4中形成Mg掺杂，同时，III族有机源有机源中的C元素在生长结束后也残留在高阻III族氮化物外延层4中形成C掺杂。
在本公开的一些实施例中，步骤D中，生长原料还包括氨气，III族有机源与含有Mg元素的有机源的摩尔流量比为300～20000，氨气与III族有机源的摩尔流量比为800～5000。
在本公开的一些实施例中，步骤E中，高阻III族氮化物外延层4的退火条件为氮气气氛、温度630～850℃，退火时间为3～30min。
在本公开的一些实施例中，含有Mg元素的有机源为二茂镁；III族有机源为三甲基镓和三甲基铝；运送III族有机源的载气为氢气或氮气。
在本公开的一些实施例中，在步骤D之前步骤A之后还包括：步骤B：采用金属有机化学气相沉积方法在衬底上生长成核层2；步骤C：采用金属有机化学气相沉积方法在成核层2上生长应力缓冲层3；其中，步骤D中，在应力缓冲层3上生长高阻III族氮化物外延层4。
(三)有益效果
从上述技术方案可以看出，本公开的高阻III族氮化半导体外延结构及其制备方法至少具有以下有益效果其中之一：
(1)通过同时刻意掺入了Mg元素与C元素，以较低的杂质浓度对III族氮化物外延层中的背景n型载流子进行补偿，避免了较高浓度的杂质或位错对晶格的损害，从而获得了较高晶体质量的高阻III族氮化物外延层；
(2)利用部分退火的方法，消除了Mg的过量使材料变成p型外延层的可能；
(3)高质量的高阻外延层可以使其上的功能结构发挥出更佳的性能，导通电阻更小、跨导更大、耐压更高。
附图说明
图1为本公开实施例中高阻III族氮化物外延结构的示意图；
图2为本公开实施例中高阻III族氮化半导体外延结构的制备方法流程图。
【附图中本公开实施例主要元件符号说明】
1-衬底；
2-成核层；
3-应力缓冲层；
4-高阻III族氮化物外延层。
具体实施方式
本公开提供了一种高阻III族氮化物半导体外延结构及其制备方法。其外延结构包括衬底和高阻III族氮化物外延层。本公开通过同时掺入Mg和C的方法实现III族氮化物层的高阻特性，以较低浓度的Mg补偿大部分的n型背景载流子，同时以较低浓度的C补偿剩余的n型背景载流子或中和过补偿的p型载流子，从而获得高晶体质量的高阻III族氮化物外延层。本公开的高阻III族氮化物半导体外延结构在降低杂质掺入浓度、提高氮化物晶体质量的同时，降低了外延材料的漏电流、提高了外延材料的击穿电压。
为使本公开的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本公开进一步详细说明。
本公开某些实施例于后方将参照所附附图做更全面性地描述，其中一些但并非全部的实施例将被示出。实际上，本公开的各种实施例可以许多不同形式实现，而不应被解释为限于此数所阐述的实施例；相对地，提供这些实施例使得本公开满足适用的法律要求。
在本公开的一个示例性实施例中，提供了一种高阻III族氮化半导体外延结构。图1为本公开实施例中高阻III族氮化物外延结构的示意图。如图1所示，本公开的高阻III族氮化物外延结构包括衬底1和依次生长于衬底上的成核层2、应力缓冲层3和高阻III族氮化物外延层4，其中，高阻III族氮化物外延层4中同时掺杂了Mg与C两种元素。
在本发明的一些实施例中，没有成核层2和应力缓冲层3。本实施例中，为了提高高阻III族氮化物外延层4的晶体质量，在衬底1和高阻III族氮化物外延层4之间增加了成核层2和应力缓冲层3。
以下分别对本实施例的高阻III族氮化半导体外延结构各个部分进行详细说明。
衬底1为硅衬底、蓝宝石衬底、碳化硅衬底、氧化镓衬底或氮化镓衬底中的一种。
成核层2的材料为AlN、GaN和AlGaN中的一种或两种以上的组合，成核层2厚度为5～600nm。
应力缓冲层3的材料为AlN、GaN和AlGaN中的一种或两种以上的组合，应力缓冲层3厚度为20～3000nm。
高阻III族氮化物外延层4为GaN、AlGaN中的一种或两种的组合，高阻III族氮化物外延层4厚度为500nm～20μm。
高阻III族氮化物外延层4中同时掺杂了Mg元素与C元素，含有掺杂元素Mg的物质为二茂镁，Mg掺杂浓度为1×1017～1×1018cm-3，C掺杂浓度为3×1017～5×1018cm-3。
同时掺入Mg与C元素，可以较低的杂质浓度对III族氮化物外延层中的背景n型载流子进行补偿，避免了较高浓度的杂质或位错对晶格的损害，从而获得了较高晶体质量的高阻III族氮化物外延层。高质量的高阻外延层可以使其上的功能结构发挥出更佳的性能，如导通电阻更小、跨导更大、耐压更高。
在本公开的一个示例性实施例中，还提供了上述半导体外延结构的制备方法。图2为本公开实施例中高阻III族氮化半导体外延结构的制备方法流程图。
请参照图1和图2，该制备方法具体包括以下步骤：
步骤A：形成衬底1；
其中，衬底1可以为硅衬底、蓝宝石衬底、碳化硅衬底、氧化镓衬底或氮化镓衬底中的一种。衬底可直接采购，无需制作。
步骤B：在衬底上生长成核层2；
成核层2的生长采用金属有机化学气象沉积方法，温度为550～950℃，压力为20～350torr；
步骤C：在成核层2上生长应力缓冲层3；
应力缓冲层3的生长采用金属有机化学气象沉积方法，温度为550～1050℃，压力为20～300torr；
步骤D：在缓冲层3上生长高阻III族氮化物外延层4。
高阻III族氮化物外延层4的生长采用金属有机化学气相沉积方法，在压强为5～300torr，温度为850～1050℃的条件下，以III族有机源、氨气和含有掺杂元素的物质作为生长原料生长；
其中，III族有机源为三甲基镓和三甲基铝，运送III族有机源以氢气或氮气为载气；III族有机源与含有掺杂元素的物质的摩尔流量比为300～20000，氨气与III族有机源的摩尔流量比为800～5000；
步骤E：高阻III族氮化物外延层4生长完成后，在氮气气氛、温度为630～850℃的条件下，退火3～30min。
本实施例中，部分退火的方法可以消除H元素对Mg元素的钝化、激活掺入的Mg元素，使外延层产生空穴补偿背景n型载流子，同时，确保有足够的H元素钝化多余的Mg杂质，使材料不至于产生p型导电。
当然，根据实际需要，本公开显示装置的制备方法还包含其他的工艺和步骤，由于同本公开的创新之处无关，此处不再赘述。
至此，已经结合附图对本公开实施例进行了详细描述。需要说明的是，在附图或说明书正文中，未绘示或描述的实现方式，均为所属技术领域中普通技术人员所知的形式，并未进行详细说明。此外，上述对各元件和方法的定义并不仅限于实施例中提到的各种具体结构、形状或方式，本领域普通技术人员可对其进行简单地更改或替换。
综上所述，本公开提供了一种高阻III族氮化物半导体外延结构及其制备方法。其外延结构包括衬底和高阻III族氮化物外延层。本公开通过同时掺入Mg和C的方法实现III族氮化物层的高阻特性，以较低浓度的Mg补偿大部分的n型背景载流子，同时以较低浓度的C补偿剩余的n型背景载流子或中和过补偿的p型载流子，从而获得高晶体质量的高阻III族氮化物外延层。本公开的高阻III族氮化物半导体外延结构在降低杂质掺入浓度、提高氮化物晶体质量的同时，降低了外延材料的漏电流、提高了外延材料的击穿电压。
还需要说明的是，除非有所知名为相反之意，本说明书及所附权利要求中的数值参数是近似值，能够根据通过本公开的内容所得的所需特性改变。具体而言，所有使用于说明书及权利要求中表示组成的含量、反应条件等等的数字，应理解为在所有情况中是受到「约」的用语所修饰。一般情况下，其表达的含义是指包含由特定数量在一些实施例中±10％的变化、在一些实施例中±5％的变化、在一些实施例中±1％的变化、在一些实施例中±0.5％的变化。
再者，单词“包含”不排除存在未列在权利要求中的元件或步骤。位于元件之前的单词“一”或“一个”不排除存在多个这样的元件。
此外，除非特别描述或必须依序发生的步骤，上述步骤的顺序并无限制于以上所列，且可根据所需设计而变化或重新安排。并且上述实施例可基于设计及可靠度的考虑，彼此混合搭配使用或与其他实施例混合搭配使用，即不同实施例中的技术特征可以自由组合形成更多的实施例。
以上所述的具体实施例，对本公开的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本公开的具体实施例而已，并不用于限制本公开，凡在本公开的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。

Claims (12)

1.一种高阻III族氮化半导体外延结构，包括：
衬底(1)；以及
高阻III族氮化物外延层(4)，生长于衬底上；
其中，所述高阻III族氮化物外延层(4)中同时掺杂了Mg与C两种元素。
2.根据权利要求1所述的高阻III族氮化半导体外延结构，其中：
Mg元素的掺杂浓度为1×1017～1×1018cm-3；
C元素的掺杂浓度为3×1017～5×1018cm-3。
3.根据权利要求1任一项所述的高阻III族氮化半导体外延结构，其中，所述高阻III族氮化物外延层(4)的材料为GaN、AlGaN中的一种或两种的组合，所述高阻III族氮化物外延层(4)的厚度为500nm～20μm。
4.根据权利要求1所述的高阻III族氮化半导体外延结构，还包括：
成核层(2)，生长于所述衬底(1)上的；以及
应力缓冲层(3)，生长于成核层(2)；
其中，所述高阻III族氮化物外延层(4)生长在所述应力缓冲层(3)上。
5.根据权利要求4所述的高阻III族氮化半导体外延结构，其中，所述成核层(2)的材料为AlN、GaN和AlGaN中的一种或两种以上的组合；所述应力缓冲层(3)的材料为AlN、GaN和AlGaN中的一种或两种以上的组合。
6.根据权利要求1～5任一项所述的高阻III族氮化半导体外延结构，其中，所述衬底(1)为硅衬底、蓝宝石衬底、碳化硅衬底、氧化镓衬底或氮化镓衬底中的一种。
7.一种制备如权利要求1至6中任一项所述高阻III族氮化物外延结构的方法，包括：
步骤A：形成衬底(1)；
步骤D：在衬底(1)上生长高阻III族氮化物外延层(4)，其中，所述高阻III族氮化物外延层(4)同时掺杂Mg元素和C元素；
步骤E：高阻III族氮化物外延层(4)退火。
8.根据权利要求7所述的高阻III族氮化半导体外延结构的生长方法，步骤D中，所述高阻III族氮化物外延层(4)的生长方法为金属有机化学气相沉积方法，所述生长原料包括III族有机源和含有Mg元素的有机源，生长条件为压强5～300torr，温度850～1050℃；
其中，所述含有Mg元素的有机源中的Mg元素在生长结束后残留在高阻III族氮化物外延层(4)中形成Mg掺杂，同时，所述III族有机源有机源中的C元素在生长结束后也残留在高阻III族氮化物外延层(4)中形成C掺杂。
9.根据权利要求8所述的高阻III族氮化半导体外延结构的生长方法，步骤D中，所述生长原料还包括氨气，所述III族有机源与含有Mg元素的有机源的摩尔流量比为300～20000，氨气与所述III族有机源的摩尔流量比为800～5000。
10.根据权利要求7所述的高阻III族氮化半导体外延结构的生长方法，步骤E中，高阻III族氮化物外延层(4)的退火条件为氮气气氛、温度630～850℃，退火时间为3～30min。
11.根据权利要求8～10中任一项所述的高阻III族氮化半导体外延结构的生长方法，其中：
所述含有Mg元素的有机源为二茂镁；
所述III族有机源为三甲基镓和三甲基铝；
运送所述III族有机源的载气为氢气或氮气。
12.根据权利要求8～10中任一项所述的高阻III族氮化半导体外延结构的生长方法，其中，在步骤D之前步骤A之后还包括：
步骤B：采用金属有机化学气相沉积方法在衬底上生长成核层(2)；
步骤C：采用金属有机化学气相沉积方法在成核层(2)上生长应力缓冲层(3)；
其中，所述步骤D中，在应力缓冲层(3)上生长高阻III族氮化物外延层(4)。
CN201711371959.6A 2017-12-18 2017-12-18 高阻iii族氮化物半导体外延结构及其制备方法 Pending CN108110048A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711371959.6A CN108110048A (zh) 2017-12-18 2017-12-18 高阻iii族氮化物半导体外延结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711371959.6A CN108110048A (zh) 2017-12-18 2017-12-18 高阻iii族氮化物半导体外延结构及其制备方法

Publications (1)

Publication Number Publication Date
CN108110048A true CN108110048A (zh) 2018-06-01

Family

ID=62210967

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711371959.6A Pending CN108110048A (zh) 2017-12-18 2017-12-18 高阻iii族氮化物半导体外延结构及其制备方法

Country Status (1)

Country Link
CN (1) CN108110048A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109148624A (zh) * 2018-08-30 2019-01-04 广东省半导体产业技术研究院 半导体器件及其制备方法
WO2022222046A1 (zh) * 2021-04-20 2022-10-27 华为技术有限公司 半导体器件、电子设备及形成半导体器件的方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010015437A1 (en) * 2000-01-25 2001-08-23 Hirotatsu Ishii GaN field-effect transistor, inverter device, and production processes therefor
CN103215642A (zh) * 2013-03-23 2013-07-24 北京工业大学 一种P型GaN低流量掺杂剂控制生长方法
CN103633134A (zh) * 2013-12-12 2014-03-12 中山大学 一种厚膜高阻氮化物半导体外延结构及其生长方法
CN104465720A (zh) * 2014-12-05 2015-03-25 中山大学 一种半导体外延结构及其生长方法
CN104617201A (zh) * 2015-01-23 2015-05-13 合肥彩虹蓝光科技有限公司 一种适合高电流密度的GaN基LED外延结构及其生长方法
CN105047695A (zh) * 2015-06-10 2015-11-11 上海新傲科技股份有限公司 用于高电子迁移率晶体管的高阻衬底以及生长方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010015437A1 (en) * 2000-01-25 2001-08-23 Hirotatsu Ishii GaN field-effect transistor, inverter device, and production processes therefor
CN103215642A (zh) * 2013-03-23 2013-07-24 北京工业大学 一种P型GaN低流量掺杂剂控制生长方法
CN103633134A (zh) * 2013-12-12 2014-03-12 中山大学 一种厚膜高阻氮化物半导体外延结构及其生长方法
CN104465720A (zh) * 2014-12-05 2015-03-25 中山大学 一种半导体外延结构及其生长方法
CN104617201A (zh) * 2015-01-23 2015-05-13 合肥彩虹蓝光科技有限公司 一种适合高电流密度的GaN基LED外延结构及其生长方法
CN105047695A (zh) * 2015-06-10 2015-11-11 上海新傲科技股份有限公司 用于高电子迁移率晶体管的高阻衬底以及生长方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109148624A (zh) * 2018-08-30 2019-01-04 广东省半导体产业技术研究院 半导体器件及其制备方法
CN109148624B (zh) * 2018-08-30 2020-10-20 广东省半导体产业技术研究院 半导体器件及其制备方法
WO2022222046A1 (zh) * 2021-04-20 2022-10-27 华为技术有限公司 半导体器件、电子设备及形成半导体器件的方法

Similar Documents

Publication Publication Date Title
US7449353B2 (en) Co-doping for fermi level control in semi-insulating Group III nitrides
EP1655766B1 (en) Substrate for growth of nitride semiconductor
TWI501291B (zh) Method for forming epitaxial wafers and method for fabricating semiconductor elements
TWI381072B (zh) Iii-ｖ族化合物半導體之製造方法、肖特基能障二極體、發光二極體、雷射二極體及該等之製造方法
CN103367589B (zh) 用于制造含Ga的第III族氮化物半导体的方法
US8410552B2 (en) Epitaxial substrate for semiconductor device, semiconductor device, and method of manufacturing epitaxial substrate for semiconductor device
US9153648B2 (en) Semiconductor stacked body, method for manufacturing same, and semiconductor element
CN112701160B (zh) 氮化镓基高电子迁移率晶体管外延片及其制备方法
JP2003045899A (ja) 半導体素子
CN112216742B (zh) 氮化镓基高电子迁移率晶体管外延片及其制备方法
JP2005167275A (ja) 半導体素子
CN102903615A (zh) 一种p型GaN与AlGaN半导体材料的制备方法
CN108400159A (zh) 具有多量子阱高阻缓冲层的hemt外延结构及制备方法
CN107195736A (zh) 一种氮化镓基发光二极管外延片及其生长方法
CN110148652B (zh) 发光二极管的外延片的制备方法及外延片
CN115842042A (zh) 一种外延层结构及其制备方法和应用
CN116960173A (zh) 高电子迁移率晶体管外延结构及制备方法、hemt器件
CN111180527A (zh) 一种GaN基PN二极管及其制备方法
CN108110048A (zh) 高阻iii族氮化物半导体外延结构及其制备方法
CN109065682B (zh) 一种发光二极管外延片及其制造方法
CN109473516A (zh) 一种氮化镓基发光二极管外延片及其生长方法
JPWO2008117750A1 (ja) Ｐ型ｉｉｉ族窒化物半導体およびｉｉｉ族窒化物半導体素子
CN100501951C (zh) 场效应晶体管、半导体器件、其制造方法和半导体晶体生长方法
JP5746927B2 (ja) 半導体基板、半導体デバイスおよび半導体基板の製造方法
CN111009579A (zh) 半导体异质结构及半导体器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180601

WD01 Invention patent application deemed withdrawn after publication