TWI501291B - Method for forming epitaxial wafers and method for fabricating semiconductor elements - Google Patents
Method for forming epitaxial wafers and method for fabricating semiconductor elements Download PDFInfo
- Publication number
- TWI501291B TWI501291B TW099104758A TW99104758A TWI501291B TW I501291 B TWI501291 B TW I501291B TW 099104758 A TW099104758 A TW 099104758A TW 99104758 A TW99104758 A TW 99104758A TW I501291 B TWI501291 B TW I501291B
- Authority
- TW
- Taiwan
- Prior art keywords
- temperature
- substrate
- layer
- buffer layer
- gallium oxide
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 121
- 238000000034 method Methods 0.000 title claims description 69
- 235000012431 wafers Nutrition 0.000 title 1
- 239000000758 substrate Substances 0.000 claims description 162
- 229910002601 GaN Inorganic materials 0.000 claims description 120
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 claims description 106
- 229910001195 gallium oxide Inorganic materials 0.000 claims description 105
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 67
- 230000015572 biosynthetic process Effects 0.000 claims description 51
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 43
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 38
- 229910001873 dinitrogen Inorganic materials 0.000 claims description 29
- 238000004519 manufacturing process Methods 0.000 claims description 26
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 18
- 229910052757 nitrogen Inorganic materials 0.000 claims description 4
- 150000002902 organometallic compounds Chemical class 0.000 claims description 3
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 2
- 229910052733 gallium Inorganic materials 0.000 claims description 2
- 239000000463 material Substances 0.000 claims description 2
- 239000013078 crystal Substances 0.000 description 16
- 239000007789 gas Substances 0.000 description 16
- 229910002704 AlGaN Inorganic materials 0.000 description 12
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 12
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 11
- 239000001257 hydrogen Substances 0.000 description 10
- 229910052739 hydrogen Inorganic materials 0.000 description 10
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 10
- 229910005191 Ga 2 O 3 Inorganic materials 0.000 description 8
- 239000012298 atmosphere Substances 0.000 description 8
- 239000002994 raw material Substances 0.000 description 8
- 238000002441 X-ray diffraction Methods 0.000 description 7
- 239000013598 vector Substances 0.000 description 7
- 239000012159 carrier gas Substances 0.000 description 6
- 150000004767 nitrides Chemical class 0.000 description 6
- 239000012535 impurity Substances 0.000 description 5
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 5
- 229910021529 ammonia Inorganic materials 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 239000002019 doping agent Substances 0.000 description 4
- 229910052594 sapphire Inorganic materials 0.000 description 4
- 239000010980 sapphire Substances 0.000 description 4
- -1 GaN Chemical class 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 101150086396 PRE1 gene Proteins 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- DIOQZVSQGTUSAI-UHFFFAOYSA-N decane Chemical compound CCCCCCCCCC DIOQZVSQGTUSAI-UHFFFAOYSA-N 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- QHGSGZLLHBKSAH-UHFFFAOYSA-N hydridosilicon Chemical compound [SiH] QHGSGZLLHBKSAH-UHFFFAOYSA-N 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 125000000962 organic group Chemical group 0.000 description 2
- MHYQBXJRURFKIN-UHFFFAOYSA-N C1(C=CC=C1)[Mg] Chemical compound C1(C=CC=C1)[Mg] MHYQBXJRURFKIN-UHFFFAOYSA-N 0.000 description 1
- 238000005234 chemical deposition Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004299 exfoliation Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000011777 magnesium Substances 0.000 description 1
- 150000002736 metal compounds Chemical class 0.000 description 1
- 238000002203 pretreatment Methods 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
- C30B25/02—Epitaxial-layer growth
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/10—Inorganic compounds or compositions
- C30B29/16—Oxides
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/10—Inorganic compounds or compositions
- C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
- C30B29/403—AIII-nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/0242—Crystalline insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/02433—Crystal orientation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02455—Group 13/15 materials
- H01L21/02458—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/0254—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
- H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Inorganic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Led Devices (AREA)
- Chemical Vapour Deposition (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Description
本發明係關於一種磊晶晶圓之形成方法及半導體元件之製作方法。
於專利文獻1中，記載有於Ga2
O3
基板上製作發光二極體。對Ga2
O3
基板，一邊向反應器內供給氮氣一邊於攝氏800度下實施熱處理後，停止氮氣之供給並向反應器內供給氫氣。於攝氏400度下，供給氫氣、氨氣及三甲基鎵而成長AlN層。於AlN層之成膜結束時，停止氫氣之供給並向反應器內供給氮氣。於氮氣環境中，使反應器之溫度上升，在攝氏1050度下，於AlN層上成長1.0 μm之GaN膜。停止氮氣之供給並向反應器內供給氫氣，進而成長2.0 μm之GaN膜。
於非專利文獻1中，記載有於β-Ga2
O3
單晶基板上以有機金屬化學沈積法而磊晶成長氮化物。於Ga2
O3
單晶基板之(100)面上，於攝氏600度下成長LT-GaN緩衝層。於LT-GaN緩衝層中添加有Si。繼而，於攝氏1070度下沈積1000 nm之GaN膜。
專利文獻1：日本專利特開2006-310765號公報
非專利文獻1：Jap. J. Appl. Phys. Vol. 44,No. 1 2005,pp. L7-L8
於非專利文獻1中，一邊流通氫氣一邊於β-Ga2
O3
基板上進行緩衝層之成長。於溫度為攝氏600度以上之氫氣環境下，β-Ga2
O3
基板之表面會變質而呈現黑色之外觀狀。
於專利文獻1中，於攝氏400度之溫度下，一邊流通氫氣一邊成長LT-AlGaN緩衝層。緩衝層之成長係於攝氏350度~攝氏550度之範圍內進行。在緩衝層之成膜溫度為該溫度範圍內時，不會產生β-Ga2
O3
之變質。另一方面，藉由在更高溫度下成長緩衝層而可減少緩衝層中混入之雜質。又，藉由在氫氣環境中成長緩衝層而亦可減少緩衝層中混入之雜質。緩衝層之品質提高對於提昇於其上所成長之結晶之品質為有效。
本發明之目的在於提供一種可於氧化鎵區域上沈積結晶品質良好的氮化鎵系半導體之磊晶晶圓之形成方法，又，本發明之目的在於提供一種可於氧化鎵區域上沈積結晶品質良好的氮化鎵系半導體之半導體元件之製作方法。
本發明之一側面係一種磊晶晶圓之形成方法。該方法包含如下步驟：(a)將氧化鎵基板配置於成長爐內；(b)一邊向上述成長爐內供給氮氣而使上述氧化鎵基板曝露於氮氣環境中，一邊變更上述氧化鎵基板之基板溫度；(c)在上述基板溫度達到第1成膜溫度後，一邊向上述成長爐內供給氮氣，一邊於上述第1成膜溫度下形成包含Alx
Ga1-x
N(0<x≦1)之緩衝層；及(d)於上述成長爐內，在上述緩衝層上於第2成膜溫度下成長氮化鎵系半導體層。上述第1成膜溫度為攝氏550度以上，於上述緩衝層之成長中途，開始向上述成長爐內供給氫氣。
根據該形成方法，並非於緩衝層開始成長之前向成長爐內供給氫氣，而是於緩衝層之成長中途開始供給氫氣，故可防止氧化鎵基板直接曝露於含有氫氣之環境中。於緩衝層之成長開始時間點及成長初期，成長爐內為氮氣環境，故可於攝氏550度以上之溫度下進行緩衝層之成膜。於緩衝層之成長中途開始向成長爐內供給氫氣，故緩衝層之品質得以提高。
於本發明之磊晶晶圓之形成方法中，上述緩衝層之厚度可為2 nm以上。
根據該方法，厚度為2 nm以上，故可成長出品質良好的緩衝層，又，成長於該緩衝層上之氮化鎵系半導體層之品質亦會良好。
於本發明之磊晶晶圓之形成方法中，可於上述緩衝層之成膜期間，停止向上述成長爐內供給氮氣。
根據該方法，藉由氫氣之使用而可減少緩衝層中混入之雜質。
於本發明之磊晶晶圓之形成方法中，用於上述緩衝層之成長之氮氣原料可包含NH3
，用於上述緩衝層之成長之III族原料可包含有機金屬化合物。
根據該方法，為了成長緩衝層，可使用與其上所成長之氮化鎵系半導體之原料相同之原料。
於本發明之磊晶晶圓之形成方法中，上述緩衝層之厚度可為100 nm以下。
根據該方法，不會產生氮化鎵系半導體之剝落。
本發明之磊晶晶圓之形成方法中，於變更上述氧化鎵基板之基板溫度之上述步驟中，最大溫度為攝氏550度以上且為上述第1成膜溫度以下。變更上述氧化鎵基板之基板溫度之上述步驟係包含如下步驟：於氮氣環境中，將上述基板溫度變更為上述第1成膜溫度以下之預處理溫度；及在上述基板溫度達到上述預處理溫度後，一邊維持上述基板溫度為攝氏550度以上之溫度，一邊將上述氧化鎵基板放置於上述氮氣環境中特定之期間。根據該方法，藉由緩衝層成膜前之預處理而可提高緩衝層之品質。
於本發明之磊晶晶圓之形成方法中，變更上述氧化鎵基板之基板溫度之上述步驟係包含如下步驟：於氮氣環境中，將上述基板溫度變更為攝氏750度以上之預處理溫度；在上述基板溫度達到上述預處理溫度後，一邊維持上述基板溫度為攝氏750度以上之溫度，一邊將上述氧化鎵基板放置於上述氮氣環境中特定之期間；及經過上述特定之期間後，將上述基板溫度變更為上述第1成膜溫度。上述第1成膜溫度低於攝氏750度。
根據該方法，可於較緩衝層之成膜溫度更高之溫度下，進行緩衝層成膜前之預處理。又，藉由攝氏750度以上之預處理溫度而可將氧化鎵基板之表面氮化。
於本發明之磊晶晶圓之形成方法中，上述預處理溫度可為未滿攝氏850度。根據該方法，過高的預處理溫度可能會損傷氧化鎵基板之表面。
於本發明之磊晶晶圓之形成方法中，上述氧化鎵基板之主面可為(100)面。根據該方法，成長於氧化鎵基板上之氮化鎵系半導體含有大致c面之表面。
於本發明之磊晶晶圓之形成方法中，上述緩衝層可包含Alx
Ga1-x
N(0.5≦x<1)。或者於本發明之方法中，上述緩衝層可包含AlN。
本發明之另一側面係一種半導體元件之製作方法。該方法包含如下步驟：(a)將氧化鎵基板配置於成長爐內；(b)在將上述氧化鎵基板配置於上述成長爐內之後，一邊向上述成長爐內供給氮氣而使上述氧化鎵基板曝露於氮氣環境中，一邊變更上述氧化鎵基板之基板溫度；(c)在上述基板溫度達到緩衝成膜溫度後，一邊向上述成長爐內供給氮氣，一邊於上述緩衝成膜溫度下形成包含Alx
Ga1-x
N(0<x≦1)之緩衝層；及(d)於上述成長爐內，在上述緩衝層上形成氮化鎵系半導體區域。於上述緩衝層之成長中途，開始向上述成長爐內供給氫氣。
根據該方法，並非於緩衝層開始成長之前向成長爐內供給氫氣，而是於緩衝層之成長中途開始供給氫氣，故可防止氧化鎵基板直接曝露於含有氫氣之環境中。於緩衝層之成長開始時間點及成長初期，成長爐內為氮氣環境，故可於攝氏550度以上之溫度下進行緩衝層之成膜。於緩衝層之成長中途開始向成長爐內供給氫氣，故緩衝層之品質得以提高。因此，可於緩衝層上製作出用於半導體元件之良好的氮化鎵系半導體區域。
於本發明之半導體元件之製作方法中，上述緩衝層之厚度可為2 nm以上。根據該方法，藉由2 nm以上之厚度而可成長出品質良好的緩衝層，又，成長於該緩衝層上之氮化鎵系半導體層之品質亦為良好。
於本發明之半導體元件之製作方法中，可於上述緩衝層之成膜期間，停止向上述成長爐內供給氮氣。根據該方法，藉由氫氣之使用而可減少緩衝層中混入雜質，又，成長於該緩衝層上之氮化鎵系半導體層之品質亦為良好。
於本發明之半導體元件之製作方法中，上述緩衝層之厚度可為100 nm以下。
於本發明之半導體元件之製作方法中，上述氮化鎵系半導體區域係包含第1導電型氮化鎵系半導體層、第2導電型氮化鎵系半導體層、及活性層，上述第1導電型氮化鎵系半導體層、上述活性層、及上述第2導電型氮化鎵系半導體層係依序排列於上述緩衝層之主面上，上述活性層係設置於上述第1導電型氮化鎵系半導體層與第2導電型氮化鎵系半導體層之間。上述半導體元件可包含半導體發光元件。根據該方法，可於氧化鎵基板上製作出半導體發光元件。
本發明之半導體元件之製作方法可更包含如下步驟：於上述氮化鎵系半導體區域上形成第1電極，並於上述氧化鎵基板之背面上形成第2電極。上述氧化鎵基板具有導電性。根據該方法，上述半導體元件為縱型。
於本發明之半導體元件之製作方法中，上述氮化鎵系半導體區域係包含第1導電型氮化鎵系半導體層及第2導電型氮化鎵系半導體層，上述第1導電型氮化鎵系半導體層係與上述第2導電型氮化鎵系半導體層形成pn接面。該方法可更包含如下步驟：於上述第2導電型氮化鎵系半導體層上形成第1電極，並於上述氧化鎵基板之背面上形成第2電極。上述氧化鎵基板具有導電性，上述半導體元件係包含pn接面二極體。根據該方法，可於氧化鎵基板上製作出pn接面二極體。
於本發明之半導體元件之製作方法中，上述氮化鎵系半導體區域係包含第1導電型氮化鎵系半導體層。該方法可更包含如下步驟：於上述第1導電型氮化鎵系半導體層上形成第1電極，並於上述氧化鎵基板之背面上形成第2電極。上述第1電極係與上述第1導電型氮化鎵系半導體層形成肖特基接面，上述氧化鎵基板具有導電性，上述半導體元件包含肖特基二極體。根據該方法，可於氧化鎵基板上製作肖特基二極體。
於本發明之半導體元件之製作方法中，上述第1導電型氮化鎵系半導體層之載子濃度可為3×1016
cm-3
以下。
根據該方法，可於氧化鎵基板上製作出可用作功率器件(power device)之pn接面二極體及肖特基二極體。
本發明之上述目的及其他目的、特徵、以及優點，可根據參照隨附圖式所進行的對本發明之較佳實施形態之以下的詳細記述而更容易明白。
如以上所說明，根據本發明之一側面，提供一種可於氧化鎵區域上沈積結晶品質良好的氮化鎵系半導體之磊晶晶圓之形成方法。又，根據本發明之另一側面，提供一種可於氧化鎵區域上沈積結晶品質良好的氮化鎵系半導體之半導體元件之製作方法。
本發明之見解可藉由參照例示之隨附圖式並考慮以下的詳細記述而容易理解。繼而，一邊參照隨附圖式，一邊說明本發明之磊晶晶圓之形成方法、及半導體元件之製作方法的實施形態。於可能之情形下，對相同部分標註相同符號。
圖1係表示本實施形態之磊晶晶圓之形成方法、及半導體元件之製作方法之主要步驟的示圖。圖2係表示用於本實施形態之磊晶晶圓之氧化鎵基板的示圖。圖3係示意地表示本實施形態之形成方法及製作方法之主要步驟的示圖。
於圖1所示之步驟流程之步驟S101中，準備氧化鎵晶圓。參照圖2(a)，圖示有氧化鎵晶圓11。該晶圓11例如包含β-Ga2
O3
單晶。晶圓11含有包含由單斜晶系氧化鎵所形成之主面的主面11a及背面11b，主面11a及背面11b互相平行。晶圓11之主面11a例如為單斜晶系氧化鎵之(100)面。該主面11a可相對於(100)面而以例如1度以下之角度傾斜。於圖2(a)中，圖示有結晶座標系CR，結晶座標系CR含有a軸、b軸及c軸。
參照圖2(b)，圖示有單斜晶系氧化鎵之晶格。單斜晶系氧化鎵之晶格之a軸、b軸及c軸之晶格常數分別為1.223 nm、0.304 nm及0.58 nm。向量Va、Vb、Vc分別表示a軸、b軸及c軸之方向。向量Va及Vb規定(001)面，向量Vb、Vc規定(100)面，向量Vc及Va規定(010)面。向量Va與Vb所成之角度α、及向量Vb與Vc所成之角度γ為90度，向量Vc與Va所成之角度β為103.7度。為了表示晶圓主面11a之傾斜角AOFF
，於圖2(b)中，晶圓主面11a係以單點劃線表示。根據該晶圓11，可於單斜晶系氧化鎵(100)面之晶圓主面11a上成長出形態良好的磊晶層。
於步驟S102中，於成長爐10之晶座10a上配置晶圓11。III族氮化物膜之成長例如係以有機金屬化學氣相沈積(MOVPE，Metalorganic vapour phase epitaxy)法等進行。繼而，如圖3(a)所示，一邊向成長爐10內供給氣體G0，一邊變更成長爐10內之氧化鎵基板11之溫度。氣體G0例如實質上不含氫氣而包含氮氣。氧化鎵基板11與供給至成長爐10內之氮氣接觸，故氧化鎵基板11不會受到氫氣之侵害。因此，與向成長爐10內供給氫氣時相比較，更可提高基板溫度。於氮氣環境下，用於氧化鎵基板11之基板溫度可為攝氏800度以下。
氧化鎵基板11之溫度變更例如可根據以下2個序列之任一序列而進行。一邊參照圖4，一邊說明第1及第2順序。
於第1序列SEQ1中，於時刻t0，開始向用於後續之緩衝層之成長之預處理溫度TPRE
(預處理溫度TPRE
與第1成膜溫度TG1
相同)提昇氧化鎵基板11之基板溫度。於時刻t1，達到預處理溫度TPRE
。於序列SEQ1中，氧化鎵基板11之基板溫度之最大溫度為攝氏550度以上且為第1成膜溫度TG1
之最大值以下。在氧化鎵基板11之基板溫度達到預處理溫度TPRE
後，一邊維持氧化鎵基板11之基板溫度為攝氏550度以上之溫度，一邊將氧化鎵基板11放置於氮氣環境中特定之期間。緩衝層13成膜前之預處理可提高緩衝層13之品質。
於第2序列SEQ2中，將氧化鎵基板11放置於較第1成膜溫度TG1
更高之預處理溫度TPRE
之氮氣環境中。其後，將氧化鎵基板11之溫度變更為用於後續之緩衝層之成長的第1成膜溫度TG1
。詳細而言，於步驟S104中，於時刻t0開始提昇氧化鎵基板11之基板溫度。於步驟S105中，於時刻t1，基板溫度達到預處理溫度TPRE0
，並保持該溫度。預處理溫度TPRE0
例如係在攝氏750度以上之範圍內。在較緩衝層13之成膜溫度更高之溫度下，可進行緩衝層13成膜前之預處理。藉由攝氏750度以上之預處理溫度TPRE0
，可將氧化鎵基板11之表面11a氮化。又，預處理溫度TPRE0
例如係在未滿攝氏850度之範圍內。過高之預處理溫度可能會損傷氧化鎵基板11之表面11a。
放置於預處理溫度TPRE
之氮氣環境中之氧化鎵基板11之主面11a被改質。由於該表面改質而使例如主面11a與氮氣結合，或者由於基板溫度而使主面11a得以氮化。於步驟S106中，於時刻t3基板溫度開始降低。於時刻t4，變更後之基板溫度達到第1成膜溫度TG1
。
於圖4所示之實施例中，使用攝氏800度作為預處理溫度TPRE0
。於時刻t2(>t1)，由於表面改質而使主面11a得以氮化。於時刻t3，使基板溫度自預處理溫度TPRE0
變更。藉此，於時刻t1至時刻t3的期間，氧化鎵基板11被放置於氮氣環境中。本實施例中，於時刻t3，使基板溫度向第1成膜溫度TG1
降低。於時刻t4，基板溫度達到第1成膜溫度TG1
。
於步驟S107中，在氧化鎵基板11之溫度充分穩定地成為第1成膜溫度TG1
後，如圖3(b)所示向成長爐10內供給成膜氣體G1而成長緩衝層13。於步驟S108中，於時刻t5，除氮氣(N2
)以外，亦向成長爐10內供給有機金屬化合物及氮氣原料，於主面11a上開始成長緩衝層13。緩衝層13例如係包含AlN、AlGaN該種III族氮化物。緩衝層13被稱作所謂的低溫緩衝層。當緩衝層13包含AlN時，向成長爐10內供給含有N2
、三甲基鋁(TMA)及氨氣(NH3
)之原料氣體G1。或者當緩衝層13包含AlGaN時，向成長爐10內供給含有N2
、三甲基鎵(TMG)、三甲基鋁(TMA)及氨氣(NH3
)之原料氣體G1。
在開始成膜緩衝層13之後，於步驟S109中，除有機金屬化合物及氮氣原料以外，亦開始供給氫氣(H2
)。本實施形態中，於時刻t6開始供給氫氣(H2
)。當緩衝層13包含AlN時，於時刻t6向成長爐10內供給H2
、N2
、TMA及NH3
。根據該方法，藉由使用氫氣而可減少緩衝層13中混入之雜質。於必要之情形時，在開始供給氫氣(H2
)之後可減少氮氣之供給量，又，可於緩衝層13之成長期間停止供給氮氣。本實施例中，於時刻t6~t7之間減少氮氣之供給量，於時刻t7停止供給氮氣。又，於時刻t6~t7之間增加氫氣之供給量，於時刻t7停止增加氫氣而供給一定量之氫氣。於時刻t7，向成長爐10內供給H2
、TMA及NH3
。因此，時刻t6~t7期間為氣體之轉換時間。於時刻t7~t8期間，向成長爐10內供給H2
、TMA及NH3
，成長緩衝層13之剩餘部分。
根據該方法，並非於緩衝層13開始成長之前向成長爐10內供給氫氣，而是於緩衝層之成長中途開始供給氫氣，因此可防止氧化鎵基板11直接曝露於含有氫氣之環境中。於緩衝層13之開始成長時間點及成長初期，成長爐10內為氮氣環境，故可於攝氏550度以上之溫度下進行緩衝層13之成膜。於緩衝層13之成長中途開始向成長爐10內供給氫氣，因此緩衝層13之品質得以提高。又，緩衝層13之成長溫度T1例如可為攝氏800度以下。其原因在於，可防止緩衝層與基板發生反應或者於緩衝層成膜時對基板造成損害。
緩衝層13之厚度可為2 nm以上。可成長出厚度為2 nm以上之品質良好的緩衝層13，又，成長於該緩衝層13上之氮化鎵系半導體層之品質亦會良好。緩衝層13之厚度可為100 nm以下。根據該厚度，不會產生氮化鎵系半導體之剝落。
於步驟S110中，停止供給TMA而結束緩衝層13之成膜，之後開始變更氧化鎵基板11之基板溫度。於時刻t8，開始變更基板溫度。於該溫度變更期間，向成長爐10內供給H2
及NH3
。於時刻t9達到第2成膜溫度TG2
。於步驟S110中，供給至成長爐10內之氣體可為氨氣及氫氣。根據該方法，在緩衝層13之成膜期間已開始供給氫氣，故可降低載氣轉換之負擔。又，於步驟S110中，供給至成長爐10內之氣體可為氫氣及氮氣之混合氣體，且可為氨氣及氮氣之混合氣體。
於步驟S111中，結束溫度變更，之後於成長爐10內，在緩衝層13上成長六方晶系氮化鎵系半導體磊晶層(以下，記作「磊晶層」)15。於時刻t9，如圖3(c)所示，除H2
及NH3
以外，亦向成長爐10內供給包含用於應成長之磊晶層15之III族構成元素的有機III族元素原料氣體之原料G2。該成膜係於第2成膜溫度TG2
下進行。於本實施例中，供給TMG該種有機III族元素原料氣體G2，於緩衝層13上成長氮化鎵該種磊晶層15。
磊晶層15例如包含GaN、AlGaN、InGaN、AlN等該種六方晶系III族氮化物。磊晶層15之膜厚例如可在1微米以上之範圍內。又，磊晶層15之膜厚可在20微米以下之範圍內。當磊晶層15包含GaN時，向成長爐10內供給含有三甲基鎵(TMG)及氨氣(NH3
)之原料氣體G1。GaN之成長溫度例如可為攝氏900度以上且為攝氏1200度以下。AlGaN之成長溫度例如可為攝氏900度以上且為攝氏1300度以下。InGaN之成長溫度例如可為攝氏500度以上且為攝氏1000度以下。
又，磊晶層15係構成氮化鎵系半導體器件之半導體層，且可為非摻雜、添加p型摻雜劑及n型摻雜劑。為了對磊晶層15賦予p型導電性或n型導電性，於成長磊晶層15時，除原料氣體以外，還供給摻雜氣體。作為摻雜劑，為了賦予p型導電性而可使用環戊二烯基鎂(Cp2
Mg)，為了賦予n型導電性而可使用矽烷(例如SiH4
)。
又，當氧化鎵基板11之主面11a實質上為(100)面時，根據該方法，成長於氧化鎵基板11上之氮化鎵系半導體含有大致c面之表面。
繼而，一邊參照圖5，一邊說明於氧化鎵基板11上製作半導體元件之主要的步驟。當製作於氧化鎵基板11上之半導體元件係半導體發光元件時，磊晶層15具有第1導電型。該第1導電型磊晶層例如包含n型GaN、n型AlGaN、n型InAlGaN等該種六方晶系III族氮化物。當第1導電型磊晶層包含GaN時，向成長爐10內供給含有H2
、TMG、NH3
及SiH4
之原料氣體而成長n型GaN膜。當第1導電型磊晶層包含GaN時，第1導電型磊晶層之成長溫度例如會在攝氏900度以上且攝氏1200度以下之範圍內，第1導電型磊晶層係構成氮化鎵系半導體器件之半導體層。
接下來，於第1導電型磊晶層上形成活性層17。活性層包含交替排列之井層17a及障壁層17b。井層17a例如包含GaN、InGaN、InAlGaN等。障壁層17b例如包含GaN、InGaN、InAlGaN等。井層17a之成長溫度例如在攝氏500度以上且攝氏900度以下之範圍內，障壁層17b之成長溫度例如在攝氏550度以上且攝氏950度以下之範圍內。
其後，於活性層17上形成第2導電型磊晶層19。第2導電型磊晶層19例如可包含p型電子阻擋層21及p型接觸層23。當第2導電型磊晶層19包含GaN、AlGaN時，第2導電型磊晶層之成長溫度例如為攝氏1000度，第2導電型磊晶層19係構成氮化鎵系半導體器件之半導體層。
至此，藉由氮化鎵系半導體之沈積而可獲得磊晶晶圓ELED
。磊晶晶圓ELED
包含氧化鎵晶圓11、成長於氧化鎵晶圓11上之緩衝層13及半導體積層25。該半導體積層25包含第1導電型磊晶層15、第2導電型磊晶層19及活性層17，活性層17設置於第1導電型磊晶層15與第2導電型磊晶層19之間。
再次參照圖1，繼而，於步驟S112中，於磊晶晶圓ELED
上形成第1及第2電極27a、27b。例如，於步驟S113中，於磊晶晶圓ELED
之半導體積層25之上表面形成第1電極27a，且於步驟S114中，於磊晶晶圓ELED
之背面上形成第2電極27b。藉由該等步驟而製作用於氮化鎵系半導體發光器件之基板成品PLED
。根據該方法，可於氧化鎵基板11上製作半導體發光元件、用於其之基板成品PLED
及用於其之磊晶晶圓ELED
。
圖6係表示於緩衝層成膜之前進行載氣轉換之製造方法的示圖。於時刻s0~s1，氧化鎵基板11之基板溫度上升。於時刻s1~s2~s3期間，基板溫度為預處理溫度TPRE1
(例如為攝氏800度)。於時刻s2~s3期間，氧化鎵基板11之主面11a
於預處理溫度TPRE1
(例如為攝氏800度)下被氮化。於時刻s3氮化結束，之後於時刻s3~s4，自攝氏800度之基板溫度降溫至攝氏400度(例如AlN緩衝層之成膜溫度)。又，由氮氣載氣變更為氫氣載氣。於AlN緩衝層開始成長之前，載氣被轉換成氫氣。一邊供給氫氣，一邊改變基板溫度直至達到攝氏400度為止，於時刻s4~s5期間，向成長爐內供給氫氣、氨氣及TMA，於攝氏400度下成長AlN緩衝層。於時刻s5~s6期間，使基板溫度上升至GaN層之成長溫度。於時刻s7，開始供給TMG而成長GaN層。該序列中，於氫氣環境中成長AlN緩衝層，故無法提高成膜溫度。
(實施例1)
準備若干之氧化鎵基板。該等氧化鎵基板含有包含(100)面之主面。於氧化鎵基板上以MOVPE法而成長出各種厚度之低溫AlN緩衝層。向成長爐內供給NH3
、TMA及SiH4
而成長低溫AlN緩衝層。其後，於攝氏1050度之基板溫度下，向成長爐內供給NH3
、TMG、TMA及SiH4
，在低溫AlN緩衝層上成長厚度為3μm之高溫GaN磊晶膜。藉由X射線繞射法測定GaN磊晶膜。於GaN磊晶膜之表面上，呈現GaN之(0001)面。
氧化鎵基板上之低溫AlN膜之膜厚為0.5 nm、1 nm、2 nm、3 nm、5 nm、10 nm、15 nm、20 nm、50 nm、100 nm、200 nm。圖7表示成長於該等AlN膜上之厚度為3 μm之高溫GaN磊晶膜之表面(剝落、平坦性)及結晶品質(XRD(X-Ray Diffraction，X射線繞射)之半峰全寬值)。於圖7中，AlN膜厚單位為奈米。若為厚度0.5 nm之低溫AlN膜，則會引起高溫GaN磊晶膜之整個面剝落。若為厚度為2 nm~100 nm之低溫AlN膜，則不會引起高溫GaN磊晶膜之剝落，GaN表面亦平坦。若為該等AlN膜厚範圍，則對於結晶性及表面平坦性之任一者，高溫GaN磊晶膜均顯示出與藍寶石基板上之n型GaN膜完全同等之品質。又，於製作LED結構之磊晶積層等器件時，氧化鎵基板上之LED結構顯示出與藍寶石基板上之LED結構大致相同之發光特性。GaN磊晶膜之表面形態顯示出良好的平坦性。於厚度150 nm之低溫AlN膜上會產生有表面粗糙。
當於氧化鎵基板上不成長低溫AlN膜而直接成長低溫GaN膜時，高溫GaN磊晶膜顯示出圖8所示之外觀。圖8所示之比例尺顯示10 μm。因此，低溫GaN膜並未使高溫GaN磊晶膜顯示平坦性。
(實施例2)
準備若干之氧化鎵基板。該等氧化鎵基板含有包含(100)面之主面。利用MOVPE法，向成長爐內供給NH3
、TMG、TMA及SiH4
，於各種溫度下在氧化鎵基板上成長低溫AlN緩衝層。低溫AlN緩衝層之膜厚為10 nm。其後，於攝氏1150度之基板溫度下，在低溫AlN緩衝層上成長厚度為3 μm之高溫GaN磊晶膜。藉由X射線繞射法測定GaN磊晶膜。又，GaN磊晶膜之表面形態顯示出良好的平坦性。
氧化鎵基板上之低溫AlN膜之成膜溫度為攝氏350度、攝氏400度、攝氏450度、攝氏500度、攝氏550度、攝氏600度、攝氏650度、攝氏700度、攝氏800度、攝氏850度。圖9表示成長於該等AlN膜上之厚度為3 μm之高溫GaN磊晶膜之表面(剝落、平坦性)及結晶品質(XRD之半峰全寬值)。於圖9中，成長溫度之單位為攝氏。若為成膜溫度350度之低溫AlN膜，則會引起高溫GaN磊晶膜之整個面剝落。若為攝氏400度~未滿攝氏850度之成膜溫度之低溫AlN膜，則不會引起高溫GaN磊晶膜剝落，GaN表面亦平坦。若為該等AlN膜厚之溫度範圍，則關於結晶性及表面平坦性之任一者，高溫GaN磊晶膜均顯示出與藍寶石基板上之n型GaN膜完全同等之品質。又，於製作LED結構之磊晶積層等之器件時，氧化鎵基板上之LED結構顯示出與藍寶石基板上之LED結構大致相同之發光特性。於GaN磊晶膜之表面上，呈現GaN之(0001)面。若為成膜溫度850度之低溫AlN膜，則高溫GaN磊晶膜之表面會產生有粗糙。
於實施例1及實施例2中，使用低溫AlN膜作為緩衝層。然而，根據發明者等人之實驗，亦可使用低溫AlGaN作為緩衝層。又，低溫AlGaN顯示與低溫AlN膜相同之效果。若為低溫AlGaN膜，則Al莫耳分率越高，越容易獲得平坦之磊晶層(例如c面GaN表面)。
繼而，說明電子器件及用於其之磊晶晶圓之製作方法。除LED該種發光元件以外，本實施形態之磊晶晶圓亦可提供用於肖特基二極體、pn接面二極體及電晶體等之氮化鎵系半導體積層結構。
當半導體元件為肖特基二極體時，於圖1所示之步驟S112中，於磊晶晶圓ESH
上形成複數之電極。參照圖10(a)，於步驟S113中，於磊晶晶圓ESH
之磊晶層主面15a上形成第1電極31a。第1電極31a例如為肖特基電極，肖特基電極例如可包含Au等。第1電極31a與磊晶層形成肖特基接面33a。於步驟S114中，在磊晶晶圓ESH
內之導電性之氧化鎵基板背面11b上形成第2電極31b。第2電極31b例如為歐姆電極。藉由步驟S101~S114而製作圖10(a)所示之氮化鎵系半導體器件及基板成品PSH
。該氮化鎵系半導體器件為肖特基接面二極體。
當半導體元件為pn接面二極體時，參照圖10(b)，於磊晶膜15上，以MOVPE法而成長另外的磊晶膜35。磊晶膜15顯示非摻雜或n型導電性，且可包含n型GaN、n型AlGaN該種氮化鎵系半導體。磊晶膜35之導電性與磊晶膜15之導電性相反。磊晶膜35包含氮化鎵系半導體，例如可包含p型GaN、p型AlGaN等。磊晶層35於磊晶層15形成pn接面33b。
於圖1所示之步驟S112中，於磊晶晶圓EPN
上形成複數之電極。參照圖10(b)，於步驟S113中，於磊晶晶圓EPN
之磊晶層主面23a上形成第1電極31c。第1電極31c例如為p型歐姆電極。於步驟S114中，在磊晶晶圓EPN
之導電性之氧化鎵基板背面11b上形成第2電極31b。藉由步驟S101~S114而製作圖10(b)所示之氮化鎵系半導體器件及基板成品PPN
。該氮化鎵系半導體器件為pn接面二極體。
以上說明了肖特基接面二極體及pn接面二極體該種縱型半導體元件，但縱型半導體元件並不限定於該等，進而亦可為可用作功率器件之縱型場效電晶體等之三端子元件。
當氮化鎵系半導體層15之載子濃度為3×1016
cm-3
以下時，可於氧化鎵基板上製作可用作功率器件之pn接面二極體及肖特基二極體。
又，由於緩衝層13包含Alx
Ga1-x
N，故緩衝層13之厚度可為100 nm以下。
以上於較佳實施形態中圖示說明了本發明之原理，但本領域人員認識到，本發明可不脫離上述原理地在配置及詳細情形方面進行變更。本發明並不限定於本實施形態中所揭示之特定之構成。因此，對基於申請專利範圍及其精神範圍之所有的修正及變更申請權利。
10．．．成長爐
11．．．氧化鎵晶圓
11a．．．晶圓主面
11b．．．晶圓背面
13．．．緩衝層
15．．．磊晶層
17．．．活性層
19．．．第2導電型磊晶層
21．．．p型電子阻擋層
23．．．p型接觸層
25．．．半導體積層
27a、27b、31a、31b．．．電極
33a．．．肖特基接面
33b．．．pn接面
35．．．磊晶膜
ELED
、ESHD
、EPN
．．．磊晶晶圓
PLED
．．．基板成品
TG1
、TG2
．．．成膜溫度
TPRE
．．．預處理溫度
SEQ1．．．第1序列
SEQ2．．．第2序列
S103~S107．．．步驟
圖1係表示本實施形態之磊晶晶圓之形成方法、及半導體元件之製作方法之主要步驟的示圖。
圖2(a)、(b)係表示氧化鎵基板之示圖。
圖3(a)~(c)係示意地表示本實施形態之形成方法及製作方法之主要步驟的示圖。
圖4係說明用於緩衝層成長前之溫度變更之第1及第2順序的示圖。
圖5係表示將半導體元件於氧化鎵基板11上製作半導體發光元件之主要步驟的示圖。
圖6係表示於緩衝層成膜之前進行載氣轉換之製造方法的示圖。
圖7係表示成長於該等AlN膜上之厚度為3 μm之高溫GaN磊晶膜之表面(剝落、平坦性)及結晶品質(XRD之半峰全寬值)的示圖。
圖8係表示經由低溫GaN緩衝層而成長於氧化鎵基板上之高溫GaN磊晶膜之外觀的示圖。
圖9係表示成長於該等AlN膜上之厚度為3 μm之高溫GaN磊晶膜之表面(剝落、平坦性)及結晶品質(XRD之半峰全寬值)的示圖。
圖10(a)、(b)係表示用於肖特基二極體及pn接面二極體之磊晶晶圓及基板成品之結構的示圖。
TG1
、TG2
．．．成膜溫度
TPRE
．．．預處理溫度
SEQ1．．．第1序列
SEQ2．．．第2序列
S103~S107．．．步驟
Claims (20)
- 一種磊晶晶圓之形成方法，其特徵在於：包含如下步驟：將氧化鎵基板配置於成長爐內；一邊向上述成長爐內供給氮氣而使上述氧化鎵基板曝露於氮氣環境中，一邊變更上述氧化鎵基板之基板溫度；在上述基板溫度達到第1成膜溫度後，一邊向上述成長爐內供給氮氣，一邊以上述第1成膜溫度形成包含Alx Ga1-x N(0<x≦1)之緩衝層；及於上述成長爐內，在上述緩衝層上以第2成膜溫度成長氮化鎵系半導體磊晶層；且上述第1成膜溫度為攝氏550度以上，於上述緩衝層之成長中途，開始向上述成長爐內供給氫氣。
- 如請求項1之磊晶晶圓之形成方法，其中上述緩衝層之厚度為2nm以上。
- 如請求項1或2之磊晶晶圓之形成方法，其中於上述緩衝層之成膜期間，停止向上述成長爐內供給氮氣。
- 如請求項1或2之磊晶晶圓之形成方法，其中用於上述緩衝層之成長之氮氣原料係包含NH3 ；用於上述緩衝層之成長之III族原料係包含有機金屬化合物。
- 如請求項1或2之磊晶晶圓之形成方法，其中上述緩衝層 之厚度為100nm以下。
- 如請求項1或2之磊晶晶圓之形成方法，其中上述變更上述氧化鎵基板之基板溫度之步驟中之最大溫度為攝氏550度以上，上述變更上述氧化鎵基板之基板溫度之步驟係包含如下步驟：於氮氣環境中，將上述基板溫度變更為攝氏550度以上之預處理溫度；及在上述基板溫度達到上述預處理溫度後，一邊維持上述基板溫度，一邊將上述氧化鎵基板放置於上述氮氣環境中特定期間。
- 如請求項1或2之磊晶晶圓之形成方法，其中上述變更上述氧化鎵基板之基板溫度之步驟係包含如下步驟：於氮氣環境中，將上述基板溫度變更為攝氏750度以上之預處理溫度；在上述基板溫度達到上述預處理溫度後，一邊維持上述基板溫度為攝氏750度以上之溫度，一邊將上述氧化鎵基板放置於上述氮氣環境中特定期間；及經過上述特定期間後，將上述基板溫度變更為上述第1成膜溫度；且上述第1成膜溫度低於攝氏750度。
- 如請求項6之磊晶晶圓之形成方法，其中上述預處理溫度為未滿攝氏850度。
- 如請求項1或2之磊晶晶圓之形成方法，其中上述氧化鎵基板之主面為(100)面。
- 如請求項1或2之磊晶晶圓之形成方法，其中上述緩衝層係包含Alx Ga1-x N(0.5≦x<1)。
- 如請求項1或2之磊晶晶圓之形成方法，其中上述緩衝層係包含AlN。
- 一種半導體元件之製作方法，其特徵在於：包含如下步驟：將氧化鎵基板配置於成長爐內；在將上述氧化鎵基板配置於上述成長爐內之後，一邊向上述成長爐內供給氮氣而使上述氧化鎵基板曝露於氮氣環境中，一邊變更上述氧化鎵基板之基板溫度；在上述基板溫度達到緩衝成膜溫度後，一邊向上述成長爐內供給氮氣，一邊以上述緩衝成膜溫度形成包含Alx Ga1-x N(0<x≦1)之緩衝層；及於上述成長爐內，在上述緩衝層上形成氮化鎵系半導體區域；且上述成膜溫度為攝氏550度以上；於上述緩衝層之成長中途，開始向上述成長爐內供給氫氣。
- 如請求項12之半導體元件之製作方法，其中上述緩衝層之厚度為2nm以上。
- 如請求項12或13之半導體元件之製作方法，其中於上述緩衝層之成膜期間，停止向上述成長爐內供給氮氣。
- 如請求項12或13之半導體元件之製作方法，其中上述緩衝層之厚度為100nm以下。
- 如請求項12或13之半導體元件之製作方法，其中上述氮化鎵系半導體區域係包含第1導電型氮化鎵系半導體層、第2導電型氮化鎵系半導體層及活性層；上述第1導電型氮化鎵系半導體層、上述活性層、及上述第2導電型氮化鎵系半導體層係依序排列於上述緩衝層之主面上；上述活性層係設置於上述第1導電型氮化鎵系半導體層與第2導電型氮化鎵系半導體層之間；上述半導體元件係包含半導體發光元件。
- 如請求項15之半導體元件之製作方法，其係更包含如下步驟：於上述氮化鎵系半導體區域上形成第1電極，並於上述氧化鎵基板之背面上形成第2電極；且上述氧化鎵基板具有導電性。
- 如請求項12或13之半導體元件之製作方法，其中上述氮化鎵系半導體區域係包含第1導電型氮化鎵系半導體層及第2導電型氮化鎵系半導體層；上述第1導電型氮化鎵系半導體層係與上述第2導電型氮化鎵系半導體層形成pn接面，該方法更包含如下步驟：於上述第2導電型氮化鎵系半導體層上形成第1電極，並於上述氧化鎵基板之背面上形成第2電極；且 上述氧化鎵基板具有導電性；上述半導體元件係包含pn接面二極體。
- 如請求項12或13之半導體元件之製作方法，其中上述氮化鎵系半導體區域係包含第1導電型氮化鎵系半導體層；該方法更包含如下步驟：於上述第1導電型氮化鎵系半導體層上形成第1電極，並於上述氧化鎵基板之背面上形成第2電極；且上述第1電極係與上述第1導電型氮化鎵系半導體層形成肖特基接面；上述氧化鎵基板具有導電性；上述半導體元件係包含肖特基二極體。
- 如請求項18之半導體元件之製作方法，其中上述第1導電型氮化鎵系半導體層之載子濃度為3×1016 cm-3 以下。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009037121A JP5378829B2 (ja) | 2009-02-19 | 2009-02-19 | エピタキシャルウエハを形成する方法、及び半導体素子を作製する方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201041014A TW201041014A (en) | 2010-11-16 |
| TWI501291B true TWI501291B (zh) | 2015-09-21 |
Family
ID=42633833
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW099104758A TWI501291B (zh) | 2009-02-19 | 2010-02-12 | Method for forming epitaxial wafers and method for fabricating semiconductor elements |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US8679955B2 (zh) |
| JP (1) | JP5378829B2 (zh) |
| CN (1) | CN102326231B (zh) |
| TW (1) | TWI501291B (zh) |
| WO (1) | WO2010095550A1 (zh) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9524869B2 (en) | 2004-03-11 | 2016-12-20 | Epistar Corporation | Nitride-based semiconductor light-emitting device |
| US20140017840A1 (en) * | 2004-03-11 | 2014-01-16 | Epistar Corporation | Nitride-based light-emitting device |
| JP5874946B2 (ja) * | 2009-03-27 | 2016-03-02 | 株式会社光波 | スイッチング制御装置及びショットキーダイオード |
| JP5491065B2 (ja) * | 2009-04-30 | 2014-05-14 | 住友電気工業株式会社 | ウエハ生産物を作製する方法、及び窒化ガリウム系半導体光素子を作製する方法 |
| JP5706696B2 (ja) * | 2011-01-06 | 2015-04-22 | 株式会社タムラ製作所 | 発光素子の製造方法及び発光素子 |
| JPWO2012137783A1 (ja) * | 2011-04-08 | 2014-07-28 | 株式会社タムラ製作所 | 半導体積層体及びその製造方法、並びに半導体素子 |
| KR20140030180A (ko) * | 2011-04-08 | 2014-03-11 | 가부시키가이샤 다무라 세이사쿠쇼 | 반도체 적층체 및 그 제조 방법과 반도체 소자 |
| JP5777479B2 (ja) | 2011-10-14 | 2015-09-09 | 株式会社タムラ製作所 | β−Ｇａ２Ｏ３系基板の製造方法、及び結晶積層構造体の製造方法 |
| CN102412123B (zh) * | 2011-11-07 | 2013-06-19 | 中山市格兰特实业有限公司火炬分公司 | 一种氮化铝的制备方法 |
| JP5319810B2 (ja) * | 2012-03-08 | 2013-10-16 | 株式会社東芝 | 窒化物半導体層の製造方法 |
| TWI456094B (zh) * | 2012-10-04 | 2014-10-11 | Univ Nat Sun Yat Sen | 閃鋅礦結構三族氮化物之製造方法及具有閃鋅礦結構三族氮化物之磊晶結構 |
| US9099381B2 (en) | 2012-11-15 | 2015-08-04 | International Business Machines Corporation | Selective gallium nitride regrowth on (100) silicon |
| CN103388131B (zh) * | 2013-07-17 | 2015-09-16 | 沈阳医学院 | ECR-PEMOCVD系统对InN/AlN/自支撑金刚石膜结构的制备方法 |
| CN103388130B (zh) * | 2013-07-17 | 2015-09-16 | 沈阳工程学院 | ECR-PEMOCVD在ZnO缓冲层/金刚石薄膜/Si多层膜结构基片上低温沉积InN薄膜的制备方法 |
| CN103334090B (zh) * | 2013-07-17 | 2015-08-12 | 辽宁太阳能研究应用有限公司 | InN/AlN/玻璃结构的制备方法 |
| JP2015017033A (ja) * | 2014-06-25 | 2015-01-29 | 株式会社タムラ製作所 | 半導体積層構造体及び半導体素子 |
| CN110148625B (zh) * | 2019-05-20 | 2020-05-01 | 中山大学 | 一种氧化镓垂直结型场效应晶体管及其制备方法 |
| CN111129164B (zh) * | 2019-12-05 | 2023-09-26 | 中国电子科技集团公司第十三研究所 | 肖特基二极管及其制备方法 |
| CN113053730B (zh) * | 2021-03-05 | 2024-05-03 | 中国科学院苏州纳米技术与纳米仿生研究所 | 多孔氧化镓外延层及其制备方法 |
| CN113540300B (zh) * | 2021-05-27 | 2022-08-12 | 华灿光电（浙江）有限公司 | 提高表面平整度的发光二极管外延片制备方法 |
| CN117238753B (zh) * | 2023-11-13 | 2024-04-26 | 中国电子科技集团公司第四十六研究所 | 一种氧气辅助氢气微刻蚀氧化镓衬底的预处理方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060223287A1 (en) * | 2005-03-31 | 2006-10-05 | Toyoda Gosei Co., Ltd | Method of forming a low temperature-grown buffer layer, light emitting element, method of making same, and light emitting device |
| TW200834990A (en) * | 2006-11-08 | 2008-08-16 | Showa Denko Kk | Process for producing III group nitride compound semiconductor light emitting device, III group nitride compound semiconductor light emitting device and lamp |
| US20080237607A1 (en) * | 2002-05-31 | 2008-10-02 | Koha Co., Ltd. | Light emitting element and method of making same |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5843590A (en) * | 1994-12-26 | 1998-12-01 | Sumitomo Electric Industries, Ltd. | Epitaxial wafer and method of preparing the same |
| TW290743B (zh) * | 1995-03-27 | 1996-11-11 | Sumitomo Electric Industries | |
| JP2006032739A (ja) * | 2004-07-16 | 2006-02-02 | Koha Co Ltd | 発光素子 |
| JP4647286B2 (ja) * | 2004-11-09 | 2011-03-09 | 株式会社光波 | 半導体装置およびその製造方法 |
| JP4960621B2 (ja) * | 2005-11-09 | 2012-06-27 | 株式会社光波 | 窒化物半導体成長基板及びその製造方法 |
| US20070134833A1 (en) | 2005-12-14 | 2007-06-14 | Toyoda Gosei Co., Ltd. | Semiconductor element and method of making same |
| JP2008016694A (ja) * | 2006-07-07 | 2008-01-24 | Toyoda Gosei Co Ltd | 半導体素子の製造方法 |
| JP4680762B2 (ja) * | 2005-12-14 | 2011-05-11 | 株式会社光波 | 発光素子及びその製造方法 |
| JP2008156141A (ja) * | 2006-12-21 | 2008-07-10 | Koha Co Ltd | 半導体基板及びその製造方法 |
| JP2009184836A (ja) * | 2008-02-01 | 2009-08-20 | Sumitomo Electric Ind Ltd | Ｉｉｉ−ｖ族化合物半導体の結晶成長方法、発光デバイスの製造方法および電子デバイスの製造方法 |
| TW201039381A (en) * | 2009-04-29 | 2010-11-01 | Applied Materials Inc | Method of forming in-situ pre-GaN deposition layer in HVPE |
-
2009
- 2009-02-19 JP JP2009037121A patent/JP5378829B2/ja not_active Expired - Fee Related
-
2010
- 2010-02-10 WO PCT/JP2010/051969 patent/WO2010095550A1/ja active Application Filing
- 2010-02-10 CN CN201080008691.XA patent/CN102326231B/zh not_active Expired - Fee Related
- 2010-02-10 US US13/202,419 patent/US8679955B2/en not_active Expired - Fee Related
- 2010-02-12 TW TW099104758A patent/TWI501291B/zh not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080237607A1 (en) * | 2002-05-31 | 2008-10-02 | Koha Co., Ltd. | Light emitting element and method of making same |
| US20060223287A1 (en) * | 2005-03-31 | 2006-10-05 | Toyoda Gosei Co., Ltd | Method of forming a low temperature-grown buffer layer, light emitting element, method of making same, and light emitting device |
| TW200834990A (en) * | 2006-11-08 | 2008-08-16 | Showa Denko Kk | Process for producing III group nitride compound semiconductor light emitting device, III group nitride compound semiconductor light emitting device and lamp |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102326231B (zh) | 2014-02-19 |
| TW201041014A (en) | 2010-11-16 |
| CN102326231A (zh) | 2012-01-18 |
| JP2010192770A (ja) | 2010-09-02 |
| JP5378829B2 (ja) | 2013-12-25 |
| US20120003770A1 (en) | 2012-01-05 |
| US8679955B2 (en) | 2014-03-25 |
| WO2010095550A1 (ja) | 2010-08-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI501291B (zh) | Method for forming epitaxial wafers and method for fabricating semiconductor elements | |
| JP5792209B2 (ja) | 有機金属化学気相成長法による、高品質のＮ面ＧａＮ、ＩｎＮおよびＡｌＮならびにそれらの合金のヘテロエピタキシャル成長の方法 | |
| EP1655766B1 (en) | Substrate for growth of nitride semiconductor | |
| US8455885B2 (en) | Method for heteroepitaxial growth of high-quality N-face gallium nitride, indium nitride, and aluminum nitride and their alloys by metal organic chemical vapor deposition | |
| TWI476947B (zh) | An epitaxial wafer, a gallium nitride-based semiconductor device, a gallium nitride-based semiconductor device, and a gallium oxide wafer | |
| US20110254048A1 (en) | Group iii nitride semiconductor epitaxial substrate | |
| CN104518062B (zh) | 制造半导体发光器件的方法 | |
| JP2008540315A (ja) | 極性が制御されたｉｉｉ族窒化物薄膜及びその製法 | |
| WO2008012877A1 (fr) | DISPOSITIF À SEMI-CONDUCTEURS COMPOSÉ EMPLOYANT UN SUBSTRAT DE SiC ET PROCÉDÉ POUR PRODUIRE CELUI-CI | |
| US20120021549A1 (en) | Method for growing crystals of nitride semiconductor, and process for manufacture of semiconductor device | |
| JP4554803B2 (ja) | 低転位バッファーおよびその製造方法ならびに低転位バッファーを備えた素子 | |
| JP4963763B2 (ja) | 半導体素子 | |
| US20140084338A1 (en) | Semiconductor wafer, semiconductor device, and method for manufacturing nitride semiconductor layer | |
| CN102067286B (zh) | 氮化物半导体的晶体生长方法和半导体装置的制造方法 | |
| WO2012043885A9 (ja) | Iii族窒化物半導体素子製造用基板の製造方法、iii族窒化物半導体自立基板またはiii族窒化物半導体素子の製造方法、およびiii族窒化物成長用基板 | |
| CN115692570A (zh) | 一种基于氧化铝氧化硅复合衬底的led芯片及其制造方法 | |
| KR100935974B1 (ko) | 질화물 반도체 발광소자의 제조 방법 | |
| JP2004115305A (ja) | 窒化ガリウム単結晶基板、その製造方法、窒化ガリウム系半導体素子および発光ダイオード | |
| JPWO2011099469A1 (ja) | 構造体、及び半導体基板の製造方法 | |
| US20200144451A1 (en) | Nitride semiconductor crystal and method of fabricating the same | |
| JP2017130539A (ja) | 窒化物半導体装置、窒化物半導体装置の作製方法、及び製造装置 | |
| KR101384071B1 (ko) | 질화물 반도체 기판, 이의 제조방법 및 질화물 반도체 기판을 구비하는 발광 다이오드 | |
| KR100956200B1 (ko) | 질화물 반도체 발광소자의 제조 방법 | |
| JP4556034B2 (ja) | Ｉｉｉ族窒化物半導体の作製方法 | |
| JP2004056114A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |