CN115692570A - 一种基于氧化铝氧化硅复合衬底的led芯片及其制造方法 - Google Patents

一种基于氧化铝氧化硅复合衬底的led芯片及其制造方法 Download PDF

Info

Publication number
CN115692570A
CN115692570A CN202211021069.3A CN202211021069A CN115692570A CN 115692570 A CN115692570 A CN 115692570A CN 202211021069 A CN202211021069 A CN 202211021069A CN 115692570 A CN115692570 A CN 115692570A
Authority
CN
China
Prior art keywords
substrate
layer
aluminum
composite
oxynitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211021069.3A
Other languages
English (en)
Inventor
江汉
程虎
徐洋洋
黎国昌
徐志军
卓昌正
王文君
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Focus Lightings Tech Co ltd
Original Assignee
Focus Lightings Tech Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Focus Lightings Tech Co ltd filed Critical Focus Lightings Tech Co ltd
Priority to CN202211021069.3A priority Critical patent/CN115692570A/zh
Publication of CN115692570A publication Critical patent/CN115692570A/zh
Priority to PCT/CN2023/083072 priority patent/WO2024040958A1/zh
Priority to KR1020247006838A priority patent/KR20240036106A/ko
Priority to DE112023000173.1T priority patent/DE112023000173T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Led Devices (AREA)

Abstract

本申请提供一种基于氧化铝氧化硅复合衬底的LED芯片及其制造方法,所述LED芯片氧化铝氧化硅复合PSS衬底、复合缓冲层和LED结构层,其中,所述复合缓冲层外延生长在氧化铝氧化硅复合PSS衬底上,所述LED结构层外延生长在复合缓冲层上。所述复合缓冲层包括:氮氧化铝/氮化铝层和氮氧化硅层,所述氧化铝氧化硅复合PSS衬底中的氧化铝上由所述氮氧化铝/氮化铝层覆盖,所述氧化铝氧化硅复合PSS衬底中的氧化硅上由所述氮氧化铝/氮化铝层和氮氧化硅层交错间隔覆盖。复合缓冲层在氧化铝和氧化硅材料上有更好厚度均匀性,并且可以更好缓冲氧化铝氧化硅复合PSS衬底到LED垒晶底层因材质不同引起的晶格失陪和应力释放,减少衔接层处的缺陷。

Description

一种基于氧化铝氧化硅复合衬底的LED芯片及其制造方法
技术领域
本申请涉及LED芯片技术领域,尤其涉及一种基于氧化铝氧化硅复合衬底的LED芯片及其制造方法。
背景技术
LED(Light Emitting Diode,发光二极管)是一种常用的发光器件,通过电子与空穴复合释放能量发光,LED产品被广泛应用于各行各业并在人们的日常生活及生产中起到重要作用。行业内主要采用MOCVD(Metal-Organic Chemical Vapour Deposition,金属有机化合物化学气相沉积)法来制备LED的外延片,一般使用PSS衬底(Patterned SapphireSubstrate,图形化蓝宝石衬底)。在PSS衬底材料上生长干法刻蚀用掩膜,并用标准的光刻工艺将掩膜刻出图形,再利用ICP(inductively coupled plasma,电感耦合等离子体)刻蚀技术刻蚀蓝宝石并去掉掩膜,在其上生长GaN(氮化镓)材料,使GaN材料的纵向外延变为横向外延。一方面可以有效减少GaN外延材料的位错密度,从而减小有源区的非辐射复合,减小反向漏电流,提高LED的寿命;另一方面有源区发出的光,经GaN和蓝宝石衬底界面的多次散射,改变了全反射光的出射角,增加了倒装LED的光从蓝宝石衬底出射的几率,从而提高了光的提取效率。
LED市场趋于平稳与常规制造化,针对高阶尖端产品的需求日益迫切,尤其是高光效型产品。但是目前内量子效率提升难度日趋增大,这就使得提升外量子效率以及光萃取效率的措施显得更加重要。行业内为了提升外量子效率以及光萃取效率,一般采用氧化铝氧化硅(Al2O3/SiO2)复合PSS衬底搭配LED垒晶底层的方式,即采用Al2O3/SiO2复合PSS衬底,在Al2O3/SiO2复合PSS衬底图形上外延生长一层AlN(氮化铝)作为缓冲层,之后在缓冲层上外延生长LED结构层。
但是一方面因AlN和GaN材料的生长率,在Al2O3/SiO2复合PSS衬底图形部分的Al2O3材料上和SiO2材料上相差比较大,使AlN缓冲层厚度均匀性不好;另一方面Al2O3/SiO2复合PSS衬底的SiO2图形部分,SiO2材料层晶格质量较差,其中存在浓度较高的氧空位缺陷等问题。
发明内容
本申请提供了一种基于氧化铝氧化硅复合衬底的LED芯片及其制造方法,以解决的使用AlN缓冲层厚度均匀性不好,及晶格质量较差的问题。
第一方面,本申请提供一种基于氧化铝氧化硅复合衬底的LED芯片,包括:氧化铝氧化硅复合PSS衬底、复合缓冲层和LED结构层,其中,所述复合缓冲层外延生长在氧化铝氧化硅复合PSS衬底上,所述LED结构层外延生长在复合缓冲层上;所述复合缓冲层包括:氮氧化铝/氮化铝层和氮氧化硅层,所述氧化铝氧化硅复合PSS衬底中的氧化铝上由所述氮氧化铝/氮化铝层覆盖,所述氧化铝氧化硅复合PSS衬底中的氧化硅上由所述氮氧化铝/氮化铝层和氮氧化硅层交错间隔覆盖;所述氮氧化铝/氮化铝层中的氮氧化铝与所述氧化铝氧化硅复合PSS衬底连接,所述氮氧化铝/氮化铝层中的氮化铝与LED结构层连接。
可选的,所述氮氧化铝/氮化铝层中的氮氧化铝厚度为所述氮氧化铝/氮化铝层整体厚度的30%-60%。
可选的,所述氮氧化铝/氮化铝层厚度为100-250A,所述氮氧化硅层厚度为100-300A。
第二方面,本申请还提供一种基于氧化铝氧化硅复合衬底的LED芯片制造方法,用于制造第一方面所述的一种基于氧化铝氧化硅复合衬底的LED芯片,所述制造方法包括:将氧化铝氧化硅复合PSS衬底放入物理气相沉积设备中,通过物理气相沉积外延生长氮氧化铝/氮化铝层,得到第一衬底;将第一衬底放入金属有机化合物化学气相沉积设备中,通过金属有机化合物化学气相沉积外延生长氮氧化硅层,得到第二衬底;在第二衬底上外延生长LED结构层。
可选的,所述将氧化铝氧化硅复合PSS衬底放入物理气相沉积设备中,通过物理气相沉积外延生长氮氧化铝/氮化铝层,得到第一衬底的步骤包括:物理气相沉积设备腔中,在氮气氛围中,采用氩气轰击铝靶材通过磁控溅射在氧化铝氧化硅复合PSS衬底基板表面,通入氧气,反应得到氮氧化铝薄膜外延生长在氧化铝氧化硅复合PSS衬底上;停止通入氧气,反应得到氮化铝薄膜外延生长在氮氧化铝层上,得到第一衬底。
可选的,物理气相沉积设备溅射功率设定范围为3000-4500W,溅射温度设定范围为500-650℃;通入氧气的流量为2sccm-6sccm,通入氧气的时间为物理气相沉积外延生长整体时间的30%-60%。
可选的,所述将第一衬底放入金属有机化合物化学气相沉积设备中,通过金属有机化合物化学气相沉积外延生长氮氧化硅层,得到第二衬底的步骤包括:在金属有机化合物化学气相沉积设备中,对第一衬底采取在氢气氛围中,以第一预设温度进行热处理,热处理持续第一预设时间;气氛转化为氮气和氨气混合气氛的方式,其中氮气为载气,氨气为反应气体,用以提供氮源,以第二预设温度进行热置换反应,反应得到氮氧化硅层外延生长在第一衬底上,所述第二预设温度小于第一预设温度,热置换反应持续第二预设时间;维持氮气和氨气混合气氛,温度控制下降到第三预设温度进行退火处理,所述第三预设温度小于第二预设温度,退火处理持续第三预设时间,得到第二衬底。
可选的,所述第一预设温度范围为1050℃-1150℃,所述第一预设时间范围为1-5min;所述第二预设温度范围为800℃-1000℃,所述第二预设时间范围为5min-20min;所述第三预设温度范围为550℃-650℃,所述第三预设时间范围为20min-30min。
可选的,外延生长所述氮氧化铝/氮化铝层厚度为100-250A,外延生长所述氮氧化硅层厚度为100-300A。
本申请提供一种基于氧化铝氧化硅复合衬底的LED芯片及其制造方法,所述LED芯片氧化铝氧化硅复合PSS衬底、复合缓冲层和LED结构层,其中,所述复合缓冲层外延生长在氧化铝氧化硅复合PSS衬底上,所述LED结构层外延生长在复合缓冲层上。所述复合缓冲层包括:氮氧化铝/氮化铝层和氮氧化硅层,所述氧化铝氧化硅复合PSS衬底中的氧化铝上由所述氮氧化铝/氮化铝层覆盖,所述氧化铝氧化硅复合PSS衬底中的氧化硅上由所述氮氧化铝/氮化铝层和氮氧化硅层交错间隔覆盖;所述氮氧化铝/氮化铝层中的氮氧化铝与所述氧化铝氧化硅复合PSS衬底连接,所述氮氧化铝/氮化铝层中的氮化铝与LED结构层连接。复合缓冲层在氧化铝和氧化硅材料上有更好厚度均匀性,并且可以更好缓冲氧化铝氧化硅复合PSS衬底到LED垒晶底层因材质不同引起的晶格失陪和应力释放,减少衔接层处的缺陷。
附图说明
为了更清楚地说明本申请的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,显而易见地,对于本领域普通技术人员而言,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本申请所述一种基于氧化铝氧化硅复合衬底的LED芯片的结构示意图;
图2为本申请所述Al2O3/SiO2复合PSS衬底的结构示意图;
图3为一种AlN缓冲层的结构示意图;
图4为一种AlN缓冲层的LED芯片的结构示意图;
图5为一种AlN缓冲层的LED芯片的TEM图像一;
图6为一种AlN缓冲层的LED芯片的TEM图像二;
图7为本申请所述一种基于氧化铝氧化硅复合衬底的LED芯片的TEM图像一;
图8为本申请所述一种基于氧化铝氧化硅复合衬底的LED芯片的TEM图像二;
图9为本申请所述一种基于氧化铝氧化硅复合衬底的LED芯片制造方法的流程示意图;
图10为本申请所述第一衬底上MOCVD外延生长SiOxNy层得到第二衬底的流程示意图;
图11为本申请所述在Al2O3/SiO2复合PSS衬底上外延生长AlOxNy层的结构示意图;
图12为本申请所述在AlOxNy层上外延生长AlN层的结构示意图;
图13为本申请所述在AlOxNy/AlN层经过热处理后的结构示意图;
图14为本申请所述复合缓冲层的结构示意图;
图15为图14中圆圈部分放大的结构示意图。
具体实施方式
下面将详细地对实施例进行说明,其示例表示在附图中。下面的描述涉及附图时,除非另有表示,不同附图中的相同数字表示相同或相似的要素。以下实施例中描述的实施方式并不代表与本申请相一致的所有实施方式。仅是与权利要求书中所详述的、本申请的一些方面相一致的系统和方法的示例。
外延生长是指在单晶衬底(基片)上生长一层有一定要求的、与衬底晶向相同的单晶层,犹如原来的晶体向外延伸了一段。生长外延层有多种方法,例如:液相外延(PE)、物理气相沉积(PVD)、金属有机化合物化学气相沉积(MOCVD)、氢化物气相外延(HVPE)、分子束外延(MBE)等,一般工业化生产采用最多的是MOCVD外延工艺。
MOCVD(Metal-organic Chemical Vapor Deposition,金属有机化合物化学气相沉积)是在气相外延生长(VPE)的基础上发展起来的一种新型气相外延生长技术。MOCVD是以Ⅲ族、Ⅱ族元素的有机化合物和V、Ⅵ族元素的氢化物等作为晶体生长源材料,以热分解反应方式在衬底上进行气相外延,生长各种Ⅲ-V主族、Ⅱ-Ⅵ副族化合物半导体以及它们的多元固溶体的薄层单晶材料。MOCVD有可以精确控制晶体生长、重复性好、产量大、适合工业化大生产等优点。
物理气相沉积(Physical Vapour Deposition,PVD)技术是在真空条件下,采用物理方法,将材料源(固体或液体)表面气化成气态原子、分子或部分电离成离子,并通过低压气体(或等离子体)过程,在基体表面沉积具有某种特殊功能的薄膜技术。
在一些实施例中,参见图2为一种Al2O3/SiO2复合PSS衬底;在Al2O3/SiO2复合PSS衬底图形上外延生长一层AlN(氮化铝)作为缓冲层,如图3所示;之后在AlN缓冲层上外延生长LED结构层,如图4所示。
但是一方面因AlN和GaN材料的生长率,在Al2O3/SiO2复合PSS衬底图形部分的Al2O3材料上和SiO2材料上相差比较大;另一方面Al2O3/SiO2复合PSS衬底的SiO2图形部分,SiO2材料层晶格质量较差,其中存在浓度较高的氧空位缺陷等问题。图5和图6为上述实施例中,使用透射电子显微镜(Transmission Electron Microscope,简称TEM)得到的微观图像,从图6中可以看出,在Al2O3/SiO2复合PSS衬底图形部分的SiO2材料上AlN缓冲层的厚度为49A和74A,而在Al2O3/SiO2复合PSS衬底图形部分的Al2O3材料上AlN缓冲层的厚度为125A和152A,可见,两者的厚度相差近一倍,厚度均匀性并不好。而从图5中的箭头位置可以很明显的看到Al2O3/SiO2复合PSS衬底的SiO2图形部分存在氧空位缺陷等问题。
为了解决上述问题,本申请提供一种基于氧化铝氧化硅复合衬底的LED芯片,如图1所示,包括:氧化铝氧化硅(Al2O3/SiO2)复合PSS衬底、复合缓冲层和LED结构层,其中,所述复合缓冲层外延生长在氧化铝氧化硅复合PSS衬底上,所述LED结构层外延生长在复合缓冲层上。
复合缓冲层,用于更好缓冲Al2O3/SiO2复合PSS衬底到LED垒晶底层因材质不同引起的晶格失陪和应力释放,减少衔接层处的缺陷;LED结构层为LED的主体工作结构,示例的,LED结构层可以包括:U型GaN层、N型GaN层、应力释放层、电子富集层、多量子阱层和P层,其中,U型GaN层作为LED垒晶底层,用于提升外量子效率以及光萃取效率;N型GaN层,用于形成LED的N型区,N型区提供的电子在量子井内与空穴复合激发出光,为LED的主要结构之一;应力释放层,用于释放晶格之间的应力;电子富集层,用于为N型区的电子产生富集效应;多量子阱层(MQW:multiple quantum well),是指多个量子阱组合在一起的系统,就材料结构和生长过程而言多量子阱和超晶格没有实质差别,仅在于超晶格势垒层比较薄,势阱之间的耦合较强,形成微带,而多量子阱之间的势垒层厚,基本无隧穿耦合,也不形成微带,多量子阱结构主要应用于其光学特性,为LED外延结构基本结构层之一;P层,用于形成LED的P型区,为LED的主要结构之一。
所述复合缓冲层包括:氮氧化铝/氮化铝层(AlOxNy/AlN)和氮氧化硅层(SiOxNy),所述氧化铝氧化硅复合PSS衬底中的氧化铝上由所述氮氧化铝/氮化铝层覆盖,所述氧化铝氧化硅复合PSS衬底中的氧化硅上由所述氮氧化铝/氮化铝层和氮氧化硅层交错间隔覆盖;所述氮氧化铝/氮化铝层中的氮氧化铝(AlOxNy)与所述氧化铝氧化硅复合PSS衬底连接,所述氮氧化铝/氮化铝层中的氮化铝(AlN)与LED结构层连接。
在一种示意性的实施方式中,所述氮氧化铝/氮化铝层中的氮氧化铝厚度为所述氮氧化铝/氮化铝层整体厚度的30%-60%,这样设置是为了减少晶格缺陷,使晶格更加致密。
在一种示意性的实施方式中,所述氮氧化铝/氮化铝层厚度为100-250A,所述氮氧化硅层厚度为100-300A,这样设置是为了更好的缓冲因材质不同引起的晶格失陪和应力释放,减少衔接层处的缺陷。
图7和图8为本申请所述的一种基于氧化铝氧化硅复合衬底的LED芯片的TEM图像,从图8中可以看出,在Al2O3/SiO2复合PSS衬底图形部分的SiO2材料上复合缓冲层的厚度为57A和124A,而在Al2O3/SiO2复合PSS衬底图形部分的Al2O3材料上复合缓冲层的厚度为88A和117A,可见,两者的厚度相差不大。而从图7中Al2O3/SiO2复合PSS衬底的SiO2图形部分看不到有明显的晶格缺陷,其晶格更加致密。
基于上述实施例,本申请还提供一种基于氧化铝氧化硅复合衬底的LED芯片制造方法,如图9所示,所述制造方法包括:
S100:将Al2O3/SiO2复合PSS衬底放入物理气相沉积(PVD)设备中,通过物理气相沉积外延生长AlOxNy/AlN层,得到第一衬底。
PVD设备腔中,PVD设备溅射功率设定范围为3000-4500W,溅射温度设定范围为500-650℃,在氮气(N2)氛围中,采用氩气(Ar)轰击铝(Al)靶材通过磁控溅射在Al2O3/SiO2复合PSS衬底基板表面,先通入氧气(O2),通入O2的流量为2sccm-6sccm,反应得到AlOxNy薄膜外延生长在Al2O3/SiO2复合PSS衬底上,如图11所示,通入O2的时间为PVD外延生长整体时间的30%-60%,即AlOxNy厚度为AlOxNy/AlN层总厚度的30%-60%。之后停止通入氧气,反应得到氮化铝(AlN)薄膜外延生长在氮氧化铝(AlOxNy)层上,如图12所示,得到第一衬底,第一衬底是带有PVD沉积AlOxNy/AlN层的Al2O3/SiO2复合PSS衬底。
S200:将第一衬底放入金属有机化合物化学气相沉积设备中,通过金属有机化合物化学气相沉积外延生长氮氧化硅层,得到第二衬底,如图10所示。
S210:在MOCVD设备中,对第衬底以第一预设温度进行热处理。
将第一衬底转移到金属有机化合物化学气相沉积(MOCVD)设备中,在MOCVD设备中,对第一衬底采取在氢气(H2)氛围中,以第一预设温度进行热处理,示例的,所述第一预设温度范围为1050℃-1150℃;热处理持续第一预设时间,示例的,所述第一预设时间范围为1-5min。
SiO2图形表层处AlOxNy/AlN层沉积生长难度较大,SEM扫描显示其生长形貌为非薄膜式的不规则间断分布,因此,需要进行热处理以去除衬底表层水氧等杂质,且在高温过程中,可使得沉积在SiO2表层部分的AlOxNy/AlN层复合物质产生团聚效应形成间隔较大的颗粒状,从而裸露出更大面积的SiO2表层,如图13所示。
S220:以第二预设温度进行热置换反应,得到SiOxNy层。
气氛转化为氮气(N2)和氨气(NH3)混合气氛的方式,其中N2为载气,NH3为反应气体,用以提供氮(N)源,以第二预设温度进行热置换反应,所述第二预设温度小于第一预设温度,示例的,所述第二预设温度范围为800℃-1000℃,反应得到SiOxNy层外延生长在第一衬底上,如图14所示;热置换反应持续第二预设时间,示例的,所述第二预设时间范围为5min-20min,用以控制SiO2表层SiOxNy层的厚度和N置换组分浓度。
S230:温度下降到第三预设温度进行退火处理,得到第二衬底。
继续维持N2和NH3混合气氛,将温度控制下降到第三预设温度进行退火处理,所述第三预设温度小于第二预设温度,示例的,所述第三预设温度范围为550℃-650℃;退火处理持续第三预设时间,示例的,所述第三预设时间范围为20min-30min,用以去除S220步热置换反应生成的SiOxNy薄膜表层存在的大量H杂质。退火后得到第二衬底,如图14所示,第二衬底为带有复合缓冲层的Al2O3/SiO2复合PSS衬底,所述复合缓冲层包括:AlOxNy/AlN层和SiOxNy层,Al2O3/SiO2复合PSS衬底中的Al2O3上由所述AlOxNy/AlN层覆盖,Al2O3/SiO2复合PSS衬底中的SiO2上由AlOxNy/AlN层和SiOxNy层交错间隔覆盖,如图15所示。示例的,外延生长AlOxNy/AlN层厚度为100-250A,外延生长SiOxNy层厚度为100-300A。
S300:在第二衬底上外延生长LED结构层。
示例的,可以在第二衬底上依次外延生长U型GaN层、N型GaN层、应力释放层、电子富集层、多量子阱层和P层等LED结构层,外延生长LED结构层可以采用现有技术,本申请不再赘述。
图7和图8为使用上述制造方法制造的LED芯片的TEM图像,从图8中可以看出,在Al2O3/SiO2复合PSS衬底图形部分的SiO2材料上复合缓冲层的厚度为57A和124A,而在Al2O3/SiO2复合PSS衬底图形部分的Al2O3材料上复合缓冲层的厚度为88A和117A,可见,两者的厚度相差不大。而从图7中Al2O3/SiO2复合PSS衬底的SiO2图形部分看不到有明显的晶格缺陷,其晶格更加致密。相比于图5和图6中的LED芯片,复合缓冲层在Al2O3/SiO2复合PSS衬底的Al2O3材料上和SiO2材料上的厚度均匀性有很大的提高,而且在SiO2图形部分没有明显的晶格缺陷,其晶格质量也有很大的提高。
本申请提供一种基于氧化铝氧化硅复合衬底的LED芯片及其制造方法,所述LED芯片氧化铝氧化硅复合PSS衬底、复合缓冲层和LED结构层,其中,所述复合缓冲层外延生长在氧化铝氧化硅复合PSS衬底上,所述LED结构层外延生长在复合缓冲层上。所述复合缓冲层包括:氮氧化铝/氮化铝层和氮氧化硅层,所述氧化铝氧化硅复合PSS衬底中的氧化铝上由所述氮氧化铝/氮化铝层覆盖,所述氧化铝氧化硅复合PSS衬底中的氧化硅上由所述氮氧化铝/氮化铝层和氮氧化硅层交错间隔覆盖;所述氮氧化铝/氮化铝层中的氮氧化铝与所述氧化铝氧化硅复合PSS衬底连接,所述氮氧化铝/氮化铝层中的氮化铝与LED结构层连接。复合缓冲层在氧化铝和氧化硅材料上有更好厚度均匀性,并且可以更好缓冲氧化铝氧化硅复合PSS衬底到LED垒晶底层因材质不同引起的晶格失陪和应力释放,减少衔接层处的缺陷。
本申请提供的实施例之间的相似部分相互参见即可,以上提供的具体实施方式只是本申请总的构思下的几个示例,并不构成本申请保护范围的限定。对于本领域的技术人员而言,在不付出创造性劳动的前提下依据本申请方案所扩展出的任何其他实施方式都属于本申请的保护范围。

Claims (9)

1.一种基于氧化铝氧化硅复合衬底的LED芯片,其特征在于,包括:氧化铝氧化硅复合PSS衬底、复合缓冲层和LED结构层,其中,所述复合缓冲层外延生长在氧化铝氧化硅复合PSS衬底上,所述LED结构层外延生长在复合缓冲层上;
所述复合缓冲层包括:氮氧化铝/氮化铝层和氮氧化硅层,
所述氧化铝氧化硅复合PSS衬底中的氧化铝上由所述氮氧化铝/氮化铝层覆盖,所述氧化铝氧化硅复合PSS衬底中的氧化硅上由所述氮氧化铝/氮化铝层和氮氧化硅层交错间隔覆盖;
所述氮氧化铝/氮化铝层中的氮氧化铝与所述氧化铝氧化硅复合PSS衬底连接,所述氮氧化铝/氮化铝层中的氮化铝与LED结构层连接。
2.根据权利要求1所述的一种基于氧化铝氧化硅复合衬底的LED芯片,其特征在于,所述氮氧化铝/氮化铝层中的氮氧化铝厚度为所述氮氧化铝/氮化铝层整体厚度的30%-60%。
3.根据权利要求1所述的一种基于氧化铝氧化硅复合衬底的LED芯片,其特征在于,所述氮氧化铝/氮化铝层厚度为100-250A,所述氮氧化硅层厚度为100-300A。
4.一种基于氧化铝氧化硅复合衬底的LED芯片制造方法,用于制造权利要求1-3所述的一种基于氧化铝氧化硅复合衬底的LED芯片,其特征在于,所述制造方法包括:
将氧化铝氧化硅复合PSS衬底放入物理气相沉积设备中,通过物理气相沉积外延生长氮氧化铝/氮化铝层,得到第一衬底;
将第一衬底放入金属有机化合物化学气相沉积设备中,通过金属有机化合物化学气相沉积外延生长氮氧化硅层,得到第二衬底;
在第二衬底上外延生长LED结构层。
5.根据权利要求4所述的一种基于氧化铝氧化硅复合衬底的LED芯片制造方法,其特征在于,所述将氧化铝氧化硅复合PSS衬底放入物理气相沉积设备中,通过物理气相沉积外延生长氮氧化铝/氮化铝层,得到第一衬底的步骤包括:
物理气相沉积设备腔中,在氮气氛围中,采用氩气轰击铝靶材通过磁控溅射在氧化铝氧化硅复合PSS衬底基板表面,通入氧气,反应得到氮氧化铝薄膜外延生长在氧化铝氧化硅复合PSS衬底上;
停止通入氧气,反应得到氮化铝薄膜外延生长在氮氧化铝层上,得到第一衬底。
6.根据权利要求5所述的一种基于氧化铝氧化硅复合衬底的LED芯片制造方法,其特征在于,物理气相沉积设备溅射功率设定范围为3000-4500W,溅射温度设定范围为500-650℃;通入氧气的流量为2sccm-6sccm,通入氧气的时间为物理气相沉积外延生长整体时间的30%-60%。
7.根据权利要求4所述的一种基于氧化铝氧化硅复合衬底的LED芯片制造方法,其特征在于,所述将第一衬底放入金属有机化合物化学气相沉积设备中,通过金属有机化合物化学气相沉积外延生长氮氧化硅层,得到第二衬底的步骤包括:
在金属有机化合物化学气相沉积设备中,对第一衬底采取在氢气氛围中,以第一预设温度进行热处理,热处理持续第一预设时间;
气氛转化为氮气和氨气混合气氛的方式,其中氮气为载气,氨气为反应气体,用以提供氮源,以第二预设温度进行热置换反应,反应得到氮氧化硅层外延生长在第一衬底上,所述第二预设温度小于第一预设温度,热置换反应持续第二预设时间;
维持氮气和氨气混合气氛,温度控制下降到第三预设温度进行退火处理,所述第三预设温度小于第二预设温度,退火处理持续第三预设时间,得到第二衬底。
8.根据权利要求7所述的一种基于氧化铝氧化硅复合衬底的LED芯片制造方法,其特征在于,所述第一预设温度范围为1050℃-1150℃,所述第一预设时间范围为1-5min;所述第二预设温度范围为800℃-1000℃,所述第二预设时间范围为5min-20min;所述第三预设温度范围为550℃-650℃,所述第三预设时间范围为20min-30min。
9.根据权利要求4所述的一种基于氧化铝氧化硅复合衬底的LED芯片制造方法,其特征在于,外延生长所述氮氧化铝/氮化铝层厚度为100-250A,外延生长所述氮氧化硅层厚度为100-300A。
CN202211021069.3A 2022-08-24 2022-08-24 一种基于氧化铝氧化硅复合衬底的led芯片及其制造方法 Pending CN115692570A (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202211021069.3A CN115692570A (zh) 2022-08-24 2022-08-24 一种基于氧化铝氧化硅复合衬底的led芯片及其制造方法
PCT/CN2023/083072 WO2024040958A1 (zh) 2022-08-24 2023-03-22 基于氧化铝氧化硅复合衬底的led芯片及其制造方法
KR1020247006838A KR20240036106A (ko) 2022-08-24 2023-03-22 산화알루미늄-산화규소 복합기판을 기반으로 하는 led 칩 및 그 제조방법
DE112023000173.1T DE112023000173T5 (de) 2022-08-24 2023-03-22 LED Chip auf Basis eines Aluminiumoxid Siliziumdioxid Verbundsubstrats und ein Herstellungsverfahren dafür

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211021069.3A CN115692570A (zh) 2022-08-24 2022-08-24 一种基于氧化铝氧化硅复合衬底的led芯片及其制造方法

Publications (1)

Publication Number Publication Date
CN115692570A true CN115692570A (zh) 2023-02-03

Family

ID=85060752

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211021069.3A Pending CN115692570A (zh) 2022-08-24 2022-08-24 一种基于氧化铝氧化硅复合衬底的led芯片及其制造方法

Country Status (4)

Country Link
KR (1) KR20240036106A (zh)
CN (1) CN115692570A (zh)
DE (1) DE112023000173T5 (zh)
WO (1) WO2024040958A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116759505A (zh) * 2023-08-23 2023-09-15 江西兆驰半导体有限公司 基于硅衬底的led外延片及其制备方法、led
WO2024040958A1 (zh) * 2022-08-24 2024-02-29 聚灿光电科技股份有限公司 基于氧化铝氧化硅复合衬底的led芯片及其制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8507304B2 (en) * 2009-07-17 2013-08-13 Applied Materials, Inc. Method of forming a group III-nitride crystalline film on a patterned substrate by hydride vapor phase epitaxy (HVPE)
CN109786524A (zh) * 2019-02-22 2019-05-21 湘能华磊光电股份有限公司 一种具有新型pss结构的led外延层及其制备方法
TWI746321B (zh) * 2020-12-18 2021-11-11 天虹科技股份有限公司 具有氮化鋁氧化物薄膜的發光二極體的製作方法
CN114284415A (zh) * 2022-03-08 2022-04-05 江西兆驰半导体有限公司 一种倒装led外延结构及其制备方法
CN115692570A (zh) * 2022-08-24 2023-02-03 聚灿光电科技股份有限公司 一种基于氧化铝氧化硅复合衬底的led芯片及其制造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024040958A1 (zh) * 2022-08-24 2024-02-29 聚灿光电科技股份有限公司 基于氧化铝氧化硅复合衬底的led芯片及其制造方法
CN116759505A (zh) * 2023-08-23 2023-09-15 江西兆驰半导体有限公司 基于硅衬底的led外延片及其制备方法、led
CN116759505B (zh) * 2023-08-23 2023-11-17 江西兆驰半导体有限公司 基于硅衬底的led外延片及其制备方法、led

Also Published As

Publication number Publication date
DE112023000173T5 (de) 2024-04-25
KR20240036106A (ko) 2024-03-19
WO2024040958A1 (zh) 2024-02-29

Similar Documents

Publication Publication Date Title
US8882910B2 (en) AlGaN substrate and production method thereof
WO2021233305A1 (zh) 氮化物外延片及其制备方法和半导体器件
TWI501291B (zh) Method for forming epitaxial wafers and method for fabricating semiconductor elements
US8148712B2 (en) Group III nitride compound semiconductor stacked structure
CN103215648B (zh) 基于氮化镓生长半导体异质结构的方法
US20080308836A1 (en) Nitride Semiconductor Device and Method for Growing Nitride Semiconductor Crystal Layer
CN115692570A (zh) 一种基于氧化铝氧化硅复合衬底的led芯片及其制造方法
WO1996041906A1 (en) Bulk single crystal gallium nitride and method of making same
JP2000340511A (ja) GaN系化合物半導体結晶の成長方法及び半導体基材
WO2019100064A1 (en) Semipolar and nonpolar light-emitting devices
CN109103303A (zh) 一种发光二极管外延片的制备方法及发光二极管外延片
CN109273571A (zh) 一种氮化镓基发光二极管外延片及其制作方法
CN117199203A (zh) 发光二极管外延片及其制备方法、发光二极管
CN115084329B (zh) 一种应用于Si衬底上的LED外延片及其生长方法
CN116454184A (zh) 一种高光效led外延片及其制备方法、led
CN115347095B (zh) 基于氮化物单晶衬底的半导体器件结构及其应用
JP2008297138A (ja) Iii族窒化物系化合物半導体製造用基板とその製造方法
CN109473511A (zh) 一种氮化镓基发光二极管外延片及其生长方法
KR100773559B1 (ko) 반도체 소자 및 그 제조방법
CN115763658A (zh) 一种基于新型图形化衬底的led芯片及其制造方法
CN109904287A (zh) 发光二极管外延片及其生长方法
CN111128689B (zh) 极性控制方法、氮化物薄膜制备方法和氮化物薄膜
WO2022099519A1 (zh) LED结构及其GaN基衬底、GaN基衬底的制作方法
CN113193087B (zh) 发光二极管外延片制备方法
CN115377265B (zh) 一种硅衬底上生长半极性(11-22)面氮化镓的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination