CN104465749A - 一种厚膜高耐压氮化物半导体外延结构及其生长方法 - Google Patents

一种厚膜高耐压氮化物半导体外延结构及其生长方法 Download PDF

Info

Publication number
CN104465749A
CN104465749A CN201410731135.5A CN201410731135A CN104465749A CN 104465749 A CN104465749 A CN 104465749A CN 201410731135 A CN201410731135 A CN 201410731135A CN 104465749 A CN104465749 A CN 104465749A
Authority
CN
China
Prior art keywords
nitride
layer
nitride semiconductor
semiconductor material
thick film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410731135.5A
Other languages
English (en)
Inventor
刘扬
周德秋
倪毅强
贺致远
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sun Yat Sen University
National Sun Yat Sen University
Original Assignee
National Sun Yat Sen University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Sun Yat Sen University filed Critical National Sun Yat Sen University
Priority to CN201410731135.5A priority Critical patent/CN104465749A/zh
Publication of CN104465749A publication Critical patent/CN104465749A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66431Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Abstract

本发明涉及半导体材料外延生长领域,公开了一种厚膜高耐压氮化物半导体外延结构及其生长方法。其外延结构由下至上依次包括衬底、衬底上的成核层、成核层上的氮化物半导体材料层,所述氮化物半导体材料层包括在所述氮化物半导体材料层内被隔开的多个在具有界面粗化插入层结构上生长的基本氮化物夹层。所述氮化物半导体材料层包括具有粗化界面的氮化物插入层和位于所述具有粗化界面的氮化物插入层上方的氮化物夹层,所述氮化物夹层为一层弛豫氮化物夹层。所述弛豫氮化物夹层包括铝和镓,并且包括所述多个具有界面粗化结构和弛豫氮化物夹层的氮化物半导体材料层具有至少2.0μm以上的总厚度。本发明的半导体外延层结构简单,通过插入具有粗化界面结构的氮化物夹层可以大幅度降低外延层材料漏电流、提高外延层材料的击穿电压。

Description

一种厚膜高耐压氮化物半导体外延结构及其生长方法
技术领域
 本发明涉及半导体的技术领域,更具体地,涉及一种厚膜高耐压氮化物半导体外延结构及其生长方法。
背景技术
GaN 作为第三代半导体的代表,以其禁带宽度大,击穿电场强,介电常数大,饱和电子漂移速度高和异质界面二维电子气浓度高等优良的材料性能特点成为现今电力电子器件最重要的材料之一。与传统Si器件相比,GaN器件能承载更高的功率密度,具有更高的能量转换效率,可以使整个系统的体积和重量减少,从而降低系统成本。
由于缺乏同质衬底,加上大尺寸、价格低、导热性好等方面的优势,Si衬底成为GaN材料异质生长的理想材料。但是传统地采用异质结沟道的平面型Si基氮化鎵功率器件并不能像在蓝宝石或碳化硅衬底上的GaN功率器件一样,单纯的靠增大栅漏间距或者引入场板技术来获得高的击穿电压。实验表明,Si基GaN功率器件存在一个饱和击穿电压。当增大栅漏间距时,击穿电压并非一直线性增大,而是在达到某一个栅漏间距后,击穿电压趋于饱和。这说明达到饱和电压后,器件水平方向发生击穿之前,垂直方向材料就先发生了击穿。这主要是由于Si衬底材料本身的导电性和低的临界击穿电场导致了垂直方向的击穿。所以,提高Si衬底上氮化物功率器件的饱和击穿电压是亟需攻克的关键问题。
研究表明,提高Si衬底上氮化物外延层晶体质量和厚度,是提高Si衬底氮化物功率器件击穿电压的有效手段。但是由于Si衬底和氮化物之间存在的晶格失配和热失配使得在生长厚膜氮化物时很难控制生长过程中产生的应力,容易导致外延片发生龟裂。为了平衡这种晶格失配和热失配产生的应力问题,通常采用应力工程即插入应力缓冲层的方式在Si衬底上厚膜无龟裂的GaN外延层。Dadgar在2000年等人(Dadgar, et.al, Metalorganic Chemical Vapor Phase Epitaxy of Crack-Free GaN on Si (111) Exceeding 1 μm in Thickness Armin Jpn. J. Appl. Phys. 39 (2000) L1183)提出了采用多层富Al的氮化物插入层的方法获得了Si衬底上异质生长1微米以上的高质量无龟裂GaN外延层。这种采用富Al氮化物插入层的思路是该应力释放后的富Al氮化物插入层与其上面赝配生长或部分应力释放的GaN外延层会给后续的GaN外延层提供一个压应力,从而很好的平衡应力获得无龟裂的氮化物外延层。
但是,实验表明采用多层富Al氮化物插入层的技术生长出的厚膜外延层并不能有效的提升材料的耐压能力。这是由于极化效应的存在,该富Al氮化物插入层会在其与下方的GaN外延层的界面处产生一层埋层二维电子气沟道。该沟道层成为外延层结构的漏电通道,从而使得实际的耐压层仅仅为最顶层的GaN层,而不是整层氮化物外延层。
发明内容
本发明为克服上述现有技术所述的至少一种缺陷,提供一种工艺简单,稳定性高,通过粗化界面破坏富Al氮化物插入层和其下方的GaN外延层的界面处产生的二维电子气沟道,从而最大化利用由采用富Al氮化物插入层技术而获得的厚膜高耐压氮化物半导体外延结构,该外延结构具有更高的耐压能力。
为解决上述技术问题,本发明采用的技术方案是:
一种厚膜高耐压氮化物半导体外延结构。其中,由下至上依次包括衬底、成核层、氮化物半导体材料层,所述氮化物半导体材料层包括在所述氮化物半导体材料层内被隔开的多个在具有粗化界面结构插入层上生长的基本氮化物夹层。所述氮化物半导体材料层包括具有粗化界面的氮化物插入层和位于所述具有粗化界面的氮化物层上方的氮化物夹层,所述氮化物夹层为一层弛豫氮化物夹层。
所述具有粗化界面结构的氮化物插入层和弛豫氮化物夹层在氮化物半导体材料层中的个数由实际耐压和厚度需求而定。
优选的,所述衬底为硅衬底、绝缘衬底硅、蓝宝石衬底、碳化硅、铌酸锂、氮化鎵或氮化铝衬底中的任一种。
优选的,所述成核层为AlGaN层、AlInGaN层、AlN层或GaN层。
优选的,所述氮化物半导体材料层为AlGaN层、AlInGaN层或GaN层;其厚度为100nm~20μm。
优选的,所述氮化物插入层具有经过粗化的界面结构。
优选的,所述粗化界面形成方法可为通过调整氮化物外延生长参数(如生长气压,生长五三比等)改变氮化物表面粗糙度,或通过杂质掺杂改变氮化物表面粗糙度,或通过生长过程中通入气体在线刻蚀方法改变氮化物表面粗糙度,或其他可以改变所述插入层表面粗糙度的方法。
优选的,所述氮化物夹层为一层弛豫氮化物夹层;所述弛豫氮化物夹层包括AlN、AlGaN任一种或组合;所述的弛豫氮化物夹层材料厚度为1nm~50nm。
优选的,所述半导体外延结构还包括形成于所述氮化物层半导体材料层上的有源区,所述有源区选自InGaN/GaN多量子阱结构和P型氮化物构成的发光二极管、AlGaN/GaN异质结构成的高电子迁移率晶体管、AlGaInN/GaN异质结构成的高电子迁移率晶体管、AlN/GaN异质结构成的高迁移率三极管、氮化鎵MOSFET、UVLED、光电探测器、太阳能电池等。
本发明还提出一种厚膜高耐压氮化物半导体外延结构的生长方法,其中,包括:
S1. 提供一种衬底;
S2. 在所述衬底上生长成核层;
S3. 在所述成核层上生长一层氮化物半导体材料层;
S4. 在所述氮化物半导体材料层上形成具有界面粗化结构的氮化物插入层,可为通过调整氮化物层外延生长参数(如生长气压,生长五三比等)改变氮化物表面粗糙度,或通过杂质掺杂改变氮化物表面粗糙度,或通过生长过程中通入气体在线刻蚀方法改变氮化物表面粗糙度,或其他可以改变所述插入层表面粗糙度的方法;
S5. 在所述具有粗化界面结构的氮化物插入层上生长弛豫氮化物夹层;
S6. 在所述弛豫氮化物夹层上生长另一层氮化物半导体材料层;
S7. 依次重复第S4步至第S6步直到生长到足够厚度的氮化物半导体材料层为止。
优选的,所述的成核层、氮化物半导体材料层、弛豫氮化物夹层的生长方法包括是金属有机化学气相沉积法或分子束外延法。
优选的,所述氮化物半导体材料层包括具有粗化界面的氮化物插入层和位于所述具有粗化界面的氮化物层上方的弛豫氮化物夹层。弛豫氮化物夹层的引入可以有效的释放后续氮化物外延层的应力,从而更好的平衡整层外延层的应力分布,并获得无龟裂的氮化物外延层。但由于氮化物材料中极化效应的存在,单纯引入的弛豫氮化物夹层会与下层氮化物半导体材料层在界面处形成一层埋层二维电子气沟道。在下层氮化物半导体材料层生长具有界面粗化结构的插入层可以有效的破坏上述埋层二维电子气沟道,消除埋层漏电流通道。同时粗化的界面比较薄所以不会对晶体质量有很大的影响。
与现有技术相比,有益效果是:本发明采用具有粗化界面结构插入层的氮化物半导体层的有益效果是:外延结构简单,最大化利用由采用富Al氮化物插入层技术而获得的厚膜高耐压氮化物半导体外延结构,还能进一步获得更高的外延层耐压能力。为基于此外延结构的器件提供更高耐压的外延层模板。
附图说明
图1为本发明实施例1的半导体外延结构的第一示意图。
图2为本发明实施例1的半导体外延结构的第二示意图。
图3为本发明实施例1的半导体外延结构的第三示意图。
图4为本发明实施例1的半导体外延结构的第四示意图。
图5为本发明实施例1的半导体外延结构的第五示意图。
图6为本发明实施例1的半导体外延结构的第六示意图。
图7为本发明实施例1的半导体外延结构的第七示意图。
图8为传统外延结构的氮化物半导体材料层表面原子力显微镜图像示意图。
图9为本发明实施例1中具有界面粗化结构插入层的氮化物半导体材料层表面原子力显微镜图像示意图。
图10为本发明实施例1具有界面粗化的厚膜氮化物半导体外延材料结构和传统不具有界面粗化的厚膜氮化物半导体外延材料结构的变温面密度示意图。
图11为本发明实施例1具有界面粗化结构插入层的厚膜氮化物半导体外延材料结构和传统不具有界面粗化结构插入层的厚膜氮化物半导体外延材料结构材料纵向漏电流I-V曲线示意图。
具体实施方式
为了更清楚的说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍,显然的,本发明可以被具体实施为许多不同的形式并且不应当被理解为局限于这里所述的实施例;更确切地说,提供这些实施例使得本公开更加全面和完整,并且这些实施例将会向本领域技术人员完全传达本发明的范围。贯穿全文类似的数字指的是类似的元件。此外,附图中所示出的多个层和区域是被示意性标示出的。因此,本发明并不局限于附图中所示的相对大小和间隔。正如本领域技术人员理解的,这里提及的形成在衬底或其它层“上面”的层可以指的是直接形成在该衬底或其它层上面的层或者指形成在形成于该衬底或其它层上的插入层上的层。
实施例1
如图7为本实施例外延结构示意图,包括衬底1、成核层2、具有粗化界面结构插入层的氮化物半导体材料层3、弛豫氮化物层4。本方案中采用的生长方法为分子束外延法或金属有机化学气相沉积法两种方法之一生长而成。
上述具有厚膜高耐压氮化物半导体外延材料结构制作方法如图1-8所示。
相应的,本发明还公开了上述厚膜高耐压氮化物半导体外延结构生长方法,如图1所示,包括以下步骤:
S1. 提供一种衬底1,如图1所示;
S2. 在所述衬底1上生长成核层2,如图2所示;
S3. 在所述成核层2上生长一层氮化物半导体材料层31,如图3所示;
S4. 在所述氮化物半导体材料层31表面生长表面粗糙度较大的氮化物插入层41,可以通过调整氮化物层外延生长参数(如生长气压,生长五三比等)改变氮化物表面粗糙度,或通过杂质掺杂改变氮化物表面粗糙度,或通过生长过程中通入气体在线刻蚀方法改变氮化物表面粗糙度,或其他可以改变所述插入层表面粗糙度的方法。如图4;
S5. 在所述具有粗化界面结构的氮化物插入层半导体材料层上生长一层弛豫氮化物夹层51,如图5所示;
S6. 在所述弛豫氮化物夹层52上生长另一层氮化物半导体材料层32,如图6所示;
S7. 依次重复第S4步至第S6步直到生长到足够厚度的氮化物半导体材料层3为止。如图7所示。
 本发明的厚膜高耐压氮化物半导体外延材料结构相比于传统不具有界面粗化的厚膜氮化物半导体外延材料,通过界面粗化有效地破坏上述埋层二维电子气沟道,消除埋层漏电流通道。图8是传统外延结构中没有经过界面粗化的氮化物半导体材料层表面原子力显微镜图像。图9是本发明结构中经过界面粗化后的氮化物半导体材料层表面原子力显微镜图像。对比图8和图9可以发现经过粗化的外延结构表面台阶流生长明显劣化,粗糙度变大。图10是本发明具有界面粗化的厚膜氮化物半导体外延材料结构和传统不具有界面粗化的厚膜氮化物半导体外延材料结构的变温面密度示意图。可以发现本发明的外延材料结构低温时的面密度比传统结构低温时的面密度小5个量级,或已经消失。这说明弛豫氮化物夹层与下层氮化物半导体材料层在界面处形成的二维电子气沟道已经被有效破坏。图11是本发明具有界面粗化结构插入层的厚膜氮化物半导体外延材料结构和传统不具有界面粗化结构插入层的厚膜氮化物半导体外延材料结构材料纵向漏电流I-V曲线示意图。本发明通过破坏埋层二维电子气沟道提高了氮化物半导体材料层的漏电流水平和耐压能力。
本发明采用具有粗化界面结构插入层的氮化物半导体层,不仅降低了氮化物半导体材料层位错密度和晶体质量并获得厚膜的氮化物半导体材料层(2μm以上),还进一步避免了外延结构中的埋层漏电流通道,提高了氮化物半导体材料层的漏电流水平和耐压能力。
应当理解,虽然本说明按照实施方式加以描述,但并非每个实施只包含一个独立的技术方案,说明书的叙述方式只是为了清楚表达意思起见,本领域技术人员应当将说明书作为一个整体,各实施方式中的技术方案也可以经适当组合,形成本领域技术人员可以理解的其他技术实施方式。
上文所列出的一系列详细说明仅仅是针对本发明的可行性实施方式的具体说明,它们并非用以限制本发明的保护范围,凡未脱离本发明技艺精神所作的等效实施方式或变更均应包含在本发明的保护范围之内。

Claims (10)

1.一种厚膜高耐压氮化物半导体外延结构,其特征在于,由下至上依次包括衬底、成核层、氮化物半导体材料层,所述氮化物半导体材料层包括在所述氮化物半导体材料层内被隔开的多个具有粗化界面结构插入层的基本氮化物复合夹层;所述氮化物半导体材料层包括具有粗化界面的氮化物插入层和位于所述具有粗化界面的氮化物插入层上方的氮化物夹层,所述氮化物夹层为一层弛豫氮化物夹层。
2.根据权利要求1所述的一种厚膜高耐压氮化物半导体外延结构,其特征在于:所述的衬底为硅衬底、绝缘衬底硅、蓝宝石衬底、碳化硅、铌酸锂、氮化鎵或氮化铝衬底中的任一种。
3.根据权利要求1所述的一种厚膜高耐压氮化物半导体外延结构,其特征在于:所述的成核层为AlGaN层、AlInGaN层、AlN层或GaN层。
4.根据权利要求1所述的一种厚膜高耐压氮化物半导体外延结构,其特征在于:所述的氮化物半导体材料层为AlGaN层、AlInGaN层或GaN层;其厚度为100nm~20μm。
5.根据权利要求1所述的一种厚膜高耐压氮化物半导体外延结构,其特征在于:所述的氮化物插入层具有经过粗化的界面结构。
6.根据权利要求1所述的一种厚膜高耐压氮化物半导体外延结构,其特征在于:所述的粗化界面形成方法可为通过调整氮化物层外延生长参数改变氮化物表面粗糙度,或通过杂质掺杂改变氮化物表面粗糙度,或通过生长过程中通入气体在线刻蚀方法改变氮化物表面粗糙度,或其他可以改变所述插入层表面粗糙度的方法。
7.根据权利要求1所述的一种厚膜高耐压氮化物半导体外延结构,其特征在于:所述的氮化物夹层为一层弛豫氮化物夹层;所述弛豫氮化物夹层包括AlN、AlGaN任一种或组合;所述的弛豫氮化物夹层材料厚度为1nm~50nm。
8.根据权利要求1所述的一种厚膜高耐压氮化物半导体外延结构,其特征在于:所述的半导体外延结构还包括形成于所述氮化物层半导体材料层上的有源区,所述有源区选自InGaN/GaN多量子阱结构和P型氮化物构成的发光二极管、AlGaN/GaN异质结构成的高电子迁移率晶体管、AlGaInN/GaN异质结构成的高电子迁移率晶体管、AlN/GaN异质结构成的高迁移率三极管、氮化鎵MOSFET、UVLED、光电探测器、太阳能电池等。
9.一种权利要求1至8任一所述的厚膜高耐压氮化物半导体外延结构的生长方法,其特征在于,包括:
S1. 提供一种衬底;
S2. 在所述衬底上生长成核层;
S3. 在所述成核层上生长一层氮化物半导体材料层;
S4. 在所述氮化物半导体材料层上形成具有界面粗化结构的氮化物插入层,可为通过调整氮化物层外延生长参数改变氮化物表面粗糙度,或通过杂质掺杂改变氮化物表面粗糙度,或通过生长过程中通入气体在线刻蚀方法改变氮化物表面粗糙度,或其他可以改变所述插入层表面粗糙度的方法;
S5. 在所述具有粗化界面结构的氮化物插入层上生长弛豫氮化物夹层;
S6. 在所述弛豫氮化物夹层上生长另一层氮化物半导体材料层;
S7. 依次重复第S4步至第S6步直到生长到足够厚度的氮化物半导体材料层为止。
10.根据权利要求9所述的一种厚膜高耐压氮化物半导体外延结构的生长方法,其特征在于:所述的成核层、氮化物半导体材料层、弛豫氮化物夹层的生长方法包括是金属有机化学气相沉积法或分子束外延法。
CN201410731135.5A 2014-12-05 2014-12-05 一种厚膜高耐压氮化物半导体外延结构及其生长方法 Pending CN104465749A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410731135.5A CN104465749A (zh) 2014-12-05 2014-12-05 一种厚膜高耐压氮化物半导体外延结构及其生长方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410731135.5A CN104465749A (zh) 2014-12-05 2014-12-05 一种厚膜高耐压氮化物半导体外延结构及其生长方法

Publications (1)

Publication Number Publication Date
CN104465749A true CN104465749A (zh) 2015-03-25

Family

ID=52911513

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410731135.5A Pending CN104465749A (zh) 2014-12-05 2014-12-05 一种厚膜高耐压氮化物半导体外延结构及其生长方法

Country Status (1)

Country Link
CN (1) CN104465749A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108428621A (zh) * 2018-03-29 2018-08-21 太原理工大学 一种在非晶态SiO2衬底上生长GaN薄膜的方法
WO2024036486A1 (en) * 2022-08-16 2024-02-22 Innoscience (suzhou) Semiconductor Co., Ltd. Nitride-based semiconductor device and method for manufacturing the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103109351A (zh) * 2010-09-10 2013-05-15 日本碍子株式会社 半导体元件用外延基板、半导体元件用外延基板的制造方法、以及半导体元件
CN103633134A (zh) * 2013-12-12 2014-03-12 中山大学 一种厚膜高阻氮化物半导体外延结构及其生长方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103109351A (zh) * 2010-09-10 2013-05-15 日本碍子株式会社 半导体元件用外延基板、半导体元件用外延基板的制造方法、以及半导体元件
CN103633134A (zh) * 2013-12-12 2014-03-12 中山大学 一种厚膜高阻氮化物半导体外延结构及其生长方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108428621A (zh) * 2018-03-29 2018-08-21 太原理工大学 一种在非晶态SiO2衬底上生长GaN薄膜的方法
CN108428621B (zh) * 2018-03-29 2020-05-05 太原理工大学 一种在非晶态SiO2 衬底上生长GaN薄膜的方法
WO2024036486A1 (en) * 2022-08-16 2024-02-22 Innoscience (suzhou) Semiconductor Co., Ltd. Nitride-based semiconductor device and method for manufacturing the same

Similar Documents

Publication Publication Date Title
CN103633134B (zh) 一种厚膜高阻氮化物半导体外延结构及其生长方法
JP5742072B2 (ja) 半導体装置およびその製造方法
TW200618432A (en) Semiconductor device and semiconductor device manufacturing method
CN104600109A (zh) 一种高耐压氮化物半导体外延结构及其生长方法
CN102484049A (zh) 半导体元件用外延基板、半导体元件用外延基板的制造方法以及半导体元件
TW201707063A (zh) 化合物半導體基板
TWI762467B (zh) 氮化物半導體磊晶疊層結構及其功率元件
CN102916046A (zh) 硅衬底上氮化物高压器件及其制造方法
CN103594579B (zh) 一种氮化物发光二极管的外延结构
US11081346B2 (en) Semiconductor structure having a group iii-v semiconductor layer comprising a hexagonal mesh crystalline structure
CN108389894A (zh) 一种高电子迁移率晶体管外延结构
CN104465749A (zh) 一种厚膜高耐压氮化物半导体外延结构及其生长方法
CN103730555A (zh) 氮化物半导体发光器件
JP2016195241A (ja) 窒化物半導体基板
CN104465720A (zh) 一种半导体外延结构及其生长方法
JP6313809B2 (ja) 半導体装置
US8466472B2 (en) Semiconductor device, method of manufacturing the same, and electronic device including the semiconductor device
CN206774502U (zh) 含有硅掺杂氮化铝层的半导体器件
CN106783968A (zh) 含有氮镓铝和氮镓铟的缓存层的半导体器件及其制造方法
CN208142186U (zh) 一种高电子迁移率晶体管外延结构
CN206516634U (zh) 含有氮镓铝和氮镓铟的缓存层的半导体器件
CN206516633U (zh) 含有氮镓铝和氮镓铟的插入层的半导体器件
KR101972045B1 (ko) 헤테로 구조 반도체 소자
CN104008972A (zh) 纵向导通GaN电力电子器件的制作方法
CN103996766A (zh) 氮化镓基发光二极管及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20150325

RJ01 Rejection of invention patent application after publication