CN206516633U - 含有氮镓铝和氮镓铟的插入层的半导体器件 - Google Patents
含有氮镓铝和氮镓铟的插入层的半导体器件 Download PDFInfo
- Publication number
- CN206516633U CN206516633U CN201621437886.7U CN201621437886U CN206516633U CN 206516633 U CN206516633 U CN 206516633U CN 201621437886 U CN201621437886 U CN 201621437886U CN 206516633 U CN206516633 U CN 206516633U
- Authority
- CN
- China
- Prior art keywords
- layer
- nitrogen gallium
- nitrogen
- iii nitride
- semiconductor devices
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Abstract
本实用新型涉及一种含有氮镓铝和氮镓铟的插入层的半导体器件。该半导体器件包括衬底、设在该衬底上部的籽晶层、设在该籽晶层上部的缓冲层、设在该缓冲层上部的Ⅲ族氮化物外延层以及设置在该Ⅲ族氮化物外延层中间的插入层,该插入层包括氮镓铝层和/或氮镓铟层。本实用新型通过设置插入层可以补偿Ⅲ族氮化物外延层中的一部分张应力,有效减少Ⅲ族氮化物外延层的位错和张应力,可以得到高质量的Ⅲ族氮化物外延层。
Description
技术领域
本实用新型涉及半导体器件领域,特别是涉及一种含有氮镓铝和氮镓铟的插入层的半导体器件。
背景技术
Ⅲ族氮化物半导体材料被誉为是第三代半导体材料,包括氮化镓(GaN)、氮化铝(AlN)、氮化铟(InN)以及他们之间形成的三、四元合金,如氮镓铝(AlGaN)、氮铝铟(InAlN)和氮镓铟(InGaN)。以氮化镓(GaN)为主的Ⅲ族氮化物半导体材料具有宽的直接代隙(Eg=3.36eV)、高熔点、高热导率、高饱和电子速率、高临界击穿电场强度和高电子室温迁移率,被广泛应用于金属半导体场效应晶体管(MESFET)、高电子迁移率晶体管(HEMT)、异质结场效应晶体管(HFET)、发光二极管(LED)等耐高温、高压和高频交换器件。
由于目前很难得到大尺寸的Ⅲ族氮化物单晶体材料,为了获得高质量的Ⅲ族氮化物外延层,一般通过在硅、蓝宝石或碳化硅等衬底材料上进行异质外延生长。但是随着Ⅲ族氮化物外延层厚度的增加,Ⅲ族氮化物薄膜上会产生较多的位错缺陷和较大的内应力,导致Ⅲ族氮化物外延层裂纹,严重影响半导体器件的性能。
实用新型内容
基于此,有必要针对随着Ⅲ族氮化物外延层厚度的增加,Ⅲ族氮化物薄膜上会产生较多的位错缺陷和较大的内应力的问题,提供一种含有氮镓铝和氮镓铟的插入层的半导体器件。
一种含有氮镓铝和氮镓铟的插入层的半导体器件,其特征在于,包括:
衬底;
籽晶层,所述籽晶层设在所述衬底的上部;
缓冲层,所述缓冲层设置在所述籽晶层的上部;
Ⅲ族氮化物外延层,所述Ⅲ族氮化物外延层设置在所述缓冲层的上部;
以及插入层,所述插入层设置在所述Ⅲ族氮化物外延层中间,所述插入层包括氮镓铝层和氮镓铟层。
在其中一个实施例中,所述插入层包括单层氮镓铝层和单层氮镓铟层。
在其中一个实施例中,所述氮镓铝层和/或氮镓铟层为多层,且所述氮镓铟层与所述氮镓铝层交替层叠。
在其中一个实施例中,当所述氮镓铝层有多层时,每一层所述氮镓铝层中铝的掺杂浓度是不同的,所述氮镓铝层中铝的掺杂浓度小于等于1。
在其中一个实施例中,所述Ⅲ族氮化物外延层设置多个所述插入层。
在其中一个实施例中,所述衬底为蓝宝石衬底、硅衬底或碳化硅衬底。
在其中一个实施例中,所述籽晶层为氮化铝层和/或氮镓铝层。
在其中一个实施例中,所述缓冲层为氮化铝层和/或氮镓铝层。
在其中一个实施例中,所述Ⅲ族氮化物外延层包括氮化镓外延层及氮镓铝外延层中的至少一层,且所述Ⅲ族氮化物外延层中具有由氮化镓外延层与氮镓铝外延层构成的异质结构。
上述半导体器件,在Ⅲ族氮化物外延层中间插入一个氮镓铝层与氮镓铟层层叠设置的插入层,通过变更铝掺杂浓度调整插入层中氮镓铝层的结构构造,有效缓解Ⅲ族氮化物外延层与衬底之间的晶格失配和热失配;并且插入层中的压应力可以补偿Ⅲ族氮化物外延层中的一部分张应力,有效减少Ⅲ族氮化物外延层的位错和张应力。因此,通过含有氮镓铝和氮镓铟的插入层的设置可以得到高质量的Ⅲ族氮化物外延层。
附图说明
图1为一实施方式的含有氮镓铝和氮镓铟的插入层的半导体器件的结构示意图;
图2为一实施方式的含有氮镓铝和氮镓铟的插入层的半导体器件的插入层的结构示意图。
具体实施方式
为了便于理解本实用新型,下面将参照相关附图对本实用新型的含有硅掺杂氮化铝层的半导体器件及其制造方法进行更全面的描述。附图中给出了本实用新型的较佳实施例。但是,本实用新型可以以许多不同的形式来实现,并不限于本文所描述的实施例。相反地,提供这些实施例的目的是使对本实用新型的公开内容的理解更加透彻全面。
除非另有定义,本文所使用的所有的技术和科学术语与属于本实用新型的技术领域的技术人员通常理解的含义相同。本文中在本实用新型的说明书中所使用的术语只是为了描述具体的实施例的目的,不是旨在于限制本实用新型。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
如图1所示,一实施方式的半导体器件包括衬底101、籽晶层102、缓冲层103、第一Ⅲ族氮化物外延层104、插入层105以及第二Ⅲ族氮化物外延层106。
在本实施方式中,衬底101的材料选择除了要考虑晶格失配度、材料的热膨胀系数,还要综合考虑材料的尺寸和价格。在本实施方式中,衬底101的材料选用硅。可以理解,在其他实施方式中,衬底101的材料还可以为蓝宝石或碳化硅等。
籽晶层102位于衬底101的上表面,主要作用是在衬底表面形成成核点,有利于Ⅲ族氮化物在衬底上形核和生长。在本实施方式中,籽晶层102的材料是氮化铝。籽晶层102由一层或多层氮化铝层构造而成。优选的,籽晶层102的厚度小于等于500nm。可以理解,在其他实施方式中,籽晶层102的材料是氮镓铝、氮化镓、氮化硅等其他Ⅲ族氮化物,或几者的组合。籽晶层102是含有氮化铝层、氮化镓层、氮化硅层等其他Ⅲ族氮化物层构成的一层或多层结构。
缓冲层103位于籽晶层102的上部,主要作用是有效缓解Ⅲ族氮化物外延层与衬底之间的晶格失配和热失配,减少了Ⅲ族氮化物外延层因应力产生的应变,降低了位错和缺陷的发生。在本实施方式中,缓冲层103的材料是氮镓铝。缓冲层103由一层或多层氮镓铝层构造而成。优选的,缓冲层103的厚度小于等于5um。可以理解,在其他实施方式中,缓冲层103的材料是氮化铝、氮化镓、氮化硅等其他Ⅲ族氮化物,或几者的组合。缓冲层103是含有氮化铝层、氮化镓层、氮化硅层等其他Ⅲ族氮化物层构成的一层或多层结构。
Ⅲ族氮化物外延层由第一Ⅲ族氮化物外延层104和第二Ⅲ族氮化物外延层106构成。第一Ⅲ族氮化物外延层104位于缓冲层103的上部,第二Ⅲ族氮化物外延层106位于第一Ⅲ族氮化物外延层104的上部。在本实施方式中,第一Ⅲ族氮化物外延层104的材料是氮化镓,第二Ⅲ族氮化物外延层106的材料是氮镓铝。
在氮化镓外延层和氮镓铝外延层之间构成一个氮镓铝/氮化镓异质结构,氮镓铝/氮化镓异质结构是半导体器件的核心部件。在氮镓铝/氮化镓异质结构界面形成三角形势阱,电子的德布罗意波长比势阱的宽度大,垂直于表面方向上的能量将发生量子化形成子能带,电子在垂直表面方向的运动丧失了自由度,只存在沿表面两个方向的自由度,这些势阱中具有很高的迁移速度的电子即为二维电子气(2DEG)。
可以理解,在其他实施方式中,第一Ⅲ族氮化物外延层104的材料是氮嫁铝或氮镓铟等其他Ⅲ族氮化物,第二Ⅲ族氮化物外延层106的材料是氮化镓或氮化铟等其他Ⅲ族氮化物。Ⅲ族氮化物外延层为一层第一Ⅲ族氮化物外延层104与一层第二Ⅲ族氮化物外延层106构成的两层结构、两层第一Ⅲ族氮化物外延层104与一层第二Ⅲ族氮化物外延层106构成的三层结构、一层第一Ⅲ族氮化物外延层104与两层第二Ⅲ族氮化物外延层106构成的三层结构、两层第一Ⅲ族氮化物外延层104与两层第二Ⅲ族氮化物外延层106构成的四层结构等包括第一Ⅲ族氮化物外延层104及第二Ⅲ族氮化物外延层106构成的多层结构,且Ⅲ族氮化物外延层具有至少一个异质结构。
插入层105位于Ⅲ族氮化物外延层的中间,主要作用是使后续生长的外延层处于压应变状态,减少外延层中的应力和位错,进而消除外延层中的裂纹,得到高质量无裂纹的Ⅲ族氮化物外延层。在本实施方式中,插入层105位于第一Ⅲ族氮化物外延层104的中间,插入层105的材料是氮镓铟和氮镓铝,其中氮化铝材料可以根据外延层生长要求变更铝掺杂浓度(铝相对于氮化铝层的质量分数)。优选的,插入层105的厚度小于等于100nm。
如图2所示,插入层105为氮镓铝层111与氮镓铟层112依次交替层叠成长构成的超晶格层结构。其中,插入层105中第二层氮镓铝层111中的铝的掺杂浓度相对于第一层氮镓铝层111中的铝的掺杂浓度增加15%,第三层氮镓铝层111中的铝的掺杂浓度相对于第一层氮镓铝层111中的铝的掺杂浓度增加35%,第三层氮镓铝层111中的铝的掺杂浓度相对于第一层氮镓铝层111中的铝的掺杂浓度增加60%。插入层105中每一层氮镓铝层111中的铝的掺杂浓度可以是不固定的,每一层氮镓铝层111中铝的掺杂浓度可以根据Ⅲ族氮化物外延层的生长需求进行调整,可以是不规律变化的。优选的,氮镓铝层111中铝的掺杂浓度不超过1。
可以理解,在其他实施方式中,插入层105可以是单层氮镓铝层111与单层氮镓铟层112构成的两层结构、两层氮镓铝层111与单层氮镓铟层112构成的三层结构、单层氮镓铝层111与两层氮镓铟层112构成的三层结构、两层氮镓铝层111与两层氮镓铟层112构成的四层结构、三层氮镓铝层111与两层氮镓铟层112构成的五层结构等氮镓铝层111与氮镓铟层112交替层叠成长构成的超晶格层结构。其中,插入层105中每一层氮镓铝层111中的铝的掺杂浓度可以是固定的,也可以是不固定的。每一层氮镓铝层111中铝的掺杂浓度可以根据Ⅲ族氮化物外延层的生长需求进行调整,可以是规律变化的,也可以是不规律变化的。优选的,氮镓铝层111中铝的掺杂浓度不超过1。
可以理解,在其他实施例中,在第一Ⅲ族氮化物外延层104和第一Ⅲ族氮化物外延层106中存在多个包含氮镓铝层111与氮镓铟层112的插入层105。
以上所述实施例的各技术特征可以进行任意的组合,为使描述简洁,未对上述实施例中的各个技术特征所有可能的组合都进行描述,然而,只要这些技术特征的组合不存在矛盾,都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本实用新型的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对实用新型专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本实用新型构思的前提下,还可以做出若干变形和改进,这些都属于本实用新型的保护范围。因此,本实用新型专利的保护范围应以所附权利要求为准。
Claims (9)
1.一种含有氮镓铝和氮镓铟的插入层的半导体器件,其特征在于,包括:
衬底;
籽晶层,所述籽晶层设在所述衬底的上部;
缓冲层,所述缓冲层设置在所述籽晶层的上部;
Ⅲ族氮化物外延层,所述Ⅲ族氮化物外延层设置在所述缓冲层的上部;以及
插入层,所述插入层设置在所述Ⅲ族氮化物外延层中间,所述插入层包括氮镓铝层和氮镓铟层。
2.根据权利要求1所述的半导体器件,其特征在于,所述插入层包括单层氮镓铝层和单层氮镓铟层。
3.根据权利要求1所述的半导体器件,其特征在于,所述氮镓铝层和/或氮镓铟层为多层,且所述氮镓铟层与所述氮镓铝层交替层叠。
4.根据权利要求3所述的半导体器件,其特征在于,当所述氮镓铝层有多层时,每一层所述氮镓铝层中铝的掺杂浓度是不同的,所述氮镓铝层中铝的掺杂浓度小于等于1。
5.根据权利要求1-4任一项所述的半导体器件,其特征在于,所述Ⅲ族氮化物外延层设置多个所述插入层。
6.根据权利要求1所述的半导体器件,其特征在于,所述衬底为蓝宝石衬底、硅衬底或碳化硅衬底。
7.根据权利要求1所述的半导体器件,其特征在于,所述籽晶层为氮化铝层和/或氮镓铝层。
8.根据权利要求1所述的半导体器件,其特征在于,所述缓冲层为氮化铝层和/或氮镓铝层。
9.根据权利要求1所述的半导体器件,其特征在于,所述Ⅲ族氮化物外延层包括氮化镓外延层及氮镓铝外延层中的至少一层,且所述Ⅲ族氮化物外延层中具有由氮化镓外延层与氮镓铝外延层构成的异质结构。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201621437886.7U CN206516633U (zh) | 2016-12-26 | 2016-12-26 | 含有氮镓铝和氮镓铟的插入层的半导体器件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201621437886.7U CN206516633U (zh) | 2016-12-26 | 2016-12-26 | 含有氮镓铝和氮镓铟的插入层的半导体器件 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN206516633U true CN206516633U (zh) | 2017-09-22 |
Family
ID=59863515
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201621437886.7U Active CN206516633U (zh) | 2016-12-26 | 2016-12-26 | 含有氮镓铝和氮镓铟的插入层的半导体器件 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN206516633U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106783955A (zh) * | 2016-12-26 | 2017-05-31 | 英诺赛科(珠海)科技有限公司 | 含有氮镓铝和氮镓铟的插入层的半导体器件及其制造方法 |
-
2016
- 2016-12-26 CN CN201621437886.7U patent/CN206516633U/zh active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106783955A (zh) * | 2016-12-26 | 2017-05-31 | 英诺赛科(珠海)科技有限公司 | 含有氮镓铝和氮镓铟的插入层的半导体器件及其制造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100468770C (zh) | 具有保护层和低损凹槽的氮化物基晶体管及其制造方法 | |
CN100530544C (zh) | 在宽带隙材料中制作高功率器件的方法 | |
KR101321625B1 (ko) | 전자 디바이스용 에피택셜 기판 및 그 제조방법 | |
US8957432B2 (en) | Semiconductor device | |
TW200301016A (en) | Strain balanced nitride heterojunction transistors and methods of fabricating strain balanced nitride heterojunction transistors | |
CN103633134B (zh) | 一种厚膜高阻氮化物半导体外延结构及其生长方法 | |
US20130334495A1 (en) | Superlattice structure, semiconductor device including the same, and method of manufacturing the semiconductor device | |
US9139934B2 (en) | REN semiconductor layer epitaxially grown on REAIN/REO buffer on Si substrate | |
US9590086B2 (en) | Buffer stack for group IIIA-N devices | |
US11114555B2 (en) | High electron mobility transistor device and methods for forming the same | |
JP5543866B2 (ja) | Iii族窒化物エピタキシャル基板 | |
CN108389894A (zh) | 一种高电子迁移率晶体管外延结构 | |
CN206516633U (zh) | 含有氮镓铝和氮镓铟的插入层的半导体器件 | |
CN206774502U (zh) | 含有硅掺杂氮化铝层的半导体器件 | |
CN206516634U (zh) | 含有氮镓铝和氮镓铟的缓存层的半导体器件 | |
JP5824814B2 (ja) | 半導体ウエーハ及び半導体素子及びその製造方法 | |
CN106783968A (zh) | 含有氮镓铝和氮镓铟的缓存层的半导体器件及其制造方法 | |
Zhang et al. | Studies on the InAlN/InGaN/InAlN/InGaN double channel heterostructures with low sheet resistance | |
KR101972045B1 (ko) | 헤테로 구조 반도체 소자 | |
CN206312900U (zh) | 高迁移率氮化镓半导体器件 | |
US11923454B2 (en) | Epitaxial structure having super-lattice laminates | |
CN106783955A (zh) | 含有氮镓铝和氮镓铟的插入层的半导体器件及其制造方法 | |
JP5546133B2 (ja) | 半導体電子デバイス | |
Zhang et al. | Effects of channel thickness on structure and transport properties of AlGaN/InGaN heterostructures grown by pulsed metal organic chemical vapor deposition | |
CN106449375A (zh) | 含有硅掺杂氮化铝层的半导体器件及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |