CN113097057A - 外延生长方法、外延结构及光电器件 - Google Patents

外延生长方法、外延结构及光电器件 Download PDF

Info

Publication number
CN113097057A
CN113097057A CN202110351699.6A CN202110351699A CN113097057A CN 113097057 A CN113097057 A CN 113097057A CN 202110351699 A CN202110351699 A CN 202110351699A CN 113097057 A CN113097057 A CN 113097057A
Authority
CN
China
Prior art keywords
source
group
iii
closing
silicon substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110351699.6A
Other languages
English (en)
Inventor
魏铁石
李雪飞
吴渊渊
陆书龙
杨文献
张雪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Institute of Nano Tech and Nano Bionics of CAS
Original Assignee
Suzhou Institute of Nano Tech and Nano Bionics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Institute of Nano Tech and Nano Bionics of CAS filed Critical Suzhou Institute of Nano Tech and Nano Bionics of CAS
Priority to CN202110351699.6A priority Critical patent/CN113097057A/zh
Publication of CN113097057A publication Critical patent/CN113097057A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/0304—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明揭示了一种外延生长方法、外延结构及光电器件，所述方法包括：S1、对硅衬底表面进行处理；S2、采用迁移增强外延法，在380～510℃低温条件下交替通入/关断ⅢA族源和ⅤA族源，在硅衬底上外延生长III‑V族化合物形核层。本发明在初始形核阶段采用低温生长，能够有效抑制界面的起伏，获得光滑平整的界面，提高外延薄膜的结晶质量；能够抑制异质生长阶段的反相畴，减少孪晶、堆垛层错，降低位错密度。

Description

外延生长方法、外延结构及光电器件
技术领域
本发明属于半导体工艺技术领域，具体涉及一种外延生长方法、外延结构及光电器件。
背景技术
目前硅基光电子技术得到了长足的发展，在人工智能、通信、高性能计算、传感、数据中心、自动驾驶等领域均有应用。硅基光电集成有几个比较明显的优势：
(1)低成本，Si材料在地球上的储量很丰富，意味着原材料成本价格低廉；
(2)高集成度，Si的折射率较大，弯曲半径小，能够实现很小的器件尺寸，所以能够实现很高的集成度；
(3)大面积制备工艺成熟，制作工艺与成熟的CMOS工艺相兼容，制作成本低，同时也有助于实现光学器件、光电转换器件和电学器件的混合集成。
而III-V族光电器件的特点包括：(1)容量大(2)高速信号传输(3)多种材料类型(4)集成度低，难度大。将Si基光电子学与III-V族光电器件制备相结合，就可以将二者的优势结合起来，发挥二者优势，同时又避免了二者的短处。
但是，在硅基上直接生长高质量III-V族材料十分困难，主要由以下几个因素：
(1)反相畴问题，由于Si材料是非极性的，而III-V材料是极性的，所以在初始随机成核过程中III族原子和V族原子与Si原子结合没有确定性，很容易出现反相畴，破坏晶体完整性，影响外延材料迁移率；
(2)热失配，由于材料的热膨胀系数不同，生长完成后降低到室温的过程中会产生应力，残余应力会引入位错；
(3)晶格失配，GaAs与InP和Si之间的失配度分别为4％、7.5％，如此大的晶格失配会导致高达1E10cm-2量级的位错，而在晶格匹配的衬底上生长的位错密度约1E6cm-2。
在所有的Ⅲ-Ⅴ族化合物中GaP与Si的晶格失配度最小，仅为0.37％，所以以Si为衬底制备光电器件，GaP是作为缓冲层最为适合的Ⅲ-Ⅴ族化合物。高质量Si基GaP模板是III-V族材料生长及相关器件制备的基础。
但GaP作为缓冲层仍存在一定的失配度、热膨胀差别，因此也会存在一定的问题。主要是：
(1)反相畴与反相晶界，由于Si材料是非极性的，而III-V族材料是极性的，所以在初始随机成核过程中III族原子和V族原子与Si原子结合没有确定性，很容易出现反相畴，破坏晶体完整性，影响外延材料迁移率；
(2)堆积层错、微孪晶和位错；
(3)晶格失配，Si与GaP的晶格为0.37％，仍然存在一定的晶格失配度；
(4)热失配，Si与GaP的热膨胀系数不同，二者之间的失配度为4.75％，生长完成后降低到室温的过程中会产生应力，残余应力会引入位错；
(5)Si从衬底向外延层自动掺杂。
通过互扩散自动掺杂，当异质外延系统被充分加热，以充分激发组成原子以使其在晶格内移动时，会发生跨异质界面的原子互扩散。由于Ga和P在Si中分别是常见的p和n型掺杂剂，而Si在GaP中充当n型掺杂剂，因此GaP/Si之间的相互扩散会导致一种称为自动掺杂的效应。自动掺杂会产生不希望有的掺杂分布，从而阻碍器件性能，因此需要将将界面处的扩散保持在最小厚度。
因此，针对上述技术问题，有必要提供一种外延生长方法、外延结构及光电器件。
发明内容
有鉴于此，本发明的目的在于提供一种外延生长方法、外延结构及光电器件，以提高衬底上外延层的结晶质量。
为了实现上述目的，本发明一实施例提供的技术方案如下：
一种外延生长方法，所述方法包括：
S1、对硅衬底表面进行处理；
S2、采用迁移增强外延法，在380～510℃低温条件下交替通入/关断ⅢA族源和ⅤA族源，在硅衬底上外延生长III-V族化合物形核层。
一实施例中，所述步骤S2后还包括：
采用迁移增强外延法，在380～510℃低温条件下交替通入/关断ⅢA族源和ⅤA族源，在形核层上外延生长III-V族化合物缓冲层；或，
采用迁移增强外延法，在550～610℃高温条件下交替通入/关断ⅢA族源和ⅤA族源，在形核层上外延生长III-V族化合物缓冲层。
一实施例中，所述形核层与缓冲层的厚度之和范围为30～120nm；和/或，形核层与缓冲层的厚度之比范围为1：50～1：2。
一实施例中，所述形核层和/或缓冲层的生长压力为3E-7～5E-6Torr；和/或，所述III-V族化合物的V/III比值为2.5～10；和/或，所述形核层和/或缓冲层的生长速率为0.5～1ML/s；和/或，所述形核层和/或缓冲层的生长速率为0.1～0.5μm/h。
一实施例中，所述步骤S2前还包括：
打开ⅤA族源，关闭III-V族源，于ⅤA族保护氛围下在硅衬底上外延生长第一层ⅤA族原子层。
一实施例中，所述迁移增强外延法中，“交替通入/关断ⅢA族源和ⅤA族源”具体为：
打开ⅢA族源，同时关闭ⅤA族源；
关闭ⅢA族源，同时关闭ⅤA族源；
打开ⅤA族源，同时关闭ⅢA族源；
关闭ⅤA族源，同时关闭ⅢA族源；
循环执行上述步骤。
一实施例中，所述步骤S1包括：
对硅衬底表面进行有机清洗和/或无机清洗；和/或，
对硅衬底表面进行除气预处理；和/或，
对硅衬底表面进行脱氧处理。
一实施例中，所述硅衬底为Si(100)衬底，ⅢA族源为Ga源，ⅤA族源为P源，III-V族化合物为GaP。
本发明另一实施例提供的技术方案如下：
一种外延结构，所述外延结构通过上述的外延生长方法制备而得。
本发明再一实施例提供的技术方案如下：
一种光电器件，所述光电器件包括上述的外延结构。
本发明具有以下有益效果：
本发明通过对Si衬底进行清洗，可以去除Si衬底表面的杂质、氧化物等，有利于使Si表面光滑平整，有利于抑制反相畴的产生；
本发明在初始形核阶段采用低温生长，能够有效抑制界面的起伏，获得光滑平整的界面，提高外延薄膜的结晶质量；能够抑制异质生长阶段的反相畴，减少孪晶、堆垛层错，降低位错密度。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明中外延生长方法的工艺流程图；
图2为本发明实施例1中外延生长方法的工艺流程图；
图3为本发明实施例1中外延结构的倒易空间扫描图；
图4为本发明实施例1中外延结构表面的原子力显微镜扫描图；
图5为本发明实施例1中外延结构的摇摆曲线图。
具体实施方式
为了使本技术领域的人员更好地理解本发明中的技术方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
本发明公开了一种外延生长方法、外延结构及光电器件，通过在硅衬底上外延生长III-V族化合物，能够制备晶体质量较好、几乎完全驰豫的III-V族化合物薄膜。
参图1所示，本发明中的外延生长方法包括以下步骤：
S1、对硅衬底表面进行处理；
S2、采用迁移增强外延法，在380～510℃低温条件下交替通入/关断ⅢA族源和ⅤA族源，在硅衬底上外延生长III-V族化合物形核层。
其中，硅衬底选用硅衬底，其上外延生长的形核层及缓冲层选用III-V族化合物。优选地，硅衬底选用(100)晶向、无偏角的2寸单晶片，Si(100)衬底有利于光电集成，且Si(100)衬底为目前光电集成通用的衬底；III-V族化合物为GaP，ⅢA族源为Ga源，ⅤA族源为P源。
优选地，步骤S1具体包括：
1、对硅衬底表面进行有机清洗和/或无机清洗。
经过丙酮、异丙醇超声清洗5min，去离子水清洗，N2吹干，去除衬底表面有机物；
将衬底按顺序置于RCA1(325ml去离子水，65mlNH4OH(27％)，65mlH2O2(30％))水浴加热15分钟、RCA2(260ml去离子水，65mlHCl(37％)，65ml H2O2(37％))水浴加热15分钟、2.5％HF(300ml去离子水，20mlHF(40％))浸泡2分钟，最后经去离子水去除表面氧化物和有机物；清洗后的Si衬底用高纯N2吹干。
2、对硅衬底表面进行除气预处理。
将清洗后的硅衬底送入分子束外延进样室预除气15～30分钟；再送入预处理室300℃除气1-2小时，完成除气后送入生长室。
3、对硅衬底表面进行脱氧处理。
硅衬底进入生长室后，将硅衬底温度升至950-1050℃，高温烘烤10-25分钟，除去衬底表面的氧化膜层。
优选地，步骤S2后还包括：
采用迁移增强外延法，在380～510℃低温条件下交替通入/关断ⅢA族源和ⅤA族源，在形核层上外延生长III-V族化合物缓冲层；或，
采用迁移增强外延法，在550～610℃高温条件下交替通入/关断ⅢA族源和ⅤA族源，在形核层上外延生长III-V族化合物缓冲层。
优选地，形核层与缓冲层的厚度之和范围为30～120nm；形核层与缓冲层的厚度之比范围为1：50～1：2。
本发明中，形核层和/或缓冲层的生长压力为3E-7～5E-6Torr；III-V族化合物的V/III比值(V族元素与III族元素的摩尔比)为2.5～10；形核层和/或缓冲层的生长速率为0.5～1ML/s(单层/秒，Mono-layer/second)；形核层和/或缓冲层的生长速率为0.1～0.5μm/h。
进一步地，步骤S2前还包括：
打开ⅤA族源，关闭III-V族源，于ⅤA族保护氛围下在硅衬底上外延生长第一层ⅤA族原子层。
上述迁移增强外延法中，“交替通入/关断ⅢA族源和ⅤA族源”具体为：
打开ⅢA族源，同时关闭ⅤA族源；
关闭ⅢA族源，同时关闭ⅤA族源；
打开ⅤA族源，同时关闭ⅢA族源；
关闭ⅤA族源，同时关闭ⅢA族源；
循环执行上述步骤。
本发明中中的外延生长过程采用分子束外延生长方法，由于对生长腔室的要求较高，且为减少界面应力，对Si(100)衬底表面以及生长界面的要求较高，采取迁移增强外延方法进行生长。
为保证生长质量，生长速率不能过快，生长速率控制在0.1-0.5μm/h，使GaP呈现二维生长，避免缺陷产生。
控制生长温度对避免异质界面间的互相扩散掺杂非常重要，因此在初始形核阶段采用低温生长温度380～510℃，生长室压力为3E-7～5E-6Torr，V/III比值为2.5～10，生长速率为0.5～1ML/s，生长GaP形核层。
以下结合具体实施例对本发明作进一步说明。
实施例1：
参图2所示，本实施例中的外延生长方法为在Si(100)衬底上外延生长GaP薄膜，具体包括以下步骤：
1、对Si衬底表面进行处理。
1.1、对Si衬底表面进行清洗。
先用丙酮、异丙醇、去离子水清洗，除去衬底表面有机物；再用NH4OH、H2O2、HCL、去离子水进行碱洗、酸洗；最后经HF、去离子水去除表面氧化物和有机物；清洗后的Si衬底用高纯N2吹干。
1.2、对Si衬底表面进行除气预处理。
将清洗后的Si衬底送入分子束外延进样室预除气30分钟；再送入预处理室300℃除气1.5小时，完成除气后送入生长室。
1.3、对Si衬底表面进行脱氧处理。
Si衬底进入生长室后，将Si衬底温度升至1000℃，高温烘烤15分钟，除去衬底表面的氧化膜层。
2、采用迁移增强外延法，在380～510℃低温条件下外延生长GaP形核层和GaP缓冲层。
控制生长温度对避免异质界面间的互相扩散掺杂非常重要，在初始形核阶段采用低温生长温度440℃，将Si衬底降温至生长温度440℃。
2.1、首先打开P源炉，关闭Ga源炉，于P保护氛围下，在硅衬底上外延生长第一层P原子层(P preplayer)。P源的束流压力为1.87E-6Torr，P源的通入时间30s，P源中断时间12s。
2.2、打开Ga源炉，同时关闭P源炉，Ga源的束流压力是4.16E-7Torr，通入Ga源时间5s。
2.3、关闭Ga源炉，同时关闭P源炉，中断Ga源时间1s。
2.4、打开P源炉，同时关闭Ga源炉，P源的束流压力是1.87E-6Torr，通入P源时间8s。
2.5、关闭P源炉，同时关闭Ga源炉，中断P源时间5s。
2.6、循环2.2～2.5步骤184次，依次在Si衬底上形成GaP形核层和GaP缓冲层。
2.7、关闭Ga源炉、P源炉。
2.8、将Si衬底、GaP形核层和GaP缓冲层的外延结构进行降温，从生长温度440℃降温至100℃，降温速度1.5℃/s。
参图3所示，本实施例制备得到外延结构中，GaP薄膜(GaP形核层和GaP缓冲层)的驰豫度为97.6，几乎为完全驰豫的状态。
应用本实施例生长出的GaP薄膜，相较于传统方法得到的GaP薄膜，失配应力得到有效地释放，表面平整度得到提高。如图4所示，原子力显微镜扫描显示，在5×5um2选区面积上，Si(100)衬底上外延生长GaP薄膜的RMS(表面粗糙度)为1.36nm，表明GaP薄膜表面平整光滑，晶体质量较好。
图5是本实施例中GaP缓冲层的X射线摇摆曲线，从图5中可以看出来，通过HRXRD(高分辨率X射线衍射仪)扫描测试GaP/Si材料的晶面，(004)面X射线摇摆曲线半峰宽为0.07°，表明GaP薄膜的中应力得到了有效地释放，证明形核阶段采用低温生长以及清洗Si衬底表面可以抑制缺陷的产生，提高晶体质量。
实施例2：
本实施例中的外延生长方法为在Si(100)衬底上外延生长GaP薄膜，具体包括以下步骤：
1、对Si衬底表面进行处理。
1.1、对Si衬底表面进行清洗。
先用丙酮、异丙醇、去离子水清洗，除去衬底表面有机物；再用NH4OH、H2O2、HCL、去离子水进行碱洗、酸洗；最后经HF、去离子水去除表面氧化物和有机物；清洗后的Si衬底用高纯N2吹干。
1.2、对Si衬底表面进行除气预处理。
将清洗后的Si衬底送入分子束外延进样室预除气30分钟；再送入预处理室300℃除气1.5小时，完成除气后送入生长室。
1.3、对Si衬底表面进行脱氧处理。
Si衬底进入生长室后，将Si衬底温度升至1000℃，高温烘烤15分钟，除去衬底表面的氧化膜层。
2、采用迁移增强外延法，在380～510℃低温条件下外延生长GaP形核层。
2.1、首先将Si衬底温度降低至630℃，打开P源炉，关闭Ga源炉，于P保护氛围下，在硅衬底上外延生长第一层P原子层(P preplayer)。P源的束流压力为1.85E-6Torr，P源的通入时间31s。
2.2、将Si衬底的温度降至440℃，关闭P源炉。
2.3、打开Ga源炉，同时关闭P源炉，Ga源的束流压力是4.1E-7Torr，通入Ga源时间5s。
2.4、关闭Ga源炉，同时关闭P源炉，中断Ga源时间1s。
2.5、打开P源炉，同时关闭Ga源炉，P源的束流压力是3.89E-6Torr，通入P源时间8s。
2.6、关闭P源炉，同时关闭Ga源炉，中断P源时间5s。
2.7、循环2.3～2.6步骤10次，在Si衬底上形成GaP形核层。
3、采用迁移增强外延法，在550～610℃高温条件下外延生长GaP缓冲层。
3.1、将Si衬底温度升温至580℃。
3.2、打开Ga源炉，同时关闭P源炉，Ga源的束流压力是4.1E-7Torr，通入Ga源时间5s。
3.3、关闭Ga源炉，同时关闭P源炉，中断Ga源时间1s。
3.4、打开P源炉，同时关闭Ga源炉，P源的束流压力是3.89E-6Torr，通入P源时间8s。
3.5、关闭P源炉，同时关闭Ga源炉，中断P源时间1s。
3.6、循环3.2～3.5步骤175次，在GaP形核层上形成GaP缓冲层。
3.7、关闭Ga源炉、P源炉。
3.8、将Si衬底、GaP形核层和GaP缓冲层的外延结构进行降温，从生长温度580℃降温至100℃，降温速度1.5℃/s。
本实施例制备得到的外延结构中，薄膜表面形貌、驰豫度等测试结果与实施例1类似，此处不再进行赘述。
由以上技术方案可以看出，本发明具有以下优点：
本发明通过对Si衬底进行清洗，可以去除Si衬底表面的杂质、氧化物等，有利于使Si表面光滑平整，有利于抑制反相畴的产生；
本发明在初始形核阶段采用低温生长，能够有效抑制界面的起伏，获得光滑平整的界面，提高外延薄膜的结晶质量；能够抑制异质生长阶段的反相畴，减少孪晶、堆垛层错，降低位错密度。
对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。

Claims (10)

1.一种外延生长方法，其特征在于，所述方法包括：
S1、对硅衬底表面进行处理；
S2、采用迁移增强外延法，在380～510℃低温条件下交替通入/关断ⅢA族源和ⅤA族源，在硅衬底上外延生长III-V族化合物形核层。
2.根据权利要求1所述的外延生长方法，其特征在于，所述步骤S2后还包括：
采用迁移增强外延法，在380～510℃低温条件下交替通入/关断ⅢA族源和ⅤA族源，在形核层上外延生长III-V族化合物缓冲层；或，
采用迁移增强外延法，在550～610℃高温条件下交替通入/关断ⅢA族源和ⅤA族源，在形核层上外延生长III-V族化合物缓冲层。
3.根据权利要求2所述的外延生长方法，其特征在于，所述形核层与缓冲层的厚度之和范围为30～120nm；和/或，形核层与缓冲层的厚度之比范围为1：50～1：2。
4.根据权利要求2所述的外延生长方法，其特征在于，所述形核层和/或缓冲层的生长压力为3E-7～5E-6Torr；和/或，所述III-V族化合物的V/III比值为2.5～10；和/或，所述形核层和/或缓冲层的生长速率为0.5～1ML/s；和/或，所述形核层和/或缓冲层的生长速率为0.1～0.5μm/h。
5.根据权利要求1所述的外延生长方法，其特征在于，所述步骤S2前还包括：
打开ⅤA族源，关闭III-V族源，于ⅤA族保护氛围下在硅衬底上外延生长第一层ⅤA族原子层。
6.根据权利要求1或2所述的外延生长方法，其特征在于，所述迁移增强外延法中，“交替通入/关断ⅢA族源和ⅤA族源”具体为：
打开ⅢA族源，同时关闭ⅤA族源；
关闭ⅢA族源，同时关闭ⅤA族源；
打开ⅤA族源，同时关闭ⅢA族源；
关闭ⅤA族源，同时关闭ⅢA族源；
循环执行上述步骤。
7.根据权利要求1所述的外延生长方法，其特征在于，所述步骤S1包括：
对硅衬底表面进行有机清洗和/或无机清洗；和/或，
对硅衬底表面进行除气预处理；和/或，
对硅衬底表面进行脱氧处理。
8.根据权利要求1所述的外延生长方法，其特征在于，所述硅衬底为Si(100)衬底，ⅢA族源为Ga源，ⅤA族源为P源，III-V族化合物为GaP。
9.一种外延结构，其特征在于，所述外延结构通过权利要求1～8中任一项所述的外延生长方法制备而得。
10.一种光电器件，其特征在于，所述光电器件包括权利要求9中所述的外延结构。
CN202110351699.6A 2021-03-31 2021-03-31 外延生长方法、外延结构及光电器件 Pending CN113097057A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110351699.6A CN113097057A (zh) 2021-03-31 2021-03-31 外延生长方法、外延结构及光电器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110351699.6A CN113097057A (zh) 2021-03-31 2021-03-31 外延生长方法、外延结构及光电器件

Publications (1)

Publication Number Publication Date
CN113097057A true CN113097057A (zh) 2021-07-09

Family

ID=76672822

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110351699.6A Pending CN113097057A (zh) 2021-03-31 2021-03-31 外延生长方法、外延结构及光电器件

Country Status (1)

Country Link
CN (1) CN113097057A (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0300904A1 (fr) * 1987-07-21 1989-01-25 Yves Nissim Procédé de croissance épitaxiale de couches en matériau III-V ou II-VI par modulation rapide de la température
JPH02221196A (ja) * 1989-02-21 1990-09-04 Nec Corp ３―ｖ族化合物半導体薄膜の形成方法
US5178718A (en) * 1990-04-24 1993-01-12 U.S. Philips Corporation Method of manufacturing a semiconductor device
CN101335200A (zh) * 2008-08-01 2008-12-31 武汉大学 一种AlN薄膜的制备方法
JP2012104722A (ja) * 2010-11-11 2012-05-31 Advanced Power Device Research Association 窒化物系化合物半導体素子の製造方法および窒化物系化合物半導体素子
CN102511075A (zh) * 2010-02-16 2012-06-20 日本碍子株式会社 外延基板以及外延基板的制造方法
JP2012160608A (ja) * 2011-02-01 2012-08-23 Ngk Insulators Ltd 半導体素子用のエピタキシャル基板、および半導体素子用エピタキシャル基板の製造方法
CN104485400A (zh) * 2014-12-15 2015-04-01 厦门市三安光电科技有限公司 一种iii-v族氮化物的外延结构及其生长方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0300904A1 (fr) * 1987-07-21 1989-01-25 Yves Nissim Procédé de croissance épitaxiale de couches en matériau III-V ou II-VI par modulation rapide de la température
JPH02221196A (ja) * 1989-02-21 1990-09-04 Nec Corp ３―ｖ族化合物半導体薄膜の形成方法
US5178718A (en) * 1990-04-24 1993-01-12 U.S. Philips Corporation Method of manufacturing a semiconductor device
CN101335200A (zh) * 2008-08-01 2008-12-31 武汉大学 一种AlN薄膜的制备方法
CN102511075A (zh) * 2010-02-16 2012-06-20 日本碍子株式会社 外延基板以及外延基板的制造方法
JP2012104722A (ja) * 2010-11-11 2012-05-31 Advanced Power Device Research Association 窒化物系化合物半導体素子の製造方法および窒化物系化合物半導体素子
JP2012160608A (ja) * 2011-02-01 2012-08-23 Ngk Insulators Ltd 半導体素子用のエピタキシャル基板、および半導体素子用エピタキシャル基板の製造方法
CN104485400A (zh) * 2014-12-15 2015-04-01 厦门市三安光电科技有限公司 一种iii-v族氮化物的外延结构及其生长方法

Similar Documents

Publication Publication Date Title
US5840616A (en) Method for preparing semiconductor member
TWI246116B (en) Process for growing ZnSe Epitaxy layer on Si substrate and semiconductor structure thereby
US8603898B2 (en) Method for forming group III/V conformal layers on silicon substrates
AU740030B2 (en) Semiconductor substrate having compound semiconductor layer, process for its production, and electronic device fabricated on semiconductor substrate
US10541133B2 (en) GaAs thin film grown on Si substrate, and preparation method for GaAs thin film grown on Si substrate
CN104835718A (zh) 生长在Si衬底上的GaAs薄膜及其制备方法
CN112501689A (zh) 一种氮化镓pin结构的外延生长方法
CN113097057A (zh) 外延生长方法、外延结构及光电器件
CN113314398B (zh) 在GaP/Si衬底上外延生长InGaAs薄膜的方法及InGaAs薄膜
Sharma et al. Conversion efficiency improvement of ELO GaAs solar cell, deposited on water soluble sacrificial buffer
CN101469448B (zh) 在蓝宝石上生长大尺寸高质量氧化锌单晶厚膜的方法
CN109166788B (zh) 一种在硅衬底上直接外延生长锗虚拟衬底的方法
JP2003178977A (ja) 半導体結晶及びその製造方法
CN111211041B (zh) 一种制备大面积β相硒化铟单晶薄膜的方法
CN114717657A (zh) 基于等离子体辅助激光分子束外延生长氧化镍单晶薄膜的方法
Tsai et al. GaAs-based optoelectronics grown on GaAs/Si virtual substrates with multiple spaced thermal-cycle annealing
Ren et al. Heteroepitaxy of In0. 53Ga0. 47As on GaAs substrate by low pressure metalorganic chemical vapor deposition for the OEIC applications
CN105986321B (zh) 在Ge衬底上生长GaAs外延薄膜的方法
CN114242814B (zh) N极性面AlGaN基紫外光电探测器外延结构及其制备方法
KR20050058954A (ko) 산화아연 버퍼층을 이용한 질화갈륨 에피층 제조방법
CN115360272B (zh) 一种AlN薄膜的制备方法
TW202338170A (zh) 一種薄膜生成於矽基板之製備方法
CN117286583A (zh) 一种基于掺杂形核层的锗锡化合物材料生长方法
CN108376640A (zh) InGaAs/Si外延材料的制备方法
CN116752232A (zh) 一种高载流子浓度重掺杂氧化镓外延薄膜的生长方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination