TW202338170A - 一種薄膜生成於矽基板之製備方法 - Google Patents

一種薄膜生成於矽基板之製備方法 Download PDF

Info

Publication number
TW202338170A
TW202338170A TW111111205A TW111111205A TW202338170A TW 202338170 A TW202338170 A TW 202338170A TW 111111205 A TW111111205 A TW 111111205A TW 111111205 A TW111111205 A TW 111111205A TW 202338170 A TW202338170 A TW 202338170A
Authority
TW
Taiwan
Prior art keywords
silicon substrate
thin film
producing
reactor
temperature
Prior art date
Application number
TW111111205A
Other languages
English (en)
Inventor
黃文祥
林秉閎
葉彥顯
Original Assignee
行政院原子能委員會核能研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 行政院原子能委員會核能研究所 filed Critical 行政院原子能委員會核能研究所
Priority to TW111111205A priority Critical patent/TW202338170A/zh
Publication of TW202338170A publication Critical patent/TW202338170A/zh

Links

Landscapes

  • Recrystallisation Techniques (AREA)

Abstract

本發明係提供一種薄膜生成於矽基板之製備方法，其包含下列步驟：提供矽基板；實施黃光微影製程形成複數個溝槽於矽基板上；使用蝕刻溶液於複數個溝槽內形成複數個v型溝槽於矽基板上；形成v型溝槽矽基板，使用反應器；將v型溝槽矽基板放入反應器中；實施第一升溫製程於v型溝槽矽基板；實施第二升溫製程進行熱處理(Thermal Clean)於v型溝槽矽基板上；實施第一降溫製程成長成核層於v型溝槽矽基板上；實施第三升溫製程形成再結晶於成核層上；實施第二降溫製程成長緩衝層於成核層上；實施第四升溫製程成長薄膜層於緩衝層上。

Description

一種薄膜生成於矽基板之製備方法
本揭露有關於一種薄膜生成於矽基板之製備方法。本揭露還涉及一種利用三五族氣體(III-V)及升、降溫技術成長薄膜於矽基板之製備方法。
現今的半導體元件製造技術，朝向高速製造，但低耗能、低成本的目標發展。傳統矽基底(Si-based)功率元件效能與尺寸已逼近物理極限，科學家發現利用三五族半導體材料優異的特性與矽基材料進行整合，可解決功率隨著尺寸微縮造成衰退的現象。
在光電半導體應用領域方面，常見的長波雷射二極體、發光二極體與多接面太陽能電池，為了獲得良好的元件特性，多數用於製作晶格匹配的砷化鎵(GaAs)、磷化銦(InP)基板上。但這些類型的基板製造成本較高，而且無法生產大尺寸面積，所以無法大量生產。
進而研究人員發現矽的熱傳導性(1.5W/cm-k)與機械性優於砷化鎵(GaAs)、磷化銦(InP)，容易取得且技術成熟，適合製作大尺寸面積(＞300mm)的基板，進而可降低元件製作成本。然而，三五/矽技術尚有待解決的問題，例如:三五/矽族化合物半導體與矽材料存在極性和非極性效應(polar/non-polar effect)，砷化鎵(GaAs)、磷化銦(InP)與矽的晶格常數易產生不匹配的問題。
砷化鎵(GaAs)、磷化銦(InP)與矽的晶格常數分別約有3.8%與8.0%，倘若直接將三五族氣體材料成長在矽基板上會產生高達10 8/cm 2以上的薄膜缺陷。兩者材料之間熱膨脹係數差異性大於60%，若薄膜厚度達臨界值時易發生龜裂(Crack)，進而造成元件特性不佳。
三五族/矽半導體技術除調整磊晶成長參數之外，常見的技術另有超晶格緩衝層(Super lattices, SLs)、漸變緩衝層(Graded buffer)、熱退火循環(Thermal cycle annealing, TCA)，以及矽鍺(SiGe)緩衝層技術。
這些方法仍存有高缺陷差排密度、薄膜臨限厚度等問題。尤其磊晶成長溫度的升、降溫過程易引起的薄膜龜裂(Crack)。因此這些已知技術對降低差排密度，減少薄膜龜裂的幫助仍然有限。
一般來說，薄膜缺陷密度若在10 7/cm 2，經過熱退火循環製程處理缺陷密度可降至約10 6/cm 2，但衍生出薄膜表面粗糙、晶片翹曲等問題，不利於後續磊晶與元件製程，造成良率偏低成本無法下降。
先前技術有傳統的漸變成長法(Graded buffer layer)、晶圓接合技術(Wafer Bonding, WB)、熱循環退火法(Thermal Cycle Annealing, TCA)以及應變超晶格(Super Lattice, SLs)。其中，有關三五族氣體材料成長於矽基板之相關技術揭示包括美國專利US5308444、5438951、5879962、5959308，中華民國專利TW201631636A、TWI735188B等。其中亦包含了以下幾種:
(1)直接成長法：因為三五族/矽材料本質特性差異甚鉅，若沒有適當的材料作為緩衝層(Buffer)，不易獲得良好薄膜品質與表面平整型態(Surface morphology)。大量缺陷會從材料之間介面處往上延伸，其缺陷密度高達10 8/cm 2以上，同時薄膜厚度達臨界值時受應力影響下，容易產生薄膜破裂問題。請參考第1圖，第1圖係為利用直接成長法之先前技術發生矽基板龜裂之掃描式電子顯微鏡(SEM)示意圖。其係利用直接成長法生成之砷化鎵於矽基板上發生龜裂110之掃描式電子顯微鏡示意圖，其中薄膜厚度為8.1微米(μm)。
(2)晶圓接合技術：1999年由M. Umeno等人發表「High-quality GaAs on Si substrate by the epitaxial lift-off technique using SeS 2」，以及2014年由SamgHyeon Kim等人發表「GaAs solar on Si substrate with good ohmic GaAs/Si interface by direct wafer  bonding」之論文，其揭示晶圓接合(Wafer bonding)技術。其係利用二硫化硒(SeS 2)作為砷化鎵(GaAs)與矽基板之間的犧牲層，再利用剝離方式(Lift-off)技術獲得所需之薄膜材料。另一方式將其樣品各別放入化學液氨水(NH 4OH)和氫氟酸(HF)內，再以反應式離子蝕刻(RIE)方式進行表面活化(Surface activation)。但這些技術無法獲得大尺寸之規格，且存有良率不佳的問題。請參考第2圖，第2圖係為利用晶圓接合技術之先前技術晶圓接合面之示意圖。其係為利用晶圓接合技術生成砷化鎵於矽基板上之成品圖。矽基板210上有砷化鎵層230，兩者間為晶圓接合面230。
(3)矽鍺漸變緩衝層(Graded buffer layer)技術：如C. kadow等人發表的「Subpicosecond carrier dynamics in low-temperature grown GaAs on Si substrates」，其係利用矽鍺奈米線(Si 1-xGe x)漸變成長作為與矽基板緩衝層。由於砷化鎵(GaAs)與鍺(Ge)晶格常數與熱膨脹係數非常接近，但這些技術成長過程需藉由調整組成x從0逐漸增至100%，厚度通常超過10微米(μm)以上，過厚的薄膜厚度相對提高製程困難度及製造成本，其中當薄膜超過臨界厚度時，應力會由界面間進行釋放，影響元件穩定性。請參閱第3圖，第3圖係為利用矽鍺漸變緩衝層製作之先前技術所形成之矽鍺漸變緩衝層示意圖。其中，包含矽基板310，其上具矽鍺漸變緩衝層320和矽鍺層330。
(4)兩階段成長結合熱循環退火(Thermal cyclic annealing, TCA)技術：此方法係先低溫420度(℃)至450度成長薄砷化鎵成核層(GaAs Nucleation layer)，再高溫650度至750度成長砷化鎵緩衝層(GaAs Buffer layer)，目的在於減少薄膜應變(Strain)。接著重覆以高、低溫度熱循環退火方式使壓縮(Compress)和拉伸(Tensile)應力達到平衡減少缺陷。請參考第4圖，第4圖係為兩階段成長結合熱循環退火技術之先前技術的溫度和時間關係圖。常見兩階段成長結合熱循環退火的升、降溫度範圍在400度至800度，一般為得到較平緩的升溫與降溫斜率，所以會增加製程時間、氣體用量以及電力等損耗。然而為獲得良好的薄膜品質，採用的兩階段成長結合熱循環退火製程會重覆至少3至5次，故難以降低成本。此外，兩階段成長結合熱循環退火技術所製作的虛擬基板(GaAs/Si Template)，除了耗時、提高製程成本之外，多次的升、降溫的也提高了晶片翹曲(Bowing)、增加薄膜表面粗糙等問題。因此導致元件製程良率偏低，故不適用在發展大尺寸晶片，以及降低生產成本的方法。
本揭露係提供一種薄膜生成之製備方法，以解決上述問題。
本揭露係提供一種薄膜生成於矽基板之製備方法，方法包含提供矽基板，實施黃光微影製程形成複數個溝槽於矽基板上，使用蝕刻溶液於複數個溝槽內形成複數個v型溝槽於矽基板上，形成v型溝槽矽基板，使用反應器，將v型溝槽矽基板放入反應器中，實施第一升溫製程於v型溝槽矽基板，實施第二升溫製程進行熱處理(Thermal Clean)於v型溝槽矽基板上，實施第一降溫製程成長成核層於v型溝槽矽基板上，實施第三升溫製程成長再結晶於成核層上，實施第二降溫製程成長緩衝層於成核層上，實施第四升溫製程成長薄膜層於緩衝層上。
本揭露透過深寬比捕捉（Aspect Ratio Trapping, ART）技術，將薄膜的螺紋錯位和平面缺陷，如堆疊缺陷(Stacking Fault)和奈米雙晶 (Nano twins)將被限制在溝槽底部，使得後續成長的三五族薄膜不易產生缺陷。
另外，低深寬比之圖案化結構可有效捕獲缺陷、降低三五族薄膜厚度，並且限制因熱膨脹係數不匹配引起的應力。因此，不同於先前技術無法運用在大尺寸，本揭露可製作於大尺寸奈米圖形化矽基板 (Nano Patterned Si Substrate, NPSS)。
又以電漿輔助化學氣相沈積 (PECVD)取代高溫爐管進行氧化成長高緻密性二氧化矽薄膜(SiO 2)作為遮罩層(Mask layer)，相較於先前技術能精準控制膜厚與氧化速率，同時降低成本。然後，再以黃光微影技術定義遮罩區域，乾蝕刻移除特定二氧化矽遮罩區，建構具對稱之氧化絕緣溝槽(Trench)，利用溼蝕刻在矽基板進行非等向蝕刻形成 v型的晶種(Seed)沉積區。
再者，使用兩階段式(Two-Step)成長法，使用量產型有機金屬化學氣相沉積系統(MOCVD Horizontal System) (Aixtron2800 G4)系統用以成長三五族氣體於圖案化的矽基板上(III-V/Patterned Si)。
(1)當成長溫度(Tg)≥350度，在低壓的氫氣(H 2)環境通入砷化氫(TBAs)，以利於進行結晶(Pre-nucleation)，再次(2)升高溫度且維持高溫環境進行熱清潔製程，去除矽基板表面原生氧化層。再(3)降至低溫，利用五三比(V/III ratio)成長砷化鎵(GaAs)的成核層(Nucleation Layer)。以低溫的成核層可降低鎵原子擴散，促使高密度小的成核島的形成，進而產生類似二維(Quasi 2D)成長方式緩慢的在矽表面上進行板晶融合(Coalescence)獲得平整砷化鎵(GaAs)磊晶層。另一方面，因此，透過兩階段成長方式降低與基板材料的應變(Strain)效應。
再者，理論上有機金屬化學氣相沉積系統對於不同結晶形貌的表面具選擇性沉積的特性，有機金屬反應源與前驅物在高溫解離為原子後，僅會在具相同或是類似結晶結構的材料上反應成長磊晶層，不會在非晶的介電材料上沉積。但當磊晶層的厚度大過遮罩層時，側向成長的磊晶層足以完全覆蓋遮罩層形成覆蓋成長的狀態。適當調整奈米圖形化矽基板中溝槽的深度和寬度的深寬比，以側向磊晶技術(ELOG)方式將其三五族薄膜成長於奈米圖形化矽基板技術，將可降低磊晶層缺陷密度。因此，我們利用溫度由570至620度生成緩衝層，以及側向成長出磊晶層，進而可獲得較先前技術品質更優良的單晶薄膜。
以下將參照相關圖式，說明依本揭露一種薄膜生成於矽基板之製備方法之實施例，為了清楚與方便圖式說明之故，圖式中的各部件在尺寸與比例上可能會被誇大或縮小地呈現。為使便於理解，下述實施例中之相同元件係以相同之符號標示來說明。
請參考第5圖至第7圖，第5圖至第7圖係本揭露之一實施例為於矽基板500製作v型溝槽730之製程示意圖。如第5圖所示，先提供矽基板500，先將矽基板500浸置於氫氟酸比例(HF:H 2O)為1:50溶液中30至60秒，移除矽基板500表面的原生氧化層，取出矽基板500後，再以去離子水(D.I. Water)沖洗，並用氮氣(N 2)吹走矽基板500表面的殘水，接著，將矽基板400置放氮氣中，以風乾機以旋風方式去除水氣。接著，以電漿化學氣相沉積法(PECVD)成長厚度130至150奈米(nm)的二氧化矽(SiO 2)在矽基500上作為遮罩層。
再者，如第5圖所示，利用黃光微影製程定義好遮罩區域，再以乾蝕刻(ICP-RIE)將矽基板500上特定的二氧化矽遮罩層移除，留下的溝槽(Trench)610，其中溝槽610深度120至150奈米、溝槽610寬度50-100奈米。
接著如第6圖所示，以80至95度稀釋的25至35%氫氧化鉀(KOH)溶液作為蝕刻溶液，利用垂直晶面角度710、傾斜晶面角度720兩種不同角度，以不同蝕刻速率進行蝕刻，使其沿溝槽610向下蝕刻約45至60奈米，形成v型溝槽730，作為V型取向的晶種(Seed)沉積區，完成奈米圖形化矽基板 (NPSS)製作之具v型溝槽730之矽基板500。
請參考第8圖至第9圖，第8圖係本揭露之一實施例在反應器中實施熱循環退火法之溫度及時間示意圖、第9圖係本揭露之一實施例以磊晶技術生成薄膜於具v型溝槽矽基板上之示意圖。首先，將矽基板500浸置於氫氟酸比例(HF:H 2O)1:100溶液中15至20秒，取出後以去離子水(D.I. Water)清洗2分鐘，再以氮氣(N 2)吹拭矽基板500表面後置入有氮氣環境的旋乾機內，以旋拋方式去除水氣殘留。
再將具v型溝槽730之矽基板500置放有機金屬化學氣相沉積系統(MOCVD Horizontal System)反應器內，開始進行兩階段(Two Step)成長。於第一升溫製程810中，利用氫氣(H 2)與腔體壓力(Pr)50至100毫巴(mbar)的環境，將成長溫度(Tg)升高至400度，且當溫度≥350度時，導入砷化氫(AsH 3)至反應器與具v型溝槽730之矽基板500進行晶核生成。
接著進行第二升溫製程820，以0.5至0.8度/秒的升溫速度將溫度升至800至850度，同時壓力回壓至150至200毫巴，以砷化氫氣體(AsH 3)以及氫氣(H 2)進入反應器，進行15至25分鐘熱清潔製程(Thermal Cleaning)，去除矽基板500上表面的原生氧化層以及碳汙染。接著，進行第一降溫製程830，以每秒0.6至0.8度緩降溫度至430至450度，壓力降至50至60毫巴，關閉砷化氫氣體改以三丁基砷(TBAs)做為五族氣體來源，並以五三比(V/III ratio)為15至25的條件成長砷化鎵(GaAs)之成核層 (Nucleation layer) 910，其薄膜厚度約在10至20nm。
接續進行第三升溫製程840，再次開啟砷化氫且關閉三丁基砷之五族氣體，以每秒0.8至1.2度，將溫度升高至650至680度進行再結晶，並維持溫度約2至3分鐘，以形成再結晶於成核層910上。
再者，進行第二降溫製程850，以每秒0.6至0.8度緩降溫度570至630度、時間維持3至5分鐘、三五比(V/III ratio)為100至140，生成厚度約80至100奈米的砷化鎵銦(InGaAs材)質之緩衝層(Buffer layer)920。
然後，進行第四升溫製程860，以0.8至1.2度/秒的升溫速度，將溫度升高至650度至680度，關閉砷化氫且導入磷化氫(PH3)作為五族氣體來源。以每秒4.7至5.3埃米(Å)的成長速率、三五比為160至200之條件，成長厚度1100至1200奈米之磷化銦(InP)材質的薄膜層930在緩衝層920以及二氧化矽層510上，完成磊晶側向生長製程(Epitaxial Lateral Overgrowth)。
以上所述僅為舉例性，而非為限制性者。其它任何未脫離本揭露之精神與範疇，而對其進行之等效修改或變更，均應該包含於後附之申請專利範圍中。
500:矽基板 510:二氧化矽層 610:溝槽 710:垂直晶面角度 720:傾斜晶面角度 730:v型溝槽 810:第一升溫製程 820:第二升溫製程 830:第一降溫製程 840:第三升溫製程 850:第二降溫製程 860:第四升溫製程 910:成核層 920:緩衝層 930:薄膜層
第1圖係為利用直接成長法之先前技術發生矽基板龜裂之掃描式電子顯微鏡示意圖。 第2圖係為利用晶圓接合技術之先前技術晶圓接合面之示意圖。 第3圖係為利用矽鍺漸變緩衝層製作之先前技術所形成之矽鍺漸變緩衝層示意圖。 第4圖係為兩階段成長結合熱循環退火技術之先前技術的溫度和時間關係圖。 第5圖至第7圖係本揭露之一實施例為於矽基板製作v型溝槽之製程示意圖。 第8圖係本揭露之一實施例在反應器中實施熱循環退火法之溫度及時間示意圖。 第9圖係本揭露之一實施例以磊晶技術生成薄膜於具v型溝槽之矽基板上之示意圖。
810:第一升溫製程
820:第二升溫製程
830:第一降溫製程
840:第三升溫製程
850:第二降溫製程
860:第四升溫製程

Claims (29)

  1. 一種薄膜生成於矽基板之製備方法，其步驟包含: 提供一矽基板； 實施一黃光微影製程形成複數個溝槽於該矽基板上； 使用一蝕刻溶液於該複數個溝槽內形成複數個v型溝槽於該矽基板上，形成一v型溝槽矽基板； 使用一反應器，將該v型溝槽矽基板放入該反應器； 實施一第一升溫製程於該v型溝槽矽基板上； 實施一第二升溫製程進行以一熱處理於該v型溝槽矽基板上； 實施一第一降溫製程成長一成核層於該v型溝槽矽基板上； 實施一第三升溫製程形成再結晶於該成核層上； 實施一第二降溫製程成長一緩衝層於該成核層上；以及 實施一第四升溫製程成長一薄膜層於該緩衝層上。
  2. 如請求項1所述之薄膜生成於矽基板之製備方法，其中該黃光微影製程係利用一電漿化學氣相沉積製程(PECVD)成長一遮罩層。
  3. 如請求項1所述之薄膜生成於矽基板之製備方法，其中該蝕刻溶液係一氫氧化鉀(KOH)溶液。
  4. 如請求項1所述之薄膜生成於矽基板之製備方法，其中該反應器係為一有機金屬化學氣相沉積系統(MOCVD)。
  5. 如請求項1所述之薄膜生成於矽基板之製備方法，其中該第一升溫製程，其中該反應器內之溫度係350度(℃)至400度。
  6. 如請求項1所述之薄膜生成於矽基板之製備方法，其中該第一升溫製程，其中該反應器內之壓力係50至100毫巴(mbar)。
  7. 如請求項1所述之薄膜生成於矽基板之製備方法，其中該第一升溫製程時，實施砷化氫(AsH3)氣體進入該反應器。
  8. 如請求項1所述之薄膜生成於矽基板之製備方法，其中該第二升溫製程，該反應器內之溫度係800度至850度。
  9. 如請求項1所述之薄膜生成於矽基板之製備方法，其中該第二升溫製程中，該反應器內之壓力係150至200毫巴。
  10. 如請求項1所述之薄膜生成於矽基板之製備方法，其中該清洗製程，實施砷化氫氣體(AsH3)以及氫氣(H 2)進入該反應器。
  11. 如請求項1所述之薄膜生成於矽基板之製備方法，其中該第一降溫製程，該反應器內之溫度係430度至450度。
  12. 如請求項1所述之薄膜生成於矽基板之製備方法，其中該第一降溫製程，該反應器內之壓力係50至60毫巴(mbar)。
  13. 如請求項1所述之薄膜生成於矽基板之製備方法，其中該第一降溫製程中，實施一第一三五族氣體進入該反應器。
  14. 如請求項13所述之薄膜生成於矽基板之製備方法，其中該第一降溫製程中，實施該第一三五族氣體比率(V/III ratio)係15至25。
  15. 如請求項14所述之薄膜生成於矽基板之製備方法，其中該第一三五族氣體中之五族氣體係三丁基砷(TBAs)。
  16. 如請求項1所述之薄膜生成於矽基板之製備方法，其中該成核層之厚度係為10至20奈米(nm)。
  17. 如請求項1所述之薄膜生成於矽基板之製備方法，其中該第三升溫製程，該反應器內之溫度係650度至680度。
  18. 如請求項1所述之薄膜生成於矽基板之製備方法，其中該第三升溫製程中，實施砷化氫(AsH 3)氣體進入該反應器。
  19. 如請求項1所述之薄膜生成於矽基板之製備方法，其中該第二降溫製程中，該反應器內之溫度係570度至630度。
  20. 如請求項1所述之薄膜生成於矽基板之製備方法，其中該第二降溫製程中，實施一第二三五族氣體進入該反應器。
  21. 如請求項20所述之薄膜生成於矽基板之製備方法，其中該第二降溫製程中，實施該第二三五族氣體比率(V/III ratio)係100至140。
  22. 如請求項1所述之薄膜生成於矽基板之製備方法，其中該緩衝層之材質係為砷化銦鎵。
  23. 如請求項22所述之薄膜生成於矽基板之製備方法，其中該緩衝層之厚度係為80至100奈米(nm)。
  24. 如請求項1所述之薄膜生成於矽基板之製備方法，其中該第四升溫製程，該反應器內之溫度係650度至680度。
  25. 如請求項1所述之薄膜生成於矽基板之製備方法，其中該第四升溫製程中，實施一第三三五族氣體進入該反應器。
  26. 如請求項25所述之薄膜生成於矽基板之製備方法，其中該第一降溫製程中，實施該第三三五族氣體比率(V/III ratio)係160至200。
  27. 如請求項26所述之薄膜生成於矽基板之製備方法，其中該第三三五族氣體中之五族氣體係磷化氫(PH 3)。
  28. 如請求項1所述之薄膜生成於矽基板之製備方法，其中中該薄膜層之材質係為磷化銦(InP)。
  29. 如請求項1所述之薄膜生成於矽基板之製備方法，其中中該薄膜層係完全覆蓋於該v型溝槽矽基板上。
TW111111205A 2022-03-24 2022-03-24 一種薄膜生成於矽基板之製備方法 TW202338170A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW111111205A TW202338170A (zh) 2022-03-24 2022-03-24 一種薄膜生成於矽基板之製備方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW111111205A TW202338170A (zh) 2022-03-24 2022-03-24 一種薄膜生成於矽基板之製備方法

Publications (1)

Publication Number Publication Date
TW202338170A true TW202338170A (zh) 2023-10-01

Family

ID=89856174

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111111205A TW202338170A (zh) 2022-03-24 2022-03-24 一種薄膜生成於矽基板之製備方法

Country Status (1)

Country Link
TW (1) TW202338170A (zh)

Similar Documents

Publication Publication Date Title
JP5416212B2 (ja) エピタキシャル層の成長によるデバイス形成
US6958254B2 (en) Method to produce germanium layers
US7888244B2 (en) Threading-dislocation-free nanoheteroepitaxy of Ge on Si using self-directed touch-down of Ge through a thin SiO2 layer
CN100587919C (zh) 用于氮化物外延生长的纳米级图形衬底的制作方法
US4876219A (en) Method of forming a heteroepitaxial semiconductor thin film using amorphous buffer layers
JP2015503215A (ja) 炭化ケイ素エピタキシャル成長法
CN113192820B (zh) 一种硅衬底氮化铝薄膜的制备方法
WO2013148065A1 (en) Method for forming group iii/v conformal layers on silicon substrates
KR19980080367A (ko) 반도체기판과 그의 제작방법 및 해당 반도체기판에 제작된 전자 소자
CN110444640A (zh) 一种多波长GaN基核壳纳米棒LED器件结构及其制备方法
US8906487B2 (en) Base material with single-crystal silicon carbide film, method of producing single-crystal silicon carbide film, and method of producing base material with single-crystal silicon carbide film
US11232950B2 (en) Structure of epitaxy on heterogeneous substrate and method for fabricating the same
CN114023646B (zh) 一种高阻值GaN基HEMT器件及其制备方法
US7259084B2 (en) Growth of GaAs epitaxial layers on Si substrate by using a novel GeSi buffer layer
CN111430221B (zh) 锡自催化生长的锗锡合金硅基材料及定向异质外延方法
CN113113512A (zh) 定向异质外延方法及硅基锗锡合金材料
CN112501689A (zh) 一种氮化镓pin结构的外延生长方法
TW202338170A (zh) 一種薄膜生成於矽基板之製備方法
JP4569026B2 (ja) 半導体基板及びその製造方法
CN112820626B (zh) 一种氮化物半导体材料的外延生长方法
CN109166788B (zh) 一种在硅衬底上直接外延生长锗虚拟衬底的方法
CN114990692B (zh) 一种纳米图案化硅衬底、半导体薄膜及其制备方法
CN111435694A (zh) GaN外延片及其制备方法
US10256093B2 (en) Selective area growth of semiconductors using patterned sol-gel materials
JP2000164514A (ja) 化合物半導体基板の製造方法