CN114023646B - 一种高阻值GaN基HEMT器件及其制备方法 - Google Patents

一种高阻值GaN基HEMT器件及其制备方法 Download PDF

Info

Publication number
CN114023646B
CN114023646B CN202210005520.6A CN202210005520A CN114023646B CN 114023646 B CN114023646 B CN 114023646B CN 202210005520 A CN202210005520 A CN 202210005520A CN 114023646 B CN114023646 B CN 114023646B
Authority
CN
China
Prior art keywords
buffer layer
layer
growing
gan
flow rate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210005520.6A
Other languages
English (en)
Other versions
CN114023646A (zh
Inventor
郭嘉杰
吴帆
王慧勇
张南
刘自然
孔倩茵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to CN202210005520.6A priority Critical patent/CN114023646B/zh
Publication of CN114023646A publication Critical patent/CN114023646A/zh
Application granted granted Critical
Publication of CN114023646B publication Critical patent/CN114023646B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本申请涉及半导体器件领域，公开了一种高阻值GaN基HEMT器件及其制备方法，制备方法包括以下步骤：氮化处理；预铺Al；生长AlN缓冲层：依次生长第一AlN缓冲层、第二AlN缓冲层和第三AlN缓冲层；生长AlGaN缓冲层：依次生长第一AlyGa1‑yN缓冲层和第二AlyGa1‑yN缓冲层；生长自掺碳高阻值GaN外延层；生长GaN沟道层；生长AlyGa1‑yN势垒层；生长GaN帽层。本申请通过优化工艺，可以大幅降低AlN缓冲层以及自掺碳高阻值GaN外延层的位错密度，提高晶体质量。

Description

一种高阻值GaN基HEMT器件及其制备方法
技术领域
本申请涉及半导体器件领域，主要涉及一种高阻值GaN基HEMT器件及其制备方法。
背景技术
随着市场对高压转换器件的需求越来越大，硅器件由于自身材料的局限性已无法满足要求。GaN（Gallium Nitride，氮化镓）基HEMT（High Electron Mobility Transistor，高电子迁移率晶体管）器件具有很高的电子饱和速度及击穿电压，能够满足射频功率器件对速度和高耐压的需求，受到国际众多半导体器件厂商的极大重视，成为新的研究热点。
GaN基HEMT器件的制备工艺中，其关键核心技术之一是高质量、高阻值GaN基外延结构的生长。而GaN基外延结构的生长所需的众多衬底（蓝宝石、硅、碳化硅）中，由于硅衬底价格便宜，制备工艺成熟，故大尺寸的硅衬底GaN基HEMT器件极具成本优势，也更容易实现量产。目前，业界普遍采用降低温度、减少NH3流量等MOCVD（Metal-organic ChemicalVapor Deposition，金属有机化学气相沉积法）外延工艺来实现高阻值GaN外延层的生长，即GaN自掺碳（C）工艺。这种方法相较于离子注入法、P型杂质掺杂法等，具有简单易行、成本低、不会污染MOCVD系统的优点，但这种方法的缺点是增加了高阻值GaN外延层的位错密度，很大程度上影响了HEMT器件的漏电特性和耐压能力，从而限制HEMT器件的应用。
因此，现有技术还有待于改进和发展。
发明内容
鉴于上述现有技术的不足，本申请的目的在于提供一种高阻值GaN基HEMT器件及其制备方法，旨在解决现有技术中采用MOCVD外延工艺会增加GaN基外延结构的位错密度、影响GaN基HEMT器件的漏电特性和耐压能力的问题。
本申请的技术方案如下：
一种高阻值GaN基HEMT器件的制备方法，所述高阻值GaN基HEMT器件的衬底为硅衬底，其中，包括以下步骤：
氮化处理；
预铺Al；
生长AlN缓冲层：依次生长第一AlN缓冲层、第二AlN缓冲层和第三AlN缓冲层；
生长AlGaN缓冲层：依次生长第一AlyGa1-yN缓冲层和第二AlyGa1-yN缓冲层；
生长自掺碳高阻值GaN外延层；
生长GaN沟道层；
生长AlyGa1-yN势垒层；
生长GaN帽层。
在本申请中，通过优化工艺，可以大幅降低AlN缓冲层以及自掺碳高阻值GaN外延层的位错密度，提高晶体质量。
所述的高阻值GaN基HEMT器件的制备方法，其中，所述生长AlN缓冲层的过程包括以下步骤：
在1050-1100℃，反应腔压力维持在50-200torr，通入流量为2-5slm的NH3、流量为100-200sccm的TMAl，生长厚度为10-20nm的第一AlN缓冲层；
降低温度至1030-1080℃，反应腔压力维持在50-200torr，NH3流量增加至3-6slm，TMAl流量增加至350-500sccm，生长厚度为50-100nm的第二AlN缓冲层；
降低温度至1025-1075℃，反应腔压力维持在50-200torr，减少NH3流量至0.2-0.6slm，维持TMAl流量不变，生长厚度为200-300nm的第三AlN缓冲层。
AlN缓冲层采用三步生长法，温度逐步降低，长速逐步加快，短时间完成生长模式的转换，省时高效。
所述的高阻值GaN基HEMT器件的制备方法，其中，所述生长AlGaN缓冲层的过程包括以下步骤：
升高温度至1030-1080℃，反应腔压力维持在50-200torr，NH3流量增加至0.4-0.8slm、TMAl流量不变、TMGa的流量为45-55sccm，处理时间为1-2min，使AlyGa1-yN层的Al组分y从1减至0.45-0.55；
生长厚度为50-100nm的第一AlyGa1-yN缓冲层，y=0.45-0.55；
降低温度至990-1040℃，反应腔压力维持在50-200torr，NH3、TMAl流量不变，增加TMGa流量至95-105sccm，处理时间为1-2min，使AlyGa1-yN层的Al组分y从0.45-0.55减至0.06-0.08；
生长厚度为150-250nm的第二AlyGa1-yN缓冲层，y=0.06-0.08。
所述的高阻值GaN基HEMT器件的制备方法，其中，所述氮化处理的过程包括以下步骤：
在1050-1100℃，反应腔压力维持在50-200torr，通入流量为0.1-1slm 的NH3，处理时间15-60S；
所述预铺Al的过程包括以下步骤：
在1050-1100℃，反应腔压力维持在50-200torr，在氢气气氛下通入流量为30-80sccm的TMAl，沉积时间为40-120S。
所述的高阻值GaN基HEMT器件的制备方法，其中，在进行所述氮化处理前，还包括以下步骤：
高温除杂：在1050-1100℃，反应腔压力维持在50-200torr，氢气气氛下处理所述硅衬底1-3分钟。
所述的高阻值GaN基HEMT器件的制备方法，其中，所述生长自掺碳高阻值GaN外延层的过程包括以下步骤：
在1000-1020℃，反应腔压力维持50-200torr，通入流量为10-30slm 的NH3、流量为120-150slm 的TMGa，生长厚度为2-3um的所述自掺碳高阻GaN外延层，碳掺杂浓度为5E18-1E19atoms/cm3。
所述的高阻值GaN基HEMT器件的制备方法，其中，所述生长GaN沟道层的过程包括以下步骤：
在1030-1080℃，反应腔压力维持100-300torr，通入流量为50-80slm 的NH3、流量为120-150sccm的TMGa，生长厚度为200-500nm 的GaN沟道层。
所述的高阻值GaN基HEMT器件的制备方法，其中，所述生长AlyGa1-yN势垒层的过程包括以下步骤：
在1030-1080℃，反应腔压力维持在50-200torr，通入流量为20-50slm的NH3、流量为10-20sccm的TMGa、流量为5-20sccm的TMAl，生长厚度为20~30nm的AlyGa1-yN势垒层，y=0.15-0.30。
所述的高阻值GaN基HEMT器件的制备方法，其中，所述生长GaN帽层的过程包括以下步骤：
在1030-1080℃，反应腔压力维持在50-200torr，通入流量为20-50slm的NH3、流量为10-20sccm的TMGa，生长厚度为2~5nm 的GaN帽层。
一种高阻值GaN基HEMT器件，采用如上所述的高阻值GaN基HEMT器件的制备方法制备得到，其中，由下至上依次包括：
硅衬底；
氮化硅层；
铝层；
AlN缓冲层，AlN缓冲层由下至上依次包括第一AlN缓冲层、第二AlN缓冲层和第三AlN缓冲层；
AlGaN缓冲层，AlGaN缓冲层由下至上依次包括第一AlyGa1-yN缓冲层和第二AlyGa1- yN缓冲层；
自掺碳高阻值GaN外延层；
GaN沟道层；
AlyGa1-yN势垒层；
GaN帽层。
有益效果：本申请的高阻值GaN基HEMT器件的制备方法，通过优化工艺，可以大幅降低AlN缓冲层以及自掺碳高阻值GaN外延层的位错密度，提高晶体质量。而且，本申请采用的工艺方案简单可控、重复性好，不会对MOCVD系统造成污染。
附图说明
图1为本申请中的高阻值GaN基HEMT器件的结构示意图。
图2为本申请实施例1的样品1和对比例1的样品2的AlN（002）面FWHM对比图。
图3为本申请实施例1的样品1和对比例1的样品2的GaN（002）面FWHM对比图。
图4为本申请实施例1的样品1和对比例1的样品2的GaN（102）面FWHM对比图。
图5为本申请对比例2的样品的表面的光学显微镜图像。
图6为本申请实施例1的样品的表面的光学显微镜图像。
标号说明：1、硅衬底；2、氮化硅层；3、铝层；41、第一AlN缓冲层；42、第二AlN缓冲层；43、第三AlN缓冲层；51、第一AlyGa1-yN缓冲层；52、第二AlyGa1-yN缓冲层；6、自掺碳高阻值GaN外延层；7、GaN沟道层；8、AlyGa1-yN势垒层；9、GaN帽层。
具体实施方式
本申请提供一种高阻值GaN基HEMT器件及其制备方法，为使本申请的目的、技术方案及效果更加清楚、明确，以下对本申请进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
本申请提供一种高阻值GaN基HEMT器件的制备方法，运用MOCVD在硅衬底上生长高质量GaN基外延结构，采用高纯H2或高纯N2或高纯H2和高纯N2的混合气体作为载气，高纯NH3作为N源，金属有机源三甲基镓（TMGa）作为镓源，三甲基铝（TMAl）作为铝源，反应压力在50torr到300torr之间。本申请通过设计的外延缓冲层结构与其外延层组合，能够大幅减少硅衬底高阻值GaN外延结构的位错密度。而且，本申请的方法简单可控、重复性好，符合工业应用要求。
具体地，本申请的高阻值GaN基HEMT器件的制备方法，包括以下步骤：
（1）衬底免洗和高温除杂。
在本申请中，选择硅衬底作为GaN外延结构生长的衬底。
在本申请中，衬底在使用前不需要再做清洗。因为清洗用的HF（HydrofluoricAcid，氢氟酸）溶液或其他酸碱溶液，会对硅衬底表面不同位置的腐蚀速度不一致且工艺不可控。另外，清洗溶液所含杂质以及人为原因等极易引入污染源，导致硅衬底二次污染，会对后续高质量AlN模板的可控生长造成不良影响，因此在本申请中摒弃了传统方法的清洗步骤。同时，硅衬底不清洗可以省时省力，非常适合工厂大规模生产。
具体地，步骤（1）包括以下步骤：
在1050-1100℃，反应腔压力维持在50-200torr，氢气气氛下高温处理硅衬底约1-3分钟。
由于硅衬底表面有一层薄薄的SiO2，在高温下用氢气可以去除衬底表面的氧原子及其他杂质。
在本申请实施例中，以氢气为载气，后续步骤（2）-（9）均在氢气氛围下通入反应气体。
在本申请实施例中，硅衬底为6~8英寸硅衬底。目前主流的HEMT器件所用的衬底均为6~8英寸，衬底尺寸越大，容纳的器件数量就越多，平摊至单个器件的成本就越低。
（2）衬底氮化处理。
具体地，步骤（2）包括以下步骤：
在1050-1100℃，反应腔压力维持在50-200torr，通入NH3流量0.1-1slm，处理时间15-60S。
按照传统理论，高温下NH3（氨气）与Si会发生剧烈化学反应生成非晶的SiNx（氮化硅），而SiNx会严重影响后续GaN生长的晶体质量，因此，传统理论中是不能预先通入NH3。但实验结果表明，在预铺铝（Al）之前通入少量NH3氮化衬底，能够极大地提升后续预铺Al的均匀性，非常有助于得到高质量的AlN模板。理论如下：由于Al原子的迁移率非常低，直接在Si衬底上预铺Al会造成不均匀的问题；而N原子能够提高Al-Si键合，形成Al-N-Si键，可以大幅提高预铺Al的均匀性。氮化时间决定了预铺Al密度，时间太短则密度低，硅表面不会被完全覆盖，容易与Ga反应形成回熔刻蚀坑；时间太长则密度高，会产生很高密度的螺旋位错。本申请中通过调控衬底氮化处理工艺，可以大幅提升AlN模板的均匀性和晶体质量。所以，衬底氮化处理是本申请中非常重要且关键的步骤。
（3）预铺Al。
具体地，步骤（3）包括以下步骤：
在1050-1100℃，反应腔压力维持在50-200torr，通入流量为30-80sccm的三甲基铝（TMAl），在氮化过的Si衬底上沉积一层Al，沉积时间为40-120S。
在此步骤中，硅衬底上的N原子俘获Al原子，并结合形成稳定均匀的AlN共价键，为后续高质量的AlN缓冲层薄膜生长提供成核点。
（4）生长AlN缓冲层：依次生长第一AlN缓冲层、第二AlN缓冲层和第三AlN缓冲层。
具体地，步骤（4）包括以下步骤：
在1050-1100℃，反应腔压力维持在50-200torr，通入流量为2-5slm的NH3、流量为100-200sccm的TMAl生长厚度约10-20nm的第一AlN缓冲层；在此过程中，是在成核层上形成AlN三维小岛，1050-1100℃的高温可以使小岛的重结晶更好，尺寸较小；
降低温度至1030-1080℃，反应腔压力维持在50-200torr，NH3流量增加至3-6slm，TMAl流量增加至350-500sccm，生长厚度约50-100nm的第二AlN缓冲层；在此过程中，适度降温可以使AlN三维小岛尺寸迅速变大并开始合并，有利于AlN小岛闭合时减少界面的位错密度，加快AlN由三维岛状生长转变为二维平铺生长；
降低温度至1025-1075℃，反应腔压力维持在50-200torr，减少NH3流量至0.2-0.6slm，维持TMAl流量不变，生长厚度约200-300nm的第三AlN缓冲层；在此过程中，通过降低Ⅴ-Ⅲ族气体源摩尔流量比实现高长速的AlN生长来彻底填平三维小岛间隙，最终AlN表面光滑平整，缺陷大幅减少。
AlN模板的生长模式虽为公知技术，但高质量的AlN模板生长并非公知技术。Al原子的迁移率很低，直接在Si衬底上铺Al很容易造成不均匀的问题。高温（1050℃以上）可以让Al原子获得更多能量，提高其迁移率。因此，本申请中的生长第一AlN缓冲层的过程中，温度设置为高于1050℃，这样能让三维小岛重结晶的质量变好、缺陷减少。在本申请方案中，预铺Al和三维生长第一AlN缓冲层的温度均较高（高于1050℃），目的是获得高均匀性和高质量，打好生长基础；然后，二维生长是通过快长速来减少缺陷，故第二AlN缓冲层和第三AlN缓冲层的生长不需要那么高的温度，因此生长温度不断降低。另外，在第二AlN缓冲层和第三AlN缓冲层的生长过程中降温，还可以阻止反应腔内壁的Ga沉积在AlN缓冲层，影响其晶体质量。
在本申请，第一AlN缓冲层的厚度10-20nm，第二AlN缓冲层的厚度50-100nm，第三AlN缓冲层的厚度200-300nm，采用此厚度组合可以在保证晶体质量的前提下，使AlN缓冲层的总体厚度较薄，尽量缩短生长时间，提高生产效率，降低生产成本。
（5）生长AlGaN缓冲层：依次生长第一AlyGa1-yN缓冲层和第二AlyGa1-yN缓冲层。
具体地，步骤（5）包括以下步骤：
升高温度至1030-1080℃，反应腔压力维持在50-200torr，NH3流量增加至0.4-0.8slm、TMAl流量不变、TMGa（三甲基镓）流量45-55sccm，处理时间1-2min，使AlyGa1-yN层的Al组分y从1快速递减至0.45-0.55；待Al组分y稳定后，继续生长厚度约50-100nm的第一AlyGa1-yN缓冲层，y=0.45-0.55；
降低温度至990-1040℃，反应腔压力维持在50-200torr，NH3、TMAl流量不变，增加TMGa流量至95-105sccm，处理时间为1-2min，使AlyGa1-yN层的Al组分y从0.45-0.55快速递减至0.06-0.08，待Al组分y稳定后，继续生长厚度约150-250nm的第二AlyGa1-yN缓冲层，y=0.06-0.08。
随着Al组分的减少，AlyGa1-yN的晶格会不断增大，压应力会不断积累。在压应力作用下，来自AlN缓冲层的大量位错会在两个AlyGa1-yN缓冲层界面处发生弯曲、合并、湮灭，那么延伸至高阻GaN的位错密度就会随之大幅减少，使高阻值GaN基外延结构的晶体质量得到提高。
因为Al组分固定的AlyGa1-yN缓冲层晶格匹配更好，位错密度更少，晶体质量就更好。因此，在此步骤（5）中，AlGaN缓冲层的Al组分是先有一个快速的下降斜坡，待组分固定后再生长一定厚度薄膜层，并非随厚度增加一直递减。
而且，第一AlyGa1-yN缓冲层和第二AlyGa1-yN缓冲层之间的Al组分差值越小，AlyGa1-yN缓冲层内部积累的压应力越小，对位错的抑制效果越差；另外，Al组分如果超过50%，AlyGa1-yN的晶体质量比较差，会额外产生位错，起不到抑制位错的作用。故在本申请的步骤（5）中，第一AlyGa1-yN缓冲层的Al组分控制在50%以内，而且两层AlyGa1-yN缓冲层之间的Al组分差值较大，这样可以增强对位错的抑制效果。
在本申请，第一AlyGa1-yN缓冲层的厚度50-100nm，第二AlyGa1-yN缓冲层的厚度150-250nm，可以在保证晶体质量的前提下，使AlGaN缓冲层的总体厚度较薄，尽量缩短生长时间，提高生产效率，降低生产成本。
（6）生长自掺碳高阻值GaN外延层。
具体地，步骤（6）包括以下步骤：
降低温度至1000-1020℃，反应腔压力维持50-200torr，通入NH3流量10-30slm、TMGa流量120-150sccm，生长2-3um的自掺碳高阻GaN外延层，C掺杂浓度约为5E18-1E19atoms/cm3（5E18 代表5×1018，1E19代表1×1019）。
在此步骤中，通过降低生长温度及使用小流量NH3等工艺实现自动碳掺杂。
（7）生长GaN沟道层。
具体地，步骤（7）包括以下步骤：
升高温度至1030-1080℃，反应腔压力维持100-300torr，通入NH3流量50-80slm、TMGa流量120-150sccm，在硅衬底上生长200-500nm 的GaN沟道层。
在此步骤中，在硅衬底上生长GaN沟道层用于后续步骤中诱导形成二维电子气（2DEG）。
（8）生长AlyGa1-yN势垒层。
具体地，步骤（8）包括以下步骤：
维持温度在1030-1080℃，反应腔压力维持在50-200torr，通入NH3流量20-50slm、TMGa流量10-20sccm、TMAl流量5-20sccm，生长掺杂Al的AlyGa1-yN势垒层，y=0.15-0.30，厚度20-30nm。
由于极化效应，在AlyGa1-yN势垒层与GaN沟道层的异质结界面GaN沟道层的一侧会产生高密度2DEG。
（9）生长GaN帽层。
具体地，步骤（9）包括以下步骤：
维持温度在1030-1080℃，反应腔压力维持在50-200torr，通入NH3流量20-50slm、TMGa流量10-20sccm，生长GaN帽层，厚度2-5nm。
GaN帽层可以隔离AlyGa1-yN势垒层和空气接触，避免含Al合金被氧化，从而降低栅极漏电。
（10）结束生长，冷却至室温。
本申请所提供的高阻值GaN基HEMT器件的制备方法中，还可以包括以下步骤：
（11）在GaN帽层上分别制作栅电极、源电极和漏电极，制成HEMT器件。
本申请所提供的高阻值GaN基HEMT器件的制备方法中，具有以下四个特点：
（1）衬底免洗，优点是省时省力、避免二次污染损伤、有利于AlN的可控生长，能够满足工业大规模生产的严苛要求；
（2）衬底氮化处理，优点是颠覆传统理论、简单可控、大幅提升预铺Al均匀性；
（3）AlN缓冲层三步生长法，温度逐步降低，长速逐步加快，短时间完成生长模式的转换，省时高效；
（4）AlyGa1-yN缓冲层中Al组分合理搭配，实验表明将第一AlyGa1-yN缓冲层的Al组分y设置为0.45-0.55，第二AlyGa1-yN缓冲层的Al组分y设置为0.06-0.08，拉大Al组分间距，可以明显降低延伸至自掺碳高阻值GaN外延层的位错密度。
综上，在本申请中，通过采用衬底免洗、衬底氮化处理、多步法生长AlN缓冲层及AlGaN缓冲层的工艺组合，可以大幅降低AlN缓冲层以及自掺碳高阻值GaN外延层的位错密度，提高其晶体质量。而且，本申请采用的工艺方案简单可控、重复性好，不会对MOCVD系统造成污染。
在本申请中，还提供一种高阻值GaN基HEMT器件，高阻值GaN基HEMT器件采用前述制备方法制备得到，如图1所示，由下至上依次包括：
硅衬底1；
氮化硅层2；
铝层3；
AlN缓冲层，AlN缓冲层由下至上依次包括第一AlN缓冲层41、第二AlN缓冲层42和第三AlN缓冲层43；
AlGaN缓冲层，AlGaN缓冲层由下至上依次包括第一AlyGa1-yN缓冲层51和第二AlyGa1-yN缓冲层52；
自掺碳高阻值GaN外延层6；
GaN沟道层7；
AlyGa1-yN势垒层8；
GaN帽层9。
GaN帽层9上可以具有栅电极、源电极和漏电极。
以下通过具体实施例对本申请作进一步说明。
实施例1
（1）衬底免洗和高温除杂：在1065℃，反应腔压力维持在70torr，氢气气氛下高温处理硅衬底约2分钟。
（2）衬底氮化处理：在1065℃，反应腔压力维持在70torr，通入NH3流量0.4slm，处理时间30S。
（3）预铺Al：在1075℃，反应腔压力维持在70torr，在氢气气氛下通入流量为50sccm的TMAl，在氮化过的Si衬底上沉积一层Al，沉积时间为80S。
（4）生长AlN缓冲层：
在1075℃，反应腔压力维持在70torr，通入流量为3slm的NH3、流量为140sccm的TMAl生长厚度约20nm的第一AlN缓冲层，形成AlN三维小岛；
降低温度至1055℃，反应腔压力维持在70torr，NH3流量增加至5slm，TMAl流量增加至450sccm，生长厚度约80nm的第二AlN缓冲层， AlN三维小岛尺寸迅速变大并开始合并，AlN由三维岛状生长转变为二维平铺生长；
降低温度至1045℃，反应腔压力维持在70torr，减少NH3流量至0.3slm，维持TMAl流量不变，生长厚度约250nm的第三AlN缓冲层，高长速的AlN生长彻底填平三维小岛间隙，最终AlN表面光滑平整。
（5）生长AlGaN缓冲层：
升高温度至1055℃，反应腔压力维持在70torr，NH3流量增加至0.6slm、TMAl流量不变、TMGa（三甲基镓）流量50sccm，处理时间2min，使AlyGa1-yN层的Al组分从1快速递减至0.45，待Al组分稳定后，继续生长厚度约60nm的第一AlyGa1-yN缓冲层，y=0.45；
降低温度至1000℃，反应腔压力维持在70torr，NH3、TMAl流量不变，增加TMGa流量至100sccm，时间1min，使AlyGa1-yN层的Al组分从0.45快速递减至0.08，待Al组分稳定后，继续生长厚度约200nm的第二AlyGa1-yN缓冲层，y=0.08。
（6）生长自掺碳高阻值GaN外延层：降低温度至1000℃，反应腔压力维持70torr，通入NH3流量20slm、TMGa流量120sccm，生长3um的自掺碳高阻GaN外延层，C掺杂浓度为1E19atoms/cm3。
（7）生长GaN沟道层：升高温度至1040℃，反应腔压力维持200torr，通入NH3流量60slm、TMGa流量120sccm，在硅衬底上生长300nm 的GaN沟道层。
（8）生长AlyGa1-yN势垒层：维持温度在1040℃，反应腔压力维持在200torr，通入NH3流量30slm、TMGa流量20sccm、TMAl流量10sccm，生长掺杂Al的AlyGa1-yN势垒层，y=0.25，厚度约20nm。
（9）生长GaN帽层：维持温度在1040℃，反应腔压力维持在200torr，通入NH3流量30slm、TMGa流量20sccm，生长GaN帽层，厚度约3nm。
（10）结束生长，冷却至室温，制备得到样品1。
对比例1
1、采用HF溶液清洗硅衬底60S，然后用去离子水多次润洗衬底，最后放入甩干机甩干备用。
2、在1065℃，反应腔压力维持在70torr的氢气气氛下高温处理硅衬底约2分钟。
3、维持温度在1065℃，反应腔压力在70torr，通入流量为80sccm的TMAl，预先在硅衬底上沉积一层Al原子。
4、维持温度在1065℃，反应腔压力维持在70torr，通入流量为5slm的NH3、流量为140sccm的TMAl生长厚度约50nm的第一个AlN缓冲层；然后，降低温度至1020℃，反应腔压力维持在70torr，通入流量为1slm的NH3、流量为450sccm的TMAl生长厚度约200nm的第二个AlN缓冲层。
5、接着通入流量为30sccm的TMGa，在AlN层上生长厚度约300nm的AlyGa1-yN（y=0.1-1）缓冲层。在生长过程中，通过控制TMAl流量，使Al组分从y=1依次梯度降低至y=0.35和y=0.1。
6、降低温度至1000℃，反应腔压力维持70torr，通入NH3流量20slm、TMGa流量120slm，在硅衬底上生长3um的自掺碳（C）高阻GaN外延层，C掺杂浓度为1E19atoms/cm3。
7、升高温度至1040℃，反应腔压力维持200torr，通入NH3流量60slm、TMGa流量120sccm，在硅衬底上生长300nm GaN沟道层。
8、维持温度在1040℃，反应腔压力维持在200torr，通入NH3流量30slm、TMGa流量20sccm、TMAl流量10sccm生长掺杂Al的AlyGa（1-y）N（y=0.25）势垒层，厚度约20nm。
9、维持温度在1040℃，反应腔压力维持在200torr，通入NH3流量30slm、TMGa流量20sccm生长GaN帽层，厚度约3nm。
10、最后生长结束，炉内冷却降至室温，制备得到样品2。
样品1为根据本申请方案制备得到的外延样品，样品2为根据现有技术制备得到的外延样品。在相同的XRD测试机台上重复测试样品1、样品2的AlN（002）、GaN（002）和GaN（102）面的衍射半高宽（FWHM），其中，AlN（002）面的衍射半高宽为AlN缓冲层其中一晶面的衍射半高宽，反映AlN缓冲层的螺旋位错密度；GaN（002）面的衍射半高宽为自掺碳高阻值GaN外延层的其中一晶面的衍射半高宽，反映自掺碳高阻值GaN外延层的螺旋位错密度；GaN（102）面的衍射半高宽为自掺碳高阻值GaN外延层的另一晶面的衍射半高宽，反映自掺碳高阻值GaN外延层的刃位错及混合位错密度。自掺碳高阻值GaN外延层的螺旋位错密度与刃位错及混合位错密度之和为自掺碳高阻值GaN外延层的总位错密度。半高宽的值越小，表示位错密度越低，晶体质量就越好。将样品1、样品2的测试数据进行对比分析，如图2-4所示，根据图2-4可以得出结论：样品1较样品2的FWHM明显下降，说明采用本申请方案生长得到的样品1的晶体质量大幅提高。
然后，分别在外延样品1和2的GaN帽层上分别制作栅电极、源电极和漏电极，制成HEMT器件，并测试了器件的漏电特性和关态击穿电压。样品1的击穿电压达到900V @0.1mA/mm，而样品2的击穿电压只有500V@0.1mA/mm，说明本申请方案能够大幅增加HEMT器件的击穿电压，从而提高器件的可靠性和稳定性。
对比例2
（1）衬底免洗和高温除杂：在1065℃，反应腔压力维持在70torr，氢气气氛下高温处理硅衬底约2分钟。
（2）预铺Al：在1075℃，反应腔压力维持在70torr，在氢气气氛下通入流量为50sccm的TMAl，沉积时间为80S。
（3）生长AlN缓冲层：
在1075℃，反应腔压力维持在70torr，通入流量为3slm的NH3、流量为140sccm的TMAl生长厚度约20nm的第一AlN缓冲层；
降低温度至1055℃，反应腔压力维持在70torr，NH3流量增加至5slm，TMAl流量增加至450sccm，生长厚度约80nm的第二AlN缓冲层；
降低温度至1045℃，反应腔压力维持在70torr，减少NH3流量至0.3slm，维持TMAl流量不变，生长厚度约250nm的第三AlN缓冲层。
（4）生长AlGaN缓冲层：
升高温度至1055℃，反应腔压力维持在70torr，NH3流量增加至0.6slm、TMAl流量不变、TMGa（三甲基镓）流量50sccm，处理时间2min，使AlyGa1-yN层的Al组分从1快速递减至0.45；
待Al组分稳定后，继续生长厚度约60nm的第一AlyGa1-yN缓冲层，y=0.45；
降低温度至1000℃，反应腔压力维持在70torr，NH3、TMAl流量不变，增加TMGa流量至100sccm，时间1min，使AlyGa1-yN层的Al组分从0.45快速递减至0.08；
待Al组分稳定后，继续生长厚度约200nm的第二AlyGa1-yN缓冲层，y=0.08。
（5）生长自掺碳高阻值GaN外延层：降低温度至1000℃，反应腔压力维持70torr，通入NH3流量20slm、TMGa流量120sccm，生长3um的自掺碳高阻GaN外延层，C掺杂浓度为1E19atoms/cm3。
（6）生长GaN沟道层：升高温度至1040℃，反应腔压力维持200torr，通入NH3流量60slm、TMGa流量120sccm，在硅衬底上生长300nm 的GaN沟道层。
（7）生长AlyGa1-yN势垒层：维持温度在1040℃，反应腔压力维持在200torr，通入NH3流量30slm、TMGa流量20sccm、TMAl流量10sccm，生长掺杂Al的AlyGa1-yN势垒层，y=0.25，厚度约20nm。
（8）生长GaN帽层：维持温度在1040℃，反应腔压力维持在200torr，通入NH3流量30slm、TMGa流量20sccm，生长GaN帽层，厚度约5nm。
（9）结束生长，冷却至室温。
对比例2的流程与实施例1相同，主要区别仅在于取消了实施例1步骤（2）的衬底氮化处理。取对比例2的外延样品在相同XRD机台进行测试，AlN（002）、GaN（002）和GaN（102）面的FWHM平均值分别为820arcsec、460arcsec、550arcsec。而实施例1的样品1的AlN（002）、GaN（002）和GaN（102）面的FWHM平均值分别为649arcsec、412arcsec、452arcsec。很显然，衬底氮化处理可以提高AlN模板及高阻GaN外延层的晶体质量。在光学显微镜下观察对比例2的样品表面，发现有少量回熔刻蚀坑，如图5所示；但实施例1的样品表面光滑并未发现回熔刻蚀坑，如图6所示，说明衬底氮化处理还能改善表面状况。
对比例3
（1）衬底免洗和高温除杂：在1065℃，反应腔压力维持在70torr，氢气气氛下高温处理硅衬底约2分钟。
（2）衬底氮化处理：在1065℃，反应腔压力维持在70torr，通入NH3流量0.4slm，处理时间30S。
（3）预铺Al：在1075℃，反应腔压力维持在70torr，在氢气气氛下通入流量为50sccm的TMAl，在氮化过的Si衬底上沉积一层Al，沉积时间为80S。
（4）生长AlN缓冲层：
在1075℃，反应腔压力维持在70torr，通入流量为3slm的NH3、流量为140sccm的TMAl生长厚度约20nm的第一AlN缓冲层，形成AlN三维小岛；
降低温度至1055℃，反应腔压力维持在70torr，NH3流量增加至5slm，TMAl流量增加至450sccm，生长厚度约80nm的第二AlN缓冲层， AlN三维小岛尺寸迅速变大并开始合并，AlN由三维岛状生长转变为二维平铺生长；
降低温度至1045℃，反应腔压力维持在70torr，减少NH3流量至0.3slm，维持TMAl流量不变，生长厚度约250nm的第三AlN缓冲层，高长速的AlN生长彻底填平三维小岛间隙，最终AlN表面光滑平整。
（5）生长AlGaN缓冲层：
接着通入流量为30sccm的TMGa，在AlN层上生长厚度约300nm的AlyGa1-yN（y=0.1-1）缓冲层。在生长过程中，通过控制TMAl流量，使Al组分从y=1依次梯度降低至y=0.35和y=0.1。
（6）生长自掺碳高阻值GaN外延层：降低温度至1000℃，反应腔压力维持70torr，通入NH3流量20slm、TMGa流量120sccm，生长3um的自掺碳高阻GaN外延层，C掺杂浓度为1E19atoms/cm3。
（7）生长GaN沟道层：升高温度至1040℃，反应腔压力维持200torr，通入NH3流量60slm、TMGa流量120sccm，在硅衬底上生长300nm 的GaN沟道层。
（8）生长AlyGa1-yN势垒层：维持温度在1040℃，反应腔压力维持在200torr，通入NH3流量30slm、TMGa流量20sccm、TMAl流量10sccm，生长掺杂Al的AlyGa1-yN势垒层，y=0.25，厚度约20nm。
（9）生长GaN帽层：维持温度在1040℃，反应腔压力维持在200torr，通入NH3流量30slm、TMGa流量20sccm，生长GaN帽层，厚度约5nm。
（10）结束生长，冷却至室温。
对比例3的流程与实施例1相同，主要区别在于对比例3的AlyGa1-yN缓冲层1的y=0.35，AlyGa1-yN缓冲层2的 y=0.1。取对比例3的外延样品在相同XRD机台进行测试，AlN（002）、GaN（002）和GaN（102）面的FWHM平均值分别为780arcsec、440arcsec、500arcsec，均高于实验例1中对应的FWHM平均值。故本申请中AlyGa1-yN缓冲层的实施方案能有效的减少位错密度。
应当理解的是，本申请的应用不限于上述的举例，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，所有这些改进和变换都应属于本申请所附权利要求的保护范围。

Claims (9)

1.一种高阻值GaN基HEMT器件的制备方法，所述高阻值GaN基HEMT器件的衬底为硅衬底，其特征在于，包括以下步骤：
氮化处理；
预铺Al；
生长AlN缓冲层：依次生长第一AlN缓冲层、第二AlN缓冲层和第三AlN缓冲层；
生长AlGaN缓冲层：依次生长第一AlyGa1-yN缓冲层和第二AlyGa1-yN缓冲层；
生长自掺碳高阻值GaN外延层；
生长GaN沟道层；
生长AlyGa1-yN势垒层；
生长GaN帽层；
所述生长AlN缓冲层的过程包括以下步骤：
在1050-1100℃，反应腔压力维持在50-200torr，通入流量为2-5slm的NH3、流量为100-200sccm的TMAl，生长厚度为10-20nm的所述第一AlN缓冲层；
降低温度至1030-1080℃，反应腔压力维持在50-200torr，NH3流量增加至3-6slm，TMAl流量增加至350-500sccm，生长厚度为50-100nm的所述第二AlN缓冲层；
降低温度至1025-1075℃，反应腔压力维持在50-200torr，减少NH3流量至0.2-0.6slm，维持TMAl流量不变，生长厚度为200-300nm的所述第三AlN缓冲层；
所述第一AlyGa1-yN缓冲层，y=0.45-0.55；所述第二AlyGa1-yN缓冲层，y=0.06-0.08。
2.根据权利要求1所述的高阻值GaN基HEMT器件的制备方法，其特征在于，所述生长AlGaN缓冲层的过程包括以下步骤：
升高温度至1030-1080℃，反应腔压力维持在50-200torr，NH3流量增加至0.4-0.8slm、TMAl流量不变、TMGa的流量为45-55sccm，处理时间为1-2min，使AlyGa1-yN层的Al组分y从1减至0.45-0.55；
生长厚度为50-100nm的第一AlyGa1-yN缓冲层，y=0.45-0.55；
降低温度至990-1040℃，反应腔压力维持在50-200torr，NH3、TMAl流量不变，增加TMGa流量至95-105sccm，处理时间为1-2min，使AlyGa1-yN层的Al组分y从0.45-0.55减至0.06-0.08；
生长厚度为150-250nm的所述第二AlyGa1-yN缓冲层，y=0.06-0.08。
3.根据权利要求1所述的高阻值GaN基HEMT器件的制备方法，其特征在于，所述氮化处理的过程包括以下步骤：
在1050-1100℃，反应腔压力维持在50-200torr，通入流量为0.1-1slm 的NH3，处理时间15-60S；
所述预铺Al的过程包括以下步骤：
在1050-1100℃，反应腔压力维持在50-200torr，通入流量为30-80sccm的TMAl，沉积时间为40-120S。
4.根据权利要求1所述的高阻值GaN基HEMT器件的制备方法，其特征在于，在进行所述氮化处理前，还包括以下步骤：
高温除杂：在1050-1100℃，反应腔压力维持在50-200torr，氢气气氛下处理所述硅衬底1-3分钟。
5.根据权利要求1所述的高阻值GaN基HEMT器件的制备方法，其特征在于，所述生长自掺碳高阻值GaN外延层的过程包括以下步骤：
在1000-1020℃，反应腔压力维持50-200torr，通入流量为10-30slm 的NH3、流量为120-150slm 的TMGa，生长厚度为2-3um的所述自掺碳高阻GaN外延层，碳掺杂浓度为5E18-1E19atoms/cm3。
6.根据权利要求1所述的高阻值GaN基HEMT器件的制备方法，其特征在于，所述生长GaN沟道层的过程包括以下步骤：
在1030-1080℃，反应腔压力维持100-300torr，通入流量为50-80slm 的NH3、流量为120-150sccm的TMGa，生长厚度为200-500nm 的所述GaN沟道层。
7.根据权利要求1所述的高阻值GaN基HEMT器件的制备方法，其特征在于，所述生长AlyGa1-yN势垒层的过程包括以下步骤：
在1030-1080℃，反应腔压力维持在50-200torr，通入流量为20-50slm的NH3、流量为10-20sccm的TMGa、流量为5-20sccm的TMAl，生长厚度为20~30nm的所述AlyGa1-yN势垒层，y=0.15-0.30。
8.根据权利要求1所述的高阻值GaN基HEMT器件的制备方法，其特征在于，所述生长GaN帽层的过程包括以下步骤：
在1030-1080℃，反应腔压力维持在50-200torr，通入流量为20-50slm的NH3、流量为10-20sccm的TMGa，生长厚度为2~5nm 的GaN帽层。
9.一种高阻值GaN基HEMT器件，其特征在于，采用如权利要求1~7任一所述的高阻值GaN基HEMT器件的制备方法制备得到，由下至上依次包括：
硅衬底；
氮化硅层；
铝层；
AlN缓冲层，所述AlN缓冲层由下至上依次包括第一AlN缓冲层、第二AlN缓冲层和第三AlN缓冲层；
AlGaN缓冲层，所述AlGaN缓冲层由下至上依次包括第一AlyGa1-yN缓冲层和第二AlyGa1- yN缓冲层；
自掺碳高阻值GaN外延层；
GaN沟道层；
AlyGa1-yN势垒层；
GaN帽层。
CN202210005520.6A 2022-01-05 2022-01-05 一种高阻值GaN基HEMT器件及其制备方法 Active CN114023646B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210005520.6A CN114023646B (zh) 2022-01-05 2022-01-05 一种高阻值GaN基HEMT器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210005520.6A CN114023646B (zh) 2022-01-05 2022-01-05 一种高阻值GaN基HEMT器件及其制备方法

Publications (2)

Publication Number Publication Date
CN114023646A CN114023646A (zh) 2022-02-08
CN114023646B true CN114023646B (zh) 2022-04-22

Family

ID=80069480

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210005520.6A Active CN114023646B (zh) 2022-01-05 2022-01-05 一种高阻值GaN基HEMT器件及其制备方法

Country Status (1)

Country Link
CN (1) CN114023646B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115799069A (zh) * 2023-01-17 2023-03-14 北京中博芯半导体科技有限公司 一种P-GaN增强型HEMT器件的制备方法
CN115799332B (zh) * 2023-02-13 2023-04-21 江西兆驰半导体有限公司 一种极性硅基高电子迁移率晶体管及其制备方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8878249B2 (en) * 2012-04-12 2014-11-04 The Regents Of The University Of California Method for heteroepitaxial growth of high channel conductivity and high breakdown voltage nitrogen polar high electron mobility transistors
JP7028547B2 (ja) * 2016-06-20 2022-03-02 株式会社アドバンテスト 化合物半導体装置の製造方法
CN110635001A (zh) * 2019-09-27 2019-12-31 佛山市国星半导体技术有限公司 一种硅衬底GaN基外延结构的制备方法及外延结构
CN111863599A (zh) * 2020-07-31 2020-10-30 佛山紫熙慧众科技有限公司 基于Si衬底的N极性面富Al组分氮化物材料生长方法
CN112233972B (zh) * 2020-12-17 2021-03-02 中电化合物半导体有限公司 一种氮化镓基外延结构及其制备方法

Also Published As

Publication number Publication date
CN114023646A (zh) 2022-02-08

Similar Documents

Publication Publication Date Title
CN114023646B (zh) 一种高阻值GaN基HEMT器件及其制备方法
WO2020228164A1 (zh) 一种降低氮化镓高电子迁移率场效应管界面热阻的外延生长方法
US7951685B2 (en) Method for manufacturing semiconductor epitaxial crystal substrate
US11664223B2 (en) Method for manufacturing a vertical power device including an III-nitride semiconductor structure
JP4449357B2 (ja) 電界効果トランジスタ用エピタキシャルウェハの製造方法
CN116960173A (zh) 高电子迁移率晶体管外延结构及制备方法、hemt器件
JP2004111848A (ja) サファイア基板とそれを用いたエピタキシャル基板およびその製造方法
CN114005729A (zh) 一种氮化物异质结材料表面原位生长SiN钝化膜的方法
CN112687525B (zh) 一种提高超薄氮化镓场效应管晶体质量的外延方法
CN116646248B (zh) 一种外延片制备方法及其外延片、高电子迁移率晶体管
CN114420754A (zh) 改善高阻层的高电子迁移率晶体管外延片及其制备方法
CN104846438B (zh) 氮化铝铟薄膜的成长方法
CN112501689A (zh) 一种氮化镓pin结构的外延生长方法
CN116259660A (zh) 一种e-hemt外延片及其制备方法
CN114664642B (zh) 基于iii族氮化物同质外延的hemt结构、其制备方法及应用
CN109545852A (zh) 非极性InAlN/GaN高电子迁移率晶体管及制备方法
CN115938940A (zh) 一种氮化硼范德华外延氮化镓微波材料及生长方法
CN112713188B (zh) 一种GaN基增强型MIS-HEMT器件及其制备方法
CN109300974A (zh) 一种非极性InAlN/GaN高电子迁移率晶体管及制备方法
JP2005203666A (ja) 化合物半導体デバイスの製造方法
CN114250510A (zh) 一种用于氮化镓基射频器件的外延结构及其制备方法
CN113937161A (zh) 带有包裹埋层的Si基AlGaN/GaN高电子迁移率晶体管及制备方法
CN110459600B (zh) 功率半导体器件的外延结构及其制备方法
CN112331563B (zh) 氮化镓基高电子迁移率晶体管外延片的制备方法
CN115938939B (zh) 一种提高氮化镓基高电子迁移率晶体管的二维电子气浓度的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant