DE102013019401A1 - Transistor auf Gruppe III-Nitrid-Basis mit einem Gate-Dielektrikum mit einem Stoff auf Fluorid- oder Chlorid-Basis - Google Patents

Transistor auf Gruppe III-Nitrid-Basis mit einem Gate-Dielektrikum mit einem Stoff auf Fluorid- oder Chlorid-Basis Download PDF

Info

Publication number
DE102013019401A1
DE102013019401A1 DE102013019401.6A DE102013019401A DE102013019401A1 DE 102013019401 A1 DE102013019401 A1 DE 102013019401A1 DE 102013019401 A DE102013019401 A DE 102013019401A DE 102013019401 A1 DE102013019401 A1 DE 102013019401A1
Authority
DE
Germany
Prior art keywords
layer
dielectric layer
gate
terminal
gate dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102013019401.6A
Other languages
English (en)
Inventor
Edward A. Beam III
Paul Saunier
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qorvo US Inc
Original Assignee
Triquint Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Triquint Semiconductor Inc filed Critical Triquint Semiconductor Inc
Publication of DE102013019401A1 publication Critical patent/DE102013019401A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Ausführungsformen der vorliegenden Offenbarung beschreiben Einrichtungen, Verfahren und Systeme einer integrierten Schaltungsvorrichtung (IC-Vorrichtung). Die IC-Vorrichtung kann eine auf einem Substrat angeordnete Pufferschicht, wobei die Pufferschicht Gallium (Ga) und Stickstoff (N) aufweist, und eine auf der Pufferschicht angeordnete Sperrschicht aufweisen, wobei die Sperrschicht Aluminium (Al) und Stickstoff (N) aufweist. Die IC-Vorrichtung kann ferner einen Gate-Anschluss und eine Gate-Dielektrikumschicht aufweisen, die zwischen dem Gate-Anschluss und der Sperrschicht und/oder zwischen dem Gate-Anschluss und der Pufferschicht angeordnet ist. In verschiedenen Ausführungsformen kann die Gate-Dielektrikumschicht einen Stoff auf Fluorid- oder Chlorid-Basis wie etwa Calciumfluorid (CaF2) aufweisen.

Description

  • Gebiet
  • Ausführungsformen der vorliegenden Offenbarung beziehen sich allgemein auf das Gebiet der integrierten Schaltungen, und genauer gesagt auf Transistoren mit einem Gate-Dielektrikum mit einem Stoff auf Fluorid- oder Chlorid-Basis.
  • Hintergrund
  • Derzeit sind Transistoren auf Gruppe-III-Nitrid-Basis wie etwa Galliumnitrid(GaN)-basierte Transistoren mit hoher Elektronenbeweglichkeit (HEMTs) typischerweise Vorrichtungen des Verarmungstyps (depletion-mode, D-mode). Vorrichtungen des Verarmungstyps sind bei einer Nullspannung des Gates gegenüber der Source an (bspw. leiten Strom in dem Kanal), und sie müssen zu einer negativen Abschnürspannung (auch als Schwellenspannung bezeichnet) heruntergezogen werden, um den Stromfluss abzuschnüren. Im Gegensatz dazu können Vorrichtungen des Anreicherungstyps (enhancement-mode, E-mode), die bei einer Nullspannung des Gates aus sind und eine positive Gatespannung verwenden, um die Vorrichtung des Anreicherungstyps anzustellen, für Anwendungen wie etwa Leistungsschaltung erwünscht sein. Jedoch weisen herkömmliche GaN HEMT-Strukturen mit Anschlussschichten direkt in Kontakt mit dem Schottky-Metallstapel einen erheblichen Gate-Leckstrom auf, der über die Zeit aufgrund von thermischen oder elektrischen Belastungen variieren kann. Diese Strukturen sind für E-mode Vorrichtungen nicht geeignet.
  • Kurze Beschreibung der Zeichnungen
  • Ausführungsformen werden durch die folgende genaue Beschreibung zusammen mit den beigefügten Zeichnungen leicht verstanden werden. Um diese Beschreibung zu vereinfachen, bezeichnen gleiche Referenzzeichen gleiche strukturelle Elemente. In den Figuren der beigefügten Zeichnungen sind die Ausführungsformen beispielhaft und nicht einschränkend veranschaulicht.
  • 1 zeigt schematisch eine Querschnittansicht einer integrierten Schaltungsvorrichtung (IC-Vorrichtung) gemäß verschiedenen Ausführungsformen.
  • 2 zeigt schematisch eine Querschnittansicht einer weiteren IC-Vorrichtung gemäß verschiedenen Ausführungsformen
  • 3 zeigt schematisch eine Querschnittansicht einer weiteren IC-Vorrichtung gemäß verschiedenen Ausführungsformen
  • 4 ist ein Flussdiagramm eines Verfahrens zum Herstellen einer IC-Vorrichtung gemäß verschiedenen Ausführungsformen.
  • 5 zeigt schematisch ein Beispielsystem mit einer IC-Vorrichtung gemäß verschiedenen Ausführungsformen.
  • Genaue Beschreibung
  • Ausführungsformen der vorliegenden Offenbarung stellen Methoden und Gestaltungen eines Gruppe-III-Nitrid-Transistors mit einer Gate-Dielektrikumschicht bereit, die einen Stoff auf Fluorid- oder Chlorid-Basis aufweist. In der folgenden genauen Beschreibung wird Bezug genommen auf die beigefügten Zeichnungen, die einen Teil hiervon bilden, wobei gleiche Bezugszeichen durchwegs gleiche Teile bezeichnen, und in denen zur Veranschaulichung Ausführungsformen gezeigt sind, bei denen der Gegenstand der vorliegenden Offenbarung angewendet werden kann. Es sollte verstanden werden, dass andere Ausführungsformen verwendet werden können und dass strukturelle oder logische Veränderungen vorgenommen werden können, ohne den Umfang der vorliegenden Erfindung zu verlassen. Deshalb ist die nun folgende genaue Beschreibung nicht als einschränkend zu verstehen, und der Umfang der Ausführungsformen wird durch die angefügten Ansprüche und deren Äquivalente bestimmt.
  • Für den Zweck der vorliegenden Offenbarung bedeutet der Ausdruck ”A und/oder B” (A), (B) oder (A und B). Zum Zweck der vorliegenden Offenbarung bedeutet der Ausdruck ”A, B und/oder C” (A), (B), (C), (A und B), (A und C), (B und C) oder (A, B und C).
  • Die Beschreibung kann Ausdrücke wie ”in einer Ausführungsform” oder ”in Ausführungsformen” verwenden, die sich jeweils auf eine oder auf mehrere gleiche oder unterschiedliche Ausführungsformen beziehen können. Ferner sind die Ausdrücke ”aufweisend”, ”umfassend”, ”mit” und dergleichen, wie sie hinsichtlich der Ausführungsformen der vorliegenden Offenbarung verwendet werden, Synonyme. Der Ausdruck ”gekoppelt” kann sich auf eine direkte Verbindung, auf eine indirekte Verbindung oder auf ein indirektes miteinander in Verbindung Stehen beziehen.
  • Der Ausdruck ”gekoppelt mit” zusammen mit den davon abgeleiteten Ausdrücken kann im Folgenden verwendet werden. ”Gekoppelt” kann eine oder mehrere der folgenden Bedeutungen haben. ”Gekoppelt” kann bedeuten, dass zwei oder mehr Elemente in direktem körperlichem oder elektrischem Kontakt sind. Jedoch kann ”gekoppelt” auch bedeuten, dass zwei oder mehr Elemente einander indirekt kontaktieren, aber dennoch miteinander kooperieren oder zusammenwirken, und es kann bedeuten, dass ein oder mehrere weitere Elemente zwischen diejenigen Elemente gekoppelt oder damit verbunden sind, von denen gesagt wird, dass sie miteinander gekoppelt sind.
  • Bei verschiedenen Ausführungsformen kann der Ausdruck ”eine auf einer zweiten Schicht gebildete, angeordnete oder auf andere Weise eingerichtete erste Schicht” bedeuten, dass die erste Schicht über der zweiten Schicht gebildet, angeordnet oder auf andere Weise eingerichtet ist, und zumindest ein Teil der ersten Schicht kann in direktem Kontakt (z. B. direktem körperlichen und/oder elektrischen Kontakt) oder in indirektem Kontakt (z. B. mit einer oder mehreren weiteren Schichten zwischen der ersten Schicht und der zweiten Schicht) mit zumindest einem Teil der zweiten Schicht sein.
  • 1 zeigt schematisch eine Querschnittansicht einer integrierten Schaltungsvorrichtung (IC-Vorrichtung) 100 gemäß verschiedenen Ausführungsformen. Die IC-Vorrichtung 100 kann ein Transistor wie etwa eine Transistorvorrichtung mit hoher Elektronenbeweglichkeit (HEMT-Vorrichtung) sein. Die IC-Vorrichtung 100 kann auf einem Substrat 102 gefertigt sein. Ein Stapel von Schichten (insgesamt als Stack 101 bezeichnet) kann auf dem Substrat 102 aufgebracht sein. Der Stack 101 kann Schichten aus verschiedenen Materialsystemen aufweisen, die einen oder mehrere Heteroübergänge/Heterostrukturen bilden. Bspw. kann der Stack 101 eine auf dem Substrat 102 aufgebrachte Pufferschicht 104 und eine auf der Pufferschicht 104 angeordnete Sperrschicht 106 aufweisen. In einigen Ausführungsformen können eine oder mehrere der Schichten des Stacks 101 (bspw. die Pufferschicht 104 und/oder die Sperrschicht 106) epitaktisch abgeschieden sein.
  • Die IC-Vorrichtung 100 kann ferner einen Gate-Anschluss (Gate-Terminal) 108, einen Quellenanschluss (Source-Terminal) 110 und einem Abflussabschluss (Drain-Terminal) 112 aufweisen. In verschiedenen Ausführungsformen kann die IC-Vorrichtung 100 ferner eine Gate-Dielektrikumschicht 114 aufweisen, die in oder auf der Sperrschicht 106 angeordnet ist. Die Gate-Dielektrikumschicht 114 kann zwischen dem Gate-Anschluss 108 und der Sperrschicht 106 oder der Pufferschicht 104 angeordnet sein. Entsprechend kann die Gate-Dielektrikumschicht 114 einen Metall-Isolator-Halbleiter(MIS)-Übergang bereitstellen. In verschiedenen Ausführungsformen kann die Gate-Dielektrikumschicht 114 Fluor (F) oder Chlor (Cl) (bspw. einen stabilen Stoff auf Fluorid- oder Chlorid-Basis) aufweisen. Bspw. kann in einer Ausführungsform die Gate-Dielektrikumschicht 114 Calciumfluorid (CaF2) aufweisen. Der Stoff auf Fluorid- oder Chlorid-Basis der Gate-Dielektrikumschicht 114 kann das Anlegen einer höheren Gatespannung an dem Gate-Anschluss 108 im Vergleich zu herkömmlichen HEMT-Vorrichtungen erlauben. Der Stoff auf Fluorid- oder Chlorid-Basis kann es der IC-Vorrichtung 100 ermöglichen, eine Vorrichtung des Anreicherungstyps (E-mode Vorrichtung) zu sein. In anderen Ausführungsformen kann der Stoff auf Fluorid- oder Chlorid-Basis in einer Vorrichtung des Verarmungstyps (D-mode Vorrichtung) verwendet werden (bspw. wie in 2 und 3 gezeigt ist, die unten erläutert werden).
  • Das Substrat 102 weist im Allgemeinen ein Trägermaterial auf, auf dem der Stack 101 aufgebracht wird. In einer Ausführungsform weist das Substrat Silizium (Si), Siliziumcarbid (SiC), Aluminiumoxid (Al2O3) oder ”Saphir”, Galliumnitrid (GaN) und/oder Aluminiumnitrid (AlN) auf. Andere Materialien einschließlich geeigneter Gruppe II-VI und Gruppe III-V-Halbleitermaterialsysteme können in anderen Ausführungsformen für das Substrat 102 verwendet werden. In einer Ausführungsform kann das Substrat 102 aus einem beliebigen Material oder einer Kombination von Materialien bestehen, auf welchem/r das Material der Pufferschicht 104 epitaktisch aufgewachsen werden kann.
  • In verschiedenen Ausführungsformen kann die Pufferschicht 104 einen Kristallstruktur-Übergang zwischen dem Substrat 102 und anderen Komponenten (beispielsweise einer Sperrschicht 106) der IC-Vorrichtung 100 bereitstellen, so dass sie als eine Puffer- oder Isolationsschicht zwischen dem Substrat 102 und weiteren Komponenten der IC-Vorrichtung 100 wirkt. Zum Beispiel kann die Pufferschicht 104 eine Spannungsrelaxation zwischen dem Substrat 102 und anderen gitterfehlangepassten Materialien (beispielsweise der Sperrschicht 106) bereitstellen. In einigen Ausführungsformen kann die Pufferschicht 104 als ein Kanal für bewegliche Ladungsträger der IC-Vorrichtung 100 dienen. In einigen Ausführungsformen kann die Pufferschicht 104 undotiert sein. Die Pufferschicht 104 kann mit dem Substrat 102 epitaktisch gekoppelt sein. In anderen Ausführungsformen kann eine Keimbildungsschicht (nucleation layer, nicht gezeigt) zwischen das Substrat 102 und die Pufferschicht 104 kommen. Die Pufferschicht 104 kann sich in einigen Ausführungsformen aus einer Mehrzahl von aufgebrachten Filmen oder Schichten zusammensetzen.
  • In einigen Ausführungsformen kann die Pufferschicht 104 ein Material auf Gruppe III-Nitrid-Basis wie etwa beispielsweise Galliumnitrid (GaN), Aluminiumnitrid (AlN) oder Aluminiumgalliumnitrid (AlGaN) aufweisen. Die Pufferschicht 104 kann in einer Richtung, die im Wesentlichen senkrecht zu einer Oberfläche des Substrats 102 verläuft, auf der die Pufferschicht 104 gebildet ist, eine Dicke von 1 bis 3 Mikrometer haben. Die Pufferschicht 104 kann in anderen Ausführungsformen andere geeignete Materialien und/oder Dicken aufweisen.
  • In verschiedenen Ausführungsformen kann ein Heteroübergang zwischen der Sperrschicht 106 und der Pufferschicht 104 gebildet sein. Die Sperrschicht 106 kann eine Bandlückenenergie haben, die größer ist als eine Bandlückenenergie der Pufferschicht 104. Die Sperrschicht 106 kann eine Schicht mit einer größeren Bandlücke sein, die bewegliche Ladungsträger bereitstellt, und die Pufferschicht 104 kann eine Schicht mit einer kleineren Bandlücke sein, die einen Kanal oder Weg für die beweglichen Ladungsträger bereitstellt.
  • Die Sperrschicht 106 kann aus einem von einer Vielzahl von geeigneten Materialsystemen gebildet sein, wie etwa beispielsweise Gruppe III-Nitridbasierte Materialsysteme. Die Sperrschicht 106 kann beispielsweise Aluminium (Al), Indium (In), Gallium (Ga) und/oder Stickstoff (N) aufweisen. In einigen Ausführungsformen kann die Sperrschicht 106 aus einer einzigen Schicht aus einem einzigen Material gebildet sein. Beispielsweise kann die Sperrschicht 106 in einer Ausführungsform aus einer einzigen Schicht aus Aluminiumgalliumnitrid (AlxGa1-xN) gebildet sein, wobei x ein Wert von 0 bis 1 ist, der die relativen Anteile von Aluminium und Gallium angibt. In anderen Ausführungsformen kann die Sperrschicht 106 aus einer Mehrzahl von aufgebrachten Filmen oder Schichten bestehen. Zum Beispiel kann die Sperrschicht 106 eine Schicht Aluminiumnitrid (AlN) aufweisen, die auf der Pufferschicht 104 angeordnet ist, und eine Schicht Indiumaluminiumnitrid (InAlN), Aluminiumgalliumnitrid (AlGaN) oder Indiumgalliumaluminiumnitrid (InGaAlN), die auf der Aluminiumnitridschicht angeordnet ist.
  • Wie oben erläutert, kann die IC-Vorrichtung 100 in einigen Ausführungsformen eine Vorrichtung des Anreicherungstyps sein, die eine positive Schwellenspannung haben kann. Die IC-Vorrichtung des Anreicherungstyps 100 kann normal aus (normally off) sein (sie kann bspw. einen Strom zwischen dem Source-Anschluss 110 und dem Drain-Anschluss 112 unterbinden) für eine Gatespannung (gegenüber der Quellenspannung), die kleiner ist als die Schwellenspannung. Die IC-Vorrichtung des Anreicherungstyps 100 kann angestellt werden (sie kann bspw. einen Stromfluss zwischen dem Source-Anschluss 110 und dem Drain-Anschluss 112 erlauben), wenn die Gatespannung oberhalb der Schwellenspannung ist.
  • In verschiedenen Ausführungsformen kann die IC-Vorrichtung 100 eine Vertiefung 116 in der Sperrschicht 106 aufweisen, um der IC-Vorrichtung 100 den Anreicherungsmodus (E-mode) zu ermöglichen. Die Gate-Dielektrikumschicht 114 kann in der Vertiefung 116 angeordnet sein. In einigen Ausführungsformen kann sich die Vertiefung 116 bis zu der oder in die Pufferschicht 104 hinein erstrecken, und das Gate-Dielektrikum 114 kann auf der Pufferschicht 104 angeordnet sein. In anderen Ausführungsformen kann sich die Vertiefung 116 nicht bis zu der Pufferschicht 104 erstrecken.
  • Die Gate-Dielektrikumschicht 114 kann als eine Isolationsschicht des Gate-Anschlusses 108 dienen, um eine E-mode Vorrichtung bereitzustellen. Der Stoff auf Fluorid- oder Chlorid-Basis der Gate-Dielektrikumschicht 114 kann die E-mode Vorrichtung ermöglichen. Der Stoff auf Fluorid- oder Chlorid-Basis kann einen geringen Gate-Leckstrom zwischen dem Gate-Anschluss und der Sperrschicht 106 und/oder der Pufferschicht 104 bereitstellen. Der Stoff auf Fluorid- oder Chlorid-Basis kann ferner beständige Performanceeigenschaften (bspw. Störstellen-Dichte) der MIS-Schnittstelle über Betrieb, Spannung, Temperatur und/oder Zeitparameter bereitstellen. Des Weiteren kann die Gate-Dielektrikumschicht 114 eine Bandlückenenergie haben, die größer ist als eine Bandlückenenergie der Sperrschicht 106 und der Pufferschicht 104. Mit anderen Worten kann die Gate-Dielektrikumschicht 114 eine weitere Bandlücke als die Sperrschicht 106 bereitstellen.
  • Wie oben erläutert, kann der Gate-Anschluss 108 ein Steuersignal (bspw. eine Gatespannung) zur Schaltungssteuerung von Stromfluss zwischen dem Source-Anschluss 110 und dem Drain-Anschluss 112 erhalten. Wie oben erläutert, kann die IC-Vorrichtung 200 einen Stromfluss in einem Kanal zwischen dem Source-Anschluss 110 und dem Drain-Anschluss 112 erlauben, wenn das Steuersignal eine Spannung oberhalb der Schwellenspannung der IC-Vorrichtung 200 hat. In einigen Ausführungsformen kann die Schwellenspannung etwa 0 Volt sein.
  • In einigen Ausführungsformen kann die Gate-Dielektrikumschicht 114 mit dem Stoff auf Fluorid- oder Chlorid-Basis, wie oben erläutert, das Anlegen einer höheren Spannung an dem Gate-Anschluss 108 erlauben als für einen herkömmlichen HEMT mit einer Schottky-Schicht. Zum Beispiel kann die IC-Vorrichtung 100 einen Betriebsbereich von der Schwellenspannung der IC-Vorrichtung 100 bis zu einer Maximalspannung haben, über dem eine Spannungsänderung eine entsprechende Stromänderung in dem Kanal erzeugt. In einigen Ausführungsformen kann die Maximalspannung etwa 1,5 Volt oder mehr sein, wie etwa 1,5 V bis etwa 8 V. Dies kann einen höheren Stromfluss zwischen dem Source-Anschluss 110 und dem Drain-Anschluss 112 für die IC-Vorrichtung 100 erlauben, verglichen mit herkömmlichen E-mode HEMT-Vorrichtungen.
  • Die Gate-Dielektrikumschicht 114 kann aus einem von einer Vielzahl von geeigneten Fluorid- oder Chlorid-basierten Stoffen bestehen, wie etwa Calciumfluorid (CaF2), Cadmiumfluorid (CdF2) und/oder Kaliumchlorid (KCl).
  • In einigen Ausführungsformen kann die Gate-Dielektrikumschicht 114 epitaktisch mit der Sperrschicht 106 gekoppelt sein. Die Gate-Dielektrikumschicht 114 kann zwischen dem Gate-Anschluss 108 und der Pufferschicht 104, wie dargestellt, angeordnet sein. In einigen Ausführungsformen kann die dazwischenkommende Sperrschicht 106 eine Kanalgrenzschicht zwischen der Pufferschicht 104 und der Sperrschicht 106 schützen und die Ausbildung der Gate-Dielektrikumschicht 114 ohne Störstellenherbeiführung oder andere Defektausbildung ermöglichen. Demgegenüber können herkömmliche Vertiefungs- oder Abscheidungsprozesse die Kanalgrenzschicht freilegen und dadurch eine Defektausbildung wie etwa die Ausbildung von Haftstellen (traps) induzieren.
  • Gemäß verschiedenen Ausführungsformen kann die Gate-Dielektrikumschicht 114 in einer Richtung, die im Wesentlichen senkrecht auf einer Fläche der Pufferschicht 104 steht, auf der die Sperrschicht 106 gebildet ist, eine Dicke von etwa 20 bis etwa 500 Ångstrom haben. Zum Beispiel kann in einer Ausführungsform die Dicke der Gate-Dielektrikumschicht etwa 100 bis etwa 200 Ångstrom betragen. Andere Dicken können in anderen Ausführungsformen für die Gate-Dielektrikumschicht 114 verwendet werden.
  • Der Gate-Anschluss 108 kann einen Stamm-(Boden-)abschnitt und einen oberen Abschnitt haben, der sich von dem Stammabschnitt weg in einander entgegengesetzten Richtungen erstreckt, das heißt im Wesentlichen parallel zu einer Fläche des Substrats 102, auf der der Stack 101 erzeugt ist, wie in 1 dargestellt ist. Eine solche Gestaltung des Stammabschnitts und des oberen Abschnittes des Gate-Anschlusses 108 kann als ein T-förmiges Feldplatten-Gate bezeichnet werden. Das heißt, in einigen Ausführungsformen kann der Gate-Anschluss 108 eine integrierte Feldplatte haben (beispielsweise der obere Abschnitt des Gate-Anschlusses 108), was eine Durchbruchsspannung erhöhen kann und/oder ein elektrisches Feld zwischen dem Gate-Anschluss 108 und dem Drain-Anschluss 112 verringern kann. Die integrierte Feldplatte kann einen Betrieb der IC-Vorrichtung 100 bei höherer Spannung ermöglichen. In anderen Ausführungsformen kann der Gate-Anschluss 108 keine T-Form haben. Zum Beispiel kann der Gate-Anschluss 108 einen im Wesentlichen rechteckigen Querschnitt aufweisen.
  • Zusätzlich oder alternativ kann die IC-Vorrichtung 100 eine dielektrische Schicht 118 aufweisen. Die dielektrische Schicht 118 kann einen Hochleistungsbetrieb der IC-Vorrichtung 100 ermöglichen. Die dielektrische Schicht 118 kann auf der Sperrschicht 106 auf beiden Seiten des Gate-Anschlusses 108 aufgebracht sein. Der obere Abschnitt des Gate-Anschlusses 108 kann sich wie dargestellt über die dielektrische Schicht 118 erstrecken. Die dielektrische Schicht 118 kann aus einem beliebigen geeigneten Material oder Materialien bestehen, wie etwa Nitrid oder Oxid. In einigen Ausführungsformen kann die dielektrische Schicht 118 aus einer Mehrzahl von Schichten und/oder Stoffen bestehen.
  • In einigen Ausführungsformen kann die Gate-Dielektrikumschicht 114 zwischen dem Gate-Anschluss 108 und der dielektrischen Schicht 118 angeordnet sein. In anderen Ausführungsformen kann der Gate-Anschluss 108 direkt mit der dielektrischen Schicht 118 gekoppelt sein. In einigen solchen Ausführungsformen kann die Gate-Dielektrikumschicht 114 im Wesentlichen nur zwischen dem Boden des Gate-Anschlusses 108 und der Sperrschicht 106 angeordnet sein (wie bspw. in 2 dargestellt ist, die unten näher erläutert wird). In anderen Ausführungsformen kann die Gate-Dielektrikumschicht 114 in einer Deckenschicht oben auf der Sperrschicht 106 angeordnet sein (wie bspw. in 3 gezeigt ist, die unten genauer erläutert wird). In diesem Fall kann die dielektrischen Schicht 118 (falls vorhanden) oben auf der Gate-Dielektrikumschicht 114 angeordnet sein.
  • Andere Ausführungsformen der IC-Vorrichtung 100 können die dielektrische Schicht 118 nicht aufweisen. Solche Ausführungsformen der IC-Vorrichtung 100 können eine oder mehrere zusätzliche Schichten aufweisen, die in 1 nicht gezeigt sind. Bspw. können einige Ausführungsformen eine oder mehrere Passivierungsschichten aufweisen.
  • In verschiedenen Ausführungsformen können der Source-Anschluss 110 und der Drain-Anschluss 112 der IC-Vorrichtung 100 auf der Sperrschicht 106 gebildet sein. Der Source-Anschluss 110 und der Drain-Anschluss 112 können aus einem elektrisch leitenden Material wie etwa einem Metall bestehen. In einer Ausführungsform können der Source-Anschluss 110 und der Drain-Anschluss 112 Titan (Ti), Aluminium (Al), Molybdän (Mo), Gold (Au) und/oder Silizium (Si) aufweisen. In anderen Ausführungsformen können andere Materialien verwendet werden.
  • In verschiedenen Ausführungsformen können sich der Source-Anschluss 110 und der Drain-Anschluss 112 durch die Sperrschicht 106 in die Pufferschicht 104 erstrecken. Beispielsweise können der Source-Anschluss 110 und der Drain-Anschluss 112 durch die Sperrschicht 106 diffundiert sein. Alternativ kann die Sperrschicht geätzt sein, und ein dotiertes Nitridmaterial kann in dem geätzten Abschnitt wieder-aufgewachsen sein. Ein leitendes Material (z. B. Metall) kann auf dem dotierten Nitridmaterial aufgebracht sein, um den Source-Anschluss 110 und/oder den Drain-Anschluss 112 zu bilden.
  • 2 zeigt eine IC-Vorrichtung 200 des Verarmungstyps (D-mode) gemäß verschiedenen Ausführungsformen. Die D-mode IC-Vorrichtung 200 verwendet eine negative Gate-Spannung gegenüber der Source-Spannung, um einen Stromfluss in der IC-Vorrichtung 200 abzuschnüren. Die IC-Vorrichtung 200 kann ein Transistor wie etwa eine HEMT-Vorrichtung sein.
  • Die IC-Vorrichtung 200 kann ähnliche Schichten wie die IC-Vorrichtung 100 aufweisen. Wie zum Beispiel in 2 gezeigt ist, kann die IC-Vorrichtung 200 eine auf einem Substrat 202 gebildete Pufferschicht 204 und eine auf der Pufferschicht 204 gebildete Sperrschicht 206 aufweisen. Die IC-Vorrichtung 200 kann ferner einen Gate-Anschluss 208, einen Source-Anschluss 210 und einen Drain-Anschluss 212 aufweisen. Eine Gate-Dielektrikumschicht 214 kann zwischen dem Gate-Anschluss 208 und der Sperrschicht 206 angeordnet sein. Die Gate-Dielektrikumschicht 214 kann einen Stoff auf Fluorid- oder Chlorid-Basis aufweisen, wie hierein erläutert.
  • Wie gezeigt, kann die D-mode IC-Vorrichtung 200 eine Vertiefung in der Sperrschicht 206 nicht aufweisen. Zusätzlich kann die in 2 gezeigte Gate-Dielektrikumschicht 214 nur zwischen dem Grund des Gate-Anschlusses 208 und der Sperrschicht 206 angeordnet sein. In einigen Ausführungsformen kann der Gate-Anschluss 208 direkt an die dielektrische Schicht 218 gekoppelt sein. Andere Ausführungsformen können mehr oder weniger Schichten als die in 2 gezeigten aufweisen. Zusätzlich oder alternativ können andere Ausführungsformen eine Anordnung der Schichten haben, die von der in 2 gezeigten abweicht.
  • In verschiedenen Ausführungsformen kann die IC-Vorrichtung 200 zum Empfangen eines Steuersignals an dem Gate-Anschluss 208 zum Steuern des Stromflusses in einem Kanal zwischen dem Source-Anschluss 210 und dem Drain-Anschluss 212 eingerichtet sein. Die Gate-Dielektrikumschicht 214 kann die Verwendung eines höheren Spannungssteuersignals verglichen mit herkömmlichen D-mode IC-Vorrichtungen ermöglichen. Zum Beispiel kann die IC-Vorrichtung 200 einen Betriebsbereich, über den eine Veränderung in der Spannung eine entsprechende Veränderung im Strom in dem Kanal erzeugt, von der Abschnür-Spannung (auch als Schwellenspannung bezeichnet) der IC-Vorrichtung bis zu einer Maximalspannung haben. In einigen Ausführungsformen kann die Maximalspannung etwa 8 Volt oder mehr betragen. Die Abschnür-Spannung kann in einigen Ausführungsformen –4 Volt betragen. Somit kann die Gate-Dielektrikumschicht 214 einen größeren Betriebsbereich für die IC-Vorrichtung 200 bereitstellen und somit mehr Kontrolle über den Kanal erlauben.
  • 3 zeigt eine alternative D-mode IC-Vorrichtung 300 gemäß verschiedenen Ausführungsformen. Die IC-Vorrichtung 300 weist ähnliche Schichten wie die IC-Vorrichtung 200 auf, einschließlich eines Substrats 302, einer Pufferschicht 304 und einer Sperrschicht 306. Jedoch weist die IC-Vorrichtung 300 eine Gate-Dielektrikumschicht 314 auf, die als eine Deckenschicht auf der Sperrschicht 306 aufgebracht ist. Der Gate-Anschluss 308 und die Dielektrikumschicht 318 (falls vorhanden) können oben auf der Gate-Dielektrikumschicht 314 angeordnet sein. Abschnitte der Gate-Dielektrikumschicht 318 können für den Source-Anschluss 310 und den Drain-Anschluss 312 entfernt (z. B. geätzt) sein. In einigen Ausführungsformen können auch Abschnitte der Sperrschicht 306 unter den Orten für den Source-Anschluss 310 und den Drain-Anschluss 312 entfernt sein. Ein dotiertes Nitrid-Material kann in den entfernten Abschnitten der Sperrschicht 306 wieder-aufgewachsen sein, und der Source-Anschluss 310 und der Drain-Anschluss 312 können auf den entsprechenden Abschnitten des wieder-aufgewachsenen dotierten Nitrid-Materials gebildet sein.
  • In verschiedenen Ausführungsformen kann die IC-Vorrichtung 100, 200 und/oder 300 für Radiofrequenz-(RF-), Logik- und/oder Stromumformungsanwendungen verwendet werden. Zum Beispiel kann die IC-Vorrichtung 100, 200 und/oder 300 eine wirksame Schaltvorrichtung für Stromschaltanwendungen einschließlich Stromkonditionierungsanwendungen wie etwa beispielsweise Wechselstrom-(AC-)Gleichstrom-(DC-)Konverter, DC-DC Konverter, DC-AC Konverter und dergleichen bereitstellen.
  • 4 ist ein Flussdiagramm eines Verfahrens 400 zum Herstellen einer integrierten E-mode Schaltungsvorrichtung (bspw. IC-Vorrichtung 100 der 1) gemäß verschiedenen Ausführungsformen.
  • Bei 402 weist das Verfahren 400 das Bilden einer Pufferschicht (bspw. Pufferschicht 104) auf einem Substrat (bspw. Substrat 102) auf. Das Bilden der Pufferschicht kann das epitaktische Aufbringen eines Pufferschichtmaterials auf dem Substrat einschließen. Die Pufferschicht kann in einigen Ausführungsformen aus mehreren Schichten zusammengesetzt sein. In einigen Ausführungsformen kann die Pufferschicht Galliumnitrid (GaN) aufweisen. In einigen Ausführungsformen kann eine Keimbildungsschicht auf dem Substrat gebildet sein, und die Pufferschicht kann oben auf der Keimbildungsschicht gebildet sein.
  • Bei 404 kann der Verfahren 400 ferner das Bilden einer Sperrschicht (bspw. Sperrschicht 106) auf der Pufferschicht aufweisen. Das Bilden der Sperrschicht kann das Aufbringen eines Sperrschichtmaterials auf der Pufferschicht aufweisen (bspw. durch chemische Gasphasenabschneidung CVD). Die Sperrschicht kann in einigen Ausführungsformen aus mehreren Schichten zusammengesetzt sein. In anderen Ausführungsformen kann die Sperrschicht durch Aufbringen einer einzigen Materialschicht gebildet werden.
  • Bei 406 kann das Verfahren 400 ferner das Ätzen einer Vertiefung in die Sperrschicht (bspw. Vertiefung 116) aufweisen. Das Ätzen kann das Entfernen eines Abschnitts der Sperrschicht zum Bilden der Vertiefung aufweisen. Die Vertiefung kann oder kann sich nicht sich durch die Sperrschicht zu der Pufferschicht erstrecken.
  • Bei 408 kann das Verfahren 400 ferner das Bilden einer Gate-Dielektrikumschicht (bspw. Gate-Dielektrikumschicht 114) in der Vertiefung aufweisen. Die Gate-Dielektrikumschicht kann einen Stoff auf Fluorid- oder Chlorid-Basis aufweisen, wie hierin erläutert. Das Bilden der Gate-Dielektrikumschicht kann das Aufbringen des Stoffs auf Fluorid- oder Chlorid-Basis in der Vertiefung aufweisen. Der Stoff auf Fluorid- oder Chlorid-Basis kann epitaktisch aufgewachsen oder in einer polykristallinen Schicht aufgebracht sein. Geeignete Aufbringungsverfahren weisen auf, aber sind nicht beschränkt auf Molekularstrahlepitaxie, Atomlagenabscheidung, Zerstäubung (Sputtern), Verdampfung und physikalische Gasphasenabschneidung. In einigen Ausführungsformen weist das Aufbringen der Gate-Dielektrikumschicht das Aufbringen einer Materialdicke der Gate-Dielektrikumschicht auf, die etwa 20 bis etwa 500 Ångstrom beträgt.
  • Bei 410 weist das Verfahren 400 ferner das Bilden eines Gate-Anschlusses (bspw. Gate-Anschluss 108) auf der dielektrischen Schicht auf. Die dielektrische Schicht kann zwischen dem Gate-Anschluss und der Sperrschicht und/oder Pufferschicht angeordnet sein. Zum Beispiel kann der Gate-Anschluss von der Sperrschicht und/oder der Pufferschicht durch die dielektrische Schicht getrennt sein. Der Gate-Anschluss kann ein leitendes Material wie etwa ein Metall aufweisen. In einigen Ausführungsformen kann der Gate-Anschluss durch Verdampfung gebildet werden.
  • Bei 412 kann das Verfahren 400 ferner das Bilden eines Source-Anschlusses (bspw. Source-Anschluss 110) und eines Drain-Anschlusses (bspw. Drain-Anschluss 112) auf der Sperrschicht aufweisen. Das Bilden des Source-Anschlusses und des Drain-Anschlusses kann bspw. das Verdampfen eines Metalls auf der Sperrschicht aufweisen. In einigen Ausführungsformen können der Source-Anschluss und/oder der Drain-Anschluss zu der Pufferschicht diffundiert sein. In anderen Ausführungsformen kann die Sperrschicht geätzt sein, und ein dotiertes Nitrid-Material kann in dem geätzten Abschnitt der Sperrschicht wiederaufgewachsen sein. Der Source-Anschluss und/oder der Drain-Anschluss können auf dem wiederaufgewachsenen dotierten Nitrid-Material aufgebracht sein.
  • Verschiedene Vorgänge sind als mehrere einzelne Vorgänge der Reihe nach in einer Art und Weise beschrieben, die für das Verständnis des beanspruchten Gegenstands besonders hilfreich ist. Jedoch sollte die Reihenfolge der Beschreibung nicht so verstanden werden, dass sie angibt, dass diese Vorgänge notwendigerweise reihenfolgeabhängig sind. Insbesondere können diese Vorgänge nicht in der vorgestellten Reihenfolge durchgeführt werden. Beschriebene Vorgänge können in einer anderen Reihenfolge als bei der beschriebenen Ausführungsform durchgeführt werden. Verschiedene zusätzliche Vorgänge können durchgeführt werden und/oder beschriebene Vorgänge können in zusätzlichen Ausführungsformen weggelassen werden.
  • Hierin beschriebene Ausführungsformen einer IC-Vorrichtung (beispielsweise die IC-Vorrichtung 100, 200 und/oder 300) und Geräte mit einer solchen IC-Vorrichtung können in verschiedene andere Geräte und Systeme eingebaut werden. Ein Blockdiagramm eines beispielhaften Systems 500 ist in 5 dargestellt. Wie dargestellt, weist das System 500 ein Leistungsverstärkermodul (power amplifier, PA-Modul) 502 auf, das in einigen Ausführungsformen ein Radiofrequenz-(RF)PA-Modul sein kann. Das System 500 kann einen mit dem Leistungsverstärkermodul 502 wie dargestellt gekoppelten Transceiver 504 aufweisen. Das Leistungsverstärkermodul 502 kann eine oder mehrere hierin beschriebene IC-Vorrichtungen (beispielsweise die IC-Vorrichtung 100, 200 und/oder 300) aufweisen.
  • Das Leistungsverstärkermodul 502 kann ein RF Eingangssignal, RFin, von dem Transceiver 504 empfangen. Das Leistungsverstärkermodul 502 kann das RF Eingangssignal, RFin, verstärken, um das RF Ausgangssignal, RFout, bereitzustellen. Das RF Eingangssignal, RFin, und das RF Ausgangssignal, RFout, können beide Teil einer Übertragungskette sein, in 5 jeweils bezeichnet durch Tx-RFin und Tx-RFout.
  • Das verstärkte RF Ausgangssignal, RFout, kann einem Antennenschaltmodul (antenna switch module ASM) 506 zur Verfügung gestellt werden, das eine Over-The-Air(OTA)-Übertragung des RF Ausgangssignals, RF-out, über einen Antennenaufbau 508 bewirkt. Das ASM 506 kann auch RF Signale über den Antennenaufbau 508 empfangen und die empfangenen RF Signale, Rx, entlang einer Empfangskette an den Transceiver 504 koppeln.
  • In verschiedenen Ausführungsformen kann der Antennenaufbau 508 einen oder mehrere Richtungsantennen und/oder Rundstrahlantennen aufweisen, einschließlich beispielsweise eine Dipolantenne, eine Monopolantenne, eine Patch-Antenne, eine Rahmenantenne, eine Microstrip-Antenne oder einen beliebigen anderen Antennentyp, der für OTA-Sendung/-Empfang von RF Signalen geeignet ist.
  • Das System kann ein beliebiges System mit Leistungsverstärkung sein. Die IC-Vorrichtung (z. B. die IC-Vorrichtung 100, 200 und/oder 300) kann eine wirksame Schalteinrichtung für Power-Switch-Anwendungen einschließlich Stromkonditionierungseinrichtungen wie etwa beispielsweise Wechselstrom(AC)-Gleichstrom(DC)-Konverter, DC-DC-Konverter, DC-AC-Konverter und dergleichen bereitstellen. In verschiedenen Ausführungsformen kann das System 500 für Leistungsverstärkung bei hoher Radiofrequenzleistung und -frequenz besonders nützlich sein. Zum Beispiel kann das System 500 geeignet sein für terrestrische und Satelliten-Kommunikation, Radaranlagen und/oder möglicherweise in verschiedenen industriellen und medizinischen Anwendungen. Genauer gesagt kann das System 500 in verschiedenen Ausführungsformen folgendes sein: eine Radarvorrichtung, eine Satelliten-Kommunikationseinrichtung, ein Mobiltelefon, eine Basisstation eines Mobiltelefons, ein Rundfunkradio und/oder ein Fernseh-Verstärkungssystem.
  • Wenngleich bestimmte Ausführungsformen zum Zweck der Beschreibung hierin veranschaulicht und beschrieben wurden, kann eine breite Vielzahl von Alternativen und/oder äquivalenten Ausführungsformen oder Implementierungen, die zum Erreichen derselben Zwecke eingerichtet sind, anstelle der gezeigten und beschriebenen Ausführungsformen verwendet werden, ohne den Umfang der vorliegenden Offenbarung zu verlassen. Diese Anmeldung soll beliebige Anpassungen oder Variationen der hierin diskutierten Ausführungsformen abdecken. Aus diesem Grund wird besonders betont, dass die hierin beschriebenen Ausführungsformen nur durch die Ansprüche und deren Äquivalente beschränkt sind.

Claims (25)

  1. Einrichtung, die aufweist: eine auf einem Substrat angeordnete Pufferschicht, wobei die Pufferschicht ein erstes Material auf Nitrid-Basis aufweist; eine auf der Pufferschicht angeordnete Sperrschicht, wobei die Sperrschicht ein zweites Material auf Nitrid-Basis aufweist; eine Gate-Dielektrikumschicht, die in, auf oder unter der Sperrschicht angeordnet ist, wobei die Gate-Dielektrikumschicht Fluor (F) oder Chlor (Cl) aufweist; und einen auf der Gate-Dielektrikumschicht angeordneten Gate-Anschluss, wobei die Gate-Dielektrikumschicht zwischen dem Gate-Anschluss und der Sperrschicht oder zwischen dem Gate-Anschluss und der der Pufferschicht angeordnet ist.
  2. Einrichtung nach Anspruch 1, wobei die Gate-Dielektrikumschicht Calciumfluorid (CaF2), Cadmiumfluorid (CdF2) oder Kaliumchlorid (KCl) aufweist.
  3. Einrichtung nach Anspruch 1, wobei die Pufferschicht Galliumnitrid (GaN) aufweist.
  4. Einrichtung nach Anspruch 3, wobei die Sperrschicht Aluminiumgalliumnitrid (AlGaN), Indiumaluminiumnitrid (InAlN) oder Indiumgalliumaluminiumnitrid (InGaAlN) aufweist.
  5. Einrichtung nach Anspruch 1, die ferner eine Vertiefung in der Sperrschicht aufweist, wobei die Gate-Dielektrikumschicht in der Vertiefung angeordnet ist.
  6. Einrichtung nach Anspruch 5, wobei die Einrichtung in eine Transistorvorrichtung mit hoher Elektronenmobilität (HEMT-Vorrichtung) des Anreicherungstyps (E-mode) eingefügt ist, und wobei der Gate-Anschluss zur Schaltsteuerung der HEMT-Vorrichtung eingerichtet ist.
  7. Einrichtung nach Anspruch 5, wobei sich die Vertiefung nicht bis zu der Pufferschicht erstreckt.
  8. Einrichtung nach Anspruch 5, wobei sich die Vertiefung bis zu oder in die Pufferschicht erstreckt, und wobei die Gate-Dielektrikumschicht auf der Pufferschicht angeordnet ist.
  9. Einrichtung nach Anspruch 1, wobei eine Dicke der Gate-Dielektrikumschicht etwa 20 Angström bis etwa 500 Ångstrom beträgt.
  10. Einrichtung nach Anspruch 1, die ferner einen Source-Anschluss und einen Drain-Anschluss aufweist, die auf der Sperrschicht auf entgegengesetzten Seiten des Gate-Anschlusses angeordnet sind.
  11. Einrichtung nach Anspruch 10, die ferner aufweist: eine auf der Sperrschicht zwischen dem Gate-Anschluss und dem Source-Anschluss und zwischen dem Gate-Anschluss und dem Drain-Anschluss angeordnete dielektrische Schicht.
  12. Einrichtung nach Anspruch 11, wobei die Gate-Dielektrikumschicht zwischen der dielektrischen Schicht und der Sperrschicht angeordnet ist.
  13. Einrichtung nach Anspruch 11, wobei die Gate-Dielektrikumschicht zwischen dem Gate-Anschluss und der dielektrischen Schicht angeordnet ist.
  14. Einrichtung nach Anspruch 10, wobei die Einrichtung eine Vorrichtung des Anreicherungstyps ist, wobei der Gate-Anschluss zum Empfangen einer Steuerspannung zur Schaltsteuerung des Stroms in der Sperrschicht oder der Pufferschicht eingerichtet ist, und wobei die Steuerspannung einen Betriebsbereich bis zu 1,5 Volt oder höher hat.
  15. Einrichtung nach Anspruch 10, wobei die Einrichtung eine Einrichtung des Verarmungstyps ist, wobei der Gate-Anschluss zum Empfangen einer Steuerspannung zur Schaltsteuerung des Stroms in der Sperrschicht oder der Pufferschicht eingerichtet ist, und wobei die Steuerspannung einen Betriebsbereich von einer Abschnürspannung bis etwa 8 Volt oder höher hat.
  16. Verfahren das aufweist: Ätzen einer Vertiefung in eine Sperrschicht, wobei die Sperrschicht oben auf einer Pufferschicht angeordnet ist, und die Pufferschicht oben auf einem Substrat angeordnet ist, und wobei die Sperrschicht ein erstes Material auf Nitrid-Basis aufweist, und die Pufferschicht ein zweites Material auf Nitrid-Basis aufweist; Bilden einer Gate-Dielektrikumschicht in der Vertiefung, wobei die Gate-Dielektrikumschicht einen Stoff auf Fluorid- oder Chlorid-Basis aufweist; und Bilden eines Gate-Anschlusses auf der Dielektrikumschicht.
  17. Verfahren nach Anspruch 16, wobei die Gate-Dielektrikumschicht durch Molekularstrahlepitaxie, Atomlagenabscheidung, Sputtern, Verdampfen oder physikalische Gasphasenabscheidung gebildet ist.
  18. Verfahren nach Anspruch 16, wobei die Gate-Dielektrikumschicht Calciumfluorid (CaF2), Cadmiumfluorid (CdF2) oder Kaliumchlorid (KCl) aufweist.
  19. Verfahren nach Anspruch 16, wobei der Gate-Anschluss ein durch Verdampfung gebildetes Metall aufweist.
  20. Verfahren nach Anspruch 16, das ferner aufweist: Bilden eines Source-Anschlusses auf der Sperrschicht; und Bilden eines Drain-Anschlusses auf der Sperrschicht.
  21. Verfahren nach Anspruch 20, wobei das Bilden der Gate-Dielektrikumschicht in der Vertiefung das Bilden einer Deckenschicht des Stoffs auf Fluorid- oder Chlorid-Basis auf der Sperrschicht aufweist, und wobei das Bilden des Source-Anschlusses ferner das Entfernen eines Abschnitts der Deckenschicht und das Bilden des Source-Anschlusses in dem entfernten Abschnitt aufweist.
  22. Verfahren nach Anspruch 21, wobei das Bilden des Source-Anschlusses ferner das Entfernen eines Abschnitts der Sperrschicht unter dem Source-Anschluss oder dem Drain-Anschluss, das Wiederaufwachsen eines dotierten Nitrid-Materials in dem entfernten Abschnitt der Sperrschicht, und das Bilden des Source-Anschlusses oder des Drain-Anschlusses oben auf dem dotierten Nitrid-Material aufweist.
  23. Verfahren nach Anspruch 20, wobei der Gate-Anschluss zum Empfangen einer Steuerspannung zum selektiven Aktivieren eines Stromkanals zwischen dem Source-Anschluss und dem Drain-Anschluss eingerichtet ist.
  24. Verfahren nach Anspruch 20, wobei der Gate-Anschluss, der Source-Anschluss und der Drain-Anschluss in eine Transistorvorrichtung mit hoher Elektronenmobilität (HEMT-Vorrichtung) eingefügt sind.
  25. Verfahren nach Anspruch 16, das ferner aufweist: Bilden der Pufferschicht auf dem Substrat; und Bilden der Sperrschicht auf der Pufferschicht.
DE102013019401.6A 2012-11-26 2013-11-18 Transistor auf Gruppe III-Nitrid-Basis mit einem Gate-Dielektrikum mit einem Stoff auf Fluorid- oder Chlorid-Basis Withdrawn DE102013019401A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/685,560 US9029914B2 (en) 2012-11-26 2012-11-26 Group III-nitride-based transistor with gate dielectric including a fluoride -or chloride- based compound
US13/685,560 2012-11-26

Publications (1)

Publication Number Publication Date
DE102013019401A1 true DE102013019401A1 (de) 2014-05-28

Family

ID=50679119

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102013019401.6A Withdrawn DE102013019401A1 (de) 2012-11-26 2013-11-18 Transistor auf Gruppe III-Nitrid-Basis mit einem Gate-Dielektrikum mit einem Stoff auf Fluorid- oder Chlorid-Basis

Country Status (4)

Country Link
US (1) US9029914B2 (de)
JP (1) JP6279294B2 (de)
DE (1) DE102013019401A1 (de)
TW (1) TWI605588B (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150214127A1 (en) * 2014-01-24 2015-07-30 Qualcomm Incorporated Integrated device comprising a substrate with aligning trench and/or cooling cavity
US9910133B2 (en) * 2015-02-25 2018-03-06 Infineon Technologies Ag Systems and methods for cascading radar chips having a low leakage buffer
TWI569439B (zh) * 2015-03-31 2017-02-01 晶元光電股份有限公司 半導體單元
US10529808B2 (en) 2016-04-01 2020-01-07 Intel Corporation Dopant diffusion barrier for source/drain to curb dopant atom diffusion
WO2018037530A1 (ja) * 2016-08-25 2018-03-01 三菱電機株式会社 半導体装置およびその製造方法
CN107919395A (zh) * 2017-10-26 2018-04-17 西安电子科技大学 基于CaF2栅介质的零栅源间距金刚石场效应晶体管及制作方法
US20190334021A1 (en) * 2018-02-09 2019-10-31 Semiconductor Components Industries, Llc Electronic Device Including a Conductive Layer Including a Ta Si Compound and a Process of Forming the Same

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5310696A (en) * 1989-06-16 1994-05-10 Massachusetts Institute Of Technology Chemical method for the modification of a substrate surface to accomplish heteroepitaxial crystal growth
AU5405400A (en) * 1999-06-14 2001-01-02 Carlos J.R.P. Augusto Stacked wavelength-selective opto-electronic device
EP1294016A1 (de) * 2001-09-18 2003-03-19 Paul Scherrer Institut Herstellung von selbstorganisierten gestapelten Inseln für selbstjustierte Kontakte von Strukturen mit kleinen Abmessungen
KR100544145B1 (ko) * 2004-05-24 2006-01-23 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 구비한 평판표시장치
US8482035B2 (en) * 2005-07-29 2013-07-09 International Rectifier Corporation Enhancement mode III-nitride transistors with single gate Dielectric structure
US7534710B2 (en) * 2005-12-22 2009-05-19 International Business Machines Corporation Coupled quantum well devices (CQWD) containing two or more direct selective contacts and methods of making same
JP2007305609A (ja) * 2006-04-10 2007-11-22 Matsushita Electric Ind Co Ltd 半導体装置
US20080023703A1 (en) * 2006-07-31 2008-01-31 Randy Hoffman System and method for manufacturing a thin-film device
US7838904B2 (en) * 2007-01-31 2010-11-23 Panasonic Corporation Nitride based semiconductor device with concave gate region
JP2008211172A (ja) * 2007-01-31 2008-09-11 Matsushita Electric Ind Co Ltd 半導体装置および半導体装置の製造方法
US8519438B2 (en) * 2008-04-23 2013-08-27 Transphorm Inc. Enhancement mode III-N HEMTs
US7985986B2 (en) * 2008-07-31 2011-07-26 Cree, Inc. Normally-off semiconductor devices
KR101143706B1 (ko) * 2008-09-24 2012-05-09 인터내셔널 비지네스 머신즈 코포레이션 나노전자 소자
JP4968747B2 (ja) * 2009-02-03 2012-07-04 シャープ株式会社 Ｉｉｉ−ｖ族化合物半導体素子
EP2360728B1 (de) * 2010-02-12 2020-04-29 Infineon Technologies Americas Corp. Verstärkungsmodus-Transistoren aus einem Nitrid der Gruppe III mit dielektrischer Struktur mit einem einzigen Gate
JP2012169406A (ja) * 2011-02-14 2012-09-06 Nippon Telegr & Teleph Corp <Ntt> 電界効果トランジスタ
US20130099284A1 (en) 2011-10-20 2013-04-25 Triquint Semiconductor, Inc. Group iii-nitride metal-insulator-semiconductor heterostructure field-effect transistors

Also Published As

Publication number Publication date
JP6279294B2 (ja) 2018-02-14
US9029914B2 (en) 2015-05-12
JP2014107566A (ja) 2014-06-09
TWI605588B (zh) 2017-11-11
TW201431068A (zh) 2014-08-01
US20140145243A1 (en) 2014-05-29

Similar Documents

Publication Publication Date Title
DE102013010487A1 (de) Gruppe III-Nitrid-Transistor unter Verwendung einer wiederaufgewachsenen Struktur
DE102013008512A1 (de) Gruppe lll-Nitrid-Transistor mit Ladungs-Induzierschicht
DE102013008456A1 (de) In-situ Sperren-Oxidationstechniken und -gestaltungen
DE102012020978A1 (de) Transistoranordnung mit hoher Elektronenbeweglichkeit und Verfahren
DE102016114496B4 (de) Halbleitervorrichtung, Transistoranordnung und Herstellungsverfahren
DE102012020481A1 (de) Gruppe III-Nitrid Metall-Isolator-Halbleiter Heterostruktur-Feldeffekttransistoren
DE102013019401A1 (de) Transistor auf Gruppe III-Nitrid-Basis mit einem Gate-Dielektrikum mit einem Stoff auf Fluorid- oder Chlorid-Basis
DE102014108628B4 (de) Kaskadendioden und Verfahren zur Herstellung einer Kaskadendiode
EP2465142B1 (de) Halbleiterstruktur
JP5366798B2 (ja) 高効率および／または高電力密度のワイドバンドギャップトランジスタ
DE102012207370B4 (de) Selbstsperrender HEMT und Verfahren zu dessen Herstellung
DE102016120393A1 (de) Bidirektionales III-Nitrid-Bauelement
DE102013002986B4 (de) Integrierte Schottky-Diode für HEMTS und Verfahren zu deren Herstellung
DE102017119774B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE102016113735A1 (de) Durchschlagfestes HEMT-Substrat und Bauelement
US9653591B2 (en) Compound semiconductor device having at least one buried semiconductor material region
DE102017112959A1 (de) Iii-nitrid-transistor mit ladungseinfangverhinderung
DE102015000190A1 (de) Dotierter Gallium-Nitrid-Transistor mit hoher Elektronenbeweglichkeit
DE102014107560A1 (de) Halbleiterbauelement und Verfahren
DE112011103675T5 (de) Halbleitervorrichtung und Herstellungsverfahren hierfür
DE102014012702A1 (de) Linearer Transistor mit hoher Eletronenbeweglichkeit
DE102021115509A1 (de) Galliumnitrid-basierte vorrichtung mit stufenartiger feldplatte und verfahren zu deren herstellung
DE102015000189A1 (de) Epitaktische Emitter-Kontakt-Struktur und Bildung ohmscher Kontakte für einen Bipolartransistor mit Heteroübergang
DE102016116592A1 (de) Semiconductor structure und herstellungsverfahren davon
US20230207640A1 (en) Transistor gate structure with insulating layer and method of fabrication therefor

Legal Events

Date Code Title Description
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee