TW202221799A - 氮化物系高電子遷移率電晶體的製造方法及氮化物系高電子遷移率電晶體 - Google Patents

氮化物系高電子遷移率電晶體的製造方法及氮化物系高電子遷移率電晶體 Download PDF

Info

Publication number
TW202221799A
TW202221799A TW110124659A TW110124659A TW202221799A TW 202221799 A TW202221799 A TW 202221799A TW 110124659 A TW110124659 A TW 110124659A TW 110124659 A TW110124659 A TW 110124659A TW 202221799 A TW202221799 A TW 202221799A
Authority
TW
Taiwan
Prior art keywords
nitride
electron mobility
high electron
mobility transistor
groove
Prior art date
Application number
TW110124659A
Other languages
English (en)
Inventor
堀切文正
福原昇
Original Assignee
日商賽奧科思股份有限公司
日商住友化學股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2020147715A external-priority patent/JP7509621B2/ja
Application filed by 日商賽奧科思股份有限公司, 日商住友化學股份有限公司 filed Critical 日商賽奧科思股份有限公司
Publication of TW202221799A publication Critical patent/TW202221799A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3063—Electrolytic etching
    • H01L21/30635—Electrolytic etching of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本發明提供一種用於氮化物系高電子遷移率電晶體的製造的PEC蝕刻技術。氮化物系高電子遷移率電晶體的製造方法具有：於基板上的俯視時的元件區域外設置導電性構件的步驟；於基板上形成遮罩的步驟，所述遮罩於源極凹槽被蝕刻區域及汲極凹槽被蝕刻區域的至少一者具有開口；於使設置導電性構件並且形成有遮罩的基板與包含接收電子的氧化劑的蝕刻液接觸的狀態下，對基板照射光，藉此進行光電化學蝕刻，形成源極凹槽及汲極凹槽的至少一者的步驟；以及形成元件分離結構的步驟。

Description

氮化物系高電子遷移率電晶體的製造方法及氮化物系高電子遷移率電晶體
本發明是有關於一種氮化物系高電子遷移率電晶體的製造方法及氮化物系高電子遷移率電晶體。
氮化鎵（GaN）等III族氮化物被用作用以製造發光元件、電晶體等半導體裝置的材料。
作為用於在GaN等III族氮化物上形成各種結構的蝕刻技術，提出了光電化學（photoelectrochemistry，PEC）蝕刻（例如參照非專利文獻1）。PEC蝕刻是與一般的乾式蝕刻相比損傷少的濕式蝕刻，另外，與中性粒子束蝕刻（例如參照非專利文獻2）、原子層蝕刻（atomic layer etching）（例如參照非專利文獻3）等損傷少的特殊的乾式蝕刻相比裝置簡便，就該方面而言較佳。 [現有技術文獻] [非專利文獻]
[非專利文獻1]K.三輪（K. Miwa）,應用物理快報（Applied Physics Express，Appl. Phys. Express）13, 026508 (2020). [非專利文獻2]S.寒川（S. Samukawa）,日本應用物理學雜誌（Japanese Journal of Applied Physics，JJAP）, 45(2006)2395. [非專利文獻3]T.大場（T. Ohba）,日本應用物理學雜誌（Jpn. J. Appl. Phys.）56, 06HB06 (2017).
[發明所欲解決之課題] 本發明的一個目的是提供一種用於氮化物系高電子遷移率電晶體的製造的PEC蝕刻技術。 [解決課題之手段]
根據本發明的一態樣， 提供一種氮化物系高電子遷移率電晶體的製造方法，其為製造氮化物系高電子遷移率電晶體的方法，具有： 於氮化物半導體晶體基板上的俯視時的所述高電子遷移率電晶體的元件區域外，設置導電性構件的步驟； 於所述氮化物半導體晶體基板上形成遮罩的步驟，所述遮罩於形成供配置所述高電子遷移率電晶體的源極電極的凹槽即源極凹槽的源極凹槽被蝕刻區域、及形成供配置所述高電子遷移率電晶體的汲極電極的凹槽即汲極凹槽的汲極凹槽被蝕刻區域的至少一者具有開口； 於使設置有所述導電性構件並且形成有所述遮罩的所述氮化物半導體晶體基板與包含接收電子的氧化劑的蝕刻液接觸的狀態下，對所述氮化物半導體晶體基板照射光，藉此進行光電化學蝕刻，形成所述源極凹槽及所述汲極凹槽的至少一者的步驟；以及 形成所述高電子遷移率電晶體的元件分離結構的步驟。
根據本發明的另一態樣， 提供一種氮化物系高電子遷移率電晶體，包括： III族氮化物層，至少具有通道層、配置於所述通道層上的障壁層、及配置於所述障壁層上的頂蓋層； 源極電極、閘極電極及汲極電極； 元件分離結構；以及 形成於所述III族氮化物層的源極凹槽、及形成於所述III族氮化物層的汲極凹槽的至少一者， 所述氮化物系高電子遷移率電晶體至少在位於所述源極電極及所述汲極電極的正下方的III族氮化物層中未引入電漿損傷。 [發明的效果]
提供一種用於氮化物系高電子遷移率電晶體的製造的PEC蝕刻技術。
於使用III族氮化物的高電子遷移率電晶體（氮化物系高電子遷移率電晶體）中，使用了於障壁層上形成頂蓋層的技術。障壁層例如包含氮化鋁鎵（AlGaN），頂蓋層例如包含GaN。以下，亦將氮化物系高電子遷移率電晶體簡稱為HEMT。
於現有技術中，HEMT的源極電極及汲極電極形成於頂蓋層上，起因於此，無法使源極電極及汲極電極的接觸電阻降低。
可考慮藉由將頂蓋層去除來降低源極電極及汲極電極的接觸電阻。但是，用於蝕刻頂蓋層的現有技術為乾式蝕刻，由於乾式蝕刻所引起的蝕刻損傷，即便將頂蓋層去除，亦無法使接觸電阻減小。
作為對GaN等III族氮化物抑制蝕刻損傷地進行蝕刻的新技術，提出了光電化學（PEC）蝕刻。作為與HEMT有關的PEC蝕刻技術，本申請案發明者此前提出了藉由將源極電極或汲極電極用作陰極墊而藉由PEC蝕刻形成閘極凹槽的技術（日本專利特願2019-140027）。所謂陰極墊，詳細情況如後文所述般，是指為了進行無電極PEC蝕刻而使用的導電性構件。
於該閘極凹槽形成技術中，未能藉由PEC蝕刻將介隔存在於源極電極之下或汲極電極之下的頂蓋層去除。源極電極及汲極電極形成於頂蓋層上，未能使源極電極及汲極電極的因頂蓋層引起的接觸電阻降低。
藉由使用PEC蝕刻，可抑制蝕刻損傷地將頂蓋層去除。但是，並不知曉可如何進行將介隔存在於源極電極之下或汲極電極之下的頂蓋層去除的PEC蝕刻。本申請案發明者於以下的實施方式中針對此種技術作出提案。
＜實施方式＞ 對基於本發明一實施方式的氮化物系高電子遷移率電晶體（HEMT）150進行說明。圖1A是例示HEMT 150的概略剖面圖，表示一個HEMT元件。HEMT 150包括：積層體10；源極電極151、閘極電極152及汲極電極153；元件分離結構160；以及絕緣膜170。
積層體（氮化物半導體晶體基板）10具有基板（基底基板）11、以及形成於基板11上的III族氮化物層12（以下，亦稱為磊晶層12）。基板11是作為磊晶生長出磊晶層12的基底的晶體基板，作為基板11，例如使用半絕緣性基板。此處，所謂「半絕緣性」，例如是指電阻率為10 5Ωcm以上的狀態。作為半絕緣性基板，例如使用半絕緣性的碳化矽（SiC）基板，另外，例如使用半絕緣性的氮化鎵（GaN）基板。半絕緣性的GaN基板例如為摻雜鐵（Fe）或摻雜錳（Mn）的GaN基板。
作為基板11使用SiC基板時的磊晶層12，例如可使用包含氮化鋁（AlN）的成核層12a、包含GaN的通道層12b、包含氮化鋁鎵（AlGaN）的障壁層12c、及包含GaN的頂蓋層12d的積層結構。
於通道層12b與障壁層12c的積層結構中，於通道層12b的上表面附近形成作為HEMT 150的通道的二維電子氣（two-dimensional electron gas，2DEG）。再者，作為通道層12b的材料，除GaN以外，亦可使用AlGaN。作為通道層12b中使用的AlGaN，使用Al組成較障壁層12c中使用的AlGaN低（帶隙小）的AlGaN。
作為基板11，並不限於SiC基板，亦可使用其他基板（藍寶石基板、矽（Si）基板、（半絕緣性的）GaN基板等）。磊晶層12的積層結構可根據基板11的種類、所欲獲得的HEMT 150的特性等適宜選擇。例如，於基板11使用GaN基板時的磊晶層12中，可省略成核層12a。
磊晶層12的上表面由構成磊晶層12的III族氮化物的c面構成。此處，所謂「由c面構成」是指相對於該上表面最近的低指數的結晶面是構成磊晶層12的III族氮化物晶體的c面。構成磊晶層12的III族氮化物具有位錯（穿透位錯），且位錯以規定的密度分佈於該上表面。
積層體10亦可具有配置於磊晶層12上的鈍化絕緣膜13（以下，亦稱為絕緣膜13）。絕緣膜13例如包含氮化矽。
於磊晶層12中，將通道層12b以下的部分稱為磊晶下層12L，將較通道層12b更靠上側的部分稱為磊晶上層12U。磊晶下層12L包括形成有2DEG的通道層12b。磊晶上層12U包括形成於通道層12b上的障壁層12c以及形成於障壁層12c上的頂蓋層12d。障壁層12c包含帶隙較構成通道層12b的III族氮化物大的III族氮化物，使通道層12b中產生2DEG。頂蓋層12d包含帶隙較構成障壁層12c的III族氮化物小的III族氮化物。
於本實施方式的HEMT 150中，閘極電極152配置於閘極凹槽110G中，源極電極151配置於源極凹槽110S中，汲極電極153配置於汲極凹槽110D中。閘極凹槽110G、源極凹槽110S及汲極凹槽110D分別為形成於磊晶上層12U的凹部（藉由蝕刻磊晶上層12U而形成的結構）。以下，有時亦將源極凹槽110S與汲極凹槽110D統稱為歐姆凹槽（ohmic recess）110SD（以便在未特別區分源極凹槽110S與汲極凹槽110D的情況下表示該些中的至少一者）。
閘極凹槽110G是藉由蝕刻頂蓋層12d及障壁層12c的一部分而形成於磊晶上層12U的凹部，且障壁層12c於閘極凹槽110G的底部露出。閘極凹槽110G的下方的障壁層12c的厚度（自通道層12b的上表面至閘極凹槽110G的底部的厚度）可設定為規定的厚度，以使HEMT 150的臨限值閘極電壓成為規定值。
歐姆凹槽110SD是藉由（僅）蝕刻頂蓋層12d而形成於磊晶上層12U的凹部，且障壁層12c於歐姆凹槽110SD的底部露出。歐姆凹槽110SD較閘極凹槽110G淺。藉由將源極電極151及汲極電極153分別配置於歐姆凹槽110SD中，可減小源極電極151及汲極電極153的接觸電阻。認為其原因在於：源極電極151及汲極電極153直接接觸障壁層12c，因頂蓋層12d引起的能帶的上升得到抑制。
閘極電極152例如由在鎳（Ni）層上積層有金（Au）層的Ni/Au層形成。源極電極151及汲極電極153分別由例如在鈦（Ti）層上積層有鋁（Al）層、在Al層上積層有Ti層、進而在Ti層上積層有Au層的Ti/Al/Ti/Au層形成。
元件分離結構160是於鄰接的HEMT元件之間將頂蓋層12d及2DEG分割的結構，且將夾著元件分離結構160鄰接的HEMT元件彼此電性分離。雖然於本實施方式中例示元件分離槽作為元件分離結構160，但元件分離結構160亦可藉由離子注入形成而非形成槽。作為元件分離槽的元件分離結構160形成為其底部到達通道層12b的中途的深度。
元件分離結構160劃定作為HEMT元件發揮功能的元件區域180。於俯視時，元件分離結構160的包圍HEMT元件的閉合形狀的邊緣（HEMT元件側、即內側的邊緣）的內部區域成為元件區域180（參照圖7A）。
絕緣膜170於源極電極151及汲極電極153的上表面上具有開口，且覆蓋元件分離結構160，並延伸至元件分離結構160的外側。本實施方式的絕緣膜170被設置為閘極絕緣膜，且介隔存在於閘極凹槽110G與閘極電極152之間。絕緣膜170例如包含氧化鋁。
於本實施方式中，歐姆凹槽110SD藉由利用光電化學（PEC）蝕刻對磊晶上層12U進行蝕刻而形成。再者，於本實施方式中，閘極凹槽110G亦藉由利用PEC蝕刻對磊晶上層12U進行蝕刻而形成。於HEMT 150的製造步驟中，將於HEMT 150完成之前被施以各種處理的中間結構體稱為處理對象物100。
圖1B是例示PEC蝕刻裝置200的概略剖面圖。PEC蝕刻裝置200具有收容處理對象物100及蝕刻液201的容器210、以及射出光221的光源220。
PEC蝕刻的處理對象物100包括積層體10（至少為磊晶下層12L及磊晶上層12U）、陰極墊30以及遮罩50。積層體10（更具體而言，磊晶上層12U）具有藉由PEC蝕刻受到蝕刻的被蝕刻區域21。該被蝕刻區域21由遮罩50劃定。更具體而言，PEC蝕刻的處理對象物100被例示於圖2C及圖3B中。
PEC蝕刻藉由以下方式進行：於將處理對象物100浸漬於蝕刻液201中並使被蝕刻區域21及陰極墊30與蝕刻液201接觸的狀態下，介隔蝕刻液201對被蝕刻區域21照射光221（PEC蝕刻藉由在使設置有陰極墊30並且形成有遮罩50的積層體10與蝕刻液201接觸的狀態下，對積層體10照射光221來進行）。
對PEC蝕刻的機制進行說明，並且對蝕刻液201、陰極墊30等進行更詳細的說明。作為受到PEC蝕刻的III族氮化物的例子，列舉氮化鎵（GaN）進行說明。
PEC蝕刻是濕式蝕刻，於將處理對象物100浸漬於蝕刻液201中的狀態下進行。作為蝕刻液201，可使用鹼性或酸性的蝕刻液201，所述蝕刻液201包含用於生成構成被蝕刻區域21的III族氮化物所含有的III族元素的氧化物的氧，更包含接收電子的氧化劑。
作為該氧化劑，可較佳地使用過氧二硫酸根離子（S 2O 8 2-），作為蝕刻液201，使用將（至少）過氧二硫酸根離子（S 2O 8 2-）的鹽以規定濃度溶解於水中而成的水溶液。更具體而言，該氧化劑以由S 2O 8 2-生成的硫酸根離子自由基（SO 4 -*）接收電子而變化成硫酸根離子（SO 4 2-）的態樣發揮功能。
作為蝕刻液201中使用的S 2O 8 2-的鹽，例如可列舉：過氧二硫酸銨(NH 4) 2S 2O 8、過氧二硫酸鉀（K 2S 2O 8）、過氧二硫酸鈉（Na 2S 2O 8）等。就抑制因蝕刻液201引起的鹼金屬元素的殘留的觀點而言，較佳為使用不含鹼金屬的(NH 4) 2S 2O 8。
再者，該些S 2O 8 2-的鹽的水溶液均為酸性。例如，可藉由在該些S 2O 8 2-的鹽的水溶液中以適當的濃度混合KOH水溶液等鹼性的水溶液，來獲得鹼性的蝕刻液201。
本實施方式的PEC蝕刻中的反應可彙總為（化1）。 [化1]
Figure 02_image001
由蝕刻液中所含的S 2O 8 2-生成SO 4 -*的反應由（化2）表示。即，可藉由對S 2O 8 2-進行加熱、及對S 2O 8 2-照射光的至少一者來生成SO 4 -*。 [化2]
Figure 02_image003
如（化1）所示，藉由對III族氮化物照射與該III族氮化物的帶隙對應的波長以下的光221（於本例中為與GaN的帶隙對應的365 nm以下的紫外光221），於III族氮化物中生成電洞（h +）與電子（e -）。藉由電洞的生成，III族氮化物（於本例中為GaN）被分解為III族元素的陽離子（於本例中為Ga 3+）以及氮氣（N 2氣），III族元素的陽離子與水（H 2O）中所含的氧鍵結，藉此生成III族元素的氧化物（於本例中為Ga 2O 3）。III族元素的氧化物溶解於鹼性或酸性的蝕刻液201中，藉此，III族氮化物受到蝕刻。III族氮化物中所生成的電子藉由與SO 4 -*鍵結生成SO 4 2-而被消耗。伴隨PEC蝕刻的進行，氫離子（H +）濃度增加，藉此，蝕刻液201的pH減少。
PEC蝕刻於蝕刻液201為鹼性時及酸性時均可進行，但抗蝕劑遮罩對鹼的耐受性低，因此於使用抗蝕劑遮罩的情況下，較佳為（自PEC蝕刻的開始時起）使用酸性的蝕刻液201。
另外，如後述的其他實施方式中所說明般，就藉由2DEG的減少而使PEC蝕刻自停止（抑制產生過深的PEC蝕刻）的觀點而言，亦較佳為（自PEC蝕刻的開始時起）使用酸性的蝕刻液201。
陰極墊30是由金屬等導電性材料形成的導電性構件，且設置成與其中陰極墊30經由頂蓋層12d及2DEG的至少一者而和被蝕刻區域21電性連接的處理對象物100的導電性區域的表面的至少一部分接觸（參照圖8A）。另外，陰極墊30設置成：於PEC蝕刻時陰極墊30的至少一部分、例如上表面與蝕刻液201接觸。陰極墊30例如包含鈦（Ti）。
於PEC蝕刻的被蝕刻區域21中，藉由光照射而生成電洞，藉此生成III族元素的氧化物。即，該被蝕刻區域21作為消耗電洞的陽極發揮功能。藉由向被蝕刻區域21的光照射，與電洞成對地生成的電子可經由頂蓋層12d及2DEG的至少一者流動至陰極墊30。陰極墊30的與蝕刻液201接觸的表面作為藉由將該電子釋放至蝕刻液201中而予以消耗的陰極發揮功能。如此，藉由使陰極墊30作為陰極發揮功能，可進行PEC蝕刻。
於基於本實施方式的PEC蝕刻中，可利用蝕刻液201所包含的作為氧化劑的S 2O 8 2-（更具體而言，利用自S 2O 8 2-生成的SO 4 -*）來消耗因對III族氮化物進行的光照射而與電洞一起生成的電子，藉此進行PEC蝕刻。即，可以自處理對象物100將電子直接（不經由外部的配線）釋放至蝕刻液201中的態樣進行PEC蝕刻。
與此相對，作為不使用此種氧化劑的PEC蝕刻的技術，有將III族氮化物中生成的電子自浸漬於蝕刻液中的陰極電極經由延伸至蝕刻液的外部的配線釋放至蝕刻液中的態樣的PEC蝕刻。相對於使用此種陰極電極的有電極PEC蝕刻，基於本實施方式的PEC蝕刻是無需設置此種陰極電極的無電極（無接觸）PEC蝕刻。
亦可對所例示的GaN以外的III族氮化物進行PEC蝕刻。III族氮化物含有的III族元素可為鋁（Al）、鎵（Ga）及銦（In）中的至少一個。對III族氮化物中的Al成分或In成分進行的PEC蝕刻的想法與對Ga成分參照（化1）進行了說明的想法相同。即，可利用向III族氮化物的光照射生成電洞，藉此生成Al的氧化物或In的氧化物，並將該些氧化物溶解於鹼性或酸性的蝕刻液中，藉此進行PEC蝕刻。照射的光221的波長可根據設為蝕刻的對象的III族氮化物的組成適宜變更。以GaN的PEC蝕刻為基準，於含有Al的情況下，使用更短波長的光221即可，於含有In的情況下，亦可利用更長波長的光221。即，可根據欲進行蝕刻的III族氮化物的組成，適宜選擇使用使得該III族氮化物受到PEC蝕刻的波長的光221。
接下來，對基於本實施方式的HEMT 150的製造方法進行說明。本實施方式的製造方法包括：於積層體10上的俯視時的HEMT 150的元件區域180之外設置陰極墊30的步驟（參照圖2B及圖6A）；於積層體10上形成遮罩50的步驟（參照圖3B），所述遮罩50於供形成歐姆凹槽110SD的被蝕刻區域21SD具有開口；藉由PEC蝕刻形成歐姆凹槽110SD的步驟（參照圖3C）；以及形成元件分離結構160的步驟（參照圖4B）。
於形成有HEMT 150的積層體10的晶圓上，HEMT元件沿閘極長度方向及閘極寬度方向的至少一個方向週期性地排列配置有多個。與此對應，可沿閘極長度方向及閘極寬度方向的至少一個方向週期性地排列配置多個陰極墊30。
圖2A～圖5C是例示基於本實施方式的HEMT 150的製造步驟的概略剖面圖。為了避免圖示的複雜性，於圖2A～圖5C中示出積層體10的通道層12b以上的部分。於圖2A～圖5C的剖面圖中，示出一個HEMT元件。
圖6A～圖7B是例示基於本實施方式的HEMT 150的製造步驟的概略平面圖。於圖6A～圖7B的平面圖中，示出沿閘極長度方向排列的兩個HEMT元件。
參照圖2A，準備積層體10的晶圓。積層體10具有被蝕刻區域21G、被蝕刻區域21SD、被蝕刻區域21IS及被蝕刻區域21CP。被蝕刻區域21G是為了形成供配置閘極電極152的凹槽即閘極凹槽110G而受到蝕刻的區域。被蝕刻區域21SD是為了形成供配置源極電極151或汲極電極153的凹槽即歐姆凹槽110SD而受到蝕刻的區域。被蝕刻區域21IS是為了形成作為元件分離槽的元件分離結構160而受到蝕刻的區域。被蝕刻區域21CP是為了形成供配置陰極墊30的凹部110CP而受到蝕刻的區域。以下，亦將被蝕刻區域21G～被蝕刻區域21CP分別簡稱為區域21G～區域21CP。
參照圖2B。藉由光微影及蝕刻，於絕緣膜13的區域21G、區域21SD、區域21IS及區域21CP形成其中頂蓋層12d於底部露出的凹部。於絕緣膜13的蝕刻時，例如使用利用緩衝氫氟酸水溶液、氫氟酸水溶液等進行的濕式蝕刻，另外，例如使用藉由原子層蝕刻、中性粒子束蝕刻等進行的低損傷的乾式蝕刻。
進而，藉由光微影及蝕刻，於頂蓋層12d的區域21CP形成其中障壁層12c於底部露出的凹部110CP。於形成凹部110CP的頂蓋層12d的蝕刻時，例如使用藉由原子層蝕刻、中性粒子束蝕刻等進行的低損傷的乾式蝕刻。
於形成凹部110CP之後，於處理對象物100的上表面的整個面上堆積例如Ti膜，並藉由剝離（lift-off）而將凹部110CP的外側的無用部分的Ti膜去除，藉此形成陰極墊30。
再者，頂蓋層12d通常被摻雜為n型（具有n型的導電性），因此陰極墊30亦可形成於頂蓋層12d上。藉由形成於去除了頂蓋層12d的凹部110CP中、即障壁層12c的正上方，可減小陰極墊30的接觸電阻。另一方面，藉由將陰極墊30形成於頂蓋層12d上，可省去用於去除凹部110CP的頂蓋層12d的光微影及蝕刻的步驟。
形成於頂蓋層12d上或障壁層12c上的陰極墊30與使用陰極墊30受到PEC蝕刻的被蝕刻區域21經由頂蓋層12d及2DEG的至少一者電性連接。再者，關於導電率，2DEG大於頂蓋層12d。
參照圖2C。於處理對象物100的上表面的整個面上堆積例如氧化矽膜。藉由光微影及蝕刻，將氧化矽膜的配置於區域21G及陰極墊30的上表面之上的部分去除，藉此形成配置於頂蓋層12d的上方的硬遮罩51。於氧化矽膜的蝕刻時，例如使用緩衝氫氟酸水溶液。再者，於本說明書中，所謂硬遮罩是指（相對於包含有機材料的抗蝕劑遮罩而）包含無機材料或金屬材料的遮罩。
參照圖3A。將硬遮罩51（及介隔存在於硬遮罩51的下方的絕緣膜13等）作為遮罩50，藉由PEC蝕刻對區域21G的頂蓋層12d及障壁層12c進行蝕刻，藉此形成閘極凹槽110G。
圖8A及圖8B是示意性地示出形成閘極凹槽110G的PEC蝕刻的機制的概略剖面圖。圖8A示出正在進行PEC蝕刻的狀況，圖8B示出PEC蝕刻已停止的狀況。
如上所述，藉由向被蝕刻區域21G的光照射而生成的電子經由頂蓋層12d及2DEG的至少一者流動至陰極墊30，並自陰極墊30的表面釋放至蝕刻液201中，藉此進行PEC蝕刻。於圖8A中，以箭頭35示出電子的示意性流動。
若隨著PEC蝕刻的進行而障壁層12c變薄、閘極凹槽110G的下方的2DEG減少，則PEC蝕刻變得難以進行，不久後，如圖8B所示，於閘極凹槽110G的下方殘存有規定厚度的障壁層12c的狀態下，PEC蝕刻自動停止（自停止）。該規定厚度例如可藉由光221的強度進行調整，且可設定成使得HEMT 150的臨限值閘極電壓成為規定值。
參照圖3B。形成在區域21SD及陰極墊30的上表面之上具有開口的抗蝕劑遮罩52（遮罩50）。將抗蝕劑遮罩52作為遮罩，對區域21SD上的硬遮罩51進行蝕刻，藉此使區域21SD的頂蓋層12d露出。
參照圖3C。將抗蝕劑遮罩52（及介隔存在於抗蝕劑遮罩52的下方的硬遮罩51及絕緣膜13等）作為遮罩50，藉由PEC蝕刻對區域21SD的頂蓋層12d進行蝕刻，藉此形成歐姆凹槽110SD。然後，將抗蝕劑遮罩52去除。
參照圖4A。形成在區域21IS之上具有開口的抗蝕劑遮罩53。抗蝕劑遮罩53被填充至閘極凹槽110G及歐姆凹槽110SD中，以覆蓋陰極墊30的上表面的整個面。
參照圖4B。將抗蝕劑遮罩53（及介隔存在於抗蝕劑遮罩53的下方的硬遮罩51及絕緣膜13等）作為遮罩50，對區域21IS的頂蓋層12d、障壁層12c及通道層12b進行蝕刻，藉此形成作為元件分離槽的元件分離結構160。於形成元件分離結構160的蝕刻時，例如使用感應耦合電漿反應性離子蝕刻等乾式蝕刻。元件分離結構160亦可藉由向磊晶層12的離子注入而非對磊晶層12的蝕刻來形成。
參照圖4C。將抗蝕劑遮罩53及硬遮罩51去除。進而，例如利用鹽酸（HCl）與過氧化氫（H 2O 2）的混合水溶液（鹽酸-過氧化氫混合液）清洗處理對象物100。例如亦可藉由利用鹽酸-過氧化氫混合液的清洗來進行陰極墊30的去除。
如上所述，於磊晶層12的上表面以規定的密度分佈有位錯。於位錯中，電洞的壽命短，因此難以發生PEC蝕刻。因此，於藉由PEC蝕刻形成的閘極凹槽110G及歐姆凹槽110SD的底部，於與位錯對應的位置，容易形成作為PEC蝕刻的熔化殘存部分的凸部。
根據本申請案發明者所獲得的見解，例如亦可藉由利用鹽酸-過氧化氫混合液的清洗來蝕刻該凸部，即，提高閘極凹槽110G及歐姆凹槽110SD的底部的平坦性。如此般，於本實施方式中，於元件分離結構160的形成後進行的清洗處理亦兼作陰極墊30的去除處理、以及閘極凹槽110G及歐姆凹槽110SD的底部的平坦化處理。
此種清洗處理除使用鹽酸-過氧化氫混合液以外，亦可藉由鹽酸（HCl）水溶液、硫酸（H 2SO 4）與過氧化氫（H 2O 2）的混合水溶液（食人魚溶液（piranha solution））、氫氧化四甲基銨（tetramethyl ammonium hydroxide，TMAH）水溶液、氟化氫溶液（氫氟酸）、氫氧化鉀（KOH）水溶液等來進行。
參照圖5A。藉由使用在歐姆凹槽110SD之上具有開口的抗蝕劑遮罩進行的剝離，形成源極電極151及汲極電極153。 源極電極151及汲極電極153例如由Ti/Al/Ti/Au層形成。
參照圖5B。於處理對象物100的上表面的整個面上堆積例如氧化鋁膜。藉由光微影及蝕刻，將氧化鋁膜的配置於源極電極151及汲極電極153的上表面上的部分去除，藉此形成絕緣膜170。於氧化矽膜的蝕刻時，例如使用緩衝氫氟酸水溶液。
參照圖5C。藉由使用在閘極凹槽110G之上具有開口的抗蝕劑遮罩進行的剝離，形成閘極電極152。閘極電極152例如由Ni/Au層形成。閘極電極152介隔作為閘極絕緣膜的絕緣膜170形成於閘極凹槽110G。如上所述般製造出HEMT 150。
圖6A是與圖2B對應的概略平面圖，且示出陰極墊30的平面配置例。如圖2B及圖6A所示，陰極墊30設置於積層體10上的、（俯視時的）HEMT 150的元件區域180之外。
圖6B是與圖3C對應的概略平面圖，且示出閘極凹槽110G及歐姆凹槽110SD的平面配置例。
於本實施方式中，將陰極墊30設置於元件區域180之外。藉由使用如此設置的陰極墊30，使得可藉由PEC蝕刻形成歐姆凹槽110SD。另外，藉由將陰極墊30設置於元件區域180之外，提高了陰極墊30的形狀、配置等的自由度。再者，亦可將此種陰極墊30用於藉由PEC蝕刻進行的閘極凹槽110G的形成。
於本例中，更具體而言，陰極墊30配置於在閘極長度方向（紙面左右方向）上鄰接的HEMT元件彼此之間。例如，如圖6B所示，某個陰極墊32配置於紙面左側的第一HEMT元件的汲極凹槽111D和與第一HEMT元件鄰接的第二HEMT元件（紙面右側的HEMT元件）的源極凹槽112S之間。
藉此，例如可於距第一HEMT元件的汲極凹槽111D與距第二HEMT元件的源極凹槽112S均等的位置設置陰極墊30，因此容易提高形成兩個凹槽的PEC蝕刻條件的均一性。
另外，於本例中，陰極墊30具有沿閘極寬度方向（紙面上下方向）延伸的形狀，即，具有沿與歐姆凹槽110SD的長度方向平行的方向延伸的形狀。
藉此，例如就歐姆凹槽110SD的長度方向而言，容易提高PEC蝕刻條件的均一性。
於本實施方式中，例示了於形成閘極凹槽110G之後形成歐姆凹槽110SD的態樣。藉由形成閘極凹槽110G，閘極凹槽110G的部分的頂蓋層12d被去除，並且閘極凹槽110G的下方的2DEG減少。
起因於此，同一HEMT元件所具有的源極凹槽110S及汲極凹槽110D難以與同一陰極墊30導通。例如，如圖6B所示，配置於第一HEMT元件的源極凹槽111S側的陰極墊31和相對於閘極凹槽111G而配置於與陰極墊31相反之側的汲極凹槽111D變得難以導通。
但是，第一HEMT元件的汲極凹槽111D和相對於閘極凹槽111G而配置於與汲極凹槽111D相同之側的陰極墊32容易導通。另外，同樣地，第二HEMT元件的源極凹槽112S容易和相對於閘極凹槽112G而配置於與源極凹槽112S相同之側的陰極墊32導通。
如此，於本例中，使配置於在閘極長度方向上鄰接的HEMT元件間的陰極墊30於形成該些HEMT元件的歐姆凹槽110SD的PEC蝕刻中共用，藉此可良好地進行歐姆凹槽110SD的形成。藉此，例如，可提高在閘極長度方向上鄰接的HEMT元件的PEC蝕刻條件的均一性，或者可容易地於形成閘極凹槽110G之後形成歐姆凹槽110SD。
圖7A是與圖4B對應的概略平面圖，且示出元件分離結構160的平面配置例。元件分離結構160劃定作為HEMT元件發揮功能的元件區域180。於俯視時，元件分離結構160的包圍HEMT元件的閉合形狀的邊緣（以粗虛線示出的HEMT元件側、即內側的邊緣）的內部區域成為元件區域180。
於本實施方式中，例示了於設置有陰極墊30的狀態下形成元件分離結構160的態樣。陰極墊30作為形成元件分離結構160時的（進行乾式蝕刻、離子注入等時的）遮罩50的至少一部分發揮功能。因此，於本例中，元件分離結構160形成為與陰極墊30的配置區域（於俯視時）不具有重疊。
於設置有陰極墊30的狀態下形成元件分離結構160的態樣中，較佳為於形成了覆蓋陰極墊30以不使其露出的遮罩（抗蝕劑遮罩53）的狀態下，進行形成元件分離結構160的乾式蝕刻（參照圖4B）。藉此，於該乾式蝕刻中陰極墊30受到蝕刻的情況得到抑制，可抑制因構成陰極墊30的材料（例如Ti等金屬）引起的不必要的污染。
於元件分離結構160中，2DEG被分割，另外，利用頂蓋層12d的導通亦消失。因此，於形成元件分離結構160之後，無法使用設置於元件區域180之外的某個陰極墊30並藉由PEC蝕刻來形成配置於該元件區域180中的歐姆凹槽110SD（或閘極凹槽110G）。
因此，於本實施方式中，於使用設置於元件區域180之外的陰極墊30並藉由PEC蝕刻形成歐姆凹槽110SD（及閘極凹槽110G）之後，形成元件分離結構160。
圖7B是與圖5C對應的概略平面圖，且示出源極電極151、閘極電極152及汲極電極153的平面配置例。利用閘極電極152的寬度劃定HEMT元件的閘極長度L g。源極電極151、閘極電極152及汲極電極153沿閘極長度方向排列。與閘極長度方向正交的方向為閘極寬度方向，利用元件區域180的閘極寬度方向上的長度劃定閘極寬度W g。於鄰接的HEMT元件間，源極電極151彼此、閘極電極152彼此、及汲極電極153彼此分別可視需要電性連接。
於本實施方式中，形成閘極凹槽110G的蝕刻、以及形成歐姆凹槽110SD的蝕刻均藉由PEC蝕刻進行。以下，將形成閘極凹槽110G的PEC蝕刻亦稱為閘極凹槽110G的PEC蝕刻，將形成歐姆凹槽110SD的PEC蝕刻亦稱為歐姆凹槽110SD的PEC蝕刻。
於閘極凹槽110G的PEC蝕刻及歐姆凹槽110SD的PEC蝕刻各者中，可切換光源220（可更換光221的波長特性），但就簡化PEC蝕刻裝置200的結構的觀點而言，較佳為於兩者的PEC蝕刻中使用相同的光源220（具有相同的波長特性的光221）。
於頂蓋層12d包含GaN、障壁層12c包含AlGaN的例子中，利用可對障壁層12c（AlGaN）進行PEC蝕刻的短波長的光221，亦可對頂蓋層12d（GaN）進行PEC蝕刻。
如上所述，可藉由自停止使閘極凹槽110G的PEC蝕刻停止。另一方面，於使用此種短波長的光221進行歐姆凹槽110SD的PEC蝕刻的情況下，若不設置任何時間限制，則蝕刻會深深地進行至自停止為止。因此，藉由時間管理使歐姆凹槽110SD的PEC蝕刻停止。藉此，可使用相同的光源220進行兩者的PEC蝕刻。
再者，於歐姆凹槽110SD的PEC蝕刻中，亦可使用頂蓋層12d可進行PEC蝕刻但障壁層12c無法進行PEC蝕刻般的長波長的光221，藉此，使得蝕刻於頂蓋層12d的總厚度經蝕刻的時刻停止。
閘極凹槽110G的PEC蝕刻所需的時間長於較閘極凹槽110G的PEC蝕刻淺的歐姆凹槽110SD的PEC蝕刻所需的時間。於本實施方式中，使用硬遮罩51進行了時間長的閘極凹槽110G的PEC蝕刻。亦可（僅）使用抗蝕劑遮罩進行閘極凹槽110G的PEC蝕刻，但為了進一步提高遮罩對蝕刻液201的耐受性以進一步提高圖案化精度，較佳為於閘極凹槽110G的PEC蝕刻時使用硬遮罩51。
於本實施方式中，於閘極凹槽110G的PEC蝕刻之後，進行歐姆凹槽110SD的PEC蝕刻。於閘極凹槽110G的PEC蝕刻時，與歐姆凹槽110SD對應的區域21SD的頂蓋層12d成為由硬遮罩51保護的狀態（參照圖3A）。藉此，與頂蓋層12d（僅）由抗蝕劑遮罩保護的狀態相比，可進一步抑制區域21SD的頂蓋層12d中的不必要的蝕刻。
歐姆凹槽110SD的PEC蝕刻是使用在區域21SD之上形成有開口的硬遮罩51、及抗蝕劑遮罩52來進行，且於閘極凹槽110G中填充有抗蝕劑遮罩52的狀態下、較佳為於抗蝕劑遮罩52至少覆蓋了閘極凹槽110G的包含III族氮化物的側表面的狀態下進行（參照圖3C）。藉由閘極凹槽110G的該側表面由抗蝕劑遮罩52保護，可抑制歐姆凹槽110SD的PEC蝕刻中的、該側表面的不必要的側面蝕刻。於本例中，於歐姆凹槽110SD的PEC蝕刻時，閘極凹槽110G僅由抗蝕劑遮罩保護，但歐姆凹槽110SD的PEC蝕刻的時間短，因此不易產生問題。
再者，關於閘極凹槽110G的PEC蝕刻與歐姆凹槽110SD的PEC蝕刻，視需要首先進行哪一者皆可。另外，閘極凹槽110G的PEC蝕刻與歐姆凹槽110SD的PEC蝕刻分別可視需要使用抗蝕劑遮罩來進行，亦可使用硬遮罩來進行。
基於本實施方式的HEMT 150反映如上所述的製造方法而具有例如如下所述的特徵。
於基於本實施方式的製造方法中，源極凹槽110S及汲極凹槽110D（以及閘極凹槽110G）可藉由PEC蝕刻形成。因此，於本實施方式的HEMT 150中，不會引入在藉由現有技術的乾式蝕刻形成源極凹槽及汲極凹槽時會引入的電漿損傷。即，於本實施方式的HEMT 150中，至少在位於源極電極及汲極電極的正下方的III族氮化物層中（更佳為進而在位於閘極電極的正下方的III族氮化物層中亦）未引入電漿損傷。
於基於本實施方式的製造方法中，藉由使用了設置於元件分離結構160之外的陰極墊30的PEC蝕刻來形成源極凹槽110S及汲極凹槽110D（以及閘極凹槽110G）。於陰極墊30的配置區域中，將頂蓋層12d去除而形成了凹部110CP。
如圖5C所示，HEMT 150所具有的絕緣膜170可反映以上情況，相對於配置有源極電極151、閘極電極152及汲極電極153的區域，於元件分離結構160的外側具有介隔頂蓋層12d而設置於障壁層12c上的部分171、以及設置於障壁層12c的正上方的部分172。
＜第一變形例＞ 對第一變形例進行說明。圖9A是表示基於第一變形例的元件分離結構160的平面配置例的概略平面圖。如圖9A所示，可將元件分離結構160形成為：供形成歐姆凹槽110SD的被蝕刻區域21SD的閘極寬度方向及閘極長度方向的至少一者的端部與元件分離結構160（於俯視時）具有重疊。即，可將元件分離結構160形成為與供形成歐姆凹槽110SD的被蝕刻區域21SD的一部分（於俯視時）具有重疊。
藉此，可更可靠地將歐姆凹槽110SD無間隙地配置直至元件區域180的閘極寬度方向或閘極長度方向的端緣。即，可較配置於元件區域180中、實際上作為歐姆凹槽110SD發揮功能的有效的凹槽部稍廣地劃定被蝕刻區域21SD。
＜第二變形例＞ 對第二變形例進行說明。圖9B是表示基於第二變形例的元件分離結構160的平面配置例的概略平面圖。於上述實施方式中，例示了將元件分離結構160形成為與陰極墊30的配置區域（於俯視時）不具有重疊的態樣。如圖9B所示，元件分離結構160亦可形成為與陰極墊30的配置區域（於俯視時）具有重疊。
圖10A及圖10B是例示基於第二變形例的HEMT 150的製造步驟的概略剖面圖。於本變形例中，如圖10A所示，於形成歐姆凹槽110SD（及閘極凹槽110G）之後、且形成元件分離結構160之前，將陰極墊30去除。陰極墊30例如藉由鹽酸-過氧化氫混合液被去除。
於陰極墊30被去除之後，如圖10B所示，於與陰極墊30的配置區域重疊的區域形成元件分離結構160。藉由將陰極墊30去除，於陰極墊30的配置區域亦可形成元件分離結構160。
如上述實施方式般，於設為陰極墊30的配置區域與元件分離結構160不具有重疊、即、於將陰極墊30的配置區域設置於元件分離結構160的外側的結構中，無法將陰極墊30的配置區域有效地活用作例如元件分離結構160。於本變形例中，藉由於陰極墊30的去除之後形成元件分離結構160，可有效地活用陰極墊30的配置區域。
＜第三變形例＞ 對第三變形例進行說明。圖11是表示基於第三變形例的陰極墊30的平面配置例的概略平面圖。於上述實施方式中，例示了陰極墊30被配置於在閘極長度方向上鄰接的HEMT元件彼此之間的態樣。
如圖11所示，陰極墊30亦可配置於在閘極寬度方向上鄰接的HEMT元件彼此之間。陰極墊30例如具有沿閘極長度方向延伸的形狀，即，沿與歐姆凹槽110SD的長度方向正交的方向延伸的形狀。藉由本變形例的陰極墊30，例如可提高在閘極寬度方向上鄰接的HEMT元件的PEC蝕刻條件的均一性。
＜第四變形例＞ 對第四變形例進行說明。圖12是例示基於第四變形例的HEMT 150的概略剖面圖。於上述實施方式中（參照圖1），例示了藉由PEC蝕刻一併形成歐姆凹槽110SD以及閘極凹槽110G的態樣。第四變形例例示不形成閘極凹槽110G的態樣。
如圖12所示，基於本變形例的HEMT 150具有歐姆凹槽110SD，但不具有閘極凹槽。閘極電極152例如形成於頂蓋層12d上。另外，於本變形例中，於閘極電極152的下方未介隔存在閘極絕緣膜。
例如，於此種態樣的HEMT 150中，與上述實施方式同樣地，亦可藉由使用了設置於元件區域180之外的陰極墊30的PEC蝕刻來形成歐姆凹槽110SD。
＜其他實施方式＞ 以上，對本發明的實施方式及變形例進行了具體說明。然而，本發明並不限定於所述實施方式及變形例，可於不脫離其主旨的範圍內進行各種變更、改良、組合等。所述實施方式及各種變形例、以及以下說明的其他實施方式視需要可適宜組合使用。
於上述實施方式中，就形成作為元件分離槽的元件分離結構160的蝕刻而言例示了乾式蝕刻，但作為該蝕刻，亦可使用作為濕式蝕刻的PEC蝕刻。
本申請案發明者獲得了以下見解：為了藉由2DEG的減少而使PEC蝕刻自停止，即，為了使PEC蝕刻於障壁層12c的中途的深度停止，較佳為將蝕刻液201設為酸性。換言之，獲得了以下見解：藉由將蝕刻液201設為鹼性，雖然機制不明但容易發生貫通障壁層12c並到達通道層12b的中途的深度的（高速的）PEC蝕刻。
根據此種見解，形成閘極凹槽110G及歐姆凹槽110SD的PEC蝕刻較佳為（自PEC蝕刻的開始時起）使用酸性的蝕刻液201。另外，藉由使用鹼性的蝕刻液201，亦可藉由PEC蝕刻來形成作為元件分離槽的元件分離結構160。
圖13是例示藉由PEC蝕刻形成元件分離結構160的步驟的概略剖面圖（與所述圖4B對應）。於圖13所示的例子中，形成有為了進行PEC蝕刻而使陰極墊30的至少一部分露出的遮罩53a。於該步驟中，使用鹼性的蝕刻液201進行其中通道層12b於底部露出的深度的PEC蝕刻，藉此形成元件分離結構160。相對於此，於圖3A及圖3C所示的步驟中，分別使用較佳為酸性的蝕刻液201進行其中障壁層12c於底部露出的深度的PEC蝕刻，藉此形成閘極凹槽110G及歐姆凹槽110SD。
於上述實施方式中，對設置於元件區域180之外的陰極墊30進行了說明，但有時陰極墊30的一部分亦可與元件區域180（於俯視時）具有重疊。
圖14是例示陰極墊30的一部分與元件區域180具有重疊的態樣的概略平面圖。於圖14所示的例子中，沿閘極長度方向排列配置有兩個HEMT元件，所述兩個HEMT元件形成於共同的元件區域180中。即，所述兩個HEMT元件被共同的元件分離結構160包圍。
於本例中，配置於紙面左側的HEMT元件的左側的陰極墊33設置於元件區域180之外，配置於兩個HEMT元件之間的陰極墊34與元件區域180具有重疊。
於上述實施方式中，例示了作為陰極墊（作為無電極PEC蝕刻的陰極發揮功能的導電性構件）30而使用獨立於積層體（氮化物半導體晶體基板）10的導電性構件的態樣，但如以下所說明般，亦可將作為積層體10的一部分的包含III族氮化物的導電性構件（導電性區域）用作陰極墊30。
再者，於作為陰極墊30而綜合性地把握使用獨立於積層體10的導電性構件的態樣以及使用作為積層體10的一部分的包含III族氮化物的導電性構件的態樣時，有時使用陰極部30這一表述來替換陰極墊30這一表述。
圖15A及圖15B是例示藉由向磊晶層12進行n型雜質的離子注入來形成陰極部30的態樣的概略剖面圖。
圖15A與上述實施方式的圖2B對應，且例示形成陰極部30的步驟。於圖15A中，以粗線示出成為陰極部30的區域。再者，於本例中，將俯視時陰極部30所配置的區域稱為區域21CP。
於形成了在區域21CP具有開口的遮罩的狀態下，向磊晶層12進行Si等n型雜質的離子注入，藉此形成陰極部30。例如，以形成n型雜質濃度為1×10 17cm -3以上且1×10 19cm -3以下、深度（厚度）為100 nm以上且200 nm以下的陰極部30的方式進行離子注入。例如，於區域21CP中，向頂蓋層12d的總厚度、障壁層12c的總厚度及通道層12b的上部進行n型雜質的離子注入，藉此形成陰極部30。
陰極部30藉由形成為到達通道層12b的上部的深度而到達2DEG，從而，藉由PEC蝕刻受到蝕刻的被蝕刻區域21與陰極部30經由頂蓋層12d及2DEG的至少一者而電性連接。於本例中，藉由使陰極部30與2DEG直接連接，可更有效地自陰極部30釋放電子。
於本例中，被蝕刻區域21及陰極部30均包含III族氮化物。另外，當對被蝕刻區域21照射光221時，光221亦被照射至陰極部30。但是，構成陰極部30的III族氮化物具有較該被蝕刻區域21高（較佳為例如高10倍以上）的n型雜質濃度。藉此，於與該被蝕刻區域21相比電子濃度高的陰極部30中，可藉由將光激發出的電洞於短時間內消耗來抑制陽極氧化反應，因此陰極部30受到PEC蝕刻的情況得到抑制，陰極部30可作為PEC蝕刻的陰極發揮功能。於後述的藉由再生長來形成陰極部30的態樣中亦同樣如此。
藉由PEC蝕刻而受到蝕刻的被蝕刻區域21為頂蓋層12d或障壁層12c，可指代磊晶層12中較障壁層12c的下表面更靠上方的部分。典型而言，於障壁層12c中不添加n型雜質，於頂蓋層12d中添加n型雜質。對陰極部30添加n型雜質，以使陰極部30成為較頂蓋層12d高的n型雜質濃度，即，成為較該被蝕刻區域21的最高的n型雜質濃度高（較佳為例如高10倍以上）的n型雜質濃度。
形成陰極部30之後的步驟與上述實施方式相同。於被蝕刻區域21的PEC蝕刻時，藉由使陰極部30與蝕刻液201接觸，使陰極部30作為PEC蝕刻的陰極發揮功能。再者，陰極部30（構成陰極部30的III族氮化物層）亦可不被去除而於元件分離結構160的形成後殘存。陰極部30亦可藉由形成作為元件分離槽的元件分離結構160時的蝕刻被去除。陰極部30亦可於藉由離子注入形成元件分離結構160時進行元件分離用的離子注入。
圖15B與所述實施方式的圖1A對應，且概略地示出本例的HEMT 150。本例的HEMT 150的磊晶層12可反映所述製造方法而於俯視時的元件區域180之外具有到達通道層12b的上部的深度的陰極部30。陰極部30具有比俯視時為元件區域180內的磊晶層12中較障壁層12c的下表面更靠上方的部分的（最高的）n型雜質濃度高的n型雜質濃度。
圖16是例示藉由使添加有n型雜質的III族氮化物層再生長而形成陰極部30的態樣的概略剖面圖。本例亦可被理解為以下態樣：使於上述實施方式中例如包含Ti的陰極部30包含具有高n型雜質濃度的III族氮化物而非包含Ti。
參照圖2B，對本例的陰極部30的形成方法進行說明。於形成了在區域21CP具有開口的遮罩的狀態下，於障壁層12c的上方使例如添加有Si等n型雜質的GaN再生長，藉此形成陰極部30。作為再生長的方法，可適宜地使用濺鍍、脈衝雷射沈積（pulsed laser deposition，PLD）、有機金屬化學氣相沈積（metal organic chemical vapor deposition，MOCVD）、分子束磊晶（molecular beam epitaxy，MBE）等。例如，生長出n型雜質濃度為1×10 17cm -3以上且1×10 19cm -3以下、厚度為50 nm左右的陰極部30。再者，與於陰極部30包含Ti的態樣中進行的說明同樣地，陰極部30亦可設置於頂蓋層12d上。
形成陰極墊30之後的步驟與上述實施方式相同。於本例中，陰極部30亦可不被去除而於元件分離結構160的形成後殘存。
圖16與上述實施方式的圖1A對應，且概略性地示出本例的HEMT 150。本例的HEMT 150的磊晶層12可反映所述製造方法而於俯視時的元件區域180之外具有於障壁層12c的上方（或者頂蓋層12d的上方）生長出的陰極部30。陰極部30具有比俯視時為元件區域180內的磊晶層12中較障壁層12c的下表面更靠上方的部分的n型雜質濃度高的n型雜質濃度。
＜本發明的較佳態樣＞ 以下，附記本發明的較佳態樣。
（附記1） 一種氮化物系高電子遷移率電晶體的製造方法，其為製造氮化物系高電子遷移率電晶體的方法，具有： 於氮化物半導體晶體基板上的俯視時的所述高電子遷移率電晶體的元件區域外，設置導電性構件的步驟； 於所述氮化物半導體晶體基板上形成遮罩的步驟，所述遮罩於形成供配置所述高電子遷移率電晶體的源極電極的凹槽即源極凹槽的源極凹槽被蝕刻區域、及形成供配置所述高電子遷移率電晶體的汲極電極的凹槽即汲極凹槽的汲極凹槽被蝕刻區域的至少一者具有開口（並且具有將所述導電性構件露出的開口）； 於使設置有所述導電性構件並且形成有所述遮罩的所述氮化物半導體晶體基板與包含接收電子的氧化劑的蝕刻液接觸的狀態下，對所述氮化物半導體晶體基板照射光，藉此進行光電化學蝕刻，形成所述源極凹槽及所述汲極凹槽的至少一者的步驟；以及 （於所述光電化學蝕刻之後，）形成所述高電子遷移率電晶體的（劃定所述元件區域的）元件分離結構的步驟。
（附記2） 如附記1所述的氮化物系高電子遷移率電晶體的製造方法，其中，按照如附記1所述的順序進行所述各步驟。
（附記3） 如附記1或附記2所述的氮化物系高電子遷移率電晶體的製造方法，其中，所述氮化物半導體晶體基板於基底基板上至少包括：通道層，形成有二維電子氣；障壁層，形成於所述通道層上；以及頂蓋層，包含帶隙較構成所述障壁層的III族氮化物小的III族氮化物，且形成於所述障壁層上， 於所述光電化學蝕刻中，（僅）將所述頂蓋層去除。
（附記4） 如附記3所述的氮化物系高電子遷移率電晶體的製造方法，其中，所述導電性構件經由所述頂蓋層及所述二維電子氣的至少一者，與所述源極凹槽被蝕刻區域或所述汲極凹槽被蝕刻區域電性連接。
（附記5） 如附記1～附記4中任一項所述的氮化物系高電子遷移率電晶體的製造方法，其中，於形成所述元件分離結構的步驟中，將所述元件分離結構形成為與所述源極凹槽被蝕刻區域及所述汲極凹槽被蝕刻區域的至少一者的一部分於俯視時具有重疊。
（附記6） 如附記1～附記5中任一項所述的氮化物系高電子遷移率電晶體的製造方法，其中，於形成所述元件分離結構的步驟中，藉由離子注入、乾式蝕刻及光電化學蝕刻中的任一手法來形成所述元件分離結構。
（附記7） 如附記1～附記6中任一項所述的氮化物系高電子遷移率電晶體的製造方法，其中，於形成所述元件分離結構的步驟中，將所述元件分離結構形成為與所述導電性構件的配置區域於俯視時不具有重疊。
（附記8） 如附記7所述的氮化物系高電子遷移率電晶體的製造方法，其中，於形成所述元件分離結構的步驟中，將所述導電性構件用作遮罩的至少一部分，藉由離子注入來形成所述元件分離結構。
（附記9） 如附記7所述的氮化物系高電子遷移率電晶體的製造方法，其中，於形成所述元件分離結構的步驟中，於形成了至少覆蓋所述源極凹槽或所述汲極凹槽、及所述導電性構件以不使該些露出的遮罩的狀態下，藉由乾式蝕刻來形成所述元件分離結構。
（附記10） 如附記7所述的氮化物系高電子遷移率電晶體的製造方法，其中，於形成所述元件分離結構的步驟中，於形成了使所述導電性構件的至少一部分露出的遮罩的狀態下，藉由光電化學蝕刻來形成所述元件分離結構。
（附記11） 如附記10所述的氮化物系高電子遷移率電晶體的製造方法，其中，形成所述源極凹槽及所述汲極凹槽的至少一者的步驟中的光電化學蝕刻使用酸性的蝕刻液進行， 形成所述元件分離結構的步驟中的光電化學蝕刻使用鹼性的蝕刻液進行。 較佳為附記17的形成所述閘極凹槽的步驟中的光電化學蝕刻使用酸性的蝕刻液進行。
（附記12） 如附記1～附記6中任一項所述的氮化物系高電子遷移率電晶體的製造方法，其中，於形成所述元件分離結構的步驟中，將所述元件分離結構形成為與所述導電性構件的配置區域於俯視時具有重疊。
（附記13） 如附記12所述的氮化物系高電子遷移率電晶體的製造方法，其中，形成所述元件分離結構的步驟於將所述導電性構件去除之後進行。
（附記14） 如附記1～附記13中任一項所述的氮化物系高電子遷移率電晶體的製造方法，於所述氮化物系高電子遷移率電晶體的製造方法中，製造於所述氮化物半導體晶體基板上沿閘極長度方向及閘極寬度方向的至少一個方向排列的多個高電子遷移率電晶體， 所述導電性構件配置於在所述閘極長度方向上鄰接的高電子遷移率電晶體元件彼此之間、及在所述閘極寬度方向上鄰接的高電子遷移率電晶體元件彼此之間的至少一者。 多個導電性構件亦可沿閘極長度方向及閘極寬度方向的至少一個方向排列配置。
（附記15） 如附記14所述的氮化物系高電子遷移率電晶體的製造方法，其中，配置於在所述閘極長度方向上鄰接的高電子遷移率電晶體元件彼此之間的所述導電性構件具有沿所述閘極寬度方向延伸的形狀。
（附記16） 如附記14或附記15所述的氮化物系高電子遷移率電晶體的製造方法，其中，配置於在所述閘極寬度方向上鄰接的高電子遷移率電晶體元件彼此之間的所述導電性構件具有沿所述閘極長度方向延伸的形狀。
（附記17） 如附記1～附記16中任一項所述的氮化物系高電子遷移率電晶體的製造方法，更具有： 於所述氮化物半導體晶體基板上形成另一遮罩的步驟，所述另一遮罩於形成供配置所述高電子遷移率電晶體的閘極電極的凹槽即閘極凹槽的閘極凹槽被蝕刻區域具有開口（並且具有將所述導電性構件露出的開口）； 於使設置有所述導電性構件並且形成有所述另一遮罩的所述氮化物半導體晶體基板與包含接收電子的氧化劑的蝕刻液接觸的狀態下，對所述氮化物半導體晶體基板照射光，藉此進行另一光電化學蝕刻，形成所述閘極凹槽的步驟；以及 （於所述光電化學蝕刻及所述另一光電化學蝕刻之後，）形成所述元件分離結構的步驟。
（附記18） 如附記17所述的氮化物系高電子遷移率電晶體的製造方法，其中，所述氮化物半導體晶體基板於基底基板上至少包括：通道層，形成有二維電子氣；障壁層，形成於所述通道層上；以及頂蓋層，包含帶隙較構成所述障壁層的III族氮化物小的III族氮化物，且形成於所述障壁層上， 於所述光電化學蝕刻中，（僅）將所述頂蓋層去除， 於所述另一光電化學蝕刻中，將所述頂蓋層及所述障壁層的一部分去除。
（附記18） 如附記17或附記18所述的氮化物系高電子遷移率電晶體的製造方法，其中，於所述光電化學蝕刻及所述另一光電化學蝕刻中，使用相同的光源（具有相同的波長特性的光）進行光照射， 藉由時間管理使所述光電化學蝕刻停止，藉由自停止使所述另一光電化學蝕刻停止。
（附記20） 如附記17～附記19中任一項所述的氮化物系高電子遷移率電晶體的製造方法，其中，所述另一光電化學蝕刻於所述光電化學蝕刻之前進行， 於所述另一光電化學蝕刻中，使用包含無機材料或金屬材料的硬遮罩形成所述另一遮罩。
（附記21） 如附記17～附記20中任一項所述的氮化物系高電子遷移率電晶體的製造方法，其中，於所述光電化學蝕刻中，使用抗蝕劑遮罩形成所述遮罩。
（附記22） 一種氮化物系高電子遷移率電晶體的製造方法，其為製造氮化物系高電子遷移率電晶體的方法，具有： 於氮化物半導體晶體基板上的俯視時的所述高電子遷移率電晶體的元件區域外，設置導電性構件的步驟； 於所述氮化物半導體晶體基板上形成遮罩的步驟，所述遮罩於形成供配置所述高電子遷移率電晶體的閘極電極的凹槽即閘極凹槽的閘極凹槽被蝕刻區域具有開口（並且具有將所述導電性構件露出的開口）； 於使設置有所述導電性構件並且形成有所述遮罩的所述氮化物半導體晶體基板與包含接收電子的氧化劑的蝕刻液接觸的狀態下，對所述氮化物半導體晶體基板照射光，藉此進行光電化學蝕刻，形成所述閘極凹槽的步驟；以及 （於所述光電化學蝕刻之後，）形成所述高電子遷移率電晶體的（劃定所述元件區域的）元件分離結構的步驟。
（附記23） 一種氮化物系高電子遷移率電晶體，包括： III族氮化物層，至少具有通道層、配置於所述通道層上的障壁層、及配置於所述障壁層上的頂蓋層； 源極電極、閘極電極及汲極電極；以及 元件分離結構， 所述氮化物系高電子遷移率電晶體至少於位於所述源極電極及所述汲極電極的正下方（、較佳為進而閘極電極的正下方）的III族氮化物層中未引入電漿損傷。
（附記24） 一種氮化物系高電子遷移率電晶體，包括： III族氮化物層，具有通道層、配置於所述通道層上的障壁層、及配置於所述障壁層上的頂蓋層； 源極電極、閘極電極及汲極電極； 元件分離結構；以及 絕緣膜，所述氮化物系高電子遷移率電晶體中， 所述絕緣膜覆蓋所述元件分離結構，且相對於配置有所述源極電極、所述閘極電極及所述汲極電極的區域，延伸至所述元件分離結構的外側而設置，於所述元件分離結構的外側，具有介隔所述頂蓋層設置於所述障壁層上的部分、以及設置於所述障壁層的正上方的部分。
（附記25） 一種結構體的製造方法，具有：準備處理對象物的步驟，所述處理對象物包括包含III族氮化物的被蝕刻區域、及包含n型雜質濃度較所述被蝕刻區域高的III族氮化物且與所述被蝕刻區域電性連接的陰極部；以及 於使所述被蝕刻區域及所述陰極部與包含接收電子的氧化劑的蝕刻液接觸的狀態下，對所述被蝕刻區域（及所述陰極部）照射光，藉此對所述被蝕刻區域進行蝕刻的步驟。
（附記26） 一種氮化物系高電子遷移率電晶體，包括： III族氮化物層，至少具有通道層、及配置於所述通道層上的障壁層（較佳為更具有配置於所述障壁層上的頂蓋層）； 源極電極、閘極電極及汲極電極；以及 元件分離結構，所述氮化物系高電子遷移率電晶體中， 所述III族氮化物層於俯視時的所述高電子遷移率電晶體的元件區域之外具有到達所述通道層的上部的深度的陰極部， 所述陰極部具有比俯視時為所述高電子遷移率電晶體的元件區域內的所述III族氮化物層中較所述障壁層的下表面更靠上方的部分的n型雜質濃度高的n型雜質濃度。
（附記27） 一種氮化物系高電子遷移率電晶體，包括： III族氮化物層，至少具有通道層、及配置於所述通道層上的障壁層（較佳為更具有配置於所述障壁層上的頂蓋層）； 源極電極、閘極電極及汲極電極；以及 元件分離結構，所述氮化物系高電子遷移率電晶體中， 所述III族氮化物層於俯視時的所述高電子遷移率電晶體的元件區域之外具有於所述障壁層的上方生長出的陰極部， 所述陰極部具有比俯視時為所述高電子遷移率電晶體的元件區域內的所述III族氮化物層中較所述障壁層的下表面更靠上方的部分的n型雜質濃度高的n型雜質濃度。
10:積層體 11:基板（基底基板） 12:III族氮化物層（磊晶層） 12a:成核層 12b:通道層 12c:障壁層 12d:頂蓋層 12L:磊晶下層 12U:磊晶上層 13:絕緣膜（鈍化絕緣膜） 21:被蝕刻區域 21G、21SD、21IS、21CP:區域（被蝕刻區域） 30:陰極墊（陰極部） 31、32、33、34:陰極墊 35:箭頭 50、53a:遮罩 51:硬遮罩 52:抗蝕劑遮罩 53:抗蝕劑遮罩 100:處理對象物 110CP:凹部 110D、111D:汲極凹槽 110G、111G、112G:閘極凹槽 110S、111S、112S:源極凹槽 110SD:歐姆凹槽 150:氮化物系高電子遷移率電晶體（HEMT） 151:源極電極 152:閘極電極 153:汲極電極 160:元件分離結構 170:絕緣膜 171、172:部分 180:元件區域 200:PEC蝕刻裝置 201:蝕刻液 210:容器 220:光源 221:光（紫外光） L g:閘極長度 W g:閘極寬度
圖1A是例示基於本發明一實施方式的高電子遷移率電晶體（high-electron-mobility transistor，HEMT）的概略剖面圖，圖1B是例示PEC蝕刻裝置的概略剖面圖。 圖2A～圖2C是例示基於本實施方式的HEMT的製造步驟的概略剖面圖。 圖3A～圖3C是例示基於本實施方式的HEMT的製造步驟的概略剖面圖。 圖4A～圖4C是例示基於本實施方式的HEMT的製造步驟的概略剖面圖。 圖5A～圖5C是例示基於本實施方式的HEMT的製造步驟的概略剖面圖。 圖6A及圖6B是例示基於本實施方式的HEMT的製造步驟的概略平面圖。 圖7A及圖7B是例示基於本實施方式的HEMT的製造步驟的概略平面圖。 圖8A及圖8B是示意性地表示形成閘極凹槽的PEC蝕刻的機制的概略剖面圖。 圖9A是表示基於第一變形例的元件分離結構的平面配置例的概略平面圖，圖9B是表示基於第二變形例的元件分離結構160的平面配置例的概略平面圖。 圖10A及圖10B是例示基於第二變形例的HEMT的製造步驟的概略剖面圖。 圖11是表示基於第三變形例的陰極墊的平面配置例的概略平面圖。 圖12是例示基於第四變形例的HEMT的概略剖面圖。 圖13是例示藉由PEC蝕刻形成元件分離結構的另一實施方式的步驟的概略剖面圖。 圖14是例示陰極墊的一部分與元件區域具有重疊的另一實施方式的概略平面圖。 圖15A及圖15B分別是例示基於陰極墊（陰極部）包含III族氮化物的另一實施方式的HEMT的製造步驟的概略剖面圖、及例示該HEMT的概略剖面圖。 圖16是例示基於陰極墊（陰極部）包含III族氮化物的又一實施方式的HEMT的概略剖面圖。
10:積層體
12b:通道層
12c:障壁層
12d:頂蓋層
13:絕緣膜(鈍化絕緣膜)
21SD:區域(被蝕刻區域)
30:陰極墊(陰極部)
50:遮罩
51:硬遮罩
52:抗蝕劑遮罩
100:處理對象物
110CP:凹部
110G:閘極凹槽
110SD:歐姆凹槽

Claims (24)

  1. 一種氮化物系高電子遷移率電晶體的製造方法，其為製造氮化物系高電子遷移率電晶體的方法，具有： 於氮化物半導體晶體基板上的俯視時的所述高電子遷移率電晶體的元件區域外，設置導電性構件的步驟； 於所述氮化物半導體晶體基板上形成遮罩的步驟，所述遮罩於形成供配置所述高電子遷移率電晶體的源極電極的凹槽即源極凹槽的源極凹槽被蝕刻區域、及形成供配置所述高電子遷移率電晶體的汲極電極的凹槽即汲極凹槽的汲極凹槽被蝕刻區域的至少一者具有開口； 於使設置有所述導電性構件並且形成有所述遮罩的所述氮化物半導體晶體基板與包含接收電子的氧化劑的蝕刻液接觸的狀態下，對所述氮化物半導體晶體基板照射光，藉此進行光電化學蝕刻，形成所述源極凹槽及所述汲極凹槽的至少一者的步驟；以及 形成所述高電子遷移率電晶體的元件分離結構的步驟。
  2. 如請求項1所述的氮化物系高電子遷移率電晶體的製造方法，其中，按照如請求項1所述的順序進行各步驟。
  3. 如請求項1或請求項2所述的氮化物系高電子遷移率電晶體的製造方法，其中，所述氮化物半導體晶體基板於基底基板上至少包括：通道層，形成有二維電子氣；障壁層，形成於所述通道層上；以及頂蓋層，包含帶隙較構成所述障壁層的III族氮化物小的III族氮化物，且形成於所述障壁層上， 於所述光電化學蝕刻中，將所述頂蓋層去除。
  4. 如請求項3所述的氮化物系高電子遷移率電晶體的製造方法，其中，所述導電性構件經由所述頂蓋層及所述二維電子氣的至少一者，與所述源極凹槽被蝕刻區域或所述汲極凹槽被蝕刻區域電性連接。
  5. 如請求項1至請求項4中任一項所述的氮化物系高電子遷移率電晶體的製造方法，其中，於形成所述元件分離結構的步驟中，將所述元件分離結構形成為與所述源極凹槽被蝕刻區域及所述汲極凹槽被蝕刻區域的至少一者的一部分於俯視時具有重疊。
  6. 如請求項1至請求項5中任一項所述的氮化物系高電子遷移率電晶體的製造方法，其中，於形成所述元件分離結構的步驟中，藉由離子注入、乾式蝕刻及光電化學蝕刻中的任一手法形成所述元件分離結構。
  7. 如請求項1至請求項6中任一項所述的氮化物系高電子遷移率電晶體的製造方法，其中，於形成所述元件分離結構的步驟中，將所述元件分離結構形成為與所述導電性構件的配置區域於俯視時不具有重疊。
  8. 如請求項7所述的氮化物系高電子遷移率電晶體的製造方法，其中，於形成所述元件分離結構的步驟中，將所述導電性構件用作遮罩的至少一部分，藉由離子注入形成所述元件分離結構。
  9. 如請求項7所述的氮化物系高電子遷移率電晶體的製造方法，其中，於形成所述元件分離結構的步驟中，於形成了至少覆蓋所述源極凹槽或所述汲極凹槽、及所述導電性構件以不使該些露出的遮罩的狀態下，藉由乾式蝕刻形成所述元件分離結構。
  10. 如請求項7所述的氮化物系高電子遷移率電晶體的製造方法，其中，於形成所述元件分離結構的步驟中，於形成了使所述導電性構件的至少一部分露出的遮罩的狀態下，藉由光電化學蝕刻形成所述元件分離結構。
  11. 如請求項10所述的氮化物系高電子遷移率電晶體的製造方法，其中，形成所述源極凹槽及所述汲極凹槽的至少一者的步驟中的光電化學蝕刻使用酸性的蝕刻液進行， 形成所述元件分離結構的步驟中的光電化學蝕刻使用鹼性的蝕刻液進行。
  12. 如請求項1至請求項6中任一項所述的氮化物系高電子遷移率電晶體的製造方法，其中，於形成所述元件分離結構的步驟中，將所述元件分離結構形成為與所述導電性構件的配置區域於俯視時具有重疊。
  13. 如請求項12所述的氮化物系高電子遷移率電晶體的製造方法，其中，形成所述元件分離結構的步驟於將所述導電性構件去除之後進行。
  14. 如請求項1至請求項13中任一項所述的氮化物系高電子遷移率電晶體的製造方法，於所述氮化物系高電子遷移率電晶體的製造方法中，製造於所述氮化物半導體晶體基板上沿閘極長度方向及閘極寬度方向的至少一個方向排列的多個高電子遷移率電晶體， 所述導電性構件配置於在所述閘極長度方向上鄰接的高電子遷移率電晶體元件彼此之間、及在所述閘極寬度方向上鄰接的高電子遷移率電晶體元件彼此之間的至少一者。
  15. 如請求項14所述的氮化物系高電子遷移率電晶體的製造方法，其中，配置於在所述閘極長度方向上鄰接的高電子遷移率電晶體元件彼此之間的所述導電性構件具有沿所述閘極寬度方向延伸的形狀。
  16. 如請求項14或請求項15所述的氮化物系高電子遷移率電晶體的製造方法，其中，配置於在所述閘極寬度方向上鄰接的高電子遷移率電晶體元件彼此之間的所述導電性構件具有沿所述閘極長度方向延伸的形狀。
  17. 如請求項1至請求項16中任一項所述的氮化物系高電子遷移率電晶體的製造方法，更具有： 於所述氮化物半導體晶體基板上形成另一遮罩的步驟，所述另一遮罩於形成供配置所述高電子遷移率電晶體的閘極電極的凹槽即閘極凹槽的閘極凹槽被蝕刻區域具有開口；以及 於使設置有所述導電性構件並且形成有所述另一遮罩的所述氮化物半導體晶體基板與包含接收電子的氧化劑的蝕刻液接觸的狀態下，對所述氮化物半導體晶體基板照射光，藉此進行另一光電化學蝕刻，形成所述閘極凹槽的步驟。
  18. 如請求項17所述的氮化物系高電子遷移率電晶體的製造方法，其中，所述氮化物半導體晶體基板於基底基板上至少包括：通道層，形成有二維電子氣；障壁層，形成於所述通道層上；以及頂蓋層，包含帶隙較構成所述障壁層的III族氮化物小的III族氮化物，且形成於所述障壁層上， 於所述光電化學蝕刻中，將所述頂蓋層去除， 於所述另一光電化學蝕刻中，將所述頂蓋層及所述障壁層的一部分去除。
  19. 如請求項17或請求項18所述的氮化物系高電子遷移率電晶體的製造方法，其中，於所述光電化學蝕刻及所述另一光電化學蝕刻中，使用相同的光源進行光照射， 藉由時間管理使所述光電化學蝕刻停止，藉由自停止使所述另一光電化學蝕刻停止。
  20. 如請求項17至請求項19中任一項所述的氮化物系高電子遷移率電晶體的製造方法，其中，所述另一光電化學蝕刻於所述光電化學蝕刻之前進行， 於所述另一光電化學蝕刻中，使用包含無機材料或金屬材料的硬遮罩形成所述另一遮罩。
  21. 如請求項17至請求項20中任一項所述的氮化物系高電子遷移率電晶體的製造方法，其中，於所述光電化學蝕刻中，使用抗蝕劑遮罩形成所述遮罩。
  22. 一種氮化物系高電子遷移率電晶體的製造方法，其為製造氮化物系高電子遷移率電晶體的方法，具有： 於氮化物半導體晶體基板上的俯視時的所述高電子遷移率電晶體的元件區域外，設置導電性構件的步驟； 於所述氮化物半導體晶體基板上形成遮罩的步驟，所述遮罩於形成供配置所述高電子遷移率電晶體的閘極電極的凹槽即閘極凹槽的閘極凹槽被蝕刻區域具有開口； 於使設置有所述導電性構件並且形成有所述遮罩的所述氮化物半導體晶體基板與包含接收電子的氧化劑的蝕刻液接觸的狀態下，對所述氮化物半導體晶體基板照射光，藉此進行光電化學蝕刻，形成所述閘極凹槽的步驟；以及 形成所述高電子遷移率電晶體的元件分離結構的步驟。
  23. 一種氮化物系高電子遷移率電晶體，包括： III族氮化物層，至少具有通道層、配置於所述通道層上的障壁層、及配置於所述障壁層上的頂蓋層； 源極電極、閘極電極及汲極電極； 元件分離結構；以及 形成於所述III族氮化物層的源極凹槽、及形成於所述III族氮化物層的汲極凹槽的至少一者， 所述氮化物系高電子遷移率電晶體至少在位於所述源極電極及所述汲極電極的正下方的III族氮化物層中未引入電漿損傷。
  24. 一種氮化物系高電子遷移率電晶體，包括： III族氮化物層，具有通道層、配置於所述通道層上的障壁層、及配置於所述障壁層上的頂蓋層； 源極電極、閘極電極及汲極電極； 元件分離結構；以及 絕緣膜， 所述絕緣膜覆蓋所述元件分離結構，且相對於配置有所述源極電極、所述閘極電極及所述汲極電極的區域，延伸至所述元件分離結構的外側而設置，於所述元件分離結構的外側，具有介隔所述頂蓋層設置於所述障壁層上的部分、以及設置於所述障壁層的正上方的部分。
TW110124659A 2020-07-16 2021-07-05 氮化物系高電子遷移率電晶體的製造方法及氮化物系高電子遷移率電晶體 TW202221799A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2020-122386 2020-07-16
JP2020122386 2020-07-16
JP2020147715A JP7509621B2 (ja) 2020-07-16 2020-09-02 窒化物系高電子移動度トランジスタの製造方法および窒化物系高電子移動度トランジスタ
JP2020-147715 2020-09-02

Publications (1)

Publication Number Publication Date
TW202221799A true TW202221799A (zh) 2022-06-01

Family

ID=79327415

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110124659A TW202221799A (zh) 2020-07-16 2021-07-05 氮化物系高電子遷移率電晶體的製造方法及氮化物系高電子遷移率電晶體

Country Status (3)

Country Link
US (1) US12002880B2 (zh)
CN (1) CN113948384A (zh)
TW (1) TW202221799A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117747421B (zh) * 2024-02-19 2024-06-18 中国电子产品可靠性与环境试验研究所（（工业和信息化部电子第五研究所）（中国赛宝实验室）） 欧姆接触结构及其制备方法、GaN HEMT器件

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7709859B2 (en) 2004-11-23 2010-05-04 Cree, Inc. Cap layers including aluminum nitride for nitride-based transistors
US8772833B2 (en) * 2011-09-21 2014-07-08 Electronics And Telecommunications Research Institute Power semiconductor device and fabrication method thereof
JP2013157407A (ja) * 2012-01-27 2013-08-15 Fujitsu Semiconductor Ltd 化合物半導体装置及びその製造方法
JP6565223B2 (ja) * 2015-03-05 2019-08-28 富士通株式会社 半導体装置及びその製造方法、電源装置、高周波増幅器
JP2016225426A (ja) 2015-05-29 2016-12-28 三菱電機株式会社 半導体装置およびその製造方法
JP6952983B2 (ja) 2017-05-12 2021-10-27 国立大学法人北海道大学 エッチング方法及びエッチング装置
TWI841533B (zh) * 2018-06-28 2024-05-11 晶元光電股份有限公司 高電子移動率電晶體及其製造方法
WO2020217768A1 (ja) 2019-04-26 2020-10-29 株式会社サイオクス 構造体の製造方法および中間構造体
JP7254639B2 (ja) 2019-04-26 2023-04-10 住友化学株式会社 素子の製造方法

Also Published As

Publication number Publication date
US20220037517A1 (en) 2022-02-03
CN113948384A (zh) 2022-01-18
US12002880B2 (en) 2024-06-04

Similar Documents

Publication Publication Date Title
JP5056753B2 (ja) 化合物半導体装置の製造方法及びエッチング液
JP5590874B2 (ja) 窒化物半導体素子
US9299823B2 (en) Semiconductor device and method of making including cap layer and nitride semiconductor layer
JP6627408B2 (ja) 半導体装置及び半導体装置の製造方法
EP2631950A1 (en) Semiconductor device and method for manufacturing same
CN108369974A (zh) 用于减轻非辐射复合的led侧壁处理
TW201301400A (zh) 電晶體元件及其製造方法
WO2012056602A1 (ja) 半導体装置
JP2009206123A (ja) Ｈｆｅｔおよびその製造方法
US20200127116A1 (en) Semiconductor devices and methods for fabricating the same
JP4517077B2 (ja) 窒化物半導体材料を用いたヘテロ接合電界効果型トランジスタ
JP2009177110A (ja) 窒化物半導体素子および窒化物半導体素子の製造方法
JP2009212472A (ja) 窒化物半導体素子
US9034722B2 (en) Method of removing a compound semiconductor layer from a compound semiconductor device
JP4151560B2 (ja) 半導体装置の製造方法
JP5161759B2 (ja) 化合物半導体装置の製造方法
TW202221799A (zh) 氮化物系高電子遷移率電晶體的製造方法及氮化物系高電子遷移率電晶體
JP7509621B2 (ja) 窒化物系高電子移動度トランジスタの製造方法および窒化物系高電子移動度トランジスタ
TWI837342B (zh) 結構體的製造方法以及中間結構體
JP2009200332A (ja) 窒化物半導体装置およびその製造方法
JP4821778B2 (ja) 光電気化学エッチング装置
JP2008010461A (ja) ヘテロ接合電界効果型トランジスタおよびヘテロ接合電界効果型トランジスタの製造方法
CN114521293B (zh) 半导体装置及半导体装置的制造方法
TWI843876B (zh) 結構體的製造方法及結構體
JP4917308B2 (ja) 窒化物半導体装置の製造方法