CN113948384A - 氮化物系高电子迁移率晶体管的制造方法和氮化物系高电子迁移率晶体管 - Google Patents

氮化物系高电子迁移率晶体管的制造方法和氮化物系高电子迁移率晶体管 Download PDF

Info

Publication number
CN113948384A
CN113948384A CN202110795314.5A CN202110795314A CN113948384A CN 113948384 A CN113948384 A CN 113948384A CN 202110795314 A CN202110795314 A CN 202110795314A CN 113948384 A CN113948384 A CN 113948384A
Authority
CN
China
Prior art keywords
nitride
recess
etching
electron mobility
high electron
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110795314.5A
Other languages
English (en)
Inventor
堀切文正
福原昇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Chemical Co Ltd
Original Assignee
Ricoh Co Ltd
Sumitomo Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2020147715A external-priority patent/JP7509621B2/ja
Application filed by Ricoh Co Ltd, Sumitomo Chemical Co Ltd filed Critical Ricoh Co Ltd
Publication of CN113948384A publication Critical patent/CN113948384A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3063—Electrolytic etching
    • H01L21/30635—Electrolytic etching of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明涉及氮化物系高电子迁移率晶体管的制造方法和氮化物系高电子迁移率晶体管。提供一种用于制造氮化物系高电子迁移率晶体管的PEC蚀刻技术。氮化物系高电子迁移率晶体管的制造方法具有如下工序：在基板上的俯视下为元件区域之外的区域设置导电性构件的工序；在基板上形成掩膜的工序，所述掩模在源凹部被蚀刻区域和漏凹部被蚀刻区域中的至少一者具有开口；通过在使设置有导电性构件且形成有掩膜的基板与蚀刻液接触的状态下对基板照射光，从而进行光电化学蚀刻，形成源凹部和漏凹部中的至少一者的工序，所述蚀刻液包含接收电子的氧化剂；以及，形成元件分离结构的工序。

Description

氮化物系高电子迁移率晶体管的制造方法和氮化物系高电子 迁移率晶体管
技术领域
本发明涉及氮化物系高电子迁移率晶体管的制造方法和氮化物系高电子迁移率晶体管。
背景技术
氮化镓(GaN)等III族氮化物作为用于制造发光元件、晶体管等半导体装置的材料而使用。
作为用于使GaN等III族氮化物形成各种结构的蚀刻技术，提出了光电化学(PEC)蚀刻(例如参照非专利文献1)。PEC蚀刻是与一般的干蚀刻相比损伤少的湿蚀刻，此外，与中性粒子束蚀刻(例如参照非专利文献2)、原子层蚀刻(例如参照非专利文献3)等损伤少的特殊干蚀刻相比，在装置简便的方面是优选的。
现有技术文献
非专利文献
非专利文献1：K.Miwa,Appl.Phys.Express 13,026508(2020).
非专利文献2：S.Samukawa,JJAP,45(2006)2395.
非专利文献3：T.Ohba,Jpn.J.Appl.Phys.56,06HB06(2017).
发明内容
发明要解决的问题
本发明的一个目的是提供用于制造氮化物系高电子迁移率晶体管的PEC蚀刻技术。
用于解决问题的方案
根据本发明的一个方式，提供一种氮化物系高电子迁移率晶体管的制造方法，其具有如下工序：
在氮化物半导体晶体基板上的俯视下为前述高电子迁移率晶体管的元件区域之外的区域设置导电性构件的工序；
在前述氮化物半导体晶体基板上形成掩膜的工序，所述掩膜在形成源凹部的源凹部被蚀刻区域和形成漏凹部的漏凹部被蚀刻区域中的至少一者具有开口，所述源凹部为配置前述高电子迁移率晶体管的源电极的凹部，所述漏凹部为配置前述高电子迁移率晶体管的漏电极的凹部；
通过在使设置有前述导电性构件且形成有前述掩膜的前述氮化物半导体晶体基板与蚀刻液接触的状态下对前述氮化物半导体晶体基板照射光，从而进行光电化学蚀刻，形成前述源凹部和前述漏凹部中的至少一者的工序，所述蚀刻液包含接受电子的氧化剂；以及
形成前述高电子迁移率晶体管的元件分离结构的工序。
根据本发明的其它方式，提供一种氮化物系高电子迁移率晶体管，其具备：
III族氮化物层，其至少具有沟道层、配置在前述沟道层上的势垒层和配置在前述势垒层上的盖层；
源电极、栅电极和漏电极；
元件分离结构；以及
形成于前述III族氮化物层的源凹部和形成于前述III族氮化物层的漏凹部中的至少一者，
至少在位于前述源电极和漏电极的正下方的III族氮化物层中未导入等离子体损伤。
发明的效果
提供用于制造氮化物系高电子迁移率晶体管的PEC蚀刻技术。
附图说明
图1A是例示出本发明的一个实施方式所述的HEMT的示意剖视图，图1B是例示出PEC蚀刻装置的示意剖视图。
图2A～图2C是例示出本实施方式所述的HEMT的制造工序的示意剖视图。
图3A～图3C是例示出本实施方式所述的HEMT的制造工序的示意剖视图。
图4A～图4C是例示出本实施方式所述的HEMT的制造工序的示意剖视图。
图5A～图5C是例示出本实施方式所述的HEMT的制造工序的示意剖视图。
图6A和图6B是例示出本实施方式所述的HEMT的制造工序的示意俯视图。
图7A和图7B是例示出本实施方式所述的HEMT的制造工序的示意俯视图。
图8A和图8B是示意性地示出形成栅凹部的PEC蚀刻的机理的示意剖视图。
图9A是示出第一变形例所述的元件分离结构的平面配置例的示意俯视图，图9B是示出第二变形例所述的元件分离结构160的平面配置例的示意俯视图。
图10A和图10B是例示出第二变形例所述的HEMT的制造工序的示意剖视图。
图11是示出第三变形例所述的阴极极板的平面配置例的示意俯视图。
图12是例示出第四变形例所述的HEMT的示意剖视图。
图13是例示出通过PEC蚀刻形成元件分离结构的其它实施方式的工序的示意剖视图。
图14是例示出阴极极板的一部分与元件区域有重叠的其它实施方式的示意俯视图。
图15A和图15B分别是例示出由III族氮化物构成阴极极板(阴极部)的其它实施方式所述的HEMT的制造工序的示意剖视图和例示出该HEMT的示意剖视图。
图16是例示出由III族氮化物构成阴极极板(阴极部)的其它实施方式所述的HEMT的示意剖视图。
附图标记说明
10…层叠体、11…基板、12…III族氮化物层(外延层)、12a…核生成层、12b…沟道层、12c…势垒层、12d…盖层、13…绝缘膜、21…被蚀刻区域、30…阴极极板、50…掩膜、51…硬掩膜、52…抗蚀掩膜、53…抗蚀掩膜、100…处理对象物、110S…源凹部、110D…漏凹部、110SD…欧姆凹部、110G…栅凹部、150…氮化物系高电子迁移率晶体管、151…源电极、152…栅电极、153…漏电极、160…元件分离结构、170…绝缘膜、171…(绝缘膜170的)部分、172…(绝缘膜170的)部分、180…元件区域、200…PEC蚀刻装置、201…蚀刻液、210…容器、220…光源、221…光
具体实施方式
对于使用了III族氮化物的高电子迁移率晶体管(氮化物系高电子迁移率晶体管)而言，使用在势垒层上形成盖层的技术。势垒层例如由氮化铝镓(AlGaN)构成，盖层例如由GaN构成。以下，也将氮化物系高电子迁移率晶体管简称为HEMT。
在现有技术中，HEMT的源电极和漏电极形成在盖层上，以此为起因，无法降低源电极和漏电极的接触电阻。
可以考虑通过去除盖层来降低源电极和漏电极的接触电阻。但是，用于蚀刻盖层的现有技术为干蚀刻，由于起因于干蚀刻的蚀刻损伤，导致即便去除盖层也无法降低接触电阻。
作为抑制蚀刻损伤并对GaN等III族氮化物进行蚀刻的新型技术，提出了光电化学(PEC)蚀刻。作为HEMT的PEC蚀刻技术，本申请发明人至今为止提出了如下技术：通过将源电极或漏电极用作阴极极板，从而利用PEC蚀刻来形成栅凹部(日本特愿2019-140027)。阴极极板详见后述，是指为了进行无电极PEC蚀刻而使用的导电性构件。
该栅凹部形成技术中，无法通过PEC蚀刻来去除夹在源电极下方或漏电极下方的盖层。源电极和漏电极形成在盖层上，无法降低源电极和漏电极的由盖层引起的接触电阻。
通过使用PEC蚀刻，能够抑制蚀刻损伤并去除盖层。但是，怎样进行将夹在源电极下方或漏电极下方的盖层去除的PEC蚀刻仍然未知。本申请发明人在以下的实施方式中针对这种技术进行提案。
<实施方式>
针对本发明的一个实施方式所述的氮化物系高电子迁移率晶体管(HEMT)150进行说明。图1A是例示出HEMT150的示意剖视图，表示1个HEMT元件。HEMT150具备层叠体10、源电极151、栅电极152、漏电极153、元件分离结构160和绝缘膜170。
层叠体(氮化物半导体晶体基板)10具有基板(基底基板)11和形成在基板11上的III族氮化物层12(以下也称为外延层12)。基板11是成为使外延层12外延生长的基底的晶体基板，作为基板11，可以使用例如半绝缘性基板。此处，“半绝缘性”是指例如电阻率为105Ωcm以上的状态。作为半绝缘性基板，例如可以使用半绝缘性的碳化硅(SiC)基板，此外，例如可以使用半绝缘性的氮化镓(GaN)基板。半绝缘性的GaN基板例如是(Fe)掺杂、锰(Mn)掺杂的GaN基板。
作为在基板11使用SiC基板时的外延层12，例如可以使用由氮化铝(AlN)构成的核生成层12a、由GaN构成的沟道层12b、由氮化铝镓(AlGaN)构成的势垒层12c、以及由GaN构成的盖层12d的层叠结构。
在沟道层12b与势垒层12c的层叠结构中，在沟道层12b的上表面附近形成成为HEMT150的沟道的二维电子气体(2DEG)。需要说明的是，作为沟道层12b的材料，除了使用GaN之外，也可以使用AlGaN。作为沟道层12b中使用的AlGaN，可使用与势垒层12c中使用的AlGaN相比Al组成低的(带隙小的)物质。
作为基板11，不限定于SiC基板，可以使用其它基板(蓝宝石基板、硅(Si)基板、(半绝缘性的)GaN基板等)。外延层12的层叠结构可以根据基板11的种类、想要获得的HEMT150的特性等来适当选择。例如，在基板11使用GaN基板时的外延层12中，可以省略核生成层12a。
外延层12的上表面由构成外延层12的III族氮化物的c面构成。此处，“由c面构成”是指：相对于该上表面最近的低指数晶面是构成外延层12的III族氮化物晶体的c面。构成外延层12的III族氮化物具有位错(贯通位错)，位错在该上表面以规定的密度进行分布。
层叠体10可以具有配置在外延层12上的钝化绝缘膜13(以下也称为绝缘膜13)。绝缘膜13例如由氮化硅构成。
在外延层12之中，将沟道层12b以下的部分称为外延下层12L，将比沟道层12b更靠上侧的部分称为外延上层12U。外延下层12L包括形成2DEG的沟道层12b。外延上层12U包括形成在沟道层12b上的势垒层12c和形成在势垒层12c上的盖层12d。势垒层12c由与构成沟道层12b的III族氮化物相比带隙更大的III族氮化物构成，使沟道层12b产生2DEG。盖层12d由与构成势垒层12c的III族氮化物相比带隙小的III族氮化物构成。
本实施方式的HEMT150中，栅电极152配置于栅凹部110G，源电极151配置于源凹部110S，漏电极153配置于漏凹部110D。栅凹部110G、源凹部110S和漏凹部110D分别为在外延上层12U中形成的凹部(通过蚀刻外延上层12U而形成的结构)。以下，有时也将源凹部110S和漏凹部110D一并(不特别区分源凹部110S和漏凹部110D，用于表示它们中的至少一者)称为欧姆凹部110SD
栅凹部110G是通过使盖层12d和势垒层12c的一部分被蚀刻而在外延上层12U形成的凹部，在栅凹部110G的底部露出势垒层12c。栅凹部110G的下方的势垒层12c的厚度(从沟道层12b的上表面起至栅凹部110G的底部为止的厚度)可以设定为规定厚度以使HEMT150的阈值栅电压成为规定值。
欧姆凹部110SD是通过(仅)蚀刻盖层12d而在外延上层12U中形成的凹部，在欧姆凹部110SD的底部露出势垒层12c。欧姆凹部110SD比栅凹部110G浅。通过在欧姆凹部110SD中分别配置源电极151和漏电极153，从而能够降低源电极151和漏电极153的接触电阻。可认为这是因为：源电极151和漏电极153与势垒层12c直接接触，从而可抑制由盖层12d引起的频带的上升。
栅电极152例如由在镍(Ni)层上层叠有金(Au)层的Ni/Au层形成。源电极151和漏电极153例如分别由在钛(Ti)层上层叠铝(Al)层并在Al层上层叠Ti层、进而在Ti层上层叠Au层的Ti/Al/Ti/Au层形成。
元件分离结构160是在邻接的HEMT元件之间将盖层12d和2DEG切断的结构，将夹着元件分离结构160而邻接的HEMT元件彼此电分离。作为元件分离结构160，在本实施方式中例示出元件分离槽，但元件分离结构160也可以通过离子注入来形成，而不是形成槽。作为元件分离槽的元件分离结构160以其底部到达沟道层12b的中途深度的方式形成。
元件分离结构160划定出作为HEMT元件而发挥功能的元件区域180。在俯视下，元件分离结构160的包围HEMT元件的封闭形状的边缘(HEMT元件侧、换言之内侧的边缘)的内部区域成为元件区域180(参照图7A)。
绝缘膜170在源电极151和漏电极153的上表面上具有开口，其覆盖元件分离结构160，并延伸至元件分离结构160的外侧。本实施方式的绝缘膜170作为栅绝缘膜而设置，其夹在栅凹部110G与栅电极152之间。绝缘膜170例如由氧化铝构成。
本实施方式中，欧姆凹部110SD通过利用光电化学(PEC)蚀刻对外延上层12U进行蚀刻来形成。需要说明的是，本实施方式中，栅凹部110G也是通过利用PEC蚀刻对外延上层12U进行蚀刻来形成的。在HEMT150的制造工序中，将实施各种处理直至完成HEMT150为止的中间结构体称为处理对象物100。
图1B是例示出PEC蚀刻装置200的示意剖视图。PEC蚀刻装置200具有：收纳处理对象物100和蚀刻液201的容器210、以及射出光221的光源220。
PEC蚀刻中的处理对象物100具备层叠体10(至少是外延下层12L和外延上层12U)、阴极极板30和掩膜50。层叠体10(更具体为外延上层12U)具有通过PEC蚀刻来进行蚀刻的被蚀刻区域21。该被蚀刻区域21用掩膜50来划定。PEC蚀刻中的处理对象物100更具体而言可例示出图2C和图3B。
PEC蚀刻通过在使处理对象物100浸渍于蚀刻液201并使被蚀刻区域21和阴极极板30与蚀刻液201接触的状态下，隔着蚀刻液201对被蚀刻区域21照射光221来进行(PEC蚀刻通过在使设置有阴极极板30且形成有掩膜50的层叠体10与蚀刻液201接触的状态下对层叠体10照射光221来进行)。
针对PEC蚀刻的机理进行说明，且针对蚀刻液201、阴极极板30等进行更详细的说明。作为进行PEC蚀刻的III族氮化物的例子，可列举出氮化镓(GaN)来进行说明。
PEC蚀刻是湿蚀刻，通过在处理对象物100浸渍于蚀刻液201的状态下进行。作为蚀刻液201，可使用碱性或酸性的蚀刻液201，该蚀刻液包含用于生成构成被蚀刻区域21的III族氮化物所含有的III族元素的氧化物的氧，还包含接收电子的氧化剂。
作为该氧化剂，优选使用过二硫酸根离子(S2O8 2-)，作为蚀刻液201，可使用(至少)使过二硫酸根离子(S2O8 2-)的盐以规定浓度溶解于水中而得的水溶液。更具体而言，该氧化剂以由S2O8 2-生成的硫酸根离子自由基(SO4 -*)接收电子而变成硫酸根离子(SO4 2-)的方式发挥功能。
作为蚀刻液201中使用的S2O8 2-的盐，可列举出例如过二硫酸铵(NH4)2S2O8、过二硫酸钾(K2S2O8)、过二硫酸钠(Na2S2O8)等。从抑制由蚀刻液201引起的碱金属元素残留的观点出发，优选使用不含碱金属的(NH4)2S2O8。
需要说明的是，这些S2O8 2-的盐的水溶液均为酸性。例如，可通过向这些S2O8 2-的盐的水溶液中以适当的浓度混合KOH水溶液等碱性水溶液来获得碱性的蚀刻液201。
本实施方式的PEC蚀刻中的反应可以总结如[化学式1]。
[化学式1]
Figure BDA0003162496660000091
由蚀刻液所包含的S2O8 2-生成SO4 -*的反应如[化学式2]所示。换言之，通过加热S2O8 2-和对S2O8 2-照射光中的至少一者，能够生成SO4 -*。
[化学式2]
Figure BDA0003162496660000092
如[化学式1]所示那样，通过对III族氮化物照射与该III族氮化物的带隙相对应的波长以下的光221(本例中，是与GaN的带隙相对应的365nm以下的紫外光221)，从而在III族氮化物中生成空穴(h+)和电子(e-)。通过生成空穴，III族氮化物(本例中为GaN)被分解成III族元素的阳离子(本例中为Ga3+)和氮气(N2气体)，III族元素的阳离子与水(H2O)所包含的氧结合，由此生成III族元素的氧化物(本例中为Ga2O3)。通过使III族元素的氧化物溶解于碱性或酸性的蚀刻液201，从而III族氮化物被蚀刻。III族氮化物中生成的电子因与SO4 -*结合生成SO4 2-而被消耗。随着PEC蚀刻的进行，氢离子(H+)浓度增加，由此，蚀刻液201的pH减少。
PEC蚀刻无论蚀刻液201是碱性还是酸性均可进行，但抗蚀掩膜对碱的耐性低，因此，使用抗蚀掩膜时，优选使用(从PEC蚀刻开始时起为)酸性的蚀刻液201。
此外，如后述的其它实施方式中说明那样，从通过2DEG的减少而使PEC蚀刻自行停止(抑制发生过深的PEC蚀刻)的观点出发，也优选使用(自PEC蚀刻的开始时起为)酸性的蚀刻液201。
阴极极板30是由金属等导电性材料形成的导电性构件，以与借助盖层12d以及2DEG中的至少一者同被蚀刻区域21电连接的处理对象物100的导电性区域的至少一部分表面接触的方式设置(参照图8A)。此外，阴极极板30以在PEC蚀刻时阴极极板30的至少一部分、例如上表面与蚀刻液201接触的方式设置。阴极极板30例如由钛(Ti)构成。
PEC蚀刻的被蚀刻区域21中，通过光照射而生成空穴，从而生成III族元素的氧化物。换言之，该被蚀刻区域21作为消耗空穴的阳极而发挥功能。通过对被蚀刻区域21进行光照射而与空穴成对生成的电子可经由盖层12d和2DEG中的至少一者而流至阴极极板30。阴极极板30的与蚀刻液201接触的表面作为该电子通过被释放至蚀刻液201而被消耗的阴极而发挥功能。像这样，通过使阴极极板30作为阴极发挥功能，从而能够进行PEC蚀刻。
本实施方式所述的PEC蚀刻中，利用蚀刻液201作为氧化剂而包含的S2O8 2-(更具体而言，利用由S2O8 2-生成的SO4 -*)来消耗通过对III族氮化物进行光照射而与空穴一同生成的电子，从而能够进行PEC蚀刻。换言之，能够以从处理对象物100向蚀刻液201中直接(不借助外部布线地)释放电子的方式进行PEC蚀刻。
与此相对，作为不使用这种氧化剂的PEC蚀刻技术，有如下方式的PEC蚀刻：借助向蚀刻液的外部延伸的布线，将III族氮化物中生成的电子从浸渍于蚀刻液的阴极电极释放至蚀刻液中。较之使用这种阴极电极的有电极PEC蚀刻，本实施方式所述的PEC蚀刻是无需设置这种阴极电极的无电极(无接触)PEC蚀刻。
也可以对除了例示的GaN之外的III族氮化物来进行PEC蚀刻。III族氮化物所含有的III族元素可以为铝(Al)、镓(Ga)和铟(In)中的至少一者。对III族氮化物中的Al成分或In成分进行PEC蚀刻的构思与针对Ga成分并参照[化学式1]而说明的构思相同。换言之，通过对III族氮化物进行光照射而生成空穴，从而生成Al的氧化物或In的氧化物，通过使这些氧化物溶解于碱性或酸性的蚀刻液而能够进行PEC蚀刻。所照射的光221的波长可根据作为蚀刻对象的III族氮化物的组成来适当变更。以GaN的PEC蚀刻作为基准，在含有Al的情况下，使用更短波长的光221即可，在含有In的情况下，也可以利用更长波长的光221。换言之，可根据想要蚀刻的III族氮化物的组成，适当选择并使用该III族氮化物发生PEC蚀刻的波长的光221。
接着，针对本实施方式所述的HEMT150的制造方法进行说明。本实施方式的制造方法具有如下工序：在层叠体10上的俯视下为HEMT150的元件区域180之外的区域设置阴极极板30的工序(参照图2B和图6A)；在层叠体10上形成掩膜50的工序，所述掩膜在形成欧姆凹部110SD的被蚀刻区域21SD具有开口(参照图3B)；通过PEC蚀刻来形成欧姆凹部110SD的工序(参照图3C)；以及形成元件分离结构160的工序(参照图4B)。
在形成HEMT150的层叠体10的晶圆上，多个HEMT元件沿着栅长度方向和栅宽度方向中的至少一个方向周期性地排列配置。与此对应，多个阴极极板30沿着栅长度方向和栅宽度方向中的至少一个方向周期性地排列配置。
图2A～图5C是例示出本实施方式所述的HEMT150的制造工序的示意剖视图。为了避免图示的复杂，在图2A～图5C中示出层叠体10的沟道层12b以上的部分。在图2A～图5C的剖视图中示出1个HEMT元件。
图6A～图7B是例示出本实施方式所述的HEMT150的制造工序的示意俯视图。在图6A～图7B的俯视图中，示出沿着栅长度方向排列的2个HEMT元件。
参照图2A。准备层叠体10的晶圆。层叠体10具有被蚀刻区域21G、21SD、21IS和21CP。被蚀刻区域21G是为了形成栅凹部110G而被蚀刻的区域，所述栅凹部110G是配置栅电极152的凹部。被蚀刻区域21SD是为了形成欧姆凹部110SD而被蚀刻的区域，所述欧姆凹部110SD是配置源电极151或漏电极153的凹部。被蚀刻区域21IS是为了形成作为元件分离槽的元件分离结构160而被蚀刻的区域。被蚀刻区域21CP是为了形成配置阴极极板30的凹部110CP而被蚀刻的区域。以下，将被蚀刻区域21G～21CP分别简称为区域21G～21CP。
参照图2B。通过光刻和蚀刻，在绝缘膜13的区域21G、21SD、21IS和21CP形成底部露出盖层12d的凹部。绝缘膜13的蚀刻可使用例如基于缓冲氢氟酸水溶液、氢氟酸水溶液等的湿蚀刻，此外，可使用例如基于原子层蚀刻、中性粒子束蚀刻等的低损伤的干蚀刻。
进而，通过光刻和蚀刻，在盖层12d的区域21CP形成底部露出势垒层12c的凹部110CP。形成凹部110CP的盖层12d的蚀刻例如可使用基于原子层蚀刻、中性粒子束蚀刻等的低损伤的干蚀刻。
在形成凹部110CP后，在处理对象物100的上表面的整面上例如堆积Ti膜并通过剥离来去除凹部110CP的外侧的无用部的Ti膜，由此形成阴极极板30。
需要说明的是，盖层12d通常掺杂成n型(具有n型的导电性)，因此，阴极极板30也可以形成在盖层12d上。通过形成在去除了盖层12d的凹部110CP中、换言之势垒层12c的正上方，从而能够降低阴极极板30的接触电阻。另一方面，通过将阴极极板30形成在盖层12d上，从而能够省略用于去除凹部110CP的盖层12d的光刻和蚀刻工序。
在盖层12d上或势垒层12c上形成的阴极极板30与使用阴极极板30进行PEC蚀刻的被蚀刻区域21借助盖层12d和2DEG中的至少一者进行电连接。需要说明的是，导电率可以是2DEG大于盖层12d。
参照图2C。在处理对象物100的上表面的整面堆积例如氧化硅膜。通过光刻和蚀刻来去除氧化硅膜的配置在区域21G和阴极极板30的上表面上的部分，由此，形成配置在盖层12d上方的硬掩膜51。氧化硅膜的蚀刻例如可以使用缓冲氢氟酸水溶液。需要说明的是，本说明书中，硬掩膜是指(相对于由有机材料构成的抗蚀掩膜，)由无机材料或金属材料构成的掩膜。
参照图3A。以硬掩膜51(和夹在硬掩膜51下方的绝缘膜13等)作为掩膜50，通过PEC蚀刻对区域21G的盖层12d和势垒层12c进行蚀刻而形成栅凹部110G。
图8A和图8B是示意性地示出形成栅凹部110G的PEC蚀刻的机理的示意剖视图。图8A表示PEC蚀刻进行的情况，图8B表示PEC蚀刻停止的情况。
如上所述，通过对被蚀刻区域21G进行光照射而生成的电子借助盖层12d和2DEG中的至少一者流到阴极极板30，并从阴极极板30的表面释放到蚀刻液201中，由此进行PEC蚀刻。图8A中，用箭头35来表示电子的示意性流动。
随着PEC蚀刻的进行，势垒层12c变薄，栅凹部110G下方的2DEG减少时，PEC蚀刻变得难以进行，不久会如图8B所示那样，以在栅凹部110G的下方残留有规定厚度的势垒层12c的状态，PEC蚀刻自动停止(自行停止)。该规定厚度例如可通过光221的强度来调整，可以以HEMT150的阈值栅电压成为规定值的方式进行设定。
参照图3B。形成在区域21SD和阴极极板30的上表面之上具有开口的抗蚀掩膜52(掩膜50)。以抗蚀掩膜52作为掩膜，对区域21SD上的硬掩膜51进行蚀刻，由此使区域21SD的盖层12d露出。
参照图3C。以抗蚀掩膜52(和夹在抗蚀掩膜52下方的硬掩膜51和绝缘膜13等)作为掩膜50，通过PEC蚀刻对区域21SD的盖层12d进行蚀刻，由此形成欧姆凹部110SD。其后，去除抗蚀掩膜52。
参照图4A。形成在区域21IS上具有开口的抗蚀掩膜53。抗蚀掩膜53填充在栅凹部110G和欧姆凹部110SD中，覆盖阴极极板30的上表面的整面。
参照图4B。以抗蚀掩膜53(和夹在抗蚀掩膜53下方的硬掩膜51和绝缘膜13等)作为掩膜50，对区域21IS的盖层12d、势垒层12c和沟道层12b进行蚀刻，由此形成作为元件分离槽的元件分离结构160。在形成元件分离结构160的蚀刻中，例如使用电感耦合等离子体反应性离子蚀刻等干蚀刻。元件分离结构160也可不通过外延层12的蚀刻，而是通过向外延层12中进行离子注入来形成。
参照图4C。去除抗蚀掩膜53和硬掩膜51。进而，利用例如盐酸(HCl)与过氧化氢(H2O2)的混合水溶液(过氧盐酸溶液)来清洗处理对象物100。例如，通过利用过氧盐酸溶液进行清洗，也能够进行阴极极板30的去除。
如上所述，位错在外延层12的上表面以规定的密度进行分布。在位错中，空穴的寿命短，因此难以产生PEC蚀刻。因此，在通过PEC蚀刻而形成的栅凹部110G和欧姆凹部110SD的底部，在与位错对应的位置，容易以PEC蚀刻的溶解残留部分的形式形成凸部。
根据本申请发明人获得的见解，例如，通过用过氧盐酸溶液进行清洗，也能够对该凸部进行蚀刻，换言之，能够提高栅凹部110G和欧姆凹部110SD的底部的平坦性。像这样，本实施方式中，在形成元件分离结构160后进行的清洗处理还兼作阴极极板30的去除处理、以及栅凹部110G和欧姆凹部110SD的底部的平坦化处理。
这种清洗处理除了使用过氧盐酸溶液来进行之外，也可以使用盐酸(HCl)水溶液、硫酸(H2SO4)与过氧化氢(H2O2)的混合水溶液(食人鱼溶液)、四甲基氢氧化铵(TMAH)水溶液、氟化氢水溶液(氢氟酸)、氢氧化钾(KOH)水溶液等来进行。
参照图5A。通过使用在欧姆凹部110SD上具有开口的抗蚀掩膜的剥离，从而形成源电极151和漏电极153。
源电极151和漏电极153由例如Ti/Al/Ti/Au层形成。
参照图5B。在处理对象物100的上表面的整面上堆积例如氧化铝膜。通过光刻和蚀刻，将氧化铝膜的配置在源电极151和漏电极153的上表面上的部分去除，由此形成绝缘膜170。氧化硅膜的蚀刻例如可以使用缓冲氢氟酸水溶液。
参照图5C。通过使用在栅凹部110G上具有开口的抗蚀掩膜的剥离，从而形成栅电极152。栅电极152例如由Ni/Au层形成。栅电极152夹着作为栅绝缘膜的绝缘膜170而形成于栅凹部110G中。如上操作来制造HEMT150。
图6A是与图2B相对应的示意俯视图，表示阴极极板30的平面配置例。如图2B和图6A所示那样，阴极极板30设置在层叠体10上的(俯视下为)HEMT150的元件区域180之外的区域。
图6B是与图3C相对应的示意俯视图，表示栅凹部110G和欧姆凹部110SD的平面配置例。
本实施方式中，将阴极极板30设置在元件区域180之外的区域。通过使用这样设置的阴极极板30，能够通过PEC蚀刻来形成欧姆凹部110SD。此外，通过将阴极极板30设置在元件区域180之外的区域，从而提高阴极极板30的形状、配置等的自由度。需要说明的是，也可以将这种阴极极板30用于栅凹部110G的基于PEC蚀刻的形成。
本例中，更具体而言，阴极极板30配置于在栅长度方向(纸面左右方向)上邻接的HEMT元件彼此之间。例如，如图6B所示那样，某个阴极极板32配置在纸面左方的第一HEMT元件的漏凹部111D与邻接于第一HEMT元件的第二HEMT元件(纸面右方的HEMT元件)的源凹部112S之间。
由此，例如能够在距离第一HEMT元件的漏凹部111D和第二HEMT元件的源凹部112S均等的位置设置阴极极板30，因此，容易提高形成两个凹部的PEC蚀刻条件的均匀性。
此外，本例中，阴极极板30具有沿着栅宽度方向(纸面上下方向)延伸的形状、换言之、沿着与欧姆凹部110SD的长度方向平行的方向延伸的形状。
由此，例如，在欧姆凹部110SD的长度方向上，容易提高PEC蚀刻条件的均匀性。
本实施方式中，例示出在形成栅凹部110G后形成欧姆凹部110SD的方式。通过形成栅凹部110G，栅凹部110G的部分的盖层12d被去除，且栅凹部110G的下方的2DEG减少。
因此，同一HEMT元件所具有的源凹部110S和漏凹部110D难以与同一阴极极板30导通。例如，如图6B所示那样，在第一HEMT元件的源凹部111S侧配置的阴极极板31与相对于栅凹部111G配置在与阴极极板31相反一侧的漏凹部111D难以导通。
但是，第一HEMT元件的漏凹部111D与相对于栅凹部111G配置在与漏凹部111D相同一侧的阴极极板32容易导通。此外，同样地，第二HEMT元件的源凹部112S与相对于栅凹部112G配置在与源凹部112S相同一侧的阴极极板32容易导通。
像这样，本例中，通在形成这些HEMT元件的欧姆凹部110SD的PEC蚀刻中共用配置于在栅长度方向上邻接的HEMT元件之间的阴极极板30，能够良好地进行欧姆凹部110SD的形成。由此，例如，能够提高在栅长度方向上邻接的HEMT元件的PEC蚀刻条件的均匀性，或者容易在形成栅凹部110G后形成欧姆凹部110SD。
图7A是与图4B相对应的示意俯视图，表示元件分离结构160的平面配置例。元件分离结构160划定出作为HEMT元件而发挥功能的元件区域180。在俯视下，元件分离结构160的包围HEMT元件的封闭形状的边缘(用虚线的粗线表示的HEMT元件侧、换言之内侧的边缘)的内部区域成为元件区域180。
本实施方式中，例示出以设置有阴极极板30的状态形成元件分离结构160的方式。阴极极板30作为形成元件分离结构160时的(进行干蚀刻、离子注入等时的)掩膜50的至少一部分而发挥功能。因此，在本例中，元件分离结构160以与阴极极板30的配置区域(在俯视下)没有重叠的方式形成。
以设置有阴极极板30的状态形成元件分离结构160的方式中，优选在形成有以不使阴极极板30露出的方式进行覆盖的掩膜(抗蚀掩膜53)的状态下进行形成元件分离结构160的干蚀刻(参照图4B)。由此，可抑制因该干蚀刻而导致阴极极板30被蚀刻，能够抑制由构成阴极极板30的材料(例如Ti等金属)引起的无用污染。
在元件分离结构160中，2DEG被切断，且基于盖层12d的导通也消失。因此，在形成元件分离结构160后，无法使用在某个元件区域180之外的区域设置的阴极极板30并通过PEC蚀刻来形成配置于该元件区域180的欧姆凹部110SD(或栅凹部110G)。
因此，本实施方式中，使用在元件区域180之外的区域设置的阴极极板30并通过PEC蚀刻来形成欧姆凹部110SD(和栅凹部110G)后，形成元件分离结构160。
图7B是与图5C相对应的示意俯视图，表示源电极151、栅电极152和漏电极153的平面配置例。利用栅电极152的宽度来划定HEMT元件的栅长Lg。在栅长度方向上排列有源电极151、栅电极152和漏电极153。与栅长度方向正交的方向是栅宽度方向，利用元件区域180的栅宽度方向的长度来划定栅宽Wg。在邻接的HEMT元件之间，源电极151彼此、栅电极152彼此以及漏电极153彼此分别可以根据需要而进行电连接。
本实施方式中，形成栅凹部110G的蚀刻与形成欧姆凹部110SD的蚀刻均通过PEC蚀刻来进行。以下，将形成栅凹部110G的PEC蚀刻称为栅凹部110G的PEC蚀刻，将形成欧姆凹部110SD的PEC蚀刻称为欧姆凹部110SD的PEC蚀刻。
栅凹部110G的PEC蚀刻和欧姆凹部110SD的PEC蚀刻可分别切换光源220(变更光221的波长特性)，但从使PEC蚀刻装置200的结构简单的观点出发，优选在两种PEC蚀刻中使用相同的光源220(具有相同波长特性的光221)。
在盖层12d由GaN构成且势垒层12c由AlGaN构成的例子中，利用可对势垒层12c(AlGaN)进行PEC蚀刻的短波长的光221，对盖层12d(GaN)也能够进行PEC蚀刻。
栅凹部110G的PEC蚀刻如上所述，能够通过自行停止来停止。另一方面，使用这种短波长的光221进行欧姆凹部110SD的PEC蚀刻时，如果不设置某种时间限制，则蚀刻会深度进行至自行停止为止。因此，欧姆凹部110SD的PEC蚀刻通过时间管理来停止。由此，能够使用相同的光源220来进行两种PEC蚀刻。
需要说明的是，在欧姆凹部110SD的PEC蚀刻中，也可以通过使用能够对盖层12d进行PEC蚀刻但无法对势垒层12c进行PEC蚀刻的长波长的光221，从而在盖层12d的全部厚度被蚀刻的时间点停止蚀刻。
栅凹部110G的PEC蚀刻所需的时间长于与栅凹部110G的PEC蚀刻相比更浅的欧姆凹部110SD的PEC蚀刻所需的时间。本实施方式中，使用硬掩膜51来进行时间长的栅凹部110G的PEC蚀刻。可以(仅)使用抗蚀掩膜来进行栅凹部110G的PEC蚀刻，但为了进一步提高掩膜对蚀刻液201的耐性、进一步提高图案化精度，在栅凹部110G的PEC蚀刻中优选使用硬掩膜51。
本实施方式中，在栅凹部110G的PEC蚀刻后，进行欧姆凹部110SD的PEC蚀刻。在栅凹部110G的PEC蚀刻时，与欧姆凹部110SD相对应的区域21SD的盖层12d成为被硬掩膜51保护的状态(参照图3A)。由此，与盖层12d(仅)被抗蚀掩膜保护的状态相比，能够进一步抑制区域21SD的盖层12d中的无用蚀刻。
欧姆凹部110SD的PEC蚀刻使用在区域21SD上形成有开口的硬掩膜51和抗蚀掩膜52来进行，在栅凹部110G中填充有抗蚀掩膜52的状态下进行，优选在至少抗蚀掩膜52将栅凹部110G的由III族氮化物构成的侧面覆盖的状态下进行(参照图3C)。栅凹部110G的该侧面被抗蚀掩膜52保护，由此能够抑制欧姆凹部110SD的PEC蚀刻中的、该侧面的无用的侧蚀刻。本例中，在欧姆凹部110SD的PEC蚀刻时，栅凹部110G仅被抗蚀掩膜保护，但欧姆凹部110SD的PEC蚀刻的时间短，因此不易发生问题。
需要说明的是，栅凹部110G的PEC蚀刻和欧姆凹部110SD的PEC蚀刻根据需要先进行哪个都可以。此外，栅凹部110G的PEC蚀刻和欧姆凹部110SD的PEC蚀刻分别可以根据需要使用抗蚀掩膜来进行，也可以使用硬掩膜来进行。
本实施方式所述的HEMT150反映出上述那样的制造方法，例如，具有以下那样的特征。
本实施方式所述的制造方法中，可通过PEC蚀刻来形成源凹部110S和漏凹部110D(进而栅凹部110G)。因此，在通过以往的干蚀刻形成源凹部和漏凹部时导入的等离子体损伤不会被导入至本实施方式的HEMT150中。换言之，本实施方式的HEMT150中，至少在位于源电极和漏电极的正下方的III族氮化物层中(更优选进而在位于栅电极的正下方的III族氮化物层中也)未导入等离子体损伤。
本实施方式所述的制造方法中，通过使用设置在元件分离结构160之外的区域的阴极极板30进行PEC蚀刻来形成源凹部110S和漏凹部110D(进而栅凹部110G)。在阴极极板30的配置区域中，去除盖层12d而形成凹部110CP。
反映出这一点，如图5C所示那样，HEMT150所具有的绝缘膜170可以具有：相对于配置有源电极151、栅电极152和漏电极153的区域，在元件分离结构160的外侧夹着盖层12d设置在势垒层12c上的部分171、以及设置在势垒层12c的正上方的部分172。
<第一变形例>
针对第一变形例进行说明。图9A是表示第一变形例所述的元件分离结构160的平面配置例的示意俯视图。如图9A所示那样，可以以形成欧姆凹部110SD的被蚀刻区域21SD的栅宽度方向和栅长度方向中的至少一个端部与元件分离结构160(在俯视下)有重叠的方式形成元件分离结构160。换言之，可以以元件分离结构160与形成欧姆凹部110SD的被蚀刻区域21SD的一部分(在俯视下)有重叠的方式形成元件分离结构160。
由此，能够更确实地将欧姆凹部110SD无间隙地配置至元件区域180的栅宽度方向或栅长度方向的端部为止。换言之，可以比配置于元件区域180且实际上作为欧姆凹部110SD发挥功能的实效性凹部部分稍宽地划定被蚀刻区域21SD。
<第二变形例>
针对第二变形例进行说明。图9B是表示第二变形例所述的元件分离结构160的平面配置例的示意俯视图。在上述实施方式中，针对以元件分离结构160与阴极极板30的配置区域(在俯视下)没有重叠的方式形成元件分离结构160的方式进行了例示。如图9B所示那样，元件分离结构160可以以与阴极极板30的配置区域(在俯视下)有重叠的方式来形成。
图10A和图10B是例示出第二变形例所述的HEMT150的制造工序的示意剖视图。本变形例中，如图10A所示那样，在形成欧姆凹部110SD(和栅凹部110G)后且形成元件分离结构160前，去除阴极极板30。阴极极板30例如通过过氧盐酸溶液来去除。
在去除阴极极板30后，如图10B所示那样，在与阴极极板30的配置区域重叠的区域形成元件分离结构160。通过去除阴极极板30，在阴极极板30的配置区域也能够形成元件分离结构160。
如上述实施方式那样以阴极极板30的配置区域与元件分离结构160没有重叠的方式、换言之、将阴极极板30的配置区域设置在元件分离结构160外侧的结构中，无法将阴极极板30的配置区域有效地活用作例如元件分离结构160。本变形例中，通过在去除阴极极板30后形成元件分离结构160，从而能够有效地活用阴极极板30的配置区域。
<第三变形例>
针对第三变形例进行说明。图11是表示第三变形例所述的阴极极板30的平面配置例的示意俯视图。上述实施方式中，例示出阴极极板30配置于在栅长度方向上邻接的HEMT元件彼此之间的方式。
如图11所示那样，阴极极板30可以配置于在栅宽度方向上邻接的HEMT元件彼此之间。阴极极板30例如具有沿着栅长度方向延伸的形状、换言之、沿着与欧姆凹部110SD的长度方向正交的方向延伸的形状。通过本变形例的阴极极板30，例如能够提高在栅宽度方向上邻接的HEMT元件中的PEC蚀刻条件的均匀性。
<第四变形例>
针对第四变形例进行说明。图12是例示出第四变形例所述的HEMT150的示意剖视图。在上述实施方式中(参照图1)，例示出欧姆凹部110SD和栅凹部110G均通过PEC蚀刻来形成的方式。第四变形例例示出未形成栅凹部110G的方式。
如图12所示那样，本变形例所述的HEMT150具有欧姆凹部110SD，但不具有栅凹部。栅电极152例如形成在盖层12d上。此外，本变形例中，在栅电极152的下方未夹持栅绝缘膜。
例如，在这种方式的HEMT150中，也与上述实施方式同样地，通过使用在元件区域180之外的区域设置的阴极极板30进行的PEC蚀刻，能够形成欧姆凹部110SD。
<其它实施方式>
以上，具体说明了本发明的实施方式和变形例。然而，本发明不限定于上述实施方式和变形例，可以在不超过其主旨的范围内进行各种变更、改良、组合等。上述实施方式和各种变形例、进而以下说明的其它实施方式可根据需要适当组合来使用。
上述实施方式中，作为形成属于元件分离槽的元件分离结构160的蚀刻，例示出干蚀刻，但作为该蚀刻，也可以使用属于湿蚀刻的PEC蚀刻。
本申请发明人获得如下见解：为了通过2DEG的减少而使PEC蚀刻自行停止，换言之，为了使PEC蚀刻在势垒层12c的中途的深度停止，优选使蚀刻液201为酸性。换言之，获得如下见解：通过使蚀刻液201为碱性，虽然机理不明，但容易发生贯穿势垒层12c而到达至沟道层12b的中途的深度的(高速)PEC蚀刻。
根据这种见解，形成栅凹部110G和欧姆凹部110SD的PEC蚀刻优选使用(自PEC蚀刻的开始时起为)酸性的蚀刻液201。此外，通过使用碱性的蚀刻液201，也能够通过PEC蚀刻来形成作为元件分离槽的元件分离结构160。
图13是例示出通过PEC蚀刻来形成元件分离结构160的工序的示意剖视图(与上述图4B相对应)。在图13所示的例子中，为了进行PEC蚀刻而形成使阴极极板30的至少一部分露出的掩膜53a。该工序中，通过使用碱性的蚀刻液201进行在底部露出沟道层12b的深度的PEC蚀刻，从而形成元件分离结构160。与此相对，在图3A和图3C所示的工序中，分别优选的是，使用酸性的蚀刻液201，进行在底部露出势垒层12c的深度的PEC蚀刻，由此形成栅凹部110G和欧姆凹部110SD。
上述实施方式中，针对在元件区域180之外的区域设置的阴极极板30进行了说明，但阴极极板30的一部分可以与元件区域180(在俯视下)有重叠。
图14是例示出阴极极板30的一部分与元件区域180有重叠的方式的示意俯视图。图14所示的例子中，沿着栅长度方向排列而配置有两个HEMT元件，这两个HEMT元件形成于共通的元件区域180。换言之，这两个HEMT元件被共通的元件分离结构160包围。
本例中，在纸面左方的HEMT元件的左方配置的阴极极板33设置于元件区域180之外的区域，配置在两个HEMT元件之间的阴极极板34与元件区域180有重叠。
上述实施方式中，例示出使用与层叠体(氮化物半导体晶体基板)10不同的导电性构件作为阴极极板(作为无电极PEC蚀刻的阴极而发挥功能的导电性构件)30的方式，但如下说明那样，也可以将作为层叠体10的一部分而由III族氮化物构成的导电性构件(导电性区域)用作阴极极板30。
需要说明的是，作为阴极极板30，将使用与层叠体10不同的导电性构件的方式和使用作为层叠体10的一部分而由III族氮化物构成的导电性构件的方式综合来看时，有时使用称为阴极部30的表述来代替称为阴极极板30的表述。
图15A和图15B是例示出通过向外延层12中离子注入n型杂质而形成阴极部30的方式的示意剖视图。
图15A与上述实施方式的图2B相对应，例示出形成阴极部30的工序。在图15A中，用粗线表示成为阴极部30的区域。需要说明的是，在本例中，将在俯视下配置阴极部30的区域称为区域21CP。
形成在区域21CP具有开口的掩膜的状态下，向外延层12中离子注入Si等n型杂质，由此形成阴极部30。例如，以形成n型杂质浓度为1×1017cm-3以上且1×1019cm-3以下、深度(厚度)为100nm以上且200nm以下的阴极部30的方式进行离子注入。例如，在区域21CP中，向盖层12d的全部厚度、势垒层12c的全部厚度和沟道层12b的上部中离子注入n型杂质，由此形成阴极部30。
阴极部30通过形成为到达沟道层12b上部的深度而到达2DEG，通过PEC蚀刻而进行蚀刻的被蚀刻区域21与阴极部30借助盖层12d和2DEG中的至少一者而进行电连接。本例中，通过使阴极部30与2DEG直接连接，从而能够更有效地进行电子自阴极部30的释放。
本例中，被蚀刻区域21和阴极部30均由III族氮化物构成。此外，对被蚀刻区域21照射光221时，阴极部30也照射到光221。但是，构成阴极部30的III族氮化物具有比该被蚀刻区域21高的(优选例如高10倍以上的)n型杂质浓度。由此，在电子浓度比该被蚀刻区域21高的阴极部30，光激发的空穴在短时间内被消耗，从而能够抑制阳极氧化反应，因此，阴极部30的PEC蚀刻受到抑制，能够作为PEC蚀刻的阴极而发挥功能。这在后述通过再生长而形成阴极部30的方式中也相同。
通过PEC蚀刻而进行蚀刻的被蚀刻区域21是盖层12d或势垒层12c，可以说是外延层12之中比势垒层12c的下表面更靠上方的部分。典型而言，在势垒层12c中未添加n型杂质，在盖层12d中添加n型杂质。阴极部30以n型杂质浓度比盖层12d高的方式、换言之、以n型杂质浓度比该被蚀刻区域21的最高n型杂质浓度高(优选例如高10倍以上)的方式添加n型杂质。
形成阴极部30后的工序与上述实施方式相同。进行被蚀刻区域21的PEC蚀刻时，通过使阴极部30接触蚀刻液201而使阴极部30作为PEC蚀刻的阴极发挥功能。需要说明的是，阴极部30(构成阴极部30的III族氮化物层)可以不去除并在形成元件分离区域160后残留。阴极部30也可以通过形成作为元件分离槽的元件分离区域160时的蚀刻来去除。阴极部30也可以在通过离子注入来形成元件分离区域160时进行元件分离用的离子注入。
图15B与上述实施方式的图1A相对应，示意性地示出本例的HEMT150。本例的HEMT150的外延层12反映出上述制造方法，可以在俯视下在元件区域180之外的区域具有深度到达沟道层12b上部的阴极部30。阴极部30具有比俯视下的元件区域180内的外延层12中的、与势垒层12c的下表面相比靠上方的部分中的(最高)n型杂质浓度更高的n型杂质浓度。
图16是例示出通过使添加有n型杂质的III族氮化物层再生长而形成阴极部30的方式的示意剖视图。本例中，可以理解为在上述实施方式中例如使由Ti构成的阴极部30用具有高的n型杂质浓度的III族氮化物构成来代替Ti的方式。
参照图2B，针对本例的阴极部30的形成方法进行说明。通过形成有在区域21CP具有开口的掩膜的状态下，在势垒层12c的上方，使例如添加有Si等n型杂质的GaN再生长，由此形成阴极部30。作为再生长方法，可适当使用溅射、脉冲激光堆积(PLD)、有机金属化学气相堆积(MOCVD)、分子束外延(MBE)等。例如，使n型杂质浓度为1×1017cm-3以上且1×1019cm-3以下、厚度为50nm左右的阴极部30进行生长。需要说明的是，与在由Ti构成阴极部30的方式中的说明同样地，阴极部30可以设置在盖层12d上。
形成阴极极板30后的工序与上述实施方式相同。本例中，也可以不去除阴极部30，在形成元件分离区域160后残留。
图16与上述实施方式的图1A相对应，示意性地示出本例的HEMT150。本例的HEMT150的外延层12反映出上述制造方法，在俯视下在元件区域180之外的区域可以具有在势垒层12c的上方(或者在盖层12d的上方)生长的阴极部30。阴极部30具有比在俯视下在元件区域180内的外延层12中的、与势垒层12c的下表面相比靠上方的部分中的n型杂质浓度更高的n型杂质浓度。
<本发明的优选方式>
以下，针对本发明的优选方式进行附记。
(附记1)
一种氮化物系高电子迁移率晶体管的制造方法，其具有如下工序：
在氮化物半导体晶体基板上的俯视下为前述高电子迁移率晶体管的元件区域之外的区域设置导电性构件的工序；
在前述氮化物半导体晶体基板上形成掩膜的工序，所述掩模在形成源凹部的源凹部被蚀刻区域和形成漏凹部的漏凹部被蚀刻区域中的至少一者具有开口(且具有露出前述导电性构件的开口)，所述源凹部为配置前述高电子迁移率晶体管的源电极的凹部，所述漏凹部为配置前述高电子迁移率晶体管的漏电极的凹部；
通过在使设置有前述导电性构件且形成有前述掩膜的前述氮化物半导体晶体基板与蚀刻液接触的状态下对前述氮化物半导体晶体基板照射光，从而进行光电化学蚀刻，形成前述源凹部和前述漏凹部中的至少一者的工序，所述蚀刻液包含接受电子的氧化剂；以及
(在前述光电化学蚀刻后，)形成前述高电子迁移率晶体管的(划定前述元件区域的)元件分离结构的工序。
(附记2)
根据附记1所述的氮化物系高电子迁移率晶体管的制造方法，其中，按照附记1所述的顺序进行前述各工序。
(附记3)
根据附记1或2所述的氮化物系高电子迁移率晶体管的制造方法，其中，前述氮化物半导体晶体基板在基底基板上至少包含：形成二维电子气体的沟道层；形成在前述沟道层上的势垒层；以及形成在前述势垒层上的盖层，所述盖层由与构成前述势垒层的III族氮化物相比带隙更小的III族氮化物构成，
在前述光电化学蚀刻中，(仅)去除前述盖层。
(附记4)
根据附记3所述的氮化物系高电子迁移率晶体管的制造方法，其中，前述导电性构件借助前述盖层和前述二维电子气体中的至少一者与前述源凹部被蚀刻区域或前述漏凹部被蚀刻区域电连接。
(附记5)
根据附记1～4中任一项所述的氮化物系高电子迁移率晶体管的制造方法，其中，在形成前述元件分离结构的工序中，以前述元件分离结构与前述源凹部被蚀刻区域和前述漏凹部被蚀刻区域中至少一者的一部分在俯视下有重叠的方式形成前述元件分离结构。
(附记6)
根据附记1～5中任一项所述的氮化物系高电子迁移率晶体管的制造方法，其中，在形成前述元件分离结构的工序中，利用离子注入、干蚀刻和光电化学蚀刻中的任意方法来形成前述元件分离结构。
(附记7)
根据附记1～6中任一项所述的氮化物系高电子迁移率晶体管的制造方法，其中，在形成前述元件分离结构的工序中，以前述元件分离结构与前述导电性构件的配置区域在俯视下没有重叠的方式形成所述元件分离结构。
(附记8)
根据附记7所述的氮化物系高电子迁移率晶体管的制造方法，其中，在形成前述元件分离结构的工序中，将前述导电性构件用作掩膜的至少一部分，通过离子注入来形成所述元件分离结构。
(附记9)
根据附记7所述的氮化物系高电子迁移率晶体管的制造方法，其中，在形成前述元件分离结构的工序中，在形成有以至少不使前述源凹部或前述漏凹部、以及不使前述导电性构件露出的方式进行覆盖的掩膜的状态下，通过干蚀刻来形成前述元件分离结构。
(附记10)
根据附记7所述的氮化物系高电子迁移率晶体管的制造方法，其中，在形成前述元件分离结构的工序中，在形成有使前述导电性构件的至少一部分露出的掩膜的状态下，通过光电化学蚀刻来形成前述元件分离结构。
(附记11)
根据附记10所述的氮化物系高电子迁移率晶体管的制造方法，其中，形成前述源凹部和前述漏凹部中至少一者的工序中的光电化学蚀刻使用酸性蚀刻液来进行，
形成前述元件分离结构的工序中的光电化学蚀刻使用碱性蚀刻液来进行。
优选的是，附记17的形成前述栅凹部的工序中的光电化学蚀刻使用酸性蚀刻液来进行。
(附记12)
根据附记1～6中任一项所述的氮化物系高电子迁移率晶体管的制造方法，其中，形成前述元件分离结构的工序中，以前述元件分离结构与前述导电性构件的配置区域在俯视下有重叠的方式形成前述元件分离结构。
(附记13)
根据附记12所述的氮化物系高电子迁移率晶体管的制造方法，其中，形成前述元件分离结构的工序在去除前述导电性构件后进行。
(附记14)
根据附记1～13中任一项所述的氮化物系高电子迁移率晶体管的制造方法，其中，前述氮化物系高电子迁移率晶体管的制造方法中，制造在前述氮化物半导体晶体基板上沿着栅长度方向和栅宽度方向中的至少一个方向排列的多个高电子迁移率晶体管，
前述导电性构件配置于在前述栅长度方向上邻接的高电子迁移率晶体管元件彼此之间以及在前述栅宽度方向上邻接的高电子迁移率晶体管元件彼此之间中的至少一者。
多个导电性构件可以沿着栅长度方向和栅宽度方向中的至少一个方向排列而配置。
(附记15)
根据附记14所述的氮化物系高电子迁移率晶体管的制造方法，其中，配置于在前述栅长度方向上邻接的高电子迁移率晶体管元件彼此之间的前述导电性构件具有在前述栅宽度方向上延伸的形状。
(附记16)
根据附记14或15所述的氮化物系高电子迁移率晶体管的制造方法，其中，配置于在前述栅宽度方向上邻接的高电子迁移率晶体管元件彼此之间的前述导电性构件具有在所述栅长度方向上延伸的形状。
(附记17)
根据附记1～16中任一项所述的氮化物系高电子迁移率晶体管的制造方法，其还具有如下工序：在前述氮化物半导体晶体基板上形成其它掩膜的工序，所述其它掩模在形成栅凹部的栅凹部被蚀刻区域具有开口(且具有露出前述导电性构件的开口)，所述栅凹部是配置前述高电子迁移率晶体管的栅电极的凹部；
通过在使设置有前述导电性构件且形成有前述其它掩膜的前述氮化物半导体晶体基板与蚀刻液接触的状态下对前述氮化物半导体晶体基板照射光，从而进行其它光电化学蚀刻，形成前述栅凹部的工序，所述蚀刻液包含接收电子的氧化剂；以及
(在前述光电化学蚀刻和前述其它光电化学蚀刻后，)形成前述元件分离结构的工序。
(附记18)
根据附记17所述的氮化物系高电子迁移率晶体管的制造方法，其中，前述氮化物半导体晶体基板在基底基板上至少包含：形成二维电子气体的沟道层；形成在前述沟道层上的势垒层；以及形成在前述势垒层上的盖层，所述盖层由与构成前述势垒层的III族氮化物相比带隙更小的III族氮化物构成，
在前述光电化学蚀刻中，(仅)去除前述盖层，
在前述其它光电化学蚀刻中，去除前述盖层并去除前述势垒层的一部分。
(附记19)
根据附记17或18所述的氮化物系高电子迁移率晶体管的制造方法，其中，在前述光电化学蚀刻和前述其它光电化学蚀刻中，使用相同的光源(具有相同波长特性的光)来进行光照射，
前述光电化学蚀刻通过时间管理而停止，前述其它光电化学蚀刻通过自行停止而停止。
(附记20)
根据附记17～19中任一项所述的氮化物系高电子迁移率晶体管的制造方法，其中，与前述光电化学蚀刻相比，先进行前述其它光电化学蚀刻，
前述其它光电化学蚀刻中，使用由无机材料或金属材料构成的硬掩膜来形成前述其它掩膜。
(附记21)
根据附记17～20中任一项所述的氮化物系高电子迁移率晶体管的制造方法，其中，前述光电化学蚀刻中，使用抗蚀掩膜来形成前述掩膜。
(附记22)
一种氮化物系高电子迁移率晶体管的制造方法，其具有如下工序：
在氮化物半导体晶体基板上的俯视下为前述高电子迁移率晶体管的元件区域之外的区域设置导电性构件的工序；
在前述氮化物半导体晶体基板上形成掩膜的工序，所述掩模在形成栅凹部的栅凹部被蚀刻区域具有开口(且具有露出前述导电性构件的开口)，所述栅凹部为配置前述高电子迁移率晶体管的栅电极的凹部
通过在使设置有前述导电性构件且形成有前述掩膜的前述氮化物半导体晶体基板与蚀刻液接触的状态下对前述氮化物半导体晶体基板照射光，从而进行光电化学蚀刻，形成所述栅凹部的工序，所述蚀刻液包含接收电子的氧化剂；以及
(在前述光电化学蚀刻后，)形成前述高电子迁移率晶体管的(划定前述元件区域的)元件分离结构的工序。
(附记23)
一种氮化物系高电子迁移率晶体管，其具备：
III族氮化物层，其至少具有沟道层、配置在前述沟道层上的势垒层和配置在前述势垒层上的盖层；
源电极、栅电极和漏电极；以及
元件分离结构，
至少在位于前述源电极和漏电极的正下方(、优选进一步在栅电极的正下方)的III族氮化物层中未导入等离子体损伤。
(附记24)
一种氮化物系高电子迁移率晶体管，其具备：
III族氮化物层，其具有沟道层、配置在前述沟道层上的势垒层和配置在前述势垒层上的盖层；
源电极、栅电极和漏电极；
元件分离结构；以及
绝缘膜，
前述绝缘膜覆盖前述元件分离结构，相对于配置有前述源电极、前述栅电极和前述漏电极的区域延伸至前述元件分离结构的外侧而设置，在前述元件分离结构的外侧具有夹着前述盖层而设置在前述势垒层上的部分；以及设置在前述势垒层的正上方的部分。
(附记25)
一种结构体的制造方法，其具有如下工序：
准备处理对象物的工序，所述处理对象物具备：由III族氮化物构成的被蚀刻区域、以及阴极部，所述阴极部由具有比前述被蚀刻区域更高的n型杂质浓度的III族氮化物构成，且与前述被蚀刻区域电连接；以及
在前述被蚀刻区域和前述阴极部与蚀刻液接触的状态下对前述被蚀刻区域(和前述阴极部)照射光，由此对前述被蚀刻区域进行蚀刻的工序，所述蚀刻液包含接收电子的氧化剂。
(附记26)
一种氮化物系高电子迁移率晶体管，其具备：
III族氮化物层，其至少具有沟道层和配置在前述沟道层上的势垒层(优选还具有配置在前述势垒层上的盖层)；
源电极、栅电极和漏电极；以及
元件分离结构，
前述III族氮化物层在俯视下为前述高电子迁移率晶体管的元件区域之外的区域具有深度达到前述沟道层上部的阴极部，
前述阴极部具有与在俯视下在前述高电子迁移率晶体管的元件区域内的前述III族氮化物层中的、比前述势垒层的下表面靠上方的部分中的n型杂质浓度相比更高的n型杂质浓度。
(附记27)
一种氮化物系高电子迁移率晶体管，其具备：
III族氮化物层，其至少具有沟道层和配置在前述沟道层上的势垒层(优选还具有配置在前述势垒层上的盖层)；
源电极、栅电极和漏电极；以及
元件分离结构，
前述III族氮化物层在俯视下在前述高电子迁移率晶体管的元件区域外的区域具有在前述势垒层的上方生长的阴极部，
前述阴极部具有与在俯视下在前述高电子迁移率晶体管的元件区域内的前述III族氮化物层中的、比前述势垒层的下表面靠上方的部分中的n型杂质浓度相比更高的n型杂质浓度。

Claims (24)

1.一种氮化物系高电子迁移率晶体管的制造方法，其具有如下工序：
在氮化物半导体晶体基板上的俯视下为所述高电子迁移率晶体管的元件区域之外的区域设置导电性构件的工序；
在所述氮化物半导体晶体基板上形成掩膜的工序，所述掩模在形成源凹部的源凹部被蚀刻区域和形成漏凹部的漏凹部被蚀刻区域中的至少一者具有开口，所述源凹部为配置所述高电子迁移率晶体管的源电极的凹部，所述漏凹部为配置所述高电子迁移率晶体管的漏电极的凹部；
通过在使设置有所述导电性构件且形成有所述掩膜的所述氮化物半导体晶体基板与蚀刻液接触的状态下对所述氮化物半导体晶体基板照射光，从而进行光电化学蚀刻，形成所述源凹部和所述漏凹部中的至少一者的工序，所述蚀刻液包含接受电子的氧化剂；以及
形成所述高电子迁移率晶体管的元件分离结构的工序。
2.根据权利要求1所述的氮化物系高电子迁移率晶体管的制造方法，其中，按照权利要求1所述的顺序进行所述各工序。
3.根据权利要求1或2所述的氮化物系高电子迁移率晶体管的制造方法，其中，所述氮化物半导体晶体基板在基底基板上至少包含：
形成二维电子气体的沟道层；
形成在所述沟道层上的势垒层；以及
形成在所述势垒层上的盖层，所述盖层由与构成所述势垒层的III族氮化物相比带隙更小的III族氮化物构成，
在所述光电化学蚀刻中，去除所述盖层。
4.根据权利要求3所述的氮化物系高电子迁移率晶体管的制造方法，其中，所述导电性构件借助所述盖层以及所述二维电子气体中的至少一者与所述源凹部被蚀刻区域或所述漏凹部被蚀刻区域电连接。
5.根据权利要求1～4中任一项所述的氮化物系高电子迁移率晶体管的制造方法，其中，在形成所述元件分离结构的工序中，以所述元件分离结构与所述源凹部被蚀刻区域和所述漏凹部被蚀刻区域中至少一者的一部分在俯视下有重叠的方式形成所述元件分离结构。
6.根据权利要求1～5中任一项所述的氮化物系高电子迁移率晶体管的制造方法，其中，在形成所述元件分离结构的工序中，利用离子注入、干蚀刻和光电化学蚀刻中的任意方法来形成所述元件分离结构。
7.根据权利要求1～6中任一项所述的氮化物系高电子迁移率晶体管的制造方法，其中，在形成所述元件分离结构的工序中，以所述元件分离结构与所述导电性构件的配置区域在俯视下没有重叠的方式形成所述元件分离结构。
8.根据权利要求7所述的氮化物系高电子迁移率晶体管的制造方法，其中，在形成所述元件分离结构的工序中，将所述导电性构件用作掩膜的至少一部分，通过离子注入来形成所述元件分离结构。
9.根据权利要求7所述的氮化物系高电子迁移率晶体管的制造方法，其中，在形成所述元件分离结构的工序中，在形成有以至少不使所述源凹部或所述漏凹部、以及不使所述导电性构件露出的方式进行覆盖的掩膜的状态下，通过干蚀刻来形成所述元件分离结构。
10.根据权利要求7所述的氮化物系高电子迁移率晶体管的制造方法，其中，在形成所述元件分离结构的工序中，在形成有使所述导电性构件的至少一部分露出的掩膜的状态下，通过光电化学蚀刻来形成所述元件分离结构。
11.根据权利要求10所述的氮化物系高电子迁移率晶体管的制造方法，其中，形成所述源凹部和所述漏凹部中至少一者的工序中的光电化学蚀刻使用酸性蚀刻液来进行，
形成所述元件分离结构的工序中的光电化学蚀刻使用碱性蚀刻液来进行。
12.根据权利要求1～6中任一项所述的氮化物系高电子迁移率晶体管的制造方法，其中，形成所述元件分离结构的工序中，以所述元件分离结构与所述导电性构件的配置区域在俯视下有重叠的方式形成所述元件分离结构。
13.根据权利要求12所述的氮化物系高电子迁移率晶体管的制造方法，其中，形成所述元件分离结构的工序在去除所述导电性构件后进行。
14.根据权利要求1～13中任一项所述的氮化物系高电子迁移率晶体管的制造方法，其中，所述氮化物系高电子迁移率晶体管的制造方法中，制造在所述氮化物半导体晶体基板上沿着栅长度方向和栅宽度方向中的至少一个方向排列的多个高电子迁移率晶体管，
所述导电性构件配置于在所述栅长度方向上邻接的高电子迁移率晶体管元件彼此之间以及在所述栅宽度方向上邻接的高电子迁移率晶体管元件彼此之间中的至少一者。
15.根据权利要求14所述的氮化物系高电子迁移率晶体管的制造方法，其中，配置于在所述栅长度方向上邻接的高电子迁移率晶体管元件彼此之间的所述导电性构件具有沿着所述栅宽度方向延伸的形状。
16.根据权利要求14或15所述的氮化物系高电子迁移率晶体管的制造方法，其中，配置于在所述栅宽度方向上邻接的高电子迁移率晶体管元件彼此之间的所述导电性构件具有沿着所述栅长度方向延伸的形状。
17.根据权利要求1～16中任一项所述的氮化物系高电子迁移率晶体管的制造方法，其还具有如下工序：
在所述氮化物半导体晶体基板上形成其它掩膜的工序，所述其它掩膜在形成栅凹部的栅凹部被蚀刻区域具有开口，所述栅凹部为配置所述高电子迁移率晶体管的栅电极的凹部；以及
通过在使设置有所述导电性构件且形成有所述其它掩膜的所述氮化物半导体晶体基板与蚀刻液接触的状态下对所述氮化物半导体晶体基板照射光，从而进行其它光电化学蚀刻，形成所述栅凹部的工序，所述蚀刻液包含接收电子的氧化剂。
18.根据权利要求17所述的氮化物系高电子迁移率晶体管的制造方法，其中，所述氮化物半导体晶体基板在基底基板上至少包含：
形成二维电子气体的沟道层；
形成在所述沟道层上的势垒层；以及
形成在所述势垒层上的盖层，所述盖层由与构成所述势垒层的III族氮化物相比带隙更小的III族氮化物构成，
在所述光电化学蚀刻中，去除所述盖层，
在所述其它光电化学蚀刻中，去除所述盖层并去除所述势垒层的一部分。
19.根据权利要求17或18所述的氮化物系高电子迁移率晶体管的制造方法，其中，在所述光电化学蚀刻和所述其它光电化学蚀刻中，使用相同的光源来进行光照射，
所述光电化学蚀刻通过时间管理而停止，所述其它光电化学蚀刻通过自行停止而停止。
20.根据权利要求17～19中任一项所述的氮化物系高电子迁移率晶体管的制造方法，其中，与所述光电化学蚀刻相比，先进行所述其它光电化学蚀刻，
所述其它光电化学蚀刻中，使用由无机材料或金属材料构成的硬掩膜来形成所述其它掩膜。
21.根据权利要求17～20中任一项所述的氮化物系高电子迁移率晶体管的制造方法，其中，所述光电化学蚀刻中，使用抗蚀掩膜来形成所述掩膜。
22.一种氮化物系高电子迁移率晶体管的制造方法，其具有如下工序：
在氮化物半导体晶体基板上的俯视下为所述高电子迁移率晶体管的元件区域之外的区域设置导电性构件的工序；
在所述氮化物半导体晶体基板上形成掩膜的工序，所述掩模在形成栅凹部的栅凹部被蚀刻区域具有开口，所述栅凹部为配置所述高电子迁移率晶体管的栅电极的凹部；
通过在使设置有所述导电性构件且形成有所述掩膜的所述氮化物半导体晶体基板与蚀刻液接触的状态下对所述氮化物半导体晶体基板照射光，从而进行光电化学蚀刻，形成所述栅凹部的工序，所述蚀刻液包含接收电子的氧化剂；以及
形成所述高电子迁移率晶体管的元件分离结构的工序。
23.一种氮化物系高电子迁移率晶体管，其具备：
III族氮化物层，其至少具有沟道层、配置在所述沟道层上的势垒层和配置在所述势垒层上的盖层；
源电极、栅电极和漏电极；
元件分离结构；以及
形成于所述III族氮化物层的源凹部和形成于所述III族氮化物层的漏凹部中的至少一者，
至少在位于所述源电极和漏电极的正下方的III族氮化物层中未导入等离子体损伤。
24.一种氮化物系高电子迁移率晶体管，其具备：
III族氮化物层，其具有沟道层、配置在所述沟道层上的势垒层和配置在所述势垒层上的盖层；
源电极、栅电极和漏电极；
元件分离结构；以及
绝缘膜，
所述绝缘膜覆盖所述元件分离结构，相对于配置有所述源电极、所述栅电极和所述漏电极的区域延伸至所述元件分离结构的外侧而设置，在所述元件分离结构的外侧具有夹着所述盖层而设置在所述势垒层上的部分；以及设置在所述势垒层的正上方的部分。
CN202110795314.5A 2020-07-16 2021-07-14 氮化物系高电子迁移率晶体管的制造方法和氮化物系高电子迁移率晶体管 Pending CN113948384A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2020-122386 2020-07-16
JP2020122386 2020-07-16
JP2020-147715 2020-09-02
JP2020147715A JP7509621B2 (ja) 2020-07-16 2020-09-02 窒化物系高電子移動度トランジスタの製造方法および窒化物系高電子移動度トランジスタ

Publications (1)

Publication Number Publication Date
CN113948384A true CN113948384A (zh) 2022-01-18

Family

ID=79327415

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110795314.5A Pending CN113948384A (zh) 2020-07-16 2021-07-14 氮化物系高电子迁移率晶体管的制造方法和氮化物系高电子迁移率晶体管

Country Status (3)

Country Link
US (1) US12002880B2 (zh)
CN (1) CN113948384A (zh)
TW (1) TW202221799A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117747421A (zh) * 2024-02-19 2024-03-22 中国电子产品可靠性与环境试验研究所（（工业和信息化部电子第五研究所）（中国赛宝实验室）） 欧姆接触结构及其制备方法、GaN HEMT器件

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7709859B2 (en) 2004-11-23 2010-05-04 Cree, Inc. Cap layers including aluminum nitride for nitride-based transistors
US8772833B2 (en) * 2011-09-21 2014-07-08 Electronics And Telecommunications Research Institute Power semiconductor device and fabrication method thereof
JP2013157407A (ja) * 2012-01-27 2013-08-15 Fujitsu Semiconductor Ltd 化合物半導体装置及びその製造方法
JP6565223B2 (ja) * 2015-03-05 2019-08-28 富士通株式会社 半導体装置及びその製造方法、電源装置、高周波増幅器
JP2016225426A (ja) 2015-05-29 2016-12-28 三菱電機株式会社 半導体装置およびその製造方法
JP6952983B2 (ja) 2017-05-12 2021-10-27 国立大学法人北海道大学 エッチング方法及びエッチング装置
US11049961B2 (en) * 2018-06-28 2021-06-29 Epistar Corporation High electron mobility transistor and methods for manufacturing the same
JP7254639B2 (ja) 2019-04-26 2023-04-10 住友化学株式会社 素子の製造方法
US11393693B2 (en) 2019-04-26 2022-07-19 Sciocs Company Limited Structure manufacturing method and intermediate structure

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117747421A (zh) * 2024-02-19 2024-03-22 中国电子产品可靠性与环境试验研究所（（工业和信息化部电子第五研究所）（中国赛宝实验室）） 欧姆接触结构及其制备方法、GaN HEMT器件
CN117747421B (zh) * 2024-02-19 2024-06-18 中国电子产品可靠性与环境试验研究所（（工业和信息化部电子第五研究所）（中国赛宝实验室）） 欧姆接触结构及其制备方法、GaN HEMT器件

Also Published As

Publication number Publication date
US20220037517A1 (en) 2022-02-03
US12002880B2 (en) 2024-06-04
TW202221799A (zh) 2022-06-01

Similar Documents

Publication Publication Date Title
JP5564815B2 (ja) 半導体装置及び半導体装置の製造方法
US9299823B2 (en) Semiconductor device and method of making including cap layer and nitride semiconductor layer
JP5596495B2 (ja) 半導体装置
EP2660866A2 (en) Semiconductor device and method of manufacturing the same
WO2011074166A1 (ja) 窒化物半導体素子および窒化物半導体素子の製造方法
JP5841417B2 (ja) 窒化物半導体ダイオード
US8598571B2 (en) Method of manufacturing a compound semiconductor device with compound semiconductor lamination structure
JP2009206123A (ja) Ｈｆｅｔおよびその製造方法
US11335797B2 (en) Semiconductor devices and methods for fabricating the same
JP2011155221A (ja) 半導体装置およびその製造方法
US11393693B2 (en) Structure manufacturing method and intermediate structure
US9034722B2 (en) Method of removing a compound semiconductor layer from a compound semiconductor device
US10872967B2 (en) Manufacturing method of semiconductor device
JP4151560B2 (ja) 半導体装置の製造方法
CN113948384A (zh) 氮化物系高电子迁移率晶体管的制造方法和氮化物系高电子迁移率晶体管
TWI837342B (zh) 結構體的製造方法以及中間結構體
CN113889534A (zh) 无金欧姆接触电极、半导体器件和射频器件及其制法
JP7509621B2 (ja) 窒化物系高電子移動度トランジスタの製造方法および窒化物系高電子移動度トランジスタ
JP4821778B2 (ja) 光電気化学エッチング装置
JP2008118082A (ja) 窒化物半導体装置及びその製造方法
KR102113253B1 (ko) 질화물계 반도체 소자
TWI843876B (zh) 結構體的製造方法及結構體
CN114521293B (zh) 半导体装置及半导体装置的制造方法
JP4268099B2 (ja) 窒化物系化合物半導体装置及びその製造方法
CN111668302B (zh) 半导体装置及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20221122

Address after: Tokyo, Japan

Applicant after: SUMITOMO CHEMICAL Co.,Ltd.

Address before: Ibaraki

Applicant before: RICOH Co.,Ltd.

Applicant before: SUMITOMO CHEMICAL Co.,Ltd.

SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination