CN109119480A - 功率器件及其制备方法 - Google Patents
功率器件及其制备方法 Download PDFInfo
- Publication number
- CN109119480A CN109119480A CN201811022186.5A CN201811022186A CN109119480A CN 109119480 A CN109119480 A CN 109119480A CN 201811022186 A CN201811022186 A CN 201811022186A CN 109119480 A CN109119480 A CN 109119480A
- Authority
- CN
- China
- Prior art keywords
- layer
- silicon oxide
- power device
- oxide layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 128
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 106
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 89
- 229920005591 polysilicon Polymers 0.000 claims abstract description 87
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 69
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 69
- 239000010703 silicon Substances 0.000 claims abstract description 69
- 239000000758 substrate Substances 0.000 claims abstract description 48
- 238000001259 photo etching Methods 0.000 claims description 24
- 238000005530 etching Methods 0.000 claims description 23
- 229910052751 metal Inorganic materials 0.000 claims description 22
- 239000002184 metal Substances 0.000 claims description 22
- 239000000377 silicon dioxide Substances 0.000 claims description 11
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 claims description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 6
- 239000001301 oxygen Substances 0.000 claims description 6
- 229910052760 oxygen Inorganic materials 0.000 claims description 6
- QGZKDVFQNNGYKY-UHFFFAOYSA-N ammonia Natural products N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 4
- 238000002347 injection Methods 0.000 claims description 4
- 239000007924 injection Substances 0.000 claims description 4
- 229910021529 ammonia Inorganic materials 0.000 claims description 2
- 238000005915 ammonolysis reaction Methods 0.000 claims description 2
- 235000013842 nitrous oxide Nutrition 0.000 claims description 2
- 230000003071 parasitic effect Effects 0.000 abstract description 11
- 238000000034 method Methods 0.000 description 33
- 230000004888 barrier function Effects 0.000 description 19
- 229920002120 photoresistant polymer Polymers 0.000 description 17
- 238000009792 diffusion process Methods 0.000 description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- 150000002500 ions Chemical group 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 5
- 230000005611 electricity Effects 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- 238000000137 annealing Methods 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 238000001657 homoepitaxy Methods 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 125000004430 oxygen atom Chemical group O* 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 229910003978 SiClx Inorganic materials 0.000 description 2
- 238000007743 anodising Methods 0.000 description 2
- 230000002146 bilateral effect Effects 0.000 description 2
- -1 boron ion Chemical class 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000003628 erosive effect Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000001534 heteroepitaxy Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000001272 nitrous oxide Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000005546 reactive sputtering Methods 0.000 description 2
- 238000010992 reflux Methods 0.000 description 2
- 238000005979 thermal decomposition reaction Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 208000037656 Respiratory Sounds Diseases 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000007792 gaseous phase Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000000977 initiatory effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000016507 interphase Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000004807 localization Effects 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- VDGJOQCBCPGFFD-UHFFFAOYSA-N oxygen(2-) silicon(4+) titanium(4+) Chemical compound [Si+4].[O-2].[O-2].[Ti+4] VDGJOQCBCPGFFD-UHFFFAOYSA-N 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 238000004062 sedimentation Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 238000000038 ultrahigh vacuum chemical vapour deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供一种功率器件，其包括衬底、形成在所述衬底上的外延层、形成在外延层内的体区、形成在体区内的源区、位于体区与源区之间的沟道区及位于体区之间的漂移区、间隔形成在外延层上的第一氧化硅层、形成在第一氧化硅层之间的氮氧化硅层、形成在第一氧化硅层及氮氧化硅层的上表面的半绝缘多晶硅层、形成在半绝缘多晶硅层上的第二氧化硅层及形成在第二氧化硅层的上表面的多晶硅层，第一氧化硅层位于沟道区及源区的上表面，在垂直于衬底的上表面的方向上氮氧化硅层的投影区域包含在漂移区的投影区域内。本发明还提供功率器件的制备方法，降低导通损耗和寄生电容，提高开关速度。
Description
技术领域
本发明涉及半导体芯片制造工艺技术领域，尤其涉及功率器件及其制备方法。
背景技术
垂直双扩散场效应晶体管(VDMOS)的漏源两极分别在器件的两侧，使电流在器件内部垂直流通，增加了电流密度，改善了额定电流，单位面积的导通电阻也较小，是一种用途非常广泛的功率器件。垂直双扩散场效应晶体管的最重要的性能参数就是工作损耗，工作损耗可以分为导通损耗，截止损耗和开关损耗三部分。其中导通损耗由导通电阻决定，截止损耗受反向漏电流大小影响，开关损耗是指器件开关过程中寄生电容充放电带来的损耗。
功率器件的开关损耗由寄生电容大小决定，寄生电容可以分为栅源电容、栅漏电容和源漏电容。其中栅漏电容对功率器件的开关损耗影响最大，栅漏电容可以分为氧化层电容和耗尽层电容两部分，氧化层电容受栅氧厚度影响，耗尽层电容受工艺和器件结构影响。由于导通损耗的很大一部分是功率器件的栅极漏电产生的，功率器件在工作状态下，栅极需要承受一定的工作电压，出现栅极漏电，栅极漏电既会增加功率器件的导通损耗外，还会对功率器件的可靠性造成影响。
发明内容
有鉴于此，本发明提供一种低漏电的功率器件，来解决上述存在的技术问题，一方面，本发明采用以下具体方案来实现。
一种功率器件，其包括第一导电类型的衬底、形成在所述衬底上的第一导电类型的外延层、形成在所述外延层内的第二导电类型的体区、形成在所述体区内的第一导电类型的源区、位于所述体区与所述源区之间的沟道区及位于所述体区之间的漂移区、间隔形成在所述外延层上的第一氧化硅层、形成在所述第一氧化硅层之间的氮氧化硅层、形成在所述第一氧化硅层及所述氮氧化硅层的上表面的半绝缘多晶硅层、形成在所述半绝缘多晶硅层上的第二氧化硅层及形成在所述第二氧化硅层的上表面的多晶硅层，所述第一氧化硅层位于所述沟道区及所述源区的上表面，在垂直于所述衬底的上表面的方向上所述氮氧化硅层的投影区域包含在所述漂移区的投影区域内。
本发明通过提供一种功率器件的有益效果为：通过在第一导电类型的衬底上形成第一导电类型的外延层，在所述外延层内形成第二导电类型的体区，在所述体区内形成第二导电类型的源区，在所述外延层上间隔形成第一氧化硅层，形成在所述第一氧化硅层之间的氮氧化硅层、形成在所述第一氧化硅层和所述氮氧化硅层上表面的半绝缘多晶硅层、形成在所述半绝缘多晶硅层上表面的第二氧化硅层及形成在第二氧化硅层的上表面的多晶硅层，所述第一氧化硅层位于所述沟道区及所述源区的上表面。其中，所述第一氧化硅层位于所述沟道区的上表面，所述半绝缘多晶硅层位于所述沟道区及所述漂移区的正上方，降低寄生电容，可以有效防止所述功率器件在导通时出现漏电。所述氮氧化硅层位于所述第一氧化硅层之间，可以减小应力，在所述功率器件导通时，从而提高了所述功率器件的开关速度和耐压性能，同时也增强了所述功率器件的可靠性和驱动性能。
另一方面，本发明还提供一种功率器件的制备方法，其包括以下工艺步骤：
S401：提供一个第一导电类型衬底，在所述衬底上形成第一导电类型的外延层；
S402：在所述外延层上形成第一氧化硅层，刻蚀去除部分所述第一氧化硅层形成间隔排列的所述氮氧化硅层，在所述第一氧化硅层之间的所述外延层上形成氮氧化硅层；
S403：在所述第一氧化硅层和所述氮氧化硅层的上表面形成半绝缘多晶硅层；
S404：先在所述半绝缘多晶硅层的上表面形成第二氧化硅层，接着在所述第二氧化硅层上形成多晶硅层；
S405；在所述外延层内光刻注入第二导电类型形成体区，在所述体区内光刻注入第一导电类型形成源区，所述体区与所述源区形成沟道区，所述体区之间形成漂移区，所述第一氧化硅层位于所述沟道区及所述源区的上表面，在垂直于所述衬底的上表面的方向上所述氮氧化硅层的投影区域包含在所述漂移区的投影区域内；
S406：对所述第一氧化硅层的上方对应的所述多晶硅层进行光刻，对应位置露出所述外延层，在对应位置和所述多晶硅层上形成介质层；
S407：对所述多晶硅层之间的介质层进行光刻，对应位置露出所述外延层，在对应位置和所述介质层上形成第一金属层，并在所述衬底的下表面形成第二金属层，最后形成功率器件。
本发明通过提供一个第一导电类型的衬底，在所述衬底上形成第一导电类型的外延层，在所述外延层上形成第一氧化硅层，刻蚀去除部分所述第一氧化硅层形成间隔排列的所述第一氧化硅层，在所述第一氧化硅层之间的所述外延层上形成氮氧化硅层，在所述第一氧化硅层和所述氮氧化硅层的上表面形成半绝缘多晶硅层，所述半绝缘多晶硅层上表面形成第二氧化硅层，接着在所述第二氧化硅层上形成多晶硅层，在所述外延层内光刻注入第二导电类型形成体区，在所述体区内光刻注入第一导电类型形成源区。其中，在所述外延层上先形成间隔排列的第一氧化硅层，在所述第一氧化硅层之间形成与所述第一氧化硅层位于同一水平面的氮氧化硅层，可以减小应力，所述氮氧化硅层的介电常数大于二氧化硅，所述氮氧化硅层与所述外延层之间形成良好的界面态，所述半绝缘多晶硅层位于所述氮氧化硅层与所述多晶硅层之间，所述半绝缘多晶硅层位于所述沟道区及所述漂移区的正上方，减小寄生电容，防止所述功率器件导通漏电，降低了所述功率器件的导通损耗。在垂直于所述衬底的上表面的方向上，所述半绝缘多晶硅层的投影区域包含在所述氮氧化硅层的投影区域内，所述半绝缘多晶硅层降低了所述功率器件的栅-漏极之间的寄生电容，所述第一氧化硅层位于所述沟道区及所述源区的上表面，所述半绝缘多晶硅层位于所述沟道区及所述漂移区的正上方，从而提高了所述功率器件的耐压性能，同时也提高了所述功率器件的驱动性能和开关速度。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明功率器件的结构示意图；
图2至图9为本发明功率器件的制备过程图；
图10为本发明功率器件的制备流程图。
图中：功率器件1；衬底10；外延层20；第一氧化硅层31；氮氧化硅层32；半绝缘多晶硅层33；第二氧化硅层34；多晶硅层35；体区40；源区41；沟道区42；漂移区43；介质层50；介质孔53；第一金属层61；第二金属层62。
具体实施方式
为了能够更清楚地理解本发明的具体技术方案、特征和优点，下面结合附图和具体实施方式对本发明进行进一步的详细描述。
在本发明的描述中，需要说明的是，术语“上”、“下”、“左”、“右”、“横向”、“纵向”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
参阅图1，本发明提供一种功率器件1包括第一导电类型的衬底10、形成在所述衬底10上的第一导电类型的外延层20、形成在所述外延层20内的第二导电类型的体区40、形成在所述体区40内的第一导电类型的源区41、位于所述体区40与所述源区41之间的沟道区42及位于所述体区40之间的漂移区43、间隔形成在所述外延层20上的第一氧化硅层31、形成在所述第一氧化硅层31之间的氮氧化硅层32、形成在所述第一氧化硅层31及所述氮氧化硅层32的上表面的半绝缘多晶硅层33、形成在所述半绝缘多晶硅层33上的第二氧化硅层34及形成在所述第二氧化硅层34的上表面的多晶硅层35，所述第一氧化硅层31位于所述沟道区42及所述源区41的上表面，在垂直于所述衬底10的上表面的方向上所述氮氧化硅层32的投影区域包含在所述漂移区43的投影区域内。
通过在第一导电类型的衬底10上形成第一导电类型的外延层20，在所述外延层20内形成第二导电类型的体区40，在所述体区40内形成第二导电类型的源区42，在所述外延层20上间隔形成第一氧化硅层31，形成在所述第一氧化硅层31之间的氮氧化硅层32、形成在所述第一氧化硅层31和所述氮氧化硅层32的上表面的半绝缘多晶硅层33、形成在所述半绝缘多晶硅层33的上表面的第二氧化硅层34及形成在所述第二氧化硅层34上表面的多晶硅层35。其中，所述第一氧化硅层31间隔形成在所述外延层20上，所述氮氧化硅层32位于所述第一氧化硅层31之间，减小应力，所述第一氧化硅层31位于所述沟道区42及所述源区41的上表面，所述半绝缘多晶硅层33位于所述氮氧化硅层32与所述第二氧化硅层34之间，所述半绝缘多晶硅层33位于所述沟道区42及所述漂移区43的正上方，降低寄生电容，可以有效防止所述功率器件1在导通时出现漏电，也提高了所述功率器件1的耐击穿电压。在所述功率器件1导通时，提高了所述功率器件的开关速度，同时也提高了所述功率器件1的可靠性和驱动性能。
进一步地，所述功率器件1还包括形成在所述外延层20上并位于所述第二氧化硅层34之间和所述多晶硅层35的上表面的介质层50、形成在所述介质层50之间和所述介质层50的上表面的第一金属层61及形成在所述衬底10的下表面的第二金属层62。可以理解，所述介质层50形成在所述多晶硅层35上并位于所述外延层20上，所述介质层50隔离所述功率器件1的各电极的作用。在本实施方式中，所述第一金属层61为所述功率器件1的源极，所述第二金属层62为所述功率器件1的漏极。
进一步地，在垂直于所述衬底10的上表面的方向上，所述第一氧化硅层31的厚度与所述氮氧化硅层32的厚度相同，所述氮氧化硅层32、所述半绝缘多晶硅层33、所述第二氧化硅层34及所述多晶硅层35的厚度依次增大。在本实施方式中，所述第一氧化硅层31与所述氮氧化硅层32的厚度相同并位于所述外延层20上，可以减小应力，所述氮氧化硅层32与所述外延层20形成良好的界面态，所述半绝缘多晶硅层33为电中性的，包含有氧原子，减少了表面态密度，引起表面发生电流，从而降低了漏电流，所述第二氧化硅层34防止在高压下所述半绝缘多晶硅层33发生介电击穿，从而提高了所述功率器件1的可靠性。
另一方面，参阅图2至图9及图10，本发明还提供一种功率器件1的制备方法，其包括以下工艺步骤：
S401：提供一个第一导电类型衬底10，在所述衬底10上形成第一导电类型的外延层20；
具体的，参阅2，提供一个第一导电类型的衬底10，所述衬底10的材料可以是硅或锗，在本实施方式中，选用高纯度硅作为衬底10的材料，如此，便于实现，且可以降低制造成本。外延生长可以是同质外延层，也可以是异质外延层，本实施方式中优选同质外延，即所述衬底为第一导电类型，所述外延层20为第一导电类型，在其他实施方式中，根据实际情况，所述衬底10与所述外延层20的导电类型可以相同也可以不同。同样实现外延生长也有很多方法，包括分子束外延，超高真空化学气相沉积，常压及减压外延等，可以得到满足要求的所述外延层20。本实施方式中，采用低压同质外延，外延：是指在单晶衬底上、按衬底10晶向生长单晶薄膜的工艺过程。同质外延：生长外延层20和衬底10是同一种材料，这种工艺为同质外延，这类工艺简单，但成本较高。异质外延：外延生长的薄膜材料和衬底10材料不同，或者说生长化学组分、甚至是物理结构和衬底完全不同的外延层20，相应的工艺就叫做异质外延，这类工艺复杂、成本较低，可以得到满足要求的一定厚度的外延层20，便于后续制备工艺。
S402：在所述外延层20上形成第一氧化硅层31，刻蚀去除部分所述第一氧化硅层31形成间隔排列的所述第一氧化硅层31，在所述第一氧化硅层31之间的所述外延层20上形成氮氧化硅层32；
具体的，参阅3，在所述外延层20上形成第一氧化硅层31的技术有多种：热氧化生长，热分解淀积，外延生长，真空蒸发，反应溅射及阳极氧化法等。其中热生长氧化在集成电路工艺中较为普遍，其操作简便，且氧化层致密，可以作为扩散掩蔽层，通过光刻易形成定域或扩散图形等，本实施方式中优选热生长氧化形成在所述外延层20上的所述第一氧化硅层31。形成所述第一氧化硅层31之后，采用干法刻蚀，在所述第一氧化硅层31间隔涂覆光刻胶，对所述第一氧化硅层31光刻的过程为：在所述第一氧化硅层31上形成刻蚀阻挡层(图未示)，然后在刻蚀阻挡层上形成光刻胶层(图未示)，之后采用具有所述氮氧化硅层32图形的掩膜版对所述光刻胶层进行曝光，再进行显影，得到具有所述氮氧化硅层32图形的光刻胶层。以具有所述氮氧化硅层32图形的光刻胶为掩膜，采用反应离子刻蚀法等刻蚀方法，在刻蚀阻挡层上蚀刻形成所述氮氧化硅层32的图形开口(图未示)。然后以具有所述氮氧化硅层32图形开口的刻蚀阻挡层为掩膜，采用湿法刻蚀或干法刻蚀等方法，去除未被刻蚀阻挡层覆盖的所述第一氧化硅层31区域，进而在所述第一氧化硅层31内形成所述氮氧化硅层32。此后可采用化学清洗等方法去除光刻胶层和刻蚀阻挡层。在上述过程中，为了保证曝光精度，还可在光刻胶层和刻蚀阻挡层之间形成抗反射层。在本实施方式中，形成所述氮氧化硅层32在氨气或笑气(一氧化二氮)气氛下，进行高温氮化，形成与所述第一氧化硅,31位于同一水平面的所述氮氧化硅层32，从而减小应力，所述氮氧化硅层32与所述外延层20之间界面缺陷减少，便于后续其他制备工艺。
S403：在所述第一氧化硅层31和所述氮氧化硅层32的上表面形成半绝缘晶硅层33；
具体的，参阅图4，在所述第一氧化硅层31和所述氮氧化硅层32上表面采用低压化学气相沉积技术，在本实施方式中，制备所述半绝缘多晶硅层33的主要工艺条件为：硅烷流量100sccm～120sccm，一氧化二氮流量30sccm～40sccm，反应压力(0.25～0.28)133.3Pa，淀积温度620～680℃之间，反应气体为氮气。低压化学气相沉积比常压化学气相沉积成本低、质量高、效率高、可靠性好等特点，制备形成所述半绝缘多晶硅层33的氧含量在35％～50％之间，半绝缘多晶硅的电阻率比未掺杂多晶硅的电阻率大2～4数量级，因此，欧姆电流可以小到忽略，由于所述半绝缘多晶硅层33包含有氧原子，氧原子减少了表面态密度，这些表面态密度引起表面发生电流，所述半绝缘多晶硅层33和所述氮氧化硅层32之间界面密度大大降低，从而降低了所述功率器件1的漏电流。
S404：先在所述半绝缘多晶硅层33的上表面形成第二氧化硅层34，接着在所述第二氧化硅层34上形成多晶硅层35；
具体的，参阅图5，先在所述半绝缘多晶硅层33上形成第二氧化硅层34的技术有多种：热氧化生长，热分解淀积，外延生长，真空蒸发，反应溅射及阳极氧化法等。其中热生长氧化在集成电路工艺中较为普遍，其操作简便，且氧化层致密，可以作为扩散掩蔽层，通过光刻易形成定域或扩散图形等，本实施方式中优选热生长氧化形成在所述半绝缘多晶硅层33上的所述第二氧化硅层34。形成所述第二氧化硅层34之后，在所述第二氧化硅层34上采用低压化学气相沉积技术制备所述多晶硅层35，所述多晶硅层35为形成所述功率器件1的多晶栅极(图未示)。所述第二氧化硅层34位于所述半绝缘多晶硅层33与所述多晶硅层35之间，可以减小寄生电容，所述半绝缘多晶硅层33为绝缘电中性的，可以增强所述功率器件1的耐压性能。
S405；在所述外延层20内光刻注入第二导电类型形成体区40，在所述体区40内光刻注入第一导电类型形成源区41，所述体区40与所述源区41形成沟道区42，所述体区40之间形成漂移区43，所述第一氧化硅层31位于所述沟道区42及所述源区41的上表面，在垂直于所述衬底10的上表面的方向上，所述氮氧化硅层32的投影区域包含在所述漂移区43的投影区域内；
具体的，参阅图6，在所述外延层20进行光罩和曝光，形成所述体区40图形，再注入第二导电类型离子形成所述体区40，完成后在所述体区40进行光罩和曝光，形成所述源区41图形，注入第一导电类型离子形成所述源区41。在本实施方式中，所述体区40形成的过程为：先在所述外延层20形成刻蚀阻挡层，然后在刻蚀阻挡层(图未示)上形成光刻胶(图未示)，之后采用具有所述体区40图形的掩膜版对所述光刻胶进行曝光，再进行显影，得到具有所述体区40图形的光刻胶。以具有所述外延层20图形的光刻胶为掩膜，采用反应离子刻蚀法等刻蚀方法，在刻蚀阻挡层上蚀刻形成所述体区40的图形开口(图未示)。然后以具有所述体区40图形开口的刻蚀阻挡层为掩膜，采用湿法刻蚀或干法刻蚀等方法，去除未被刻蚀阻挡层覆盖的所述外延层20区域，进而在所述外延层20内形成所述体区40。此后可采用化学清洗等方法去除光刻胶和刻蚀阻挡层。在上述过程中，为了保证曝光精度，还可在光刻胶层和刻蚀阻挡层之间形成抗反射层。完成后注入第二导电类型离子，第二导电类型离子为P型硼离子，同样的所述源区41的光刻过程与所述体区40的光刻过程相同，第一导电类型离子为N型磷离子，所述体区41的掺杂浓度小于所述源区41的掺杂浓度，所述体区40与所述源区41之间形成沟道区42，所述沟道区42为所述功率器件1的导通沟道，所述第一氧化硅层31位于所述沟道区42的上方，可以减小寄生电容，增强所述功率器件1的耐压性能。部分所述半绝缘多晶硅层33位于沟道区42的上方，可以防止所述沟道区42漏电，进一步提高了所述功率器件1的稳定性。
S406：对所述第一氧化硅层31的上方对应的所述多晶硅层35进行光刻，对应位置露出所述外延层20，在对应位置和所述多晶硅层35上形成介质层50；
具体的，参阅图7，先对所述半绝缘多晶硅层33两侧的第一氧硅化层31的上方对应的第二多晶硅层32进行光刻，采用干法刻蚀技术，对应位置去除所述第一氧化硅层31，对应位置和所述多晶硅层32上形成介质层50。在本实施方式中，先在半绝缘多晶硅层33两侧的第一氧硅化层31上方对应的第二多晶硅层32进行光刻，对应位置去除所述第一氧化硅层31形成介质孔53，进行所述多晶硅层35的光刻的过程为：先在所述多晶硅层35形成刻蚀阻挡层，然后在刻蚀阻挡层上形成光刻胶，之后采用具有所述介质孔53图形的掩膜版对所述光刻胶进行曝光，再进行显影，得到具有所述介质孔53图形的光刻胶。以具有所述介质孔53图形的光刻胶为掩膜，采用反应离子刻蚀法等刻蚀方法，在刻蚀阻挡层上蚀刻形成所述介质孔53的图形开口(图未示)。然后以具有所述介质孔53图形开口的刻蚀阻挡层为掩膜，采用湿法刻蚀或干法刻蚀等方法，去除未被刻蚀阻挡层覆盖的所述第二多晶硅层32区域，进而在所述外延层20上形成所述介质孔53。此后可采用化学清洗等方法去除光刻胶和刻蚀阻挡层。在上述过程中，为了保证曝光精度，还可在光刻胶层和刻蚀阻挡层之间形成抗反射层。完成后在所述介质孔53内和所述多晶硅层35上形成介质层50。
此外，所述介质层50主要选用二氧化硅为材料，二氧化硅较常见隔离性能好，所述介质层50的生长过程为：用化学方法沉积的硼磷硅玻璃(CVD BPSG)膜取代常规的磷硅玻璃(PSG)膜作回流介质层50，可将回流温度降低到1000℃以内，达到800℃～950℃之间，因而可以把高温引发的那些多余的杂质扩散和各种缺陷减至最少，选用硼磷硅玻璃有较低的回流温度、内应力低及绝缘性好的特点，即使较厚的膜层在之后的热处理过程中也难出现裂纹，腐蚀速率比磷硅玻璃的低，以保证所述功率器件1的驱动性能。
S407：对所述多晶硅层35之间的所述介质层50进行光刻，对应位置露出所述外延层20，在对应位置和所述介质层50上形成第一金属层61，并在所述衬底10下表面形成第二金属层62，最后形成功率器件1。
具体的，参阅图8及图9，在所述介质层50上表面和所述介质层50内采用化学气相沉积法形成所述第一金属层61，在所述衬底10下表面采用化学气相沉积法形成第二金属层62，接着进行热退火处理，退火目的是降低硬度，改善切削加工性，消除残余应力，稳定尺寸，减少变形与裂纹倾向，细化晶粒，调整组织，消除组织缺陷，退火处理后获得满足要求的功率器件1。在本实施方式中，退火温度在800℃～1050℃之间，退火时间在10～30秒之间，所述第一金属层61形成所述功率器件1的源极，所述第二金属层62为所述功率器件1的漏极。
在本实施方式中，所述多晶硅层32为所述功率器件1的多晶栅极，所述第一金属层61为所述功率器件1的源极，所述第二金属层62为所述功率器件1的漏极，所述第一导电类型为N型，所述第二导电类型为P型。
本发明通过提供一个第一导电类型的衬底10，在所述衬底10上形成第一导电类型的外延层20，在所述外延层20上形成第一氧化硅层31，刻蚀去除部分所述第一氧化硅层31形成间隔排列的所述第一氧化硅31层，在所述第一氧化硅层31之间的所述外延层20上形成氮氧化硅层32，在所述第一氧化硅层31和所述氮氧化硅层32的上表面形成半绝缘多晶硅层33，所述半绝缘多晶硅层33上表面形成第二氧化硅层34，接着在所述第二氧化硅层34上形成多晶硅层35，在所述外延层20内光刻注入第二导电类型形成体区40，在所述体区40内光刻注入第一导电类型形成源区41。其中，在所述外延层20上先形成间隔排列的第一氧化硅层31，在所述第一氧化硅层31之间形成与所述第一氧化硅层31位于同一水平面的氮氧化硅层32，可以减小应力，提高所述功率器件1的驱动性能。所述氮氧化硅层32与所述外延层20之间形成良好的界面态，所述半绝缘多晶硅层33位于所述氮氧化硅层32与所述多晶硅层35之间，所述半绝缘多晶硅层33位于所述沟道区42及所述漂移区43的正上方，可以减少寄生电容，防止所述功率器件1导通漏电。所述第一氧化硅层31位于所述沟道区42及所述源区41的上表面，增加了所述沟道区42的上方的电阻，从而提高了所述功率器件1的击穿电压。在垂直于所述衬底10的上表面的方向上所述氮氧化硅层32的投影区域包含在所述漂移区43的投影区域内，提高了所述功率器件1的驱动性能和开关速度。
以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。
Claims (10)
1.一种功率器件，其特征在于：其包括第一导电类型的衬底、形成在所述衬底上的第一导电类型的外延层、形成在所述外延层内的第二导电类型的体区、形成在所述体区内的第一导电类型的源区、位于所述体区与所述源区之间的沟道区及位于所述体区之间的漂移区、间隔形成在所述外延层上的第一氧化硅层、形成在所述第一氧化硅层之间的氮氧化硅层、形成在所述第一氧化硅层及所述氮氧化硅层的上表面的半绝缘多晶硅层、形成在所述半绝缘多晶硅层上的第二氧化硅层及形成在所述第二氧化硅层的上表面的多晶硅层，所述第一氧化硅层位于所述沟道区及所述源区的上表面，在垂直于所述衬底的上表面的方向上所述氮氧化硅层的投影区域包含在所述漂移区的投影区域内。
2.根据权利要求1所述的功率器件，其特征在于：所述功率器件还包括形成在所述外延层上并位于所述第二氧化硅层之间和所述多晶硅层的上表面的介质层、形成在所述介质层之间和所述介质层的上表面的第一金属层及形成在所述衬底的下表面的第二金属层。
3.根据权利要求1所述的功率器件，其特征在于：在垂直于所述衬底的上表面的方向上，所述第一氧化硅层的厚度与所述氮氧化硅层的厚度相同，所述氮氧化硅层、所述半绝缘多晶硅层、所述第二氧化硅层及所述多晶硅层的厚度依次增大。
4.一种如权利要求1所述的功率器件的制备方法，其特征在于，包括以下工艺步骤：
S401：提供一个第一导电类型衬底，在所述衬底上形成第一导电类型的外延层；
S402：在所述外延层上形成第一氧化硅层，刻蚀去除部分所述第一氧化硅层形成间隔排列的所述氮氧化硅层，在所述第一氧化硅层之间的所述外延层上形成氮氧化硅层；
S403：在所述第一氧化硅层和所述氮氧化硅层的上表面形成半绝缘多晶硅层；
S404：先在所述半绝缘多晶硅层的上表面形成第二氧化硅层，接着在所述第二氧化硅层上形成多晶硅层；
S405；在所述外延层内光刻注入第二导电类型形成体区，在所述体区内光刻注入第一导电类型形成源区，所述体区与所述源区形成沟道区，所述体区之间形成漂移区，所述第一氧化硅层位于所述沟道区及所述源区的上表面，在垂直于所述衬底的上表面的方向上所述氮氧化硅层的投影区域包含在所述漂移区的投影区域内。
5.根据权利要求4所述的功率器件的制备方法，其特征在于，完成所述步骤S405之后，还包括：
S406：对所述第一氧化硅层的上方对应的所述多晶硅层进行光刻，对应位置露出所述外延层，在对应位置和所述多晶硅层上形成介质层；
S407：对所述多晶硅层之间的介质层进行光刻，对应位置露出所述外延层，在对应位置和所述介质层上形成第一金属层，并在所述衬底的下表面形成第二金属层，最后形成功率器件。
6.根据权利要求4所述的功率器件的制备方法，其特征在于：所述步骤S402中，在形成所述氮氧化硅层之前，在氨气或笑气气氛下，进行高温氮化。
7.根据权利要求4所述的功率器件的制备方法，其特征在于：所述步骤S403中，所述半绝缘多晶硅层的氧含量在35％-50％之间。
8.根据权利要求4所述的功率器件的制备方法，其特征在于：所述步骤S405中，所述体区的掺杂浓度小于所述源区的掺杂浓度。
9.根据权利要求4所述的功率器件的制备方法，其特征在于：在垂直于所述衬底的上表面的方向上，所述氮氧化硅层、所述半绝缘多晶硅层、所述第二氧化硅层及所述多晶硅层的厚度依次增大。
10.根据权利要求4所述的功率器件的制备方法，其特征在于：所述多晶硅层上形成所述功率器件的栅极，所述第一金属层形成所述功率器件的源极，所述第二金属层形成所述功率器件的漏极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811022186.5A CN109119480A (zh) | 2018-09-04 | 2018-09-04 | 功率器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811022186.5A CN109119480A (zh) | 2018-09-04 | 2018-09-04 | 功率器件及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109119480A true CN109119480A (zh) | 2019-01-01 |
Family
ID=64861833
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811022186.5A Withdrawn CN109119480A (zh) | 2018-09-04 | 2018-09-04 | 功率器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109119480A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022134571A1 (zh) * | 2020-12-23 | 2022-06-30 | 无锡华润上华科技有限公司 | 半导体器件及其制备方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102365747A (zh) * | 2009-04-08 | 2012-02-29 | 宜普电源转换公司 | 补偿门极misfet及其制造方法 |
| CN103035732A (zh) * | 2012-12-17 | 2013-04-10 | 华南理工大学 | 一种vdmos晶体管及其制备方法 |
| CN103730506A (zh) * | 2013-12-27 | 2014-04-16 | 杭州立昂微电子股份有限公司 | 一种低栅极电荷功率器件及其制备方法 |
| US20160087064A1 (en) * | 2014-09-22 | 2016-03-24 | Kabushiki Kaisha Toshiba | Semiconductor device, and method of manufacturing semiconductor device |
| WO2017138221A1 (ja) * | 2016-02-08 | 2017-08-17 | 三菱電機株式会社 | 炭化珪素半導体装置およびその製造方法 |
-
2018
- 2018-09-04 CN CN201811022186.5A patent/CN109119480A/zh not_active Withdrawn
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102365747A (zh) * | 2009-04-08 | 2012-02-29 | 宜普电源转换公司 | 补偿门极misfet及其制造方法 |
| CN103035732A (zh) * | 2012-12-17 | 2013-04-10 | 华南理工大学 | 一种vdmos晶体管及其制备方法 |
| CN103730506A (zh) * | 2013-12-27 | 2014-04-16 | 杭州立昂微电子股份有限公司 | 一种低栅极电荷功率器件及其制备方法 |
| US20160087064A1 (en) * | 2014-09-22 | 2016-03-24 | Kabushiki Kaisha Toshiba | Semiconductor device, and method of manufacturing semiconductor device |
| WO2017138221A1 (ja) * | 2016-02-08 | 2017-08-17 | 三菱電機株式会社 | 炭化珪素半導体装置およびその製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022134571A1 (zh) * | 2020-12-23 | 2022-06-30 | 无锡华润上华科技有限公司 | 半导体器件及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI394282B (zh) | 使用多主動通道層之薄膜電晶體 | |
| US7510977B2 (en) | Method for manufacturing silicon carbide semiconductor device | |
| CN101960606B (zh) | 碳化硅半导体器件及其制造方法 | |
| CN103928344B (zh) | 一种基于N型纳米薄层来提高N型DiMOSFET沟道迁移率方法 | |
| US20140162422A1 (en) | Apparatus and Method for Power MOS Transistor | |
| CN103390645B (zh) | 横向扩散金属氧化物半导体晶体管及其制作方法 | |
| WO2007006506A1 (en) | Power field effect transistor and manufacturing method thereof | |
| CN107785438A (zh) | 一种SiC基UMOSFET的制备方法及SiC基UMOSFET | |
| CN108417617A (zh) | 碳化硅沟槽型MOSFETs及其制备方法 | |
| CN106876256A (zh) | SiC双槽UMOSFET器件及其制备方法 | |
| CN111755525A (zh) | 一种Trench MOS功率器件及制备方法 | |
| CN102148143B (zh) | 半导体器件和晶体管 | |
| US8120058B2 (en) | High-drive current MOSFET | |
| CN109087951A (zh) | 功率器件及其制备方法 | |
| CN109119480A (zh) | 功率器件及其制备方法 | |
| CN103681859A (zh) | 一种碳化硅半导体器件及其制作方法 | |
| CN114664934B (zh) | 一种含有场板的dmos晶体管及其制作方法 | |
| CN103474335B (zh) | 小线宽沟槽式功率mos晶体管的制备方法 | |
| CN107871781A (zh) | 一种碳化硅mosfet及其制造方法 | |
| CN116013989A (zh) | 具有SiO2阻挡层的垂直结构Ga2O3晶体管及制备方法 | |
| CN105161526B (zh) | 提高垂直导电结构SiC MOSFET沟道迁移率的方法 | |
| CN113745118A (zh) | 一种碳化硅功率器件及其制备方法 | |
| WO2020257314A1 (en) | Method of forming inductively coupled high density plasma films for thin film transistor structures | |
| CN109860056A (zh) | 一种vdmos器件及其制作方法 | |
| CN109560134A (zh) | GaN基功率器件及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WW01 | Invention patent application withdrawn after publication | ||
| WW01 | Invention patent application withdrawn after publication |
Application publication date: 20190101 |