CN109560134A - GaN基功率器件及其制备方法 - Google Patents

GaN基功率器件及其制备方法 Download PDF

Info

Publication number
CN109560134A
CN109560134A CN201811227070.5A CN201811227070A CN109560134A CN 109560134 A CN109560134 A CN 109560134A CN 201811227070 A CN201811227070 A CN 201811227070A CN 109560134 A CN109560134 A CN 109560134A
Authority
CN
China
Prior art keywords
layer
gan
power device
base power
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811227070.5A
Other languages
English (en)
Inventor
张卫
卢红亮
黄伟
蒋西西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fudan University
Original Assignee
Fudan University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fudan University filed Critical Fudan University
Priority to CN201811227070.5A priority Critical patent/CN109560134A/zh
Publication of CN109560134A publication Critical patent/CN109560134A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明属于半导体器件技术领域,具体为GaN基功率器件及其制备方法。本发明采用p型多晶硅作为漏极,通过漏极的空穴注入,实现两种载流子同时导电,实现电导调制,从而降低器件的导通电阻Ron,并利用两种载流子的电负性相吸,有效减小器件的表面漏电和提高击穿电压。另外,本发明采用P型多晶硅栅极和漏极集成电路工艺实现增强型GaN基功率器件,以支持未来的硅基GaN量产化技术。

Description

GaN基功率器件及其制备方法
技术领域
本发明属于半导体器件技术领域,具体涉及GaN基功率器件及其制备方法。
背景技术
GaN第三代半导体因具有较宽的禁带宽度(3.4 eV)、高击穿场强(3 MV/cm)以及在室温可以获得很高的电子迁移率(1500 cm2/(V·s))、极高的峰值电子速度(3×107 cm/s)和高二维电子气浓度(2×1013 cm2),是制作高温、高压、高频大功率微波功率器件的理想材料,这些优点决定了AlGaN/GaN HEMT将在微波功率方面有着光明的应用前景,耗尽型AlGaN/GaN HEMTs器件及其MMIC芯片已在相控阵雷达T/R组件中得到批量应用,这也预示高速数模电路,高速功率变换有望成为GaN器件的新应用,并将可能在后者成为主流Si功率半导体器件及其集成的有力竞争对手之一。
因传统AlGaN/GaN HEMT器件存在的极化效应,在源漏电极之间形成了天然的电子沟道,导致器件呈耗尽型工作。为此,众多研究人员围绕增强型GaN新器件开展了深入的研究,并先后提出共源共栅结构(Cascode)、P-GaN等新技术及其功率集成方案。尽管增强型GaN器件有着ns量级的开关速度,可获得较Si功率器件更低的开关损耗,但在导通电阻Ron与硅相比不相上下,故导通损耗仍较高,未能充分体现GaN在高功率、高效率等方面的显著优势。松下(Panasonic)公司曾提出了在AlGaN/GaN漏端选择再生长P-GaN结构实现电导调制的GaN HEMTs器件,但在P-GaN半导体存在材料外延结构复杂、P型材料激活率低、刻蚀工艺不易监控等技术难点。
发明内容
本发明的目的在于提供一种器件导通电阻低、击穿电压高的GaN基功率器件及其制备方法。
本发明提供的GaN基功率器件制备方法,包括以下步骤:
选用SiC上AlGaN/GaN作为衬底;
在所述衬底上曝光出欧姆接触的源极图形,电子束蒸发第一金属,经过去胶剥离和退火后,形成器件的源极;
形成掩蔽层,曝光出器件的台面图形,干法刻蚀所述掩蔽层和所述AlGaN层并过刻,形成器件区;
光刻、刻蚀形成栅开口;
淀积多晶硅,进行p型掺杂并退火,得到p型多晶硅,光刻、刻蚀形成p型多晶硅栅极和p型多晶硅漏极,其中,所述p型多晶硅漏极的一部分形成于GaN层上,并与AlGaN/GaN叠层的侧面相接触,另一部分与AlGaN层上表面间形成有绝缘介质层;以及
在所述栅极和所述漏极上曝光金属引线的图形,电子束蒸发第二金属,经过去胶剥离,得到金属引线。
本发明制备方法中,优选为,所述掩蔽层为Si3N4
本发明制备方法中,优选为,所述多晶硅的厚度为100 nm ~150 nm。
本发明制备方法中,优选为,所述p型多晶硅的掺杂浓度为5e18/cm3~3e19/cm3
本发明制备方法中,优选为,利用离子注入或者扩散方法对所述多晶硅进行剂量为1e14/cm2~2e14/cm2、能量为30keV~35 keV的B掺杂。
本发明制备方法中,优选为,对所述多晶硅在800~850℃快速热退火30~35 s,或者在900~950℃炉退火5~10 min。
本发明制备方法中,优选为,所述过刻的深度为5 nm ~10 nm。
本发明的GaN基功率器件制备方法中,优选为,所述第一金属为Au/Ni/Al/Ti,自下而上依次包括20 ~40nm厚的Ti层,120~150 nm厚的Al层,50~65nm厚的Ni层和65~80nm厚的Au层;
所述第二金属为Au/Ni,自下而上依次包括20~40nm厚的Ni层和60~90nm厚的Au层。
本发明还公开上述方法制备的GaN基功率器件,包括:SiC上AlGaN/GaN衬底、源极、漏极和栅极,其中,所述栅极和所述漏极为p型多晶硅,所述漏极的一部分形成于GaN层上,并与AlGaN/GaN叠层的侧面相接触,另一部分与AlGaN层上表面间形成有绝缘介质层。
本发明的GaN基功率器件中,优选为,所述p型多晶硅的掺杂浓度为5e18/cm3~3e19/cm3
本发明采用p型多晶硅作为漏极,通过漏极的空穴注入,可实现两种载流子同时导电,从而降低器件的导通电阻Ron。另外,两种载流子的电负性相吸,将二维电子气更好地约束在AlGaN/GaN异质结中可减小器件的表面漏电,提高击穿电压。此外,采用p型多晶硅作为栅电极,能有效地抑制反偏栅漏电,提高器件的阈值电压。并且,本发明能与硅集成电路工艺有较高的兼容性。
附图说明
图1是本发明的GaN基功率器件制备方法的流程图。
图2是形成源极欧姆接触后的器件结构示意图。
图3是形成器件区后的器件结构示意图。
图4是形成栅极和漏极后的器件结构示意图。
图5是形成金属引线后的器件结构示意图。
图6是本发明的采用p型多晶硅作为漏极的GaN基功率器件与传统的采用Au/Ni/Al/Ti作为漏极的GaN基功率器件的性能对比图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,应当理解,此处所描述的具体实施例仅用以解释本发明,并不用于限定本发明。所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例,都属于本发明保护的范围。
在本发明的描述中,需要说明的是,术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。
此外,在下文中描述了本发明的许多特定的细节,例如器件的结构、材料、尺寸、处理工艺和技术,以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样,可以不按照这些特定的细节来实现本发明。除非在下文中特别指出,器件中的各个部分可以由本领域的技术人员公知的材料构成,或者可以采用将来开发的具有类似功能的材料。
图1是本发明的GaN基功率器件的流程图。以下结合图1针对本发明的GaN基功率器件制备方法的具体步骤进行说明。
步骤S1,选用SiC100上AlGaN102/GaN101作为衬底材料,其中AlGaN102层厚度为5nm~8nm。但是,本发明不限定于此,衬底材料中可选用碳化硅、蓝宝石、氮化镓、氮化铝、氧化镓、绝缘体上硅(SOI)等适合氮化物外延生长的单晶材料作为支撑衬底。另外,AlGaN/GaN层也可以是多层。
步骤S2,形成源极。具体而言,采用标准光学光刻工艺,在衬底上曝光出欧姆接触的源极图形。然后,采用电子束蒸发方法依次形成厚度为20nm的Ti层103,厚度为120nm的Al层104,厚度为55nm的Ni层105,以及厚度为65nm的Au层106。经过去胶剥离后,进行快速热退火(RTA)处理,温度控制在800℃~850℃之间,时间为50s,形成器件的源极欧姆接触,所得结构如图2所示。
步骤S3,形成栅极和漏极,具体包括以下步骤:首先,在AlGaN/GaN叠层结构上采用物理气相沉积方法(PECVD)淀积100nm厚的Si3N4层107作为掩蔽层。然后,光刻曝光出器件的台面(MESA)图形,反应离子刻蚀Si3N4层107和AlGaN层102,并过刻5 nm ~10nm,形成器件区,所得结构如图3所示。接下来,曝光出栅开口的图形,干法刻蚀Si3N4层107形成栅开口。然后,利用低压力化学气相沉积法(LPCVD)淀积100nm~150nm厚的多晶硅。利用离子注入或者扩散进行剂量为1e14/cm2~2e14/cm2,能量为30 keV~35 keV的B掺杂,并用快速热退火在800℃下退火30s或者在900℃下炉退火5min~10min,得到掺杂浓度为5e18/cm3~3e19/cm3的p型多晶硅。最后,曝光出p型多晶硅栅极的图形和p型多晶硅漏极的图形,用干法刻蚀未掩蔽的多晶硅薄膜并去胶,用稀释后的HF溶液去除剩余的掩蔽层107,得到p型多晶硅栅极108和p型多晶硅漏极109。其中,p型多晶硅漏极109的一部分形成于GaN层101上,并与AlGaN/GaN叠层的侧面相接触,另一部分与AlGaN层102上表面间形成有Si3N4层107,如图4所示。
步骤S4,在p型多晶硅栅极108和p型多晶硅漏极109上曝光金属引线的图形,用电子束蒸发形成20nm厚的Ni层110和60nm厚的Au层111,经过去胶剥离,得到金属引线,并最终制备出基于p型多晶硅漏极结构电导调制的GaN基功率器件,如图5所示。
以上,针对本发明的GaN基功率器件的制备方法的具体实施方式进行了详细说明,但是本发明不限定于此。各步骤的具体实施方式根据情况可以不同。此外,部分步骤的顺序可以调换,部分步骤可以省略等。
如图5所示,本发明的GaN基功率器件包括SiC100上AlGaN102/GaN101衬底、源极、漏极109和栅极108,其中,源极包括厚度20nm的Ti层103,厚度120nm的Al层104,厚度55nm的Ni层105和厚度65nm的Au层106。栅极108为p型多晶硅,漏极109为p型多晶硅。p型多晶硅漏极109的一部分形成于GaN层101上,并与AlGaN102/GaN101叠层的侧面相接触,另一部分与AlGaN层102上表面间形成有Si3N4层107。p型多晶硅的掺杂浓度优选为5e18/cm3~3e19/cm3
在图6中示出了本发明的采用p型多晶硅作为漏极的GaN基功率器件与传统的采用Au/Ni/Al/Ti作为漏极的GaN基功率器件的性能对比图。如图6所示,本发明采用p型多晶硅作为漏极,通过漏极的空穴注入,可实现两种载流子同时导电,从而降低器件的导通电阻Ron。另外,两种载流子的电负性相吸,将二维电子气更好地约束在AlGaN/GaN异质结中可减小器件的表面漏电,提高击穿电压。此外,采用p型多晶硅作为栅电极,能有效地抑制反偏栅漏电,提高器件的阈值电压。并且,本发明能与硅集成电路工艺有较高的兼容性。
以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到的变化或替换,都应涵盖在本发明的保护范围之内。

Claims (10)

1.一种GaN基功率器件的制备方法,其特征在于,具体步骤为:
选用SiC上AlGaN/GaN作为衬底;
在所述衬底上曝光出欧姆接触的源极图形,电子束蒸发第一金属,经过去胶剥离和退火后,形成器件的源极;
形成掩蔽层,曝光出器件的台面图形,干法刻蚀所述掩蔽层和所述AlGaN层并过刻,形成器件区;
光刻、刻蚀形成栅开口;
淀积多晶硅,进行p型掺杂并退火,得到p型多晶硅;光刻、刻蚀形成p型多晶硅栅极和p型多晶硅漏极;其中,所述p型多晶硅漏极的一部分形成于GaN层上,并与AlGaN/GaN叠层的侧面相接触,另一部分与AlGaN层上表面间形成有绝缘介质层;
在所述栅极和所述漏极上曝光金属引线的图形,电子束蒸发第二金属,经过去胶剥离,得到金属引线。
2.根据权利要求1所述的GaN基功率器件制备方法,其特征在于,所述掩蔽层为Si3N4
3. 根据权利要求1所述的GaN基功率器件制备方法,其特征在于,所述多晶硅的厚度为100 nm ~150 nm。
4.根据权利要求1所述的GaN基功率器件制备方法,其特征在于,所述p型多晶硅的掺杂浓度为5e18/cm3~3e19/cm3
5. 根据权利要求1所述的GaN基功率器件制备方法,其特征在于,利用离子注入或者扩散方法对所述多晶硅进行剂量为1e14/cm2~2e14/cm2、能量为30keV~35 keV的B掺杂。
6. 根据权利要求1所述的GaN基功率器件制备方法,其特征在于,对所述多晶硅在800~850℃快速热退火30~35 s,或者在900~950℃炉退火5~10 min。
7. 根据权利要求1所述的GaN基功率器件制备方法,其特征在于,所述过刻的深度为5nm ~10 nm。
8. 根据权利要求1所述的GaN基功率器件制备方法,其特征在于,所述第一金属为Au/Ni/Al/Ti,自下而上依次为20 ~40nm厚的Ti层,120~150 nm厚的Al层,50~65nm厚的Ni层和65~80nm厚的Au层;
所述第二金属为Au/Ni,自下而上依次为20~40nm厚的Ni层和60~90nm厚的Au层。
9.一种GaN基功率器件,其特征在于,
包括:SiC上AlGaN/GaN衬底、源极、漏极和栅极,
其中,所述栅极和所述漏极为p型多晶硅,所述漏极的一部分形成于GaN层上,并与AlGaN/GaN叠层的侧面相接触,另一部分与AlGaN层上表面间形成有绝缘介质层。
10.根据权利要求9所述的GaN基功率器件,其特征在于,所述p型多晶硅的掺杂浓度为5e18/cm3~3e19/cm3
CN201811227070.5A 2018-10-22 2018-10-22 GaN基功率器件及其制备方法 Pending CN109560134A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811227070.5A CN109560134A (zh) 2018-10-22 2018-10-22 GaN基功率器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811227070.5A CN109560134A (zh) 2018-10-22 2018-10-22 GaN基功率器件及其制备方法

Publications (1)

Publication Number Publication Date
CN109560134A true CN109560134A (zh) 2019-04-02

Family

ID=65865272

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811227070.5A Pending CN109560134A (zh) 2018-10-22 2018-10-22 GaN基功率器件及其制备方法

Country Status (1)

Country Link
CN (1) CN109560134A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114078966A (zh) * 2020-08-13 2022-02-22 复旦大学 一种复合沟道结构的射频AlGaN/GaN器件及其制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008053436A (ja) * 2006-08-24 2008-03-06 Ngk Insulators Ltd 半導体素子
CN101449366A (zh) * 2006-06-23 2009-06-03 国际商业机器公司 使用ⅲ-ⅴ族化合物半导体及高介电常数栅极电介质的掩埋沟道金属氧化物半导体场效应晶体管
CN102916046A (zh) * 2012-11-02 2013-02-06 程凯 硅衬底上氮化物高压器件及其制造方法
US8877574B1 (en) * 2013-05-21 2014-11-04 International Business Machines Corporation Elemental semiconductor material contact for high electron mobility transistor
CN108649069A (zh) * 2018-04-20 2018-10-12 复旦大学 漏扩展结构的射频GaN/AlGaN器件及其制备方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101449366A (zh) * 2006-06-23 2009-06-03 国际商业机器公司 使用ⅲ-ⅴ族化合物半导体及高介电常数栅极电介质的掩埋沟道金属氧化物半导体场效应晶体管
JP2008053436A (ja) * 2006-08-24 2008-03-06 Ngk Insulators Ltd 半導体素子
CN102916046A (zh) * 2012-11-02 2013-02-06 程凯 硅衬底上氮化物高压器件及其制造方法
US8877574B1 (en) * 2013-05-21 2014-11-04 International Business Machines Corporation Elemental semiconductor material contact for high electron mobility transistor
CN108649069A (zh) * 2018-04-20 2018-10-12 复旦大学 漏扩展结构的射频GaN/AlGaN器件及其制备方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
J.CHEN,ET AL: ""Poly-Si gate electrodes for AlGaN/GaN HEMT with high reliability and low gate leakage current"", 《MICROELECTRONICS RELIABILITY》 *
M. FERNÁNDEZ ET AL: ""P-GaN HEMTs Drain and Gate Current Analysis Under Short-Circuit"", 《IEEE ELECTRON DEVICE LETTERS》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114078966A (zh) * 2020-08-13 2022-02-22 复旦大学 一种复合沟道结构的射频AlGaN/GaN器件及其制造方法
CN114078966B (zh) * 2020-08-13 2023-12-01 复旦大学 一种复合沟道结构的射频AlGaN/GaN器件及其制造方法

Similar Documents

Publication Publication Date Title
CN106257641B (zh) 高电阻率绝缘体上半导体衬底及其制造方法和半导体器件
CN101834141B (zh) 一种不对称型源漏场效应晶体管的制备方法
CN106024914A (zh) 混合阳极电极结构的GaN基肖特基二极管及其制备方法
CN104701359B (zh) 垂直结构AlGaN/GaN HEMT器件及其制作方法
CN105810722A (zh) 一种碳化硅mosfet器件及其制备方法
CN103477439A (zh) 半导体装置及其制造方法
CN105762078A (zh) GaN基纳米沟道高电子迁移率晶体管及制作方法
CN101887917A (zh) 一种场效应晶体管及其制备方法
TWI502741B (zh) 具有高性能通道之半導體裝置
CN106549038A (zh) 一种垂直结构的氮化镓异质结hemt
CN109244130A (zh) 基于p-GaN和SiN层的自对准栅结构GaN MIS-HEMT器件及其制作方法
CN108198855A (zh) 半导体元件、半导体基底及其形成方法
CN109755322A (zh) 碳化硅mosfet器件及其制备方法
JP2013187291A (ja) トンネル電界効果トランジスタの製造方法及びトンネル電界効果トランジスタ
CN107154426A (zh) 一种提高硅基GaN HEMT关态击穿电压的器件结构及实现方法
CN100389501C (zh) 一种肖特基势垒mos晶体管及其制作方法
CN111029404A (zh) 基于鳍形栅结构的p-GaN/AlGaN/GaN增强型器件及其制作方法
CN109560134A (zh) GaN基功率器件及其制备方法
TWI588944B (zh) 具有漂移區的高壓無接面場效元件及其製造方法
CN111785776A (zh) 垂直结构Ga2O3金属氧化物半导体场效应晶体管的制备方法
CN110676172A (zh) 一种实现低导通电阻的增强型氮化镓晶体管的方法
CN106876471B (zh) 双槽umosfet器件
CN109545760A (zh) 栅镇流结构的射频AlGaN/GaN HEMTs器件及其制备方法
CN108649069A (zh) 漏扩展结构的射频GaN/AlGaN器件及其制备方法
CN106257630B (zh) 射频rf ldmos器件的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20190402

RJ01 Rejection of invention patent application after publication