JP2000064028A

JP2000064028A - Ｃｕ成膜方法

Info

Publication number: JP2000064028A
Application number: JP10184116A
Authority: JP
Inventors: Hiroyuki Makino; 博之牧野; Masaru Tanaka; 勝田中; Kiyoshi Awai; 清粟井; Toshiyuki Sakami; 俊之酒見
Original assignee: Sumitomo Heavy Industries Ltd
Current assignee: Sumitomo Heavy Industries Ltd
Priority date: 1998-06-09
Filing date: 1998-06-30
Publication date: 2000-02-29
Anticipated expiration: 2018-06-30
Also published as: JP3944317B2; KR20000006014A; US6220204B1; TW454431B; KR100453246B1

Abstract

(57)【要約】【課題】高アスペクト比の穴あるいは溝へ従来に比べ
て高速でＣｕを成膜できるＣｕ成膜方法を提供するこ
と。【解決手段】真空容器１１と、プラズマビーム発生器
１３と、真空容器内に配置され、蒸発物質Ｃｕを収容し
ている陽極としての主ハース３０と、該主ハースの周囲
に環状の永久磁石３５とコイル３６とから成る補助陽極
３１とを備え、前記主ハースに対向して配置した基板４
１にＣｕ膜を成膜する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、プラズマ処理方法
に関し、特に高アスペクト比の溝あるいは穴へＣｕによ
る配線膜の成膜を行うのに適したＣｕ成膜方法に関す
る。

【０００２】

【従来の技術】現在のＶＬＳＩは高集積化が進み、配線
幅は狭く、高アスペクト化が進んでいる。それに伴い、
配線材、特にＣｕの成膜に関する要求が変化して来てい
る。

【０００３】現在、Ｃｕ配線の手法としては、ロングス
ロースパッタリング、湿式メッキ、ＩＭＰ、ＣＶＤなど
種々の方法が開発されている。それぞれの方法について
簡単に説明する。

【０００４】ロングスロースパッタリングとは、スパッ
タリングのＴ−Ｓ間距離を大きく取る手法である。本
来、スパッタリングは、Ｔ−Ｓ間距離を極力短くし、タ
ーゲットからの転写により膜厚分布・成膜速度を高くと
ることが望ましい。しかし、キャリア原子による叩き出
しを利用しているため、スパッタされた物質の飛行方向
はターゲットに対して垂直ではなく、斜め上方に飛行す
る。このことは、スパッタリングではＴ−Ｓ間距離が短
いとボトムよりトップ部付近への成膜速度の方が遥かに
高速になるということである。そのため、ホールの入口
部が先に塞がり、ボトムへの成膜が途中より止まる。こ
のために、Ｔ−Ｓ間距離を大きくとり、低速で均一に成
膜する方法により、ボトムカバレージの良い成膜を行う
ことが必要となる。従って、ロングスロースパッタリン
グ法は成膜速度が低いという問題点がある。

【０００５】湿式メッキは、液層での電気分解作用を利
用して膜を堆積させる方法である。この方法は、装置コ
ストとしては真空装置に比べ安価であり、プロセスとし
ては高速に成膜出来る（４００ｎｍ／ｍｉｎ以上）。し
かし、他の工程が真空内部で行われるのに対し、大気中
での工程となる煩わしさは否めない。また、製作される
膜内部に異物の混入やボイドが出来やすいことや、Ｓｉ
Ｏ₂、バリアメタル（ＴｉＮ，ＴａＮ等）への密着性が
悪い等の問題がある。更に、液層の管理が複雑なことや
廃液処理の環境的な問題も存在する。

【０００６】

【発明が解決しようとする課題】ＩＭＰは、スパッタリ
ングの成膜空間のプラズマにＲＦを重畳させて飛行物質
のイオン化を促進し、バイアス電源により電界でイオン
化された粒子を引込み、ボトムカバレージを良くする方
法である。ＩＭＰは、ロングスロースパッタリングに比
べて短いＴ−Ｓ間距離でボトムに対する高速成膜が実現
出来る方法として注目を浴びている。

【０００７】ＣＶＤは、現在のところＣｕ（ｔｍｓ）が
有力視されている。この方法は、ボトム、ステップの両
方に付き回り性が極めて良いとされている。しかし、基
板を高温（６００℃以上）とする必要性がある。これ
は、基板上の他の素子を破壊するおそれのある温度であ
り、将来、ＬＳＩの遅延対策としてストッパー（キャパ
シター）の材料に有機材が用いられた場合に問題となる
と考えられる。また、プロセスに使用されるガスは人体
に有害であり、その処理のコストや管理が問題となる。

【０００８】以上のような現状に鑑み、本発明の課題
は、高アスペクト比の溝あるいは穴へ従来に比べて高速
でＣｕを成膜できるＣｕ成膜方法を提供することにあ
る。

【０００９】本発明の他の課題は、ボイドを発生させる
こと無く、ドライプロセスだけで高アスペクト比の溝あ
るいは穴への成膜を行うことのできるＣｕ成膜方法を提
供することにある。

【００１０】

【課題を解決するための手段】本発明は、成膜室を規定
する真空容器と、該真空容器に取り付けられたプラズマ
源と、前記真空容器内に配置され、蒸発物質Ｃｕを収容
している陽極と、該陽極の周囲に環状の永久磁石と電磁
石コイルとから成る磁場発生機構とを備え、前記陽極に
対向して配置した基板にＣｕ膜を成膜することを特徴と
するＣｕ成膜方法である。

【００１１】本発明によればまた、成膜室を規定する真
空容器と、該真空容器に取り付けられたプラズマ源と、
前記真空容器内に配置され、蒸発物質を収容している陽
極と、該陽極の周囲に環状の永久磁石と電磁石コイルと
から成る磁場発生機構とを備え、前記陽極に対向して配
置した基板の溝あるいは穴に前記蒸発物質による膜を成
膜するＣｕ成膜方法であって、前記基板に負極側を接続
したバイアス電源を更に備え、該バイアス電源による電
圧を１回の成膜中に変化させることを特徴とするＣｕ成
膜方法が提供される。

【００１２】特に、前記バイアス電源による電圧は、成
膜開始時には０あるいは低めの値とする第１のステップ
と、前記溝あるいは穴にＣｕ膜がある程度成膜されたら
高くする第２のステップと、前記溝あるいは穴がＣｕ膜
である程度埋められると、再び低めの値とする第３のス
テップと、前記溝あるいは穴がＣｕ膜で埋められ、更に
膜厚が前記溝あるいは穴の深さより大きくなると、再び
高くしてこれを成膜終了まで維持する第４のステップと
を経るように変化させることが好ましい。

【００１３】上記のいずれの発明においても、成膜の条
件としては、成膜時の真空容器内の成膜圧力範囲が１０
^-4〜１０^-2Ｔｏｒｒであることを特徴とする。

【００１４】また、成膜中の電子温度が２ｅＶ以上であ
ることを特徴とする。

【００１５】更に、成膜中の真空容器中の最大の電子密
度が１０¹⁰個／ｃｍ³以上であることを特徴とする。

【００１６】更に、前記プラズマ源における放電を維持
するためのガスとして、不活性ガス、あるいはＨ₂、Ｏ
₂、Ｎ₂、ＣＨ₄、シランガスのいずれかを導入するこ
とを特徴とする。

【００１７】更に、成膜時の放電電流が１０（Ａ）以上
であることを特徴とする。

【００１８】また、成膜時の放電電流、電圧値をそれぞ
れ、１０（Ａ）、３０（Ｖ）以上としても良い。

【００１９】更に、前記磁場発生機構の永久磁石上面か
ら前記基板までの距離が１００（ｍｍ）〜１０００（ｍ
ｍ）であることを特徴とする。

【００２０】

【発明の実施の形態】図１を参照して、本発明を実施す
るのに適した成膜装置について説明する。図１におい
て、真空容器１１の側壁に設けられた筒状部１２には圧
力勾配型のプラズマビーム発生器１３が装着されてい
る。プラズマビーム発生器１３は、陰極１４により一端
が閉塞されたガラス管１５を備えている。このガラス管
１５内では、ＬａＢ₆による円盤１６、タンタルＴａに
よるパイプ１７を内蔵したモリブデンＭｏによる円筒１
８が陰極１４に固定されている。パイプ１７は、キャリ
アガス１０をプラズマビーム発生器１３内に導入するた
めのものである。

【００２１】ガラス管１５の陰極１４と反対側の端部と
筒状部１２との間には、第１、第２の中間電極１９、２
０が同心的に配置されている。第１の中間電極（第１の
グリッド）１９内にはプラズマビームを収束するための
環状永久磁石２１が内蔵されている。第２の中間電極２
０（第２のグリッド）内にもプラズマビームを収束する
ための電磁石コイル２２が内蔵されている。この電磁石
コイル２２は電源２３から給電される。

【００２２】プラズマビーム発生器１３が装着された筒
状部１２の周囲には、プラズマビームを真空容器１１内
に導くステアリングコイル２４が設けられている。この
ステアリングコイル２４はステアリングコイル用の電源
２５により励磁される。陰極１４と第１、第２の中間電
極１９、２０との間にはそれぞれ、垂下抵抗器２６、２
７を介して、可変電源型の主電源２８が接続されてい
る。

【００２３】真空容器１１の内側の底部に、主ハース３
０とその周囲に配置された環状の補助陽極３１が設置さ
れている。主ハース３０は、筒状のハース本体により構
成され、プラズマビーム発生器１３からのプラズマビー
ムが入射する凹部を有している。ハース本体の貫通孔に
は蒸発物質を収納している。補助陽極３１は、環状の容
器により構成されている。環状の容器内には、フェライ
ト等による環状の永久磁石３５と、これと同心的に積層
されたコイル３６が収納されている。主ハース３０及び
補助陽極３１はいずれも熱伝導率の良い導電性材料、例
えば、銅が使用される。主ハース３０に対して補助陽極
３１は、絶縁物を介して取り付けられている。また、主
ハース３０と補助陽極３１は、抵抗４８を介して接続さ
れている。主ハース３０は、主電源２８の正側に接続さ
れている。従って、主ハース３０は、プラズマビーム発
生器１３に対してそのプラズマビームが吸引される陽極
を構成している。

【００２４】補助陽極３１内のコイル３６は電磁石を構
成し、コイル電源３８から給電される。この場合、励磁
されたコイル３６における中心側の磁界の向きは、永久
磁石３５により発生する中心側の磁界と同じ向きになる
ように構成される。コイル電源３８は可変電源であり、
電圧を変化させることにより、コイル３６に供給する電
流を変化できる。

【００２５】真空容器１１の内部にはまた、主ハース３
０の上部に基板４１を保持するための基板ホルダ４２が
設けられている。基板ホルダ４２にはヒータ４３が設け
られている。ヒータ４３はヒータ電源４４から給電され
ている。基板ホルダ４２は、真空容器１１に対しては電
気的に絶縁支持されている。真空容器１１と基板ホルダ
４２との間にはバイアス電源４５が接続されている。こ
のことにより、基板ホルダ４２はゼロ電位に接続された
真空容器１１に対して負電位にバイアスされている。補
助陽極３１はハース切り替えスイッチ４６を介して主電
源２８の正側に接続されている。主電源２８には、これ
と並列に垂下抵抗器２９と補助放電電源４７とがスイッ
チＳ１を介して接続されている。

【００２６】この成膜装置においては、プラズマビーム
発生器１３の陰極と真空容器１１内の主ハース３０との
間で放電が生じ、これによりプラズマビーム（図示せ
ず）が生成される。このプラズマビームはステアリング
コイル２４と補助陽極３１内の永久磁石３５により決定
される磁界に案内されて主ハース３０に到達する。主ハ
ース３０に収納された蒸発物質はプラズマビームにより
加熱されて蒸発する。この蒸発粒子はプラズマビームに
よりイオン化され、負電圧が印加された基板４１の表面
に付着し、被膜が形成される。

【００２７】この成膜装置自体は、特開平８−２３２０
６０号に開示されており、補助陽極３１における永久磁
石３５とコイル３６の極性の様々な態様、蒸発粒子の飛
行分布について検討がなされている。

【００２８】本発明の第１の実施の形態では、この成膜
装置を使用してＣｕの成膜を可能にしたものであり、以
下に、その手法の特徴について説明する。

【００２９】成膜時の真空容器１１内の成膜圧力範囲
を１０^-4〜１０^-2Ｔｏｒｒとすること。成膜中の電子温度が２ｅＶ以上であること。成膜中の真空容器１１内の最大の電子密度が１０¹⁰個
／ｃｍ³以上であること。プラズマビーム発生器１３における放電を維持するた
めのキャリアガス１０として、アルゴンＡｒやヘリウム
Ｈｅ等の不活性ガス、または水素ガスを導入すること。成膜時の放電電流が１０（Ａ）以上であること。成膜時の電圧値が３０（Ｖ）以上であること。補助陽極３１内の永久磁石３５上面から基板４１まで
の距離が１００（ｍｍ）〜１０００（ｍｍ）であるこ
と。

【００３０】以上のような条件によるアーク放電プラズ
マを利用したＣｕ成膜方法により、以下の結果が確認さ
れている。

【００３１】一般に、アーク放電プラズマを利用した成
膜方式は、高い電子温度Ｔｅ（２〜１００ｅＶ）と電子
密度Ｎｅ（１０¹⁰〜１０¹³個／ｃｍ³）を発生させるこ
とが可能なプロセスであることが知られている。このこ
とは、同時に真空（１０^-4〜１０^-2Ｔｏｒｒ程度）の成
膜空間において高イオン化率の蒸発物質を得ることが可
能であることを意味し、またバイアス電源を用いること
により、先述のＩＭＰ同様の効果を得ることが出来る。

【００３２】本方式の蒸発方向性は、スパッタリングと
違いｃｏｓ４乗則あるいはｃｏｓ５乗則に近く、Ｔ−Ｓ
間距離の値によっては直線的に成膜を行うことが出来
る。従って、高アスペクトの深溝あるいは穴に対しても
対応可能である。本方式でのメリットは無バイアスでも
溝あるいは穴のボトムに対しての成膜速度は、トップ部
と同じであり、またバイスを印加することにより、ボト
ムへの成膜速度はトップ部より速くなる。

【００３３】また、成膜速度は湿式メッキほどではない
が、現状で２０〜３０（オングストローム／ｓ）程度と
湿式メッキ以外の他のプロセスに比べ高速である。

【００３４】尚、成膜速度に関しては、蒸発物質として
のＣｕを収容する主ハース３０の凹部の大きさを変える
等の簡単な改造により、さらに改善の可能性がある。ま
た、ＣＶＤと違い有害なガスを用いる必要性が全く無
く、環境にやさしい方式である。生産時の材料コスト的
には、スパッタリングでは純度が膜の比抵抗に大きく影
響するため、高純度ターゲット（６Ｎ以上）が使用さ
れ、その形状は純金属の一体物であり、かなり大きなも
のとなる。ＣＶＤは、特殊ガスを使用するため非常に高
額である。本発明の方式は、真空精練の工程を含むため
あまり高純度のものを必要としない。現在の実験結果で
は、１．７〜２．２μΩ・ｃｍ（４Ｎ）と薄膜（≦５０
０オングストローム）としての最高値に近い値となって
いる。また、材料形状は、一旦溶融させるため、粉末か
らピレット状のものまで、ハースに入れればどの様な形
状のものでも良いため、Ｃｕの材料コストは、先述の２
方式に比べ極めて安価となる。

【００３５】次に、本発明の第２の実施の形態について
説明する。はじめに、本発明の対象となる半導体基板に
ついて説明する。図２において、シリコン基板５０上に
ＳｉＯ₂膜５１が形成される。次に、ＳｉＯ₂膜５１上
にマスク５２を形成し、エッチングを行って所望の領域
に溝あるいは穴（以下では、溝として説明する）５３が
形成される。その後、マスク５２は除去される。なお、
ＳｉＯ₂膜５１は、シリコン基板５０上に層間絶縁膜と
して生成されるものであり、最近のトレンドとしては、
低誘電率化（ＣＲ遅延対策）としてポリイミド等の有機
膜に置き換えようとする動きがある。

【００３６】図３を参照して、溝５３内を含むＳｉＯ₂
膜５１の全表面にＴｉＮあるいはＴａＮによるバリア膜
５４が形成される。バリア膜５４は、５０〜２００オン
グストロームの薄膜である。次に、バリア膜５４で覆わ
れている溝５３に、後で詳しく説明する本発明による方
法でＣｕ膜５５が成膜され、溝５３内がＣｕ膜５５で埋
め込まれる。この後、ＣＭＰ（ＣｈｅｍｉｃａｌＭｅ
ｃｈａｎｉｃａｌＰｏｌｉｓｈｉｎｇ）処理によりＳ
ｉＯ₂膜５１上のバリア膜５４及びＣｕ膜５５が除去さ
れる。その結果、ＳｉＯ₂膜５１内にバリア膜５４を介
してＣｕ膜５５による配線膜が残る。

【００３７】上記のようにして、溝５３内にＣｕ膜５５
を形成するに際し、第１の実施の形態では、バイアス電
圧は、成膜開始時から終了時まで一定電圧で印加し続け
て行っている。しかし、バイアス電圧を印加するという
ことは、成膜されると同時にスパッタリングが行われる
ということであり、平坦な膜を生成することが可能であ
るが、逆に溝５３のトップ部付近では、穴を開ける効果
が出ることとなる。従って、一定のバイアス電圧を印加
したまま成膜を続けると、溝５３の上部での成膜速度は
低くなり、最終的にはボイドが生成されるおそれがあ
る。

【００３８】以下に、このことを図４、図５を参照して
詳しく説明する。

【００３９】図４は、図１に示された成膜装置における
成膜の過程を模式的に示した図である。なお、高密度プ
ラズマの発生源は、図１で説明したアーク放電型のプラ
ズマ源の他に、マイクロ波を用いたものやＲＦ放電を用
いたものやヘリコン波を用いたものなど、プラズマを発
生させるものなら何でも良い。また、Ａｒ⁺イオンは、
ここではキャリアガスとして導入しているもので、用途
に合わせた反応ガスのイオン（反応ガスを導入する場
合）でも、不活性ガスでも良い。反応ガスとしては、例
えばＯ₂、Ｈ₂、Ｎ₂、ＣＨ₄、シランガス等が考えら
れ、不活性ガスとしては、例えばＡｒ、Ｈｅ、Ｘｅ、Ｎ
ｅ等が考えられる。Ｃｕ⁺イオンは、Ｃｕ蒸気がプラズ
マによりイオン化したもので、Ｃｕの蒸気化手段として
は、図１で説明したアーク放電の他に、スパッタリン
グ、抵抗加熱、レーザ加熱、また、ＣＶＤのように導入
時よりガス化しているものでも良い。

【００４０】バイアス電源４５は、ＤＣでもＲＦでもパ
ルスでも良い。図４には容量を２５０Ｖ／５Ａと示して
いるが、装置、条件により異なり、特に重要では無い。
バイアス電源４５の負極側をシリコン基板５０に接続
し、陽極側はプラズマの接している場所、電源ならどこ
でも良い。一般的には、真空容器１１（図１）やアー
ス、放電用の陽極（ＥＢの場合）に接続される。

【００４１】図５を参照してバイアスによる効果を説明
する。プラズマによりイオン化された粒子は、クーロン
力によりシリコン基板５０に引き寄せられる。イオンは
シリコン基板５０に衝突し、電気の流れる溝５３の底部
では、その電荷を失い、薄膜化する。電流の流れない基
板トップ表面では、イオンは膜化しない。また、イオン
化しない中性のＣｕ粒子は、溝５３の底、表面に関係な
く膜化する。

【００４２】しかし、バイアス電圧を高くすると、イオ
ンの打ち込みエネルギーは増大し、溝５３の底部での膜
化速度は基板表面より高くなる。また、溝５３のアスペ
クト比が高い場合は、直線的に飛行してきた中性粒子、
電界により引き出され直線的に飛行してきた粒子以外、
溝５３底部にまで到達できない。また、基板底部で膜化
したものも当然、スパッタされるものの直線的にスパッ
タ粒子が入射するため（アスペクト比が高い）、スパッ
タされた粒子の飛行方向は横方向にはじき出され、溝５
３の外に出ることができず、結果的に溝５３内で膜化す
る。

【００４３】しかし、溝５３がＣｕ膜５５によりある高
さまで満たされると、横方向にスパッタされた粒子は、
溝５３の外に飛び出し、その部分が穴埋めされず、最終
的にボイドと呼ばれる欠陥になる可能性がある。また、
スパッタされるため成膜速度が低くなる。

【００４４】本第２の実施の形態は、このようなボイド
の発生を解消する方法である。すなわち、本第２の実施
の形態では、バイアス電圧を成膜開始時から終了時まで
の間で変化させ、成膜速度を低下させず、また、ボイド
を生成させることなく溝埋めを完了するプロセスを提供
する。なお、成膜の条件は、第１の実施の形態で述べた
〜を採用するものとする。

【００４５】本第２の実施の形態におけるバイアス電圧
の印加方法の一例を図６（ａ）〜図６（ｄ）、図７を参
照して説明する。

【００４６】（Ａ）図６（ａ）において、成膜初期の第
１のステップでは、バイアス電圧を高くすると、バリア
膜５４及びシリコン基板５０を傷付ける可能性があるた
め、バイアス電圧は低めとする。目安としては、成膜金
属のスパッタしきい値（スパッタされるかどうかの電圧
値）前後であり、通常、金属では５０Ｖ以上である。な
お、直進性の良い成膜法（真空蒸着法、ＵＲＴ等）につ
いてはバイアスを印加しない。

【００４７】（Ｂ）図６（ｂ）において、溝５３の底部
の膜が数層以上（１０オングストローム以上）になる
と、スパッタリングによりシリコン基板５０やバリア膜
５４をエッチングする可能性が無くなるのでバイアス電
圧を高くする（第２のステップ）。すると、溝５３内
に、イオンを多量に引き込めるため、成膜速度は高くな
る。一方、溝５３のトップ表面部ではスパッタリングが
激しくなり、エッチングが起こり、成膜速度は低くな
る。

【００４８】（Ｃ）図６（ｃ）において、溝５３がＣｕ
膜５５によりある程度（バイアス無しでもＣｕ粒子が溝
５３に入る高さ、例えばアスペクト比が１前後）埋まる
と、再びバイアス電圧を低くするかあるいはカットする
（第３のステップ）。すると、溝５３のトップ部付近で
のスパッタリングが無くなるので、高速に溝埋めが可能
となり、また、ボイドの発生を抑制することができる。

【００４９】（Ｄ）図６（ｄ）において、溝埋めが終了
し、Ｃｕ膜５５が溝５３より高くなった段階でバイアス
電圧を再び高くして、エッチングと膜生成を同時に行
い、図６（ｅ）に示すように、平坦なＣｕ膜５５を形成
させる（第４のステップ）。これにより、余分なＣｕ膜
５５の成長（厚さ方向）を抑制し、次のＣＭＰ処理（図
３参照）ではぎ取るＣｕ膜量の削減を図り、後工程の短
縮となる。

【００５０】なお、図７では、バイアス電圧の変化を溝
５３内へのＣｕ膜５５の充填率に関連させて示している
が、Ｃｕ膜５５の膜厚に応じてバイアス電圧の変化パタ
ーンを設定することもできる。また、あらかじめ試験を
行って、時間の変化に関連付けてバイアス電圧の変化パ
ターンを設定するようにしても良い。

【００５１】以上のようにして、本第２の実施の形態に
よれば、バイアス電圧を成膜開始時から終了時までの間
で変化させることによりい、成膜速度を低下させずに、
かつボイドを生成させることなく溝あるいは穴埋めを完
了することができる。

【００５２】以上の点から、本発明によるＣｕ成膜方法
は、次世代半導体装置の多層配線材料として注目されて
いるＣｕの新しい成膜方法であり、ＶＬＳＩの高集積化
に伴う配線の微細化、低抵抗化に適している。すなわ
ち、高いアスペクト比の穴や溝へ高速かつボイドの生成
なしに成膜を行うことができる。

【００５３】

【発明の効果】以上説明してきたように、本発明による
プラズマを利用したＣｕ配線の成膜方法は、高アスペク
トに対応可能、清浄な真空内部での工程、成膜速度が速
く、環境にやさしく、材料コストが安価である等の多く
のメリットが得られる。また、ボイドの生成も抑制して
良好なＣｕ配線を形成することができる。

【図面の簡単な説明】

【図１】本発明が適用される成膜装置の構成を概略的に
示す断面図である。

【図２】本発明の対象となる半導体基板の生成過程を説
明するための図である。

【図３】本発明によるＣｕ配線の生成過程を説明するた
めの図である。

【図４】本発明の第２の実施の形態によるＣｕ膜の生成
を説明するための模式的に示した図である。

【図５】本発明の第２の実施の形態によるＣｕ膜の生成
に際してバイアス電圧の作用を説明するための図であ
る。

【図６】第２の実施の形態によるＣｕ膜の生成過程を説
明するための図である。

【図７】本発明の第２の実施の形態によるＣｕ膜の生成
過程におけるバイアス電圧の変化パターンの一例を示し
た図である。

【符号の説明】

１０キャリアガス１１真空容器１３プラズマビーム発生器１４陰極１９第１の中間電極２０第２の中間電極２１環状永久磁石２２電磁石コイル２３、２５電源２４ステアリングコイル２６、２７垂下抵抗器２８主電源３０主ハース３１補助陽極５０シリコン基板５１ＳｉＯ₂膜５３溝５４バリア膜５５Ｃｕ膜

───────────────────────────────────────────────────── フロントページの続き (72)発明者粟井清愛媛県新居浜市惣開町５番２号住友重機械工業株式会社新居浜製造所内 (72)発明者酒見俊之愛媛県新居浜市惣開町５番２号住友重機械工業株式会社新居浜製造所内Ｆターム(参考） 4K029 AA29 BA08 BD02 CA03 CA13 DA01 DD05 EA03 EA05 EA08 EA09 4M104 BB04 DD39 FF16 HH13 5F033 AA04 AA64 AA66 BA17 DA07 DA12 5F103 AA08 BB14 BB22 BB59 DD28 HH03 LL14 LL20 NN04 NN10 PP06 PP07 RR01 RR06 RR08

Claims

【特許請求の範囲】

【請求項１】成膜室を規定する真空容器と、該真空容
器に取り付けられたプラズマ源と、前記真空容器内に配
置され、蒸発物質Ｃｕを収容している陽極と、該陽極の
周囲に環状の永久磁石と電磁石コイルとから成る磁場発
生機構とを備え、前記陽極に対向して配置した基板にＣ
ｕ膜を成膜することを特徴とするＣｕ成膜方法。
【請求項２】請求項１記載のＣｕ成膜方法において、
成膜時の真空容器内の成膜圧力範囲が１０^-4〜１０^-2Ｔ
ｏｒｒであることを特徴とするＣｕ成膜方法。
【請求項３】請求項１記載のＣｕ成膜方法において、
成膜中の電子温度が２ｅＶ以上であることを特徴とする
Ｃｕ成膜方法。
【請求項４】請求項１記載のＣｕ成膜方法において、
成膜中の真空容器中の最大の電子密度が１０¹⁰個／ｃｍ
³以上であることを特徴とするＣｕ成膜方法。
【請求項５】請求項１記載のＣｕ成膜方法において、
前記プラズマ源における放電を維持するためのガスとし
て、不活性ガスあるいは水素ガスを導入することを特徴
とするＣｕ成膜方法。
【請求項６】請求項１記載のＣｕ成膜方法において、
成膜時の放電電流が１０（Ａ）以上であることを特徴と
するＣｕ成膜方法。
【請求項７】請求項１記載のＣｕ成膜方法において、
成膜時の放電電流、電圧値がそれぞれ、１０（Ａ）、３
０（Ｖ）以上であることを特徴とするＣｕ成膜方法。
【請求項８】請求項１記載のＣｕ成膜方法において、
前記磁場発生機構の永久磁石上面から前記基板までの距
離が１００（ｍｍ）〜１０００（ｍｍ）であることを特
徴とするＣｕ成膜方法。
【請求項９】成膜室を規定する真空容器と、該真空容
器に取り付けられたプラズマ源と、前記真空容器内に配
置され、蒸発物質Ｃｕを収容している陽極と、該陽極の
周囲に環状の永久磁石と電磁石コイルとから成る磁場発
生機構とを備え、前記陽極に対向して配置した基板の溝
あるいは穴にＣｕ膜を成膜するＣｕ成膜方法であって、
前記基板に負極側を接続したバイアス電源を更に備え、
該バイアス電源による電圧を１回の成膜中に変化させる
ことを特徴とするＣｕ成膜方法。
【請求項１０】請求項９記載のＣｕ成膜方法におい
て、前記バイアス電源による電圧を、成膜開始時には０あるいは低めの値とする第１のステッ
プと、前記溝あるいは穴にＣｕ膜がある程度成膜されたら高く
する第２のステップと、前記溝あるいは穴がＣｕ膜である程度埋められると、再
び低めの値とする第３のステップと、前記溝あるいは穴がＣｕ膜で埋められ、更に膜厚が前記
溝あるいは穴の深さより大きくなると、再び高くしてこ
れを成膜終了まで維持する第４のステップとを経るよう
に変化させることを特徴とするＣｕ成膜方法。
【請求項１１】請求項９あるいは１０記載のＣｕ成膜
方法において、成膜時の真空容器内の成膜圧力範囲が１
０^-4〜１０^-2Ｔｏｒｒであることを特徴とするＣｕ成膜
方法。
【請求項１２】請求項９あるいは１０記載のＣｕ成膜
方法において、成膜中の電子温度が２ｅＶ以上であるこ
とを特徴とするＣｕ成膜方法。
【請求項１３】請求項９あるいは１０記載のＣｕ成膜
方法において、成膜中の真空容器中の最大の電子密度が
１０¹⁰個／ｃｍ³以上であることを特徴とするＣｕ成膜
方法。
【請求項１４】請求項９あるいは１０記載のＣｕ成膜
方法において、前記プラズマ源における放電を維持する
ためのガスとして、不活性ガス、あるいはＨ₂、Ｏ₂、
Ｎ₂、ＣＨ₄、シランガスのいずれかを導入することを
特徴とするＣｕ成膜方法。
【請求項１５】請求項９あるいは１０記載のＣｕ成膜
方法において、成膜時の放電電流が１０（Ａ）以上であ
ることを特徴とするＣｕ成膜方法。
【請求項１６】請求項９あるいは１０記載のＣｕ成膜
方法において、成膜時の放電電流、電圧値がそれぞれ、
１０（Ａ）、３０（Ｖ）以上であることを特徴とするＣ
ｕ成膜方法。
【請求項１７】請求項９あるいは１０記載のＣｕ成膜
方法において、前記磁場発生機構の永久磁石上面から前
記基板までの距離が１００（ｍｍ）〜１０００（ｍｍ）
であることを特徴とするＣｕ成膜方法。