JPH06168935A - 被膜堆積方法及び半導体装置 - Google Patents

被膜堆積方法及び半導体装置

Info

Publication number
JPH06168935A
JPH06168935A JP4061297A JP6129792A JPH06168935A JP H06168935 A JPH06168935 A JP H06168935A JP 4061297 A JP4061297 A JP 4061297A JP 6129792 A JP6129792 A JP 6129792A JP H06168935 A JPH06168935 A JP H06168935A
Authority
JP
Japan
Prior art keywords
film
substrate
trench
exposing
coating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4061297A
Other languages
English (en)
Other versions
JPH07105387B2 (ja
Inventor
Michael D Armacost
マイケル・デビツト・アーマコスト
Steven A Grundon
ステイーブン・アルフレツド・グラドン
David L Harmon
デビツト・ローラント・ハーモン
Son V Nguyen
ソン・バン・ウングヤン
John F Rembetski
ジヨン・フランシス・レンベツトスキー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH06168935A publication Critical patent/JPH06168935A/ja
Publication of JPH07105387B2 publication Critical patent/JPH07105387B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B05SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05DPROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D1/00Processes for applying liquids or other fluent materials
    • B05D1/60Deposition of organic layers from vapour phase
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02296Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02296Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • H01L21/30655Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312Organic layers, e.g. photoresist
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H01L21/0212Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC the material being fluoro carbon compounds, e.g.(CFx) n, (CHxFy) n or polytetrafluoroethylene
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【目的】本発明はシリコン基板の選択された領域に均質
ポリマ被膜を堆積する方法を提案する。 【構成】まず基板はマスクを介してガス状プラズマに露
され、これにより所望のパターンのフイルムを形成し、
プラズマは強い電子ドナー特性をもつ化合物でなる。続
いてパターン化されたフイルム及び当該フイルムによつ
て被膜されていない残りの基板がモノマ蒸気に対して露
され、当該モノマは露出した基板表面に凝縮及び重合す
るが、フイルム上にはそのようにはならない。フイルム
は被膜の堆積を実質上妨げるように作用し、これにより
基板上の所望の領域だけに被膜が形成されるように選択
的な堆積がなされる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は被膜堆積方法及び半導体
装置に関し、特に半導体装置の表面のような基板上に均
質ポリマの被膜を選択的に堆積する処理方法に適用する
ものである。
【0002】
【従来の技術】基板の選択された領域をマスクするよう
に、均質ポリマの膜を堆積する種々の処理方法が従来か
ら知られている。この目的のために通常使われているの
はポリ−p−キシリレンポリマで、p−キシリレンモノ
マ又はその誘導体を凝縮することにより形成される。米
国特許第3,895,135 号には、ポリマによつて被覆されて
いない基板部分がマスク用テープなどによつてマスクさ
れることにより前駆体蒸気に対するしぼり流路を形成す
る技術が開示されている。基板のマスクされていない部
分と同じようにマスク上に被膜を形成し、かつしぼりの
目的がマスク部分と非マスク部分との境界に薄い被膜を
形成することにある。その後薄い被膜は、基板の希望し
た部分にのみ被膜を残すように、境界に沿つて被覆され
たマスクを除去するための除去ラインとして用いられ
る。
【0003】米国特許第4,299,866 号には、ポリマに被
覆されるべきではないワークピースの領域(例えば半導
体チツプに接続されるリードのような)がポリマ化され
ていない炭化水素、例えばビースワツクス(Beeswax )
により被覆される技術が開示されている。ポリマ被膜は
前駆体蒸気に露されたときワークピース上に形成され、
その後被膜内に開口が形成される。続いてワークピース
が溶剤に浸されることにより炭化水素を膨潤させ、これ
により炭化水素を覆う被膜を除去させる。
【0004】
【発明が解決しようとする課題】しかしながら、いずれ
の方法も面倒な機械的処理を必要とし、すなわちいたる
所に被膜を堆積させ、その後基板の不必要な部分から被
膜を除去する処理を必要とする。この手法は、ポリ−p
−キシリレン被膜が強く被着した場合に、当該被膜を所
望の正確な位置から除去することを困難にさせる。
【0005】
【課題を解決するための手段】かかる課題を解決するた
め本発明においては、基板の選択された領域上に均質な
被膜を形成するような改善された処理方法を提案する。
すなわち本発明は、基板1上に均質ポリマ被膜3を選択
的に堆積する処理方法において、基板1上にパターン化
されたフイルム2を形成することにより、基板1の選択
された領域を露出させ、フイルム2は強いドナー特性を
もつ化合物で基板を処理することにより形成されるフイ
ルム形成ステツプと、モノマを凝縮するような条件の下
にモノマの蒸気に対して蒸気パターン化されたフイルム
2及び基板1を露すことにより、パターン化されたフイ
ルム2によつて被覆されていない選択された領域に均質
ポリマ被膜3を形成し、フイルム2が被膜3の堆積を実
質的に妨げるようになされた露出ステツプとを設けるよ
うにする。
【0006】
【作用】このプロセスは第1に選択された領域を露出さ
せるように基板上にパターン化されたフイルムを形成
し、当該フイルムを例えば金属のような強い電子ドナー
特性をもつ化合物で基板を処理することにより形成す
る。望ましくは、フイルムはガス状プラズマ、望ましく
はハロゲンを含む化合物を有するガス状プラズマに基板
を露すことにより形成される。その後、パターン化され
たフイルム及び基板はモノマを凝縮するような条件の下
でモノマ蒸気に露され、その結果パターン化されたフイ
ルム(実質上被膜の堆積を妨げる)によつて覆われてい
ない基板上の領域に均質の被膜を形成する。かくして本
発明を実行することにより、均質ポリマ被膜は基板上の
所望部分だけに選択的に堆積される。被膜が選択的に形
成されているので、強力に付着した被膜を除去するとい
うような複雑な機械的処理が不必要になる。
【0007】好ましい実施例においては、均質ポリマ被
膜が基板トレンチの選択された表面上に形成される。ト
レンチを形成する間に基板はハロゲンを含む化合物を有
するガス状プラズマに露され、これによりトレンチの側
壁上にハロゲン化物フイルムを形成する。その後、残つ
ているフイルム及び基板はモノマを凝縮するような条件
の下にモノマ蒸気に露されることにより、基板上及びト
レンチの底面上に均質ポリマ被膜を形成すると共に、ハ
ロゲン化物フイルムが被膜の堆積を実質上妨げる。この
結果として、例えばドープ処理又は等方性エツチング処
理などの種々のプロセス処理が露出されたトレンチ側壁
に対して実行される。
【0008】上述の目的及び他の目的、本発明の特徴及
び効果は本発明の好適な実施例についての以下の説明に
より明らかにされる。
【0009】
【実施例】以下図面について、本発明の一実施例を詳述
する。
【0010】図1(A)において、プロセスは例えば、
シリコン、多結晶シリコン、二酸化シリコン、窒化シリ
コン、通常のフオトレジストなどでなる基板1上にパタ
ーン化されたフイルムを形成することによつて開始す
る。強い電子ドナー作用をする化合物を含むガス状プラ
ズマにマスク(図示せず)を介して基板1を露すことに
よつてフイルム2が形成されるようにすることが望まし
い。一般に化合物は、ハロゲン含有化合物、望ましくは
フツ素含有化合物、さらに望ましくは例えばトリフロロ
メタン(CHF3 )のようなフツ化炭素である。他のフ
ツ化炭素、例えばCF4 、CF2 Cl2 、C4 8 など
を適切に使用できる。さらにプラズマは、例えば結果と
して得られるフイルム2の厚さを制限することが必要な
場合には、酸素又は酸化炭素のような他の化合物を含む
ようにもできる。一般にフイルム2は、当業者であれば
明らかなように、多くの係数、例えばプラズマの組成、
処理条件(例えば圧力、効率、時間など)に基づいて約
10〜1000〔Å〕程度の厚さに形成する。一般にプラズマ
処理ステツプは、アプライド・マタリアルズ(Applied
Materials )社から出されている商用のRIEシステム
である「AME8100」のような周知のつり鐘型反応
器装置内で実行される。
【0011】これに対して、パターン化されたフイルム
2は、基板1上に最初にフイルムを形成し、その後通常
の方法でパターン化することにより形成される。例え
ば、適切なフオトリソグラフ材料がフイルムに適用され
た後フイルムの選択された領域を露出するようにパター
ン化され、続いてエツチングによつてパターンをフオト
リソグラフ材料を介して転写することにより、図1
(A)に示すようにフイルム2に開口のパターンを形成
する。ここで再び結果的に、基板1の選択された領域を
露出させることになる。
【0012】図1(B)について、パターン化されたフ
イルム2及び基板1の露出されている領域は、その後凝
縮して共形被膜3を形成することができるモノマ蒸気に
露される。望ましくは、モノマはp−キシリレン又はそ
の誘導体を含み、また蒸気は、熱分解によるへき開によ
つて作られ、これにより基板1の露出領域上に凝縮及び
重合して均質の被膜を形成する二価のp−キシリレン基
を発生する。熱分解は一般に所望の厚さの被膜を形成す
るのに十分な時間の間約 300〔℃〕より高い温度で実行
される。望ましくは、被膜3は約50〜4000〔Å〕の範囲
の厚さを有し、また約 0.5〜45〔分〕の時間の間、約30
〜1000〔ミリトル〕の圧力で約 600〜 850〔℃〕の温度
を用いることにより作られる。さらに望ましくは、被膜
3は約7〜30〔分〕の範囲の時間で、約1000〜3000
〔Å〕の範囲の厚さをもつ。
【0013】結果として得られたポリ−p−キシリレン
ポリマは蒸発熱分解炉と連通する堆積室を有する通常の
装置で生成され得る。炉は、モノマの蒸発作用及び熱分
解を引き起こして対応する二価の基を形成させるのに十
分に高い温度に維持される。これらの基は堆積室を通過
して基板1の表面に接触した時凝縮及び重合することに
より、ポリ−p−キシリレン又はその誘導体を含む被膜
3を形成する。この装置は、例えば「化学的蒸気堆積に
より作つたポリフロロ−p−キシリレンフイルムのいく
つかの機械的及び電気的特性」、応用ポリマ化学J.Vo
l.40、1795〜1800(1990)に示されており、ここでその全
文を参照する。
【0014】本発明のプロセスによつてポリマ被膜を形
成する際に使用するのに適切なp−キシリレンモノマ
は、例えば米国特許第3,342,754 号及び第3,900,600 号
に開示されており、ここでその全文を参照する。
【0015】上述したように、ポリマはパターン化され
たフイルム2上にはほとんど形成しない。フイルム2の
性質は被膜の実質的な堆積を妨げるようなもので、これ
は選択的な堆積の結果として被膜が基板の露出領域だけ
に形成することになる。
【0016】このように、本発明のプロセスは幾何学的
形状を変更するようなパターン上の特徴について均質被
膜を選択に堆積させる。他の好適な実施例として、均質
被膜は基板トレンチの選択された表面上に堆積される。
この実施例は実施例6〜8及び図3(A)及び図3
(B)、図4、図5、図6(A)及び図6(B)につい
て後述することにより容易に理解できるであろう。成果
は、半導体装置の製造において、露出したトレンチの選
択された表面例えば底面上に均質ポリマを堆積し、その
結果その後の処理ステツプを基板トレンチの側壁につい
て実行することができるようになることである。以下の
実施例は本発明のさらに進んだ説明をする。
【0017】〔実施例1〜5〕これらの実施例の開示の
目的は、シリコンの場合(実施例1a〜5a)に対して
プラズマにより発生されたフイルム(実施例1b〜5
b)について、ポリ−p−キシリレンの被膜を選択的に
堆積することを決定するためであつた。
【0018】実施例1a〜5aにおいて、通常の上記堆
積装置がポリ−p−キシリレンの被膜を堆積するために
用いられた。基板(シリコンウエハ)が上記堆積室内に
置かれ、約40〜50〔g〕のp−キシリレンが 165〔℃〕
の温度及び60〔ミリトル〕の圧力で蒸発された。蒸気
は、る堝において 800〔℃〕にまで加熱されてp−キシ
リレンを熱分解すると共に、対応する二価の基を形成す
る。その後基は約25〜75〔℃〕の温度を有する堆積室内
に導入され、ここで基板表面上に凝縮して以下のテーブ
ル1に記載されているような被膜を形成する。
【0019】実施例1b〜5bにおいて、第1にフイル
ムは、トリフロロメタン及び二酸化炭素のプラズマ混合
気体にウエハを露すことにより、当該シリコンウエハ上
にフイルムが生成された。プラズマ重合がAME810
0、すなわちアプライド・マタリアルズ社によつて作ら
れた製品RIEシステムにおいて実行され、当該システ
ムは 13.56〔Mh rf 〕電源によつて給電された六角形状
の電極を有する。給電された電極は水冷却されかつレク
サンすなわちシリコンフイルタによつて覆われており、
ウエハは4つのスプリング保持クランプによつて電極に
保持されている。フイルムはバリア(BARIYA)その他の
論文『プラズマ処理についての第7回シンポジウム記
録』、電子機械学会議事録、Vol.88-22(1988)、59〜66
頁に記載されている手順に従つてフイルムがシリコン表
面上に形成された。ここで当該文献の記載のすべてを参
照する。次の処理条件、すなわち圧力が40〔ミリト
ル〕、供給電力が1200〔ワツト〕、CHF3 流体が75
〔sccm〕、CO2 流体が8〔sccm〕、時間が4〔分〕の
条件が使用された。ここで注意すべきことは、シリコン
表面上に形成されたフイルムは化学式(CFx )y、こ
こでxは1〜3及びyは1〜n、nは整数によつて表さ
れるフツ素処理されたポリマとして特徴を表すことがで
きる。少量の二酸化炭素を加えると、ポリマに僅かなエ
ツチングを生じさせ、かくして表面のフイルムの厚さを
低減させた。表面のESCA分析が最初の酸素含有量に
よつて結合したCF1 、CF2 及びCF3 を有する薄い
ポリマフイルム(3〜5〔nm〕)が存在することを示し
た。さらにフイルムは、強い電気陰性度をもつフツ素が
存在することによつて、安定かつ高い電子ドナー特性を
もつことができる。
【0020】また次の化学式によつて表される経験的反
応がポリマの構成を説明していると考えられる。
【化1】
【化2】 また類似のフツ素基(例えばCF4 、CF2 Cl2 、C
4 8 など)を有するモノマのグロウ放電が、本発明の
プロセスによつて選択的な堆積をするための類似の構成
及び類似の高い電子ドナー特性をもつポリマを形成する
ことに注意すべきである。
【0021】次に従来の蒸気堆積システムが実施例1a
〜5aの処理によつてフイルム被膜がなされたシリコン
ウエハ上にポリ−p−キシリレンの被膜を堆積するため
に使用される。
【0022】結果は、ポリ−p−キシリレンの被膜が実
施例1a〜5aのシリコンウエハの表面に堆積されたこ
とを示している。しかしながら実施例1b〜5bの場合
ウエハ上に形成されたフイルムは堆積を妨げるように用
いられた。次の第1表
【表1】 に示すように、45〔分〕の堆積時間が使用されるまで、
フイルム被膜されるべき基板上には堆積が生じなかつ
た。しかしその後においても同じ条件下にあるシリコン
表面上には非常に僅かしか堆積が生じなかつた。この結
果はさらに図2に示されている。
【0023】次の実施例における例示の目的は、トレン
チを有する基板表面上にポリ−p−キシリレンの被膜を
堆積する際の選択度を決定することである。
【0024】〔実施例6〕図3(A)及び図3(B)に
ついて、トレンチが次のようにシリコン基板内に形成さ
れた。
【0025】p−エピタキシヤル層4がp+基板5上に
成長された。シリコン酸化層6がよく知られている技術
(図3(A))を用いてエピタキシヤル層4上に堆積さ
れた。続いてフオトレジストが酸化層6に与えられ、パ
ターン処理した後酸化層6の選択された部分が除去され
てエピタキシヤル層4の部分を露出した。酸化層はAM
E8100エツチング装置において2段階の処理、すな
わち 100〔sccm〕のCF4 を用いて20〔ミリトル〕の圧
力で 850〔ワツト〕の電力によつて処理をし、続いて50
〔sccm〕のO2 を用いて70〔ワツト〕の電力で処理する
ような処理を用いることによつてエツチングされた。続
いて残留フオトレジストが除去されてシリコンをエツチ
ングするための酸化マスク6を残した。続いて側壁面8
及び底面9を有するトレンチ7がエピタキシヤル層4及
びp+基板5内にエツチングされ、その際にAME81
00エツチング装置及び2段の塩素基化学処理、すなわ
ちBCl3 (40〔sccm〕のガス流体によつて10〔ミリト
ル〕の圧力でかつ 950〔ワツト〕の電力で処理をする)
の処理に続いて90〔sccm〕のHCl及び30〔sccm〕のC
2 によつて(15〔ミリトル〕の圧力かつ 650〔ワツ
ト〕の電力による処理)の処理をする。トレンチをエツ
チングしている間に図3(B)に示すように、トレンチ
7の側壁面8上に塩酸化ケイ素のフイルム10が形成さ
れているのに対して底面9には形成されなかつた。この
トレンチのエツチング化学処理は、ほぼ垂直方向の側壁
面8及び丸みを有する底面9を生ずるので、特に好まし
いことを注意すべきである。
【0026】続いてこの構成は以下に述べる実施例7〜
9による処理を実行するための開始構造として使用され
た。
【0027】〔実施例7〕図4において、実施例6の処
理に続いて、まずトレンチ7が形成された。続いてポリ
−p−キシリレンの被膜11(1500〔Å〕)が実施例1
〜5の処理を用いてシリコン基板上に堆積された。ポリ
−p−キシリレンの堆積は水平基板表面上及びトレンチ
7の底面9上に生じた。トレンチをエツチングする際に
ポリ−p−キシリレンの堆積を妨げるようなシリコンオ
キシクロライドフイルム10を形成したことにより側壁
8上には堆積がなかつた。
【0028】〔実施例8〕図5において、実施例6の処
理に続いてまずトレンチ7が形成された。続いてフツ素
水素酸のバツフア液中に基板を浸積することによつて塩
酸化ケイ素のフイルム10がトレンチ側壁8から除去さ
れた。次に実施例1〜5の処理を用いてシリコン基板が
トリフロロメタン及び二酸化炭素のプラズマ混合気体に
露された。この混合気体はシリコン基板をエツチングし
ないが、プラズマに露出されたすべての表面上にフイル
ム12を形成した。再度実施例の1〜5の処理に続いて
フイルムがp−キシリレンの蒸気に露されたが、堆積を
妨げるようなフイルム12が存在することによつてどの
表面上にもポリ−p−キシリレンの堆積がなかつた。
【0029】〔実施例9〕図6(A)において、実施例
6の処理に続いて、まずトレンチ7が形成された。続い
て塩化水素酸のバツフア液中に基板を浸積することによ
つて塩酸化ケイ素のフイルム10がトレンチの側壁8か
ら除去された。続いて実施例1〜5の処理を用いてシリ
コン基板がトリフロロメタン及び二酸化炭素のプラズマ
混合気体に露された。この混合気体はシリコン表面をエ
ツチングしないが、プラズマに露されたすべての表面上
にフイルム12を形成した。続いてフイルム12はAM
E8100のエツチング装置において酸素(30〔sccm〕
のガス流体によつて、25〔ミリトル〕の圧力かつ 500
〔ワツト〕の電力をもつ)によつてフイルム12が所定
の方向についてエツチングされ、これにより図6(A)
に示すように、トレンチ7の底面9を含んで水平なシリ
コン面からフイルムを除去するが、垂直方向のトレンチ
側壁8からは除去しないようになされた。ポリ−p−キ
シリレンの被膜11(1500〔Å〕)は実施例1〜5の処
理を用いてシリコン基板上に堆積された。図6に示すよ
うに、垂直方向のトレンチ側壁上にはポリ−p−キシリ
レンの堆積はなく、トレンチ7の底面9を含んで水平面
上にだけ堆積があつた。ポリ−p−キシリレンの堆積を
妨げるようなフイルム12が存在することによつて側壁
8上には堆積がなかつた。
【0030】
【発明の効果】上述のように本発明によれば、基板をマ
スクを介してガス状プラズマに露すことにより所望のパ
ターンのフイルムを形成した後、モノマ蒸気に露すこと
により基板表面のうちフイルムが形成されていない露出
部分だけにモノマを凝縮重合させることができ、かくし
て面倒な機械的処理を必要とすることなく、一段と正確
な位置にポリマ被膜を堆積させることができる。
【図面の簡単な説明】
【図1】図1(A)及び1(B)は本発明によるプロセ
スの原理を各段落における構造上の結果として示す断面
図である。
【図2】図2は実施例1〜5のプロセスにより、ポリ−
p−キシリレン被膜の形成時の層の厚さを堆積関数とし
て示す曲線図である。
【図3】図3(A)及び3(B)は本発明によるプロセ
スの他の実施例の各段階におけるトレンチ構造結果を示
す断面図である。
【図4】図4は実施例6のプロセスによるポリ−p−キ
シリレン被膜を選択的に堆積した結果のトレンチ構造を
示す断面図である。
【図5】図5は実施例7のプロセスによりポリ−p−キ
シリレンの堆積がないトレンチ構造を示す断面図であ
る。
【図6】図6(A)及び6(B)は実施例8のプロセス
による各段階のトレンチ構造結果を示す断面図である。
【符号の説明】
1……基板、2……フイルム、3……被膜、4……p−
エピタキシヤル層、5……p+基板、6……酸化層、7
……トレンチ、8……側壁面、9……底面、10……塩
酸化ケイ素フイルム、11……ポリ−p−キシリレン被
膜。
【手続補正書】
【提出日】平成4年6月24日
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】請求項5
【補正方法】変更
【補正内容】
【手続補正2】
【補正対象書類名】明細書
【補正対象項目名】請求項8
【補正方法】変更
【補正内容】
【手続補正2】
【補正対象書類名】明細書
【補正対象項目名】0010
【補正方法】変更
【補正内容】
【0010】図1(A)において、プロセスは例えば、
シリコン、多結晶シリコン、二酸化シリコン、窒化シリ
コン、通常のフオトレジストなどでなる基板1上にパタ
ーン化されたフイルムを形成することによつて開始す
る。強い電子ドナー作用をする化合物を含むガス状プラ
ズマにマスク(図示せず)を介して基板1を露すことに
よつてフイルム2が形成されるようにすることが望まし
い。一般に化合物は、ハロゲン含有化合物、望ましくは
フツ素含有化合物、さらに望ましくは例えばフルオロホ
ルム(trifluoromethne、CHF
ようなフツ化炭素である。他のフツ化炭素、例えばCF
、CFCl、Cなどを適切に使用できる。
さらにプラズマは、例えば結果として得られるフイルム
2の厚さを制限することが必要な場合には、酸素又は酸
化炭素のような他の化合物を含むようにもできる。一般
にフイルム2は、当業者であれば明らかなように、多く
の係数、例えばプラズマの組成、処理条件(例えば圧
力、効率、時間など)に基づいて約10〜1000
〔Å〕程度の厚さに形成する。一般にプラズマ処理ステ
ツプは、アプライド・マタリアルズ(Applied
Materials)社から出されている商用のRIE
システムである「AEM8100」のような周知のつり
鐘型反応器装置内で実行される。
【手続補正3】
【補正対象書類名】明細書
【補正対象項目名】0013
【補正方法】変更
【補正内容】
【0013】結果として得られたポリ−p−キシリレン
ポリマは蒸発熱分解炉と連通する堆積室を有する通常の
装置で生成され得る。炉は、モノマの蒸発作用及び熱分
解を引き起こして対応する二価の基を形成させるのに十
分に高い温度に維持される。これらの基は堆積室を通過
して基板1の表面に接触した時凝縮及び重合することに
より、ポリ−p−キシリレン又はその誘導体を含む被膜
3を形成する。この装置は、例えば「化学蒸気堆積によ
り作つたポリフルオロ−p−キシリレンフイルム(Po
lyfluoro−p−Xylylene Film)
のいくつかの機械的及び電気的特性」、応用ポリマ化学
J.Vol.40、1795〜1800(1990)に
示されており、ここでその全文を参照する。
【手続補正4】
【補正対象書類名】明細書
【補正対象項目名】0019
【補正方法】変更
【補正内容】
【0019】実施例1b〜5bにおいて、第1にフイル
ムは、フルオロホルム(trifluorometha
ne)及び二酸化炭素のプラズマ混合気体にウエハを露
すことにより、当該シリコンウエハ上にフイルムが生成
された。プラズマ重合がAME8100、すなわちアプ
ライド・マタリアルズ社によつて作られた製品RIEシ
ステムにおいて実行され、当該システムは13.56
〔Mh rf〕電源によつて給電された六角形状の電極
を有する。給電された電極は水冷却されかつレクサンす
なわちシリコンフイルタによつて覆われており、ウエハ
は4つのスプリング保持クランプによつて電極に保持さ
れている。フイルムはバリア(BARIYA)その他の
論文『プラズマ処理についての第7回シンポジウム記
録』、電子機械学会議事録、Vol.88−22(19
88)、59〜66頁に記載されている手順に従つてフ
イルムがシリコン表面上に形成された。ここで当該文献
の記載のすべてを参照する。次の処理条件、すなわち圧
力が40〔ミリトル〕、供給電力が1200〔ワツ
ト〕、CHF流体が75〔sccm〕、CO流体が
8〔sccm〕、時間が4〔分〕の条件が使用された。
ここで注意すべきことは、シリコン表面上に形成された
フイルムは化学式(CF)y、ここでxは1〜3及び
yは1〜n、nは整数によつて表されるフツ素処理され
たポリマとして特徴を表すことができる。少量の二酸化
炭素を加えると、ポリマに僅かなエツチングを生じさ
せ、かくして表面のフイルムの厚さを低減させた。表面
のESCA分析が最初の酸素含有量によつて結合したC
、CF及びCFを有する薄いポリマフイルム
(3〜5〔nm〕)が存在することを示した。さらにフ
イルムは、強い電気陰性度をもつフツ素が存在すること
によつて、安定かつ高い電子ドナー特性をもつことがで
きる。
【手続補正5】
【補正対象書類名】明細書
【補正対象項目名】0028
【補正方法】変更
【補正内容】
【0028】〔実施例8〕図5において、実施例6の処
理に続いてまずトレンチ7が形成された。続いてフツ素
水素酸のバツフア液中に基板を浸積することによつて塩
酸化ケイ素のフイルム10がトレンチ側壁8から除去さ
れた。次に実施例1〜5の処理を用いてシリコン基板が
フルオロホルム及び二酸化炭素のプラズマ混合気体に露
された。この混合気体はシリコン基板をエツチングしな
いが、プラズマに露出されたすべての表面上にフイルム
12を形成した。再度実施例の1〜5の処理に続いてフ
イルムがp−キシリレンの蒸気に露されたが、堆積を妨
げるようなフイルム12が存在することによつてどの表
面上にもポリ−p−キシリレンの堆積がなかつた。
【手続補正6】
【補正対象書類名】明細書
【補正対象項目名】0029
【補正方法】変更
【補正内容】
【0029】〔実施例9〕図6(A)において、実施例
6の処理に続いて、まずトレンチ7が形成された。続い
て塩化水素酸のバツフア液中に基板を浸積することによ
つて塩酸化ケイ素のフイルム10がトレンチの側壁8か
ら除去された。続いて実施例1〜5の処理を用いてシリ
コン基板がフルオロホルム及び二酸化炭素のプラズマ混
合気体に露された。この混合気体はシリコン表面をエツ
チングしないが、プラズマに露されたすべての表面上に
フイルム12を形成した。続いてフイルム12はAME
8100のエツチング装置において酸素(30〔scc
m〕のガス流体によつて、25〔ミリトル〕の圧力かつ
500〔ワツト〕の電力をもつ)によつてフイルム12
が所定の方向についてエツチングされ、これにより図6
(A)に示すように、トレンチ7の底面9を含んで水平
なシリコン面からフイルムを除去するが、垂直方向のト
レンチ側壁8からは除去しないようになされた。ポリ−
p−キシリレンの被膜11(1500〔Å〕)は実施例
1〜5の処理を用いてシリコン基板上に堆積された。図
6に示すように、垂直方向のトレンチ側壁上にはポリ−
p−キシリレンの堆積はなく、トレンチ7の底面9を含
んで水平面上にだけ堆積があつた。ポリ−p−キシリレ
ンの堆積を妨げるようなフイルム12が存在することに
よつて側壁8上には堆積がなかつた。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ステイーブン・アルフレツド・グラドン アメリカ合衆国、バーモント州05489、ア ンダーヒル、ボツクス651、アールアール #2 (72)発明者 デビツト・ローラント・ハーモン アメリカ合衆国、バーモント州05452、エ セツクス・ジヤンクシヨン、ログウツド・ サークル 72番地 (72)発明者 ソン・バン・ウングヤン アメリカ合衆国、バーモント州05452、エ セツクス・ジヤンクシヨン、ピー・オー・ ボツクス 324 (72)発明者 ジヨン・フランシス・レンベツトスキー アメリカ合衆国、バーモント州05401、バ ーリントン、フオスター・ストリート 55 番地

Claims (13)

    【特許請求の範囲】
  1. 【請求項1】基板上に均質ポリマ被膜を選択的に堆積す
    る処理方法において、 上記基板上にパターン化されたフイルムを形成すること
    により、上記基板の選択された領域を露出させ、上記フ
    イルムは強いドナー特性をもつ化合物で上記基板を処理
    することにより形成されるフイルム形成ステツプと、 モノマを凝縮するような条件の下に上記モノマの蒸気に
    対して蒸気パターン化されたフイルム及び上記基板を露
    すことにより、上記パターン化されたフイルムによつて
    被覆されていない上記選択された領域に均質ポリマ被膜
    を形成し、上記フイルムが上記被膜の堆積を実質的に妨
    げるようになされた露出ステツプとを具えることを特徴
    とする被膜堆積方法。
  2. 【請求項2】上記フイルムはハロゲンを含む化合物を含
    むガス状プラズマに対して上記基板を露すことにより形
    成することを特徴とする請求項1に記載の被膜堆積方
    法。
  3. 【請求項3】上記モノマはp−キシリレン又はそれらの
    誘導体でなることを特徴とする請求項1に記載の被膜堆
    積方法。
  4. 【請求項4】基板上に均質ポリマの被膜を選択的に形成
    する方法において、上記基板をマスクを介してハロゲン
    を含む化合物でなるガス状プラズマに露すことにより基
    板上にフイルムを形成し、上記フイルムは上記基板の選
    択された領域を露出する開口のパターンを含んでいる基
    板露出ステツプと、 上記パターン化されたフイルム及び上記基板の上記選択
    された領域をモノマを凝縮するような条件の下に当該モ
    ノマの蒸気を露すことにより上記基板の上記選択された
    領域に均質ポリマの被膜を形成し、上記パターン化され
    たフイルム上には上記検出ポリマの被膜を実質上形成し
    ないようにした蒸気に露すステツプとを具えることを特
    徴とする被膜堆積方法。
  5. 【請求項5】上記ハロゲンを含む化合物はフロロカーボ
    ンでありかつ上記モノマはp−キシリレン又はその誘導
    体でなることを特徴とする請求項4に記載の被膜堆積方
    法。
  6. 【請求項6】基板トレンチの表面に均質ポリマの被膜を
    選択的に堆積する処理方法において、 基板上にパターン化されたマスク材料を形成し、これに
    より上記基板の選択された領域を露出するパターン化マ
    スク形成ステツプと、上記基板の上記選択された領域を
    ハロゲンを含む化合物でなるガス状プラズマに露すこと
    により側壁面及び底面を有するトレンチを形成すると共
    に、上記トレンチの側壁面上にハロゲン化物フイルムを
    形成するステツプと、 上記フイルム及び上記基板をモノマを凝縮するような条
    件の下に当該モノマの蒸気に露すことにより上記基板上
    及び上記トレンチの底面上に均質ポリマを形成し、上記
    ハロゲン化物フイルムは当該ハロゲン化物フイルム上に
    上記被膜の堆積を実質上妨げるようにするステツプとを
    具えることを特徴とする被膜堆積方法。
  7. 【請求項7】上記トレンチは上記基板を塩素を含む化合
    物でなるガス状プラズマに露すことによつて形成され、
    上記モノマはp−キシリレン又はその誘導体でなること
    を特徴とする請求項6に記載の被膜堆積方法。
  8. 【請求項8】基板トレンチの表面に検出ポリマの被覆を
    選択的に堆積する処理方法において、 パターン化されたマスク材料を基板上に形成することに
    より上記基板の選択された領域を露出するステツプと、 上記基板の上記選択された領域をハロゲンを含む化合物
    でなるガス状プラズマを露すことによりほぼ垂直な側壁
    面及び底面を有するトレンチを形成すると共に、上記ト
    レンチの側壁上にハロゲン化物のフイルムを形成するス
    テツプと、 上記ハロゲン化物のフイルムを除去するステツプと、 上記基板をハロゲンを含む化合物でなるガス状プラズマ
    に露すことにより上記トレンチの側壁面及び底面にフイ
    ルムを形成するステツプと、 上記フイルムを異方性をもつエツチングをすることによ
    り上記トレンチの底面から上記フイルムを除去するのに
    対して、上記フイルムを上記トレンチの上記側壁面上に
    残すようにするステツプと、上記残つたフイルム及び上
    記基板をモノマを凝縮させるような条件の下に当該モノ
    マの蒸気に露すことにより上記フイルムが除去された上
    記トレンチの底面上に均質ポリマの被膜を形成するステ
    ツプとを具えることを特徴とする被膜堆積方法。
  9. 【請求項9】上記ハロゲン化物フイルムはフツ化水素酸
    バツフア液によつて除去されることを特徴とする請求項
    8に記載の被膜堆積方法。
  10. 【請求項10】請求項1の被膜堆積方法によつて、基板
    の選択された領域上に形成された均質ポリマの被膜を具
    えることを特徴とする半導体装置。
  11. 【請求項11】請求項4の被膜堆積方法によつて、半導
    体の選択された領域上に形成された均質ポリマの被膜を
    具えることを特徴とする半導体装置。
  12. 【請求項12】請求項6の被膜堆積方法によつて、半導
    体トレンチの選択された表面上に形成された均質ポリマ
    の被膜を具えることを特徴とする半導体装置。
  13. 【請求項13】請求項8の被膜堆積方法によつて、基板
    トレンチの選択された表面上に形成された均質ポリマの
    被膜を具えることを特徴とする半導体装置。
JP4061297A 1991-04-01 1992-02-15 被膜堆積方法及び半導体装置 Expired - Lifetime JPH07105387B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/678,475 US5618379A (en) 1991-04-01 1991-04-01 Selective deposition process
US07/678475 1991-04-01

Publications (2)

Publication Number Publication Date
JPH06168935A true JPH06168935A (ja) 1994-06-14
JPH07105387B2 JPH07105387B2 (ja) 1995-11-13

Family

ID=24722934

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4061297A Expired - Lifetime JPH07105387B2 (ja) 1991-04-01 1992-02-15 被膜堆積方法及び半導体装置

Country Status (3)

Country Link
US (2) US5618379A (ja)
EP (1) EP0507183A3 (ja)
JP (1) JPH07105387B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018142651A (ja) * 2017-02-28 2018-09-13 東京エレクトロン株式会社 処理方法及びプラズマ処理装置

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19736370C2 (de) * 1997-08-21 2001-12-06 Bosch Gmbh Robert Verfahren zum anisotropen Ätzen von Silizium
US5869135A (en) * 1997-10-03 1999-02-09 Massachusetts Institute Of Technology Selective chemical vapor deposition of polymers
US6270872B1 (en) 1998-05-19 2001-08-07 Schering-Plough Healthcare Products, Inc. Parylene coated devices with adhesive
KR100358130B1 (ko) * 1999-12-24 2002-10-25 주식회사 하이닉스반도체 트렌치 저면의 스트레스 집중 현상을 완화시킬 수 있는 트렌치형 소자분리막 형성방법
US20010045527A1 (en) * 2000-04-05 2001-11-29 Wissman Barry Dean Electron-beam cured polymer mask for DRIE micro-machining
US6737224B2 (en) * 2001-04-17 2004-05-18 Jeffrey Stewart Method of preparing thin supported films by vacuum deposition
US20050007406A1 (en) * 2001-04-19 2005-01-13 Haas William S. Controllable thermal warming devices
US7122296B2 (en) * 2002-03-05 2006-10-17 Brewer Science Inc. Lithography pattern shrink process and articles
US7064406B2 (en) * 2003-09-03 2006-06-20 Micron Technology, Inc. Supression of dark current in a photosensor for imaging
DE102004028031A1 (de) * 2004-06-09 2006-01-05 Infineon Technologies Ag Selektives Beschichtungsverfahren und Dünnschichtsystem
US7871933B2 (en) * 2005-12-01 2011-01-18 International Business Machines Corporation Combined stepper and deposition tool
US8384183B2 (en) * 2010-02-19 2013-02-26 Allegro Microsystems, Inc. Integrated hall effect element having a germanium hall plate
US8551877B2 (en) * 2012-03-07 2013-10-08 Tokyo Electron Limited Sidewall and chamfer protection during hard mask removal for interconnect patterning
WO2017003791A1 (en) * 2015-06-30 2017-01-05 3M Innovative Properties Company Discontinuous coatings and methods of forming the same
CN116351662B (zh) * 2023-03-31 2024-05-17 浙江大学 一种聚合物薄膜区域选择性沉积的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0251226A (ja) * 1988-08-12 1990-02-21 Fuji Electric Co Ltd 半導体装置の製造方法
JPH02181428A (ja) * 1989-01-06 1990-07-16 Hitachi Ltd 薄膜形成方法
JPH02198153A (ja) * 1989-01-27 1990-08-06 Hitachi Ltd 半導体装置の製造方法
JPH02249205A (ja) * 1989-03-23 1990-10-05 Tdk Corp 高耐食性磁石

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3342754A (en) * 1966-02-18 1967-09-19 Union Carbide Corp Para-xylylene polymers
US3895135A (en) * 1973-05-01 1975-07-15 Union Carbide Corp Masking process with constricted flow path for coating
US3900600A (en) * 1973-06-29 1975-08-19 Ibm Paraxylylene-silane dielectric films
US4163828A (en) * 1978-01-20 1979-08-07 Union Carbide Corporation Parylene stabilization
US4299866A (en) * 1979-07-31 1981-11-10 International Business Machines Corporation Coating process mask
US4636038A (en) * 1983-07-09 1987-01-13 Canon Kabushiki Kaisha Electric circuit member and liquid crystal display device using said member
US4743327A (en) * 1984-06-15 1988-05-10 Cordis Corporation Adhesive bonding of fluoropolymers
US4786675A (en) * 1984-12-21 1988-11-22 Nippon Zeon Co., Ltd. Sealed semiconductor containing an epoxy resin composition
US4576834A (en) * 1985-05-20 1986-03-18 Ncr Corporation Method for forming trench isolation structures
JPS6221151A (ja) * 1985-07-19 1987-01-29 Matsushita Electric Ind Co Ltd パタ−ン形成方法
IT1191646B (it) * 1985-12-19 1988-03-23 Montedison Spa Processo per l'adesione di poli-p.xililene a substrati e articoli ottenuti
US4954609A (en) * 1989-02-28 1990-09-04 Hoechst Celanese Corp. Intermediate molecular weight fluorine containing polymide and method for preparation

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0251226A (ja) * 1988-08-12 1990-02-21 Fuji Electric Co Ltd 半導体装置の製造方法
JPH02181428A (ja) * 1989-01-06 1990-07-16 Hitachi Ltd 薄膜形成方法
JPH02198153A (ja) * 1989-01-27 1990-08-06 Hitachi Ltd 半導体装置の製造方法
JPH02249205A (ja) * 1989-03-23 1990-10-05 Tdk Corp 高耐食性磁石

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018142651A (ja) * 2017-02-28 2018-09-13 東京エレクトロン株式会社 処理方法及びプラズマ処理装置

Also Published As

Publication number Publication date
EP0507183A3 (en) 1993-10-20
US5714798A (en) 1998-02-03
US5618379A (en) 1997-04-08
JPH07105387B2 (ja) 1995-11-13
EP0507183A2 (en) 1992-10-07

Similar Documents

Publication Publication Date Title
JPH06168935A (ja) 被膜堆積方法及び半導体装置
US6489248B2 (en) Method and apparatus for etch passivating and etching a substrate
US7153779B2 (en) Method to eliminate striations and surface roughness caused by dry etch
EP1420438A2 (en) Method and apparatus for etching a deep trench
US6630410B2 (en) Self-aligned PECVD etch mask
JP2553513B2 (ja) 有機マスクを状態調節するための方法
JP3540129B2 (ja) 半導体基板の表面処理の方法
JPH08172077A (ja) ビアのプラズマエッチング改良方法
KR0170557B1 (ko) 애싱과 에칭을 포함한 반도체장치의 제조방법
US4182646A (en) Process of etching with plasma etch gas
US6660644B2 (en) Plasma etching methods
US7056830B2 (en) Method for plasma etching a dielectric layer
US6008139A (en) Method of etching polycide structures
KR20080093392A (ko) 제어된 임계 치수 수축의 에칭 처리
JP2002513207A (ja) 低k誘電体層をエッチングする方法
KR20030022361A (ko) 티타늄 질화물 에칭방법
KR20080049125A (ko) 포토레지스트 접착 및 재생 일관성을 개선하기 위한 수소처리
US5880033A (en) Method for etching metal silicide with high selectivity to polysilicon
JPH07312363A (ja) プラズマエッチング装置におけるコンタミナント捕獲用コーティング層の形成方法および副次生成粒子の付着蓄積制御方法、並びにコンタミナント捕獲コーティングを有したプラズマエッチング装置
US20140162194A1 (en) Conformal sacrificial film by low temperature chemical vapor deposition technique
KR100595090B1 (ko) 포토레지스트 마스크를 사용한 개선된 엣칭방법
US5549784A (en) Method for etching silicon oxide films in a reactive ion etch system to prevent gate oxide damage
TW550664B (en) Method for forming a resist pattern and method for manufacturing a semiconductor device
JPH1098029A (ja) 基板から有機反射防止膜をエッチングする処理法
KR102070350B1 (ko) 헤테로원자-도핑된 탄소 막들의 증착

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040109

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050727

A131 Notification of reasons for refusal

Effective date: 20050802

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051003

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060627

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060821

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20060901

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Effective date: 20060919

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060920

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 4

Free format text: PAYMENT UNTIL: 20100929

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 4

Free format text: PAYMENT UNTIL: 20100929

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110929

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110929

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 6

Free format text: PAYMENT UNTIL: 20120929

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 7

Free format text: PAYMENT UNTIL: 20130929

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250