CN116351662B - 一种聚合物薄膜区域选择性沉积的方法 - Google Patents

一种聚合物薄膜区域选择性沉积的方法 Download PDF

Info

Publication number
CN116351662B
CN116351662B CN202310335848.9A CN202310335848A CN116351662B CN 116351662 B CN116351662 B CN 116351662B CN 202310335848 A CN202310335848 A CN 202310335848A CN 116351662 B CN116351662 B CN 116351662B
Authority
CN
China
Prior art keywords
deposition
polymer film
region
dielectric material
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202310335848.9A
Other languages
English (en)
Other versions
CN116351662A (zh
Inventor
赵俊杰
周上钰
杜伟伟
邱明君
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang University ZJU
Original Assignee
Zhejiang University ZJU
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang University ZJU filed Critical Zhejiang University ZJU
Priority to CN202310335848.9A priority Critical patent/CN116351662B/zh
Publication of CN116351662A publication Critical patent/CN116351662A/zh
Application granted granted Critical
Publication of CN116351662B publication Critical patent/CN116351662B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B05SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05DPROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D1/00Processes for applying liquids or other fluent materials
    • B05D1/60Deposition of organic layers from vapour phase
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B05SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05DPROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D1/00Processes for applying liquids or other fluent materials
    • B05D1/62Plasma-deposition of organic layers
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B05SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05DPROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D3/00Pretreatment of surfaces to which liquids or other fluent materials are to be applied; After-treatment of applied coatings, e.g. intermediate treating of an applied coating preparatory to subsequent applications of liquids or other fluent materials
    • B05D3/14Pretreatment of surfaces to which liquids or other fluent materials are to be applied; After-treatment of applied coatings, e.g. intermediate treating of an applied coating preparatory to subsequent applications of liquids or other fluent materials by electrical means
    • B05D3/141Plasma treatment
    • B05D3/142Pretreatment
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B05SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05DPROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D7/00Processes, other than flocking, specially adapted for applying liquids or other fluent materials to particular surfaces or for applying particular liquids or other fluent materials
    • B05D7/24Processes, other than flocking, specially adapted for applying liquids or other fluent materials to particular surfaces or for applying particular liquids or other fluent materials for applying particular liquids or other fluent materials
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B05SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05DPROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D2203/00Other substrates
    • B05D2203/30Other inorganic substrates, e.g. ceramics, silicon
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B05SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05DPROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D2518/00Other type of polymers
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B05SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05DPROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D2518/00Other type of polymers
    • B05D2518/10Silicon-containing polymers
    • B05D2518/12Ceramic precursors (polysiloxanes, polysilazanes)
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/549Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Wood Science & Technology (AREA)
  • Physical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明公开了一种聚合物薄膜区域选择性沉积的方法,所述方法包括使基材与等离子体接触后放入反应器中进行聚合物薄膜沉积;其中,基材包括第一金属区域和第二介电材料区域,相较于第一金属区域,具有低介电常数的聚合物薄膜在第二介电材料区域的沉积选择性达50%以上。该方法经等离子体表面修饰后实现聚合物薄膜区域选择性沉积,具有工艺流程简单、区域选择性高、与CMOS集成电路制造工艺相容性好等优点。

Description

一种聚合物薄膜区域选择性沉积的方法
技术领域
本发明属于集成电路纳米制造技术领域,特别涉及一种聚合物薄膜区域选择性沉积的方法。
背景技术
在过去半个世纪以来,芯片制造工艺的不断进步推动摩尔定律的延续,并带动了信息技术的飞速发展。然而,随着集成电路制造工艺迈进5nm甚至更先进的技术节点,传统依赖光刻的“自上而下”的图案化加工工艺面临着图案分辨率和边缘对准的双重挑战(Bonvalot,M.et al.Area selective deposition using alternate deposition andetch super-cycle strategies.Dalton Trans.51,442–450(2022).)。此外,传统图案化工艺还面临工艺冗长、成本增加等诸多问题,难以满足集成电路先进节点日益集成化、高效化的发展需求。针对以上问题,开发具有“自对准”效应的区域选择性沉积(ASD)方法,有望实现“自下而上”的图案化加工,可应用于后端(BEOL)互连结构中引入完全自对准过孔(FSAV),对解决光刻边缘放置误差(EPE)具有良好的前景。由于凹槽刻蚀易造成铜表面粗糙度激增、影响界面电阻,而ASD构建低介电常数的支架是更加优选的解决方案,因此发展具有低介电常数的聚合物薄膜材料的ASD技术具有重要的意义。
聚合物薄膜材料可通过引发式化学气相沉积、等离子体增强化学气相沉积、分子层沉积等手段获得均匀性、保形性良好的薄膜。然而目前已报道的可实现ASD的调控策略还难以应用于涉及自由基聚合反应的薄膜沉积体系,其主要难点在于缺乏表面调控自由基聚合反应动力学的手段。以往用于区域选择性沉积策略主要有三大类方法。(1)利用不同材料本征性质的差异:如公开号为WO2020117725A3提供的高选择性金属薄膜的沉积工艺;(2)通过局部活化或局部钝化,实现特定区域薄膜生长的强化或抑制:如公开号为CN113423864A提供的氮化硅的选择性沉积、公开号为CN113471059A提供的氧化硅的选择性沉积、公开号为CN113463069A提供的两种不同材料同时选择性沉积;(3)将沉积与刻蚀步骤耦合:如US20210351035A1提供的使用沉积-处理-蚀刻工艺选择性沉积硅,以及Vallat,R etal.Selective Deposition of Ta2O5 by Adding Plasma Etching Super-cycles inPlasma Enhanced Atomic Layer Deposition Steps.J.Vac.Sci.Technol.A,35(1),01B104(2017)中所报道的Ta2O5的选择性沉积。但是上述已报道的方法通常仅适用于选择性沉积无机薄膜材料,对于涉及自由基聚合反应的薄膜沉积体系并不适用,因此亟需针对聚合物薄膜材料开发能够实现ASD的表面调控手段。
针对在具有金属和介电材料异质区域的基材上选择性沉积介电薄膜材料,常见的方法是将抑制剂(如自组装单分子层(SAM)等)添加到非生长区域表面以抑制后续的薄膜材料沉积。基于SAM抑制剂的ASD工艺已成功用于多种无机薄膜材料体系(Wojtecki,R.etal.Fifteen Nanometer Resolved Patterns in Selective Area Atomic LayerDeposition—Defectivity Reduction by Monolayer Design.ACSAppl.Mater.Interfaces 10,38630–38637(2018).)。但是SAM制备时间长、稳定性差、沉积工艺后难以去除等不足不容忽视(Pasquali,M.et al.Area-Selective Deposition ofAlOx and Al-Silicate for Fully Self-Aligned Via Integration.ACSAppl.Mater.Interfaces 15,6079–6091(2023).)。不同于以往通过添加抑制剂分子实现ASD的方式,本专利首次提出了基于等离子体表面修饰实现的聚合物薄膜ASD的新方法,通过金属区域在含卤素元素等离子体中的表面改性,获得在金属区域抑制聚合物薄膜的生长,从而建立具有高选择性的ASD工艺。
发明内容
本发明的目的在于提供一种聚合物薄膜区域选择性沉积的方法,该方法经等离子体表面修饰后实现聚合物薄膜区域选择性沉积,具有工艺简单、选择性高、与现有CMOS工艺匹配度好等优点。
本发明的技术方案如下:
一种聚合物薄膜区域选择性沉积的方法,所述方法包括使基材与等离子体接触后放入反应器中进行聚合物薄膜沉积;其中,基材包括第一金属区域和第二介电材料区域,相较于第一金属区域,聚合物薄膜在第二介电材料区域的沉积选择性在50%以上。
本发明利用等离子体处理后得到的金属卤化物对自由基聚合反应的抑制作用,使聚合物薄膜实现区域选择性地沉积。
作为本发明的一种优选方案,所述第一金属区域包括金属及其合金。
作为本发明的一种优选方案,所述第二介电材料区域包括介电常数小于或等于4.0的低介电材料。
作为本发明的一种优选方案,所述等离子体含有卤素元素。
作为本发明的一种优选方案,所述方法包括预先的基材清洗。
作为本发明的一种优选方案,所述方法包括在第二介电材料区域上进行表面修饰,可以在基材与等离子接触前或接触后进行表面修饰。
作为本发明的一种优选方案,所述方法包括等离子体接触后引入氧化步骤。
作为本发明的一种优选方案,所述聚合物薄膜沉积的方法选自化学气相沉积、原子层沉积或分子层沉积。
优选地,所述方法包括使基材与含卤素元素的等离子体接触后放入反应器中进行聚合物薄膜沉积;其中,基材包括第一金属区域和第二介电材料区域,相较于第一金属区域,聚合物薄膜在第二介电材料区域的沉积选择性在80%以上。
进一步优选地,所述第一金属区域为铜。
进一步优选地,所述第二介电材料区域为SiO2
进一步优选地,所述等离子体均含有Br元素。
进一步优选地,所述聚合物薄膜沉积的单体选自丙烯酸酯类单体、甲基丙烯酸酯类单体、环硅氧烷类单体、二乙烯基苯、苯乙烯类单体。
本发明采用的等离子体处理法比较简便,简化了工艺流程,获得沉积选择性高。同时,这种方法对聚合物薄膜沉积方式的限制较少,且与现有CMOS工艺匹配程度很好。
附图说明
图1为实施例1中等离子体处理后样品表面的XPS;
图2为实施例1中PV3D3在Cu/SiO2基材上选择性沉积的拉曼光谱表征;
图3为实施例1中PV3D3沉积选择性随时间的变化图;
图4为实施例2中PDVB在Cu/SiO2基材上选择性沉积的拉曼光谱表征;
图5为实施例2中PDVB沉积选择性随时间的变化图;
图6为本发明提供的聚合物薄膜区域选择性沉积的工艺流程图;
图7为本发明提供的PV3D3聚合物薄膜区域选择性沉积的实施方案;
图8为本发明提供的PDVB聚合物薄膜区域选择性沉积的实施方案。
具体实施方式
下面结合实施例对本发明提供的技术方案进行详细的说明,本发明技术方案不局限于以下所列举具体实施方式,还包括各具体实施方式间的任意组合。
如图6-8所示,为本发明提供的工艺流程图以及两种具体实施方案。
实施例1
①将有铜图案的二氧化硅片衬底经HBr/Ar等离子体在10-200W功率下处理1s-5min,能够在金属铜表面得到铜的溴化物,而对二氧化硅表面基本不产生影响。
②将上述图案化衬底放入引发式化学气相沉积腔体,进行聚(1,3,5-三乙烯基-1,3,5-三甲基环三硅氧烷)薄膜(pV3D3)的沉积。室温下引发剂过氧化叔丁基(TBPO)以0.01-5.0sccm的流量通入反应腔体,1,3,5-三乙烯基-1,3,5-三甲基环三硅氧烷单体在50-90℃条件下以0.1-10sccm的流量通入反应腔体,加热丝温度大于200℃,基材温度控制在10-100℃,腔体压力设定为10-2000mTorr。
通过台阶仪测得等离子体修饰后的样品上二氧化硅区域沉积PV3D3薄膜厚度为15.25nm,铜区域沉积PV3D3薄膜厚度为0.78nm,沉积选择性可达到90.25%。
如图1所示,Cu 2p能级由分别对应于约952.6eV和约932.8eV的Cu 2p1/2和Cu 2p3/2的主要特征峰组成,并且在比Cu 2p3/2峰高约10eV–12eV结合能处出现卫星峰结构,充分表明经HBr等离子处理后在铜表面形成了二价铜(Cu(II))成分。Br 3d的精扫XPS谱图表明铜区域表面成分中含溴化物。
如图2所示,我们对选择性沉积了PV3D3的Cu/SiO2图案化基材在2400cm-1-3200cm-1范围内进行了拉曼光谱表征。在SiO2和Cu区域上采集到的拉曼光谱有明显区别,SiO2区域在2908cm-1和2966cm-1处出峰,而Cu区域在对应位置没有出峰。2908cm-1和2966cm-1对应于PV3D3中的特征官能团Si-CH3。同时,在2908cm-1位置下的面扫图也可以观察到SiO2区域存在明显的Si-CH3拉曼信号分布,证实了PV3D3在Cu/SiO2图案化基材上的区域选择性沉积。
如图3所示,PV3D3聚合物沉积的选择性随沉积时间发生变化。沉积30min内能保持约90%的沉积选择性,沉积时间1h内仍能保持50%以上的沉积选择性。
实施例2
①将有铜图案的二氧化硅片衬底经CH3Br/Ar等离子体在10-500W功率下处理1s-5min,再经氧等离子体10-200W处理1-5min,能够在金属铜表面得到Cu(II)的成分,而对二氧化硅表面基本不产生影响。
②将上述图案化衬底放入等离子体增强化学气相沉积腔体进行聚二乙烯基苯(PDVB)的聚合物薄膜沉积15-120min。室温下引发剂过氧化叔丁基(TBPO)以0.01-5.0sccm的流量通入反应腔体,载气为Ar,等离子体功率为20-500W,二乙烯基苯单体(DVB)在40-90℃条件下以0.1-10sccm的流量通入反应腔体,基材温度控制在5-65℃,腔体压力设定为50-2000mTorr。
通过台阶仪测得等离子体修饰后的样品上二氧化硅区域沉积PDVB薄膜厚度为30.7nm,铜区域沉积PDVB薄膜厚度为1.02nm,选择性可达到93.57%。
如图4所示,我们对选择性沉积了PDVB的Cu/SiO2图案化基材在2400cm-1-3200cm-1范围内进行了拉曼光谱表征。在SiO2和Cu区域上采集到的拉曼光谱有明显区别,SiO2区域在2909cm-1和2965cm-1处出峰,而Cu区域在对应位置没有出峰。2909cm-1和2965cm-1对应于PDVB中的饱和烷烃链段,证实了PDVB在Cu/SiO2图案化基材上的区域选择性沉积。
如图5所示,PDVB聚合物沉积的选择性随沉积时间发生变化。沉积30min内能保持约90%的沉积选择性,沉积时间1h内仍能保持50%以上的沉积选择性。

Claims (7)

1.一种聚合物薄膜区域选择性沉积的方法,其特征在于,所述方法包括使基材与等离子体接触后进入反应腔体中进行聚合物薄膜沉积;其中,基材包括第一金属区域和第二介电材料区域,相较于第一金属区域,聚合物薄膜在第二介电材料区域的沉积选择性在50%以上;
所述等离子体含有卤素元素;
所述聚合物薄膜沉积的单体选自丙烯酸酯类单体、甲基丙烯酸酯类单体、1,3,5-三乙烯基-1,3,5-三甲基环三硅氧烷、二乙烯基苯、苯乙烯类单体。
2.根据权利要求1所述的聚合物薄膜区域选择性沉积的方法,其特征在于,所述第一金属区域包括金属及其合金。
3.根据权利要求1所述的聚合物薄膜区域选择性沉积的方法,其特征在于,所述第二介电材料区域包括介电常数小于或等于4.0的低介电材料。
4.根据权利要求1所述的聚合物薄膜区域选择性沉积的方法,其特征在于,所述方法包括使基材与含卤素元素的等离子体接触后进入反应腔体中进行聚合物薄膜沉积;其中,基材包括第一金属区域和第二介电材料区域,相较于第一金属区域,聚合物薄膜在第二介电材料区域的沉积选择性在80%以上。
5.根据权利要求4所述的聚合物薄膜区域选择性沉积的方法,其特征在于,所述第一金属区域为铜。
6.根据权利要求4所述的聚合物薄膜区域选择性沉积的方法,其特征在于,所述第二介电材料区域为SiO2
7.根据权利要求4所述的聚合物薄膜区域选择性沉积的方法,其特征在于,所述等离子体含有Br元素。
CN202310335848.9A 2023-03-31 2023-03-31 一种聚合物薄膜区域选择性沉积的方法 Active CN116351662B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310335848.9A CN116351662B (zh) 2023-03-31 2023-03-31 一种聚合物薄膜区域选择性沉积的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310335848.9A CN116351662B (zh) 2023-03-31 2023-03-31 一种聚合物薄膜区域选择性沉积的方法

Publications (2)

Publication Number Publication Date
CN116351662A CN116351662A (zh) 2023-06-30
CN116351662B true CN116351662B (zh) 2024-05-17

Family

ID=86930723

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310335848.9A Active CN116351662B (zh) 2023-03-31 2023-03-31 一种聚合物薄膜区域选择性沉积的方法

Country Status (1)

Country Link
CN (1) CN116351662B (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5618379A (en) * 1991-04-01 1997-04-08 International Business Machines Corporation Selective deposition process
CN101868762A (zh) * 2007-11-20 2010-10-20 伊斯曼柯达公司 含硅氧烷的可光图案化沉积抑制剂
TW201809334A (zh) * 2016-06-01 2018-03-16 Asm Ip控股公司 用於在基板上選擇性地沈積有機薄膜的製程
CN109950129A (zh) * 2017-12-21 2019-06-28 Imec 非营利协会 金属-有机骨架的选择性沉积
TW201928098A (zh) * 2017-10-05 2019-07-16 荷蘭商Asm智慧財產控股公司 基材上選擇性沉積金屬薄膜之方法
CN110993482A (zh) * 2018-10-02 2020-04-10 Asm Ip控股有限公司 选择性钝化和选择性沉积
CN112951729A (zh) * 2019-11-26 2021-06-11 Asm Ip私人控股有限公司 用于在衬底上选择性地形成目标膜的方法
CN114832849A (zh) * 2022-05-24 2022-08-02 浙江大学 一种固定自由基的方法及应用
CN115386854A (zh) * 2022-07-11 2022-11-25 南方科技大学 一种区域选择性沉积的方法
CN115428122A (zh) * 2020-04-01 2022-12-02 朗姆研究公司 接缝减轻和用于间隙填充的整合式衬垫

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2416350A1 (en) * 2010-08-06 2012-02-08 Imec A method for selective deposition of a semiconductor material
US10373820B2 (en) * 2016-06-01 2019-08-06 Asm Ip Holding B.V. Deposition of organic films

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5618379A (en) * 1991-04-01 1997-04-08 International Business Machines Corporation Selective deposition process
CN101868762A (zh) * 2007-11-20 2010-10-20 伊斯曼柯达公司 含硅氧烷的可光图案化沉积抑制剂
TW201809334A (zh) * 2016-06-01 2018-03-16 Asm Ip控股公司 用於在基板上選擇性地沈積有機薄膜的製程
TW201928098A (zh) * 2017-10-05 2019-07-16 荷蘭商Asm智慧財產控股公司 基材上選擇性沉積金屬薄膜之方法
CN109950129A (zh) * 2017-12-21 2019-06-28 Imec 非营利协会 金属-有机骨架的选择性沉积
CN110993482A (zh) * 2018-10-02 2020-04-10 Asm Ip控股有限公司 选择性钝化和选择性沉积
CN112951729A (zh) * 2019-11-26 2021-06-11 Asm Ip私人控股有限公司 用于在衬底上选择性地形成目标膜的方法
CN115428122A (zh) * 2020-04-01 2022-12-02 朗姆研究公司 接缝减轻和用于间隙填充的整合式衬垫
CN114832849A (zh) * 2022-05-24 2022-08-02 浙江大学 一种固定自由基的方法及应用
CN115386854A (zh) * 2022-07-11 2022-11-25 南方科技大学 一种区域选择性沉积的方法

Also Published As

Publication number Publication date
CN116351662A (zh) 2023-06-30

Similar Documents

Publication Publication Date Title
TWI320203B (en) Process to open carbon based hardmask
KR100696033B1 (ko) 반도체 기판 프로세싱 방법
JP2024045257A (ja) Euvパターン化可能ハードマスクを形成するための方法
US9240320B1 (en) Methods of depositing smooth and conformal ashable hard mask films
US7470611B2 (en) In situ deposition of a low K dielectric layer, barrier layer, etch stop, and anti-reflective coating for damascene application
CN100477135C (zh) 一种在沟槽蚀刻中降低线条边缘粗糙度的方法及其半导体器件
US6991739B2 (en) Method of photoresist removal in the presence of a dielectric layer having a low k-value
US20090191711A1 (en) Hardmask open process with enhanced cd space shrink and reduction
US5433823A (en) Selective dry-etching of bi-layer passivation films
Tsai et al. High selectivity plasma etching of silicon dioxide with a dual frequency 27/2 MHz capacitive radio frequency discharge
CN100423208C (zh) 等离子体蚀刻方法和蚀刻工具以及蚀刻构件的方法
TWI632437B (zh) 用於形成凸紋影像的方法
TW552642B (en) Integrated system for oxide etching and metal liner deposition
JP2012064945A (ja) 半導体装置および半導体装置の製造方法
JP2002198317A (ja) 炭化ケイ素層のデュアル周波数プラズマ励起化学気相成長
TWI285919B (en) Method and apparatus for manufacturing semiconductor
JP2001526463A (ja) 基板から有機反射防止皮膜をエッチングするためのシステムと方法
JP3236576B2 (ja) 層間絶縁膜の形成方法、化学的気相成長装置、及び半導体装置
TW200845191A (en) Etching method and recording medium
TWI487755B (zh) 熱退火製程
TWI380403B (en) Method for etching low-k material using an oxide hard mask
CN103633014B (zh) 半导体器件制造方法
JP2011511476A (ja) 乾式または液浸リソグラフィを用いる45nmフィーチャサイズでの、フォトレジスト材料の崩壊およびポイゾニングの解消
WO2018156794A1 (en) Method for reducing lithography defects and pattern transfer
KR20020013771A (ko) 유기규산염층의 증착 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant