CN109950129A - 金属-有机骨架的选择性沉积 - Google Patents

金属-有机骨架的选择性沉积 Download PDF

Info

Publication number
CN109950129A
CN109950129A CN201811337751.7A CN201811337751A CN109950129A CN 109950129 A CN109950129 A CN 109950129A CN 201811337751 A CN201811337751 A CN 201811337751A CN 109950129 A CN109950129 A CN 109950129A
Authority
CN
China
Prior art keywords
low
dielectric
metal
film
dielectric film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811337751.7A
Other languages
English (en)
Inventor
M·克里斯塔布
S·阿米尼
I·斯塔森
R·阿姆洛特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Katholieke Universiteit Leuven
Interuniversitair Microelektronica Centrum vzw IMEC
Original Assignee
Katholieke Universiteit Leuven
Interuniversitair Microelektronica Centrum vzw IMEC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Katholieke Universiteit Leuven, Interuniversitair Microelektronica Centrum vzw IMEC filed Critical Katholieke Universiteit Leuven
Publication of CN109950129A publication Critical patent/CN109950129A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step

Abstract

一种用于在基材(10)中的外露介电位置(130)上选择性地形成低k介电膜(140)的方法(200)，所述方法(200)包括：利用区域选择性沉积法使用一个或更多个沉积循环在所述外露介电位置(130)上选择性地沉积(210)含金属膜(110)；向沉积的含金属膜(110)至少提供(220)一次至少一种有机配体的蒸气而导致气相化学反应，从而得到金属‑有机骨架(140)，所述金属‑有机骨架(140)是低k介电膜(140)，其中，所述低k介电膜(140)在未沉积含金属膜的位置处具有间隙(142)。

Description

金属-有机骨架的选择性沉积
技术领域
本发明涉及半导体结构领域和用于形成这些结构的方法的领域。更具体而言，本发明涉及用于在基材中的外露介电位置上选择性地形成低k介电结构的方法。本发明还涉及具有被低k介电膜覆盖的介电区域的基材结构，且涉及包含这种结构的半导体装置。
背景技术
先进的互联器中的特征尺寸接近20nm以下，因此由通道连接的相邻金属化层的精确对齐对于ULSI装置的可靠性而言就变得至关重要。缩小通道间距的关键问题之一是不断增大的由光刻步骤所导致的覆盖误差的影响。由于所要求的小尺寸化覆盖本身就极具挑战性，应当通过修改现有的图案化方案来缓解这些要求。
覆盖误差的小尺寸化进展得十分缓慢，且不满足快速缩小的通道尺寸的容差，这产生了对于通道正确放置的可靠性的担忧。尽管提出了数种自对齐方案，包括通过ALD的区域选择性沉积法，但这些方案中的关键问题之一是迄今为止还没有明确的方法用以选择性沉积低k介电膜(氧化硅的k值低于3.9)。因此，通常采用诸如ALD AlOx、HfOx、ZrOx等高k电介质来完成DoD(电介质叠电介质)选择性沉积。这些电介质具有9以上的k值，且这些电介质的k值会增加互联器作为金属间电介质在通道高度整合入金属化层中之后的总RC延迟。另外，区域选择性沉积ALD法的有限选择性导致形成缺陷，诸如金属线顶部上的介电相成核。这限制了ALD电介质的厚度，缺陷的存在可引发通道触体电阻的增大，同时可选择性地增大(选择性窗口)ALD电介质的厚度。
因此，需要用于在基材外露介电位置上选择性地形成低k介电结构的方法，需要具有被低k介电膜覆盖的介电区域的基材结构，并且需要包含这种结构的半导体装置。
发明内容
本发明实施方式的目的在于：提供用于在基材外露介电位置上选择性地形成低k介电结构的良好方法；提供具有被低k介电膜覆盖的介电区域的良好基材结构；以及提供包含这种结构的半导体装置。
上述目的通过本发明的方法和装置得以实现。
在第一方面中，本发明的实施方式涉及用于在基材中的外露介电位置上选择性地形成低k介电膜的方法。该方法包括：
利用区域选择性沉积法使用一个或更多个沉积循环在外露介电位置上选择性地沉积含金属膜；
向沉积的含金属膜至少提供一次至少一种有机配体的蒸气而导致气相化学反应，从而得到金属-有机骨架，所述金属-有机骨架是低k介电膜，其中，所述低k介电膜在未沉积含金属膜的位置处具有间隙。
本发明实施方式的一个优势在于，所得到的金属-有机骨架是低k电介质。因此，可在电介质上生长低k电介质。该方法可用于例如利用基材中的金属来形成互联器，所述金属位于基材中的介电位置之间。这些互联器随后位于低k介电膜中的间隙中。由于该膜是低k介电膜，最终电容且因此最终RC常量也会小于已形成于外露介电位置上的高k电介质的最终电容和最终RC常量。
在本发明的实施方式中，使含金属膜生长在另一电介质的顶部上，随后通过提供至少一次有机配体蒸气来使该含金属膜转化为金属-有机骨架(MOF)。本发明实施方式的一个优势在于，只需要薄的含金属膜(例如＜5nm)，因为含金属膜在转化为MOF时会发生体积膨胀。因此，本发明实施方式的一个优势在于，对于含金属膜的沉积的选择性要求显著降低。
此外，本发明实施方式的一个优势在于，通过形成MOF，相比于初始沉积的含金属膜，孔隙度增大，因为其导致了k值的减小。因此，可在介电位置上得到低k介电膜。
此外，本发明实施方式的一个优势在于，MOF在暴露于有机连接剂中的过程中结晶。因此，在本发明的实施方式中，可得到与形成有MOF的介电位置边缘对齐的晶体，且因此在MOF的各向异性生长过程中未发生CD损失。这种情况特别突出，因为有机配体是在气相中提供的。因此，由于不存在或只存在十分有限的量的溶剂，通过添加有机连接剂而生成的配位金属离子的构造块将具有较短的扩散长度。因此，可在外露的介电位置上选择性地沉积低k介电膜。
在本发明的实施方式中，区域选择性沉积法是原子层沉积(ALD)法。
在本发明的实施方式中，沉积含金属膜，以使其包含选自下组中的至少一种金属离子或金属离子簇：Zn、Fe、In、Co、Cu、Mn、Li、B、Cd、Hg、Mg、Al、Zr、Hf、Ti、Ta和Pr。
在本发明的实施方式中，沉积所述含金属膜包括使含金属膜暴露于氧化剂中，从而形成金属氧化物。
在本发明的实施方式中，金属氧化物可包含例如以下元素中的一种或更多种：AlOx、ZrOx、HfOx、ZnO、CoOx或下组中金属的任意其它氧化物：Zn、Fe、In、Co、Cu、Mn、Li、B、Cd、Hg、Mg、Al、Zr、Hf、Ti、Ta和Pr。
在本发明的实施方式中，所述至少一种配体是基于唑的。
在本发明的实施方式中，所述至少一种配体是羧酸。
在本发明的实施方式中，沉积循环的次数小于150或甚至小于10。
每一个沉积循环可包含一个ALD沉积步骤接一个氧化步骤。
根据本发明的实施方式的方法还可包含以下步骤：
在低k介电膜以及位于介电位置之间的金属触体上施涂蚀刻终止层；
在蚀刻终止层上沉积间隙填充低k电介质，以使间隙填充低k电介质填充低k介电膜中的间隙；
利用硬质掩模覆盖间隙填充低k电介质；
对硬质掩模、间隙填充低k电介质和蚀刻终止层进行图案化，以形成至少一个朝向金属触体的开口；
施涂金属化层，形成至少一个与金属触体接触的通道。
本发明实施方式的一个优势在于，可通过图案化和施涂金属化层来在低k介电膜中的间隙中形成通道。由于低k介电膜是通过MOF的各向异性生长实现的，因此未发生CD损失，且因而将会沉积通道的间隙空间未减小。低k介电膜在该情况中在金属化层的通道高度处形成层间低k电介质。
在利用蚀刻终止层进行钝化处理以及沉积间隙填充低k电介质之后，通道图案相继以自对齐的方式转移入这些层中，因而降低了对于光刻覆盖容差的要求。
在本发明的实施方式中，低k介电膜因而起到了金属化层通道高度处的层间低k电介质的作用。该中间层是低k电介质，这是有利的，因为这能够减小最终电容和RC延迟。
本发明实施方式的一个优势在于，可生成特征尺寸低至40nm或甚至20nm或甚至10nm的互联器。这是通过利用选择性形成作为通道高度处的低k金属间电介质的金属-有机骨架所进行的自对齐通道图案化而实现的。
在第二方面中，本发明的实施方式涉及基材结构，其包含：
基材，所述基材具有包含金属区域和介电区域的主表面，
其中，介电区域被低k介电膜覆盖，且其中，在金属区域的一些位置上的低k介电膜中存在间隙，且其中，低k介电膜为金属-有机骨架。
在本发明的实施方式中，低k介电膜的厚度在1至250nm之间。
在本发明的实施方式中，低k介电膜的k值低于4。
在本发明的实施方式中，间隙中的至少一个由金属填充，从而形成与下方金属区域接触的通道。
在本发明的实施方式中，低k介电膜被间隙填充低k电介质覆盖，所述间隙填充低k电介质包含通过至少一个通道与至少一个金属区域电接触的图案。
在第三方面中，本发明的实施方式涉及半导体装置，其包含用于使该半导体装置的个体装置相互连接的根据本发明实施方式的基材结构。
所附的独立权利要求和从属权利要求中陈述了本发明的具体和优选方面。可酌情且不仅限于权利要求中所明确陈述的那样，从属权利要求的特征可与独立权利要求的特征以及其它从属权利要求的特征相结合。
通过参考下文所述的实施方式，本发明的这些和其它方面将会显而易见。
附图说明
图1显示了根据本发明的实施方式的一种在沉积含金属膜之后得到的示例性基材结构的截面。
图2显示了根据本发明的实施方式的一种在气相转化步骤之后得到的示例性基材结构的截面。
图3显示了根据本发明的实施方式的一种在施涂蚀刻终止层后得到的示例性基材结构的截面。
图4显示了根据本发明的实施方式的一种示例性基材结构的截面，该示例性基材结构是在沉积间隙填充低k电介质并且用硬质掩模覆盖间隙填充低k电介质之后得到的。
图5显示了根据本发明的实施方式的一种在应用了图案化步骤之后得到的示例性基材结构的截面。
图6显示了根据本发明的实施方式的一种在施涂金属化层之后得到的示例性基材结构的截面。
图7显示了根据本发明的实施方式的方法步骤的流程图。
权利要求中的任意附图标记都不应当被认为是对范围的限制。在不同的附图中，相同的附图标记表示相同或类似的元件。
具体实施方式
将就具体实施方式并参照某些附图对本发明进行描述，但本发明并不受此所限，而仅由权利要求书限定。所描述的附图仅是示意性的且是非限制性的。在附图中，一些元件的尺寸可能为了说明目的而被夸大且未按比例绘制。各尺寸和相对尺寸不一定对应于实践本发明的实际简化。
此外，在说明书和权利要求书中，术语顶部、之下等用于描述目的，而不一定用于描述相对位置。应当理解的是，如此使用的术语在适当条件下是可互换的，且文中所述的本发明实施方式能够以不同于本文所描述或显示的取向进行。
应当注意的是，权利要求中所使用的术语“包含/包括”不应被理解为限定于后文所列的手段，其并不排除其它要素或步骤。因此，其应被理解为指出所述特征、整合、步骤或组件的存在，但这并不排除一种或多种其它特征、整合、步骤或组件或其组合的存在或添加。因此，“包含手段A和B的装置”这一表述的范围不应限定于仅由组件A和B所组成的装置。其表示在本发明中，装置的唯一相关组件是A和B。
本说明书中所出现的“一种实施方式”或“一个实施方式”表示本发明的至少一种实施方式包含结合该实施方式的特定特征、结构或特性。因此，在本说明书各处出现的短语“在一种实施方式中”或者“在一个实施方式中”不一定都表示相同的实施方式，而是可表示不同的实施方式。另外，本领域技术人员由本公开将会显而易见的是，在一种或更多种实施方式中，具体的特征、结构或特性可以任意合适的方式组合。
类似地，应当理解的是，在对于本发明示例性实施方式的描述中，出于提高本公开的描述效率以及帮助理解一个或更多个各种发明方面的目的，有时会在单个实施方式、附图或其描述中将本发明的各种特征组合在一起。但是，该公开方法不应被理解为反映以下意图：所要求保护的发明比各权利要求中的表述需要更多特征。相反，如所附权利要求所反映的那样，发明方面表现为少于单个前述实施方式的所有特征。因此，明确将具体实施方式后所附的权利要求书结合入具体实施方式中，且每一项权利要求立足于其自身表示本发明的一种单独实施方式。
此外，尽管本文所描述的一些实施方式包含其它实施方式中所含的一些但并非其它特征，本领域技术人员将会理解的是，意在将不同实施方式的特征的组合纳入本发明的范围内，并且形成不同的实施方式。例如，在所附权利要求书中，可以任意组合的方式使用任意要求保护的实施方式。
在所提供的说明书中阐述了多个具体细节。但应当理解的是，可在不考虑这些具体细节的条件下实施本发明的实施方式。在另一些例子中，为了不妨碍对本说明书的理解，没有详细示出广为人知的方法、结构和技术。
在涉及低k电介质的本发明实施方式中，低k电介质是指k值低于4或甚至低于3.9的电介质。k值可在例如2至3之间，例如在2.5左右。
在第一方面中，本发明的实施方式涉及用于在基材10中的外露介电位置130上选择性地形成低k介电膜140的方法200。通过图7中的流程图图示了这种方法的各种可能步骤。图1～6图示了集成电路层的多个部分，这些部分代表了根据本发明实施方式的示例性方法的各种步骤。
根据本发明实施方式的方法200包括使用区域选择性沉积(ASD)法利用一个或更多个沉积循环选择性地在外露的介电位置130处对含金属膜110进行沉积210的步骤。图1显示了在该沉积步骤后得到的示例性基材结构的截面。其显示了介电位置130(例如SiO2)之间的金属触体120(例如Cu、Co、Ru、W)，以及在外露介电位置130上的含金属膜110(例如ZnO、ZrOx)。
根据本发明实施方式的方法200还包括向沉积的含金属膜110至少提供220一次至少一种有机配体的蒸气而导致气相化学反应，从而得到金属-有机骨架(MOF)140，所述金属-有机骨架140是低k介电膜140，其中，所述低k介电膜140在未沉积含金属膜的位置处具有间隙142。化学反应导致含金属膜110被消耗而转变为金属-有机骨架140的各向异性层。蒸气相前体的优势在于它们与CMOS处理相兼容。本发明实施方式的优势在于，通过向沉积的含金属膜110至少提供220一次至少一种有机配体的蒸气而导致气相化学反应从而得到金属-有机骨架(MOF)，含金属膜110被转化为具有低k值的MOF。通过添加前体，含金属膜膨胀且变得多孔，从而导致低k的MOF。可能的体积膨胀在5～20的范围内。例如，含金属膜可比5nm更薄，或者甚至比2nm更薄，或者甚至为1nm或更薄。例如，厚度为1nm的含金属膜可导致厚度为20nm的MOF。可实现250nm的MOF厚度。由于对于含金属膜的厚度要求受到限制，仅需要限制数量的沉积循环。
在本发明的实施方式中，在气相中提供有机配体。因此，由于不存在或只存在十分有限的量的溶剂，通过添加有机连接剂而生成的配位金属离子的构造块将具有较短的扩散长度。在一些转化处理中，反应的副产物是水或醇。尽管它们主要可在转化过程中蒸发，但它们可在金属-有机骨架层的组装中发挥作用。在本发明的实施方式中，配体可以是基于唑的。在本发明的实施方式中，配体可以是羧酸。
在第二方面中，本发明的实施方式涉及基材结构100，所述基材结构100包含：基材10，所述基材10具有包含金属区域120和介电区域130的主表面，其中，介电区域130被低k介电膜140覆盖，且其中，在金属区域120的一些位置上的低k介电膜中存在间隙142，且其中，低k介电膜140为金属-有机骨架。通过材料分析，可区分该低k MOF与高k电介质。在现有技术的基材结构中，高k电介质覆盖介电区域130。
图2显示了根据本发明实施方式的示例性基材结构100的截面。该基材结构100是在气相转化步骤220之后得到的。其显示了具有选择性且为各向异性MOF层的低k介电膜140。其还显示了位于未沉积含金属膜的位置上的间隙142。金属-有机骨架的选择性形成是通过将选择性生长的含金属膜110(例如AlOx、ZrOx、HfOx、ZnO、CoOx等)在暴露于合适的有机配体蒸气后转化成纳米多孔且结晶的金属-有机骨架相来实现的。例如，该区域选择性沉积法可为原子层沉积法或分子层沉积法。
因为在本发明的实施方式中并不严格要求超低k值(即，在一些情况下，低于4的k值已足够)，金属-有机骨架未必需要是晶体。非晶体或纳米晶体的金属-有机骨架可能已足够。
在本发明的实施方式中，低k介电膜的k值低于4。在本发明的实施方式中，MOF是微多孔电介质。介电常数可随着骨架组成及其拓扑学(且在孔中存在或不存在客体分子的情况下)而变化。k值低于4的MOF的例子除了其它以外为：MOF-5、HKUST-1、ZIF-8、ZIF-67。
关于区域选择性沉积，优选MOF 140不与金属区域120(例如金属线)中外露的金属发生反应。在本发明的实施方式中，CVD MOF处理与金属区域120中金属的SAM(自组装单层)/聚合物钝化相兼容，因为对于ASD ALD金属氧化物而言，这种钝化已经发生过了。可通过例如在含金属膜的ASD之后保持的SAM/聚合物钝化来防止有机配体与金属区域120的金属表面之间的相互作用。然而，外露金属与有机连接剂之间的相互作用并不是成功且选择性的转化处理的必要条件。其将会取决于外露/氧化金属与有机连接剂的具体配对情况以及转化条件(例如温度)。如果在转化条件下不存在合适金属表面与有机配体之间的(显著)化学反应，则可称该转化与拟定的方案相兼容。因此，可通过选择有机配体来实现兼容性，所述有机配体与外露金属表面之间的反应不是热力学有利的，或者，所述有机配体与外露金属表面之间的反应可通过传承自先前ASD步骤的SAM/聚合物钝化来通过空间位阻防止。转化处理的温度可低至100℃(甚至更低，例如低至80℃)，这可与大范围的常用SAM/聚合物钝化层相兼容。例如在基于Zn的MOF ZIF-8的情况中，用于形成MOF的转化温度的最低边界可低至100℃，甚至低至80℃。
WO 2015/166015的目标在于解决与通过替代性地使用蒸气相前体来形成MOF膜时所用的基于溶剂的溶液相关联的问题。
可在自对齐通道图案化方法中应用根据本发明实施方式的方法，其中，金属-有机骨架140被用作低k金属间电介质，并且选择性地形成于金属化层的通道高度处。
在互联器应用的语境中，选择性生长的低k电介质140的目标厚度在10～100nm的范围内。为了实现相对较大的间距尺寸，即使是250nm的厚度也可能需要。该厚度范围可通过沉积薄(例如＜5nm，或甚至为2nm，或甚至为1nm)的含金属前体膜110来实现，其中，含金属前体膜的所需厚度取决于前体膜中的金属离子密度以及具体金属-有机骨架的体积膨胀。
根据本发明实施方式的方法可包括在低k介电膜140上以及在介电位置130之间的金属触体120上施涂230蚀刻终止层150。图3显示了根据本发明实施方式的示例性基材结构100的截面。该基材结构100是在施涂蚀刻终止层150之后得到的。其显示了位于低k介电膜140上以及金属触体120上的蚀刻终止层150(例如SiNx)。
根据本发明实施方式的方法还可包括在蚀刻终止层150上沉积240间隙填充低k电介质160，以使间隙填充低k电介质160填充低k电介质膜中的间隙142。在该步骤后，可进行用硬质掩模170对间隙填充低k电介质160进行覆盖250的步骤。图4显示了根据本发明实施方式的示例性基材结构100的截面。该基材结构100是在沉积240间隙填充低k电介质160以及用硬质掩模170覆盖250间隙填充低k电介质160之后得到的。
在利用蚀刻终止层150进行钝化处理以及沉积间隙填充低k电介质160之后，通道图案相继以自对齐的方式转移入这些层中，因而降低了对于光刻覆盖容差的要求。
因此，根据本发明实施方式的方法可包括对硬质掩模170、间隙填充低k电介质160和蚀刻终止层150进行图案化260，以形成至少一个朝向金属触体120的开口。图5显示了在应用图案化步骤之后的示例性基材结构100的截面。
根据本发明实施方式的方法还可包括施涂270金属化层，导致至少一个与金属触体接触的通道180。图6显示了在施涂金属化层180之后的示例性基材结构100的截面。因此，可在金属化层N上得到(化学机械平面化后)完整的金属化层N+1。
根据本发明实施方式的这些方法步骤可在后道工序处理中作为自对齐的图案化方案来实施。
图7显示了根据本发明实施方式的方法的各种可能的步骤。其显示了使用一个或更多个沉积循环来选择性地沉积含金属膜的步骤210，在步骤210之后，进行至少提供一次至少一种有机配体的蒸气的步骤220。这些步骤中的每一个可执行多于一次。含金属膜的沉积210与蒸气的提供220的顺序也可循环执行。图7还显示了任选的步骤230～270。
本发明实施方式的优势在于，所形成的金属-有机骨架140具有很低的介电常数(甚至低于2.5)和相对较高的杨氏模量(MOF能够处理从1GPa以下至20GPa以上的宽范围的YM值)的优秀组合。
本发明实施方式的优势还在于，含金属膜110转化成金属-有机骨架140时所伴随的体积膨胀能够减轻对于区域选择性沉积处理的选择性要求，因为需要受限量的选择性沉积的金属前体来形成相比于现有技术方法而言相对较厚的多孔材料，现有技术方法更典型地是将高k介电膜沉积在外露的介电位置上。
本发明实施方式的优势还在于，可通过对不同的过渡金属前体膜与有机配体进行结合(特别感兴趣的用于将MOF应用于互联器中的过渡金属的例子为：Zn、Al、Hf、Zr、Sr、Co、Cu、Ni)来形成宽范围的不同MOF。
总之，根据本发明实施方式的方法是基于在外露的介电位置上对含金属膜110进行依次区域选择性沉积(ASD)，其中，金属-有机骨架(MOF)140是通过含金属膜110与有机配体蒸气之间的连续气相化学反应形成的。外露的介电位置可以是低k介电位置。
在第三方面中，本发明的实施方式涉及包含根据本发明实施方式的基材结构的半导体装置。该基材结构可例如为BEOL结构的一部分。因此，金属-有机骨架可起到金属化层通道高度处的层间低k电介质的作用。

Claims (14)

1.一种用于在基材(10)中的外露介电位置(130)上选择性地形成低k介电膜(140)的方法(200)，所述方法(200)包括：
利用区域选择性沉积法使用一个或更多个沉积循环在所述外露介电位置(130)上选择性地沉积(210)含金属膜(110)；
向沉积的含金属膜(110)至少提供(220)一次至少一种有机配体的蒸气而导致气相化学反应，从而得到金属-有机骨架(140)，所述金属-有机骨架(140)是低k介电膜(140)，其中，所述低k介电膜(140)在未沉积含金属膜的位置处具有间隙(142)。
2.如权利要求1所述的方法(200)，其特征在于，所述区域选择性沉积法(210)是原子层沉积法。
3.如前述权利要求中任一项所述的方法(200)，其特征在于，沉积(210)所述含金属膜(110)，以使所述含金属膜(110)包含选自下组中的至少一种金属离子或金属离子簇：Zn、Fe、In、Co、Cu、Mn、Li、B、Cd、Hg、Mg、Al、Zr、Hf、Ti、Ta和Pr。
4.如前述权利要求中任一项所述的方法(200)，其特征在于，沉积(210)所述含金属膜(110)包括使所述含金属膜(110)暴露于氧化剂中，从而形成金属氧化物。
5.如前述权利要求中任一项所述的方法(200)，其特征在于，所述至少一种配体是基于唑的。
6.如前述权利要求中任一项所述的方法(200)，其特征在于，所述至少一种配体是羧酸。
7.如前述权利要求中任一项所述的方法(200)，其特征在于，沉积循环的次数小于150或甚至小于10。
8.如前述权利要求中任一项所述的方法(200)，其特征在于，所述方法还包括：
在所述低k介电膜(140)以及位于介电位置(130)之间的金属触体(120)上施涂(230)蚀刻终止层(150)；
在所述蚀刻终止层(150)上沉积(240)间隙填充低k电介质(160)，以使所述间隙填充低k电介质(160)填充所述低k介电膜中的间隙(142)；
利用硬质掩模(170)覆盖(250)所述间隙填充低k电介质(160)；
对所述硬质掩模(170)、所述间隙填充低k电介质(160)和所述蚀刻终止层(150)进行图案化(260)，以形成至少一个朝向所述金属触体(120)的开口；
施涂(270)金属化层，形成至少一个与所述金属触体接触的通道(180)。
9.一种基材结构(100)，其包含：
基材(10)，所述基材(10)具有包含金属区域(120)和介电区域(130)的主表面，
其中，所述介电区域(130)被低k介电膜(140)覆盖，且其中，在所述金属区域(120)的一些位置上的所述低k介电膜中存在间隙(142)，且其中，所述低k介电膜(140)为金属-有机骨架。
10.如权利要求8所述的基材结构(100)，其特征在于，所述低k介电膜(140)的厚度在1至250nm的范围内。
11.如权利要求8或9所述的基材结构(100)，其特征在于，所述低k介电膜的k值低于4。
12.如权利要求8～10中任一项所述的基材结构(100)，其特征在于，所述间隙(142)中的至少一个由金属填充，从而形成与下方的所述金属区域(120)接触的通道(180)。
13.如权利要求8～11中任一项所述的基材结构(100)，其特征在于，所述低k介电膜被间隙填充低k电介质(160)覆盖，所述间隙填充低k电介质(160)包含通过所述至少一个通道(180)与至少一个金属区域(120)电接触的图案。
14.一种半导体装置，其包含用于使所述半导体装置的个体装置相互连接的权利要求8～12中任一项所述的基材结构。
CN201811337751.7A 2017-12-21 2018-11-12 金属-有机骨架的选择性沉积 Pending CN109950129A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP17209896.4 2017-12-21
EP17209896.4A EP3503164A1 (en) 2017-12-21 2017-12-21 Selective deposition of metal-organic frameworks

Publications (1)

Publication Number Publication Date
CN109950129A true CN109950129A (zh) 2019-06-28

Family

ID=60935668

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811337751.7A Pending CN109950129A (zh) 2017-12-21 2018-11-12 金属-有机骨架的选择性沉积

Country Status (3)

Country Link
US (1) US10685833B2 (zh)
EP (1) EP3503164A1 (zh)
CN (1) CN109950129A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113013084A (zh) * 2019-12-19 2021-06-22 Asm Ip私人控股有限公司 用于填充基板上的间隙特征的方法和相关的半导体结构
CN115072839A (zh) * 2022-03-14 2022-09-20 南京理工大学 一种含铁复合磁性材料及其制备方法与催化应用
CN116351662A (zh) * 2023-03-31 2023-06-30 浙江大学 一种聚合物薄膜区域选择性沉积的方法
CN116351662B (zh) * 2023-03-31 2024-05-17 浙江大学 一种聚合物薄膜区域选择性沉积的方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113061333B (zh) * 2020-01-02 2022-08-05 万华化学集团股份有限公司 一种低介电热塑性聚氨酯复合材料及其制备方法和用途
US11171054B2 (en) 2020-04-01 2021-11-09 International Business Machines Corporation Selective deposition with SAM for fully aligned via
US20220005688A1 (en) * 2020-07-02 2022-01-06 Applied Materials, Inc. Selective deposition of carbon on photoresist layer for lithography applications
KR20220087221A (ko) 2020-12-17 2022-06-24 삼성전자주식회사 반도체 소자 및 그의 제조 방법
FR3119104B1 (fr) * 2021-01-28 2024-02-02 Commissariat Energie Atomique Procédé de formation d’un réseau métallo-organique
US11901228B2 (en) * 2021-03-31 2024-02-13 Taiwan Semiconductor Manufacturing Co., Ltd. Self-aligned scheme for semiconductor device and method of forming the same

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI20000099A0 (fi) 2000-01-18 2000-01-18 Asm Microchemistry Ltd Menetelmä metalliohutkalvojen kasvattamiseksi
US7847402B2 (en) 2007-02-20 2010-12-07 International Business Machines Corporation BEOL interconnect structures with improved resistance to stress
US8614144B2 (en) 2011-06-10 2013-12-24 Kabushiki Kaisha Toshiba Method for fabrication of interconnect structure with improved alignment for semiconductor devices
EP2868649B1 (en) 2012-07-02 2021-04-07 Kuraray Co., Ltd. Metal complex, and absorbent material, storage material and separation material comprising the metal complex
US8992792B2 (en) 2012-07-20 2015-03-31 Applied Materials, Inc. Method of fabricating an ultra low-k dielectric self-aligned via
EP2810950A1 (en) 2013-06-04 2014-12-10 L'air Liquide, Societe Anonyme Pour L'etude Et L'exploitation Des Procedes Georges Claude Niobium-complexes and their use in a method for forming a niobium-containing layer on a substrate
KR102179776B1 (ko) 2013-08-05 2020-11-18 누맷 테크놀로지스, 인코포레이티드 전자 가스 저장을 위한 금속 유기 프레임워크
US9324606B2 (en) 2014-01-09 2016-04-26 Taiwan Semiconductor Manufacturing Co., Ltd. Self-aligned repairing process for barrier layer
JP6495025B2 (ja) * 2014-01-31 2019-04-03 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ 真空統合ハードマスク処理および装置
JP6456971B2 (ja) 2014-04-30 2019-01-23 アイメック・ヴェーゼットウェーＩｍｅｃ Ｖｚｗ 気相の前駆体を用いて有機金属構造体薄膜を製造する方法
US20160032455A1 (en) 2014-07-31 2016-02-04 Applied Materials, Inc. High through-put and low temperature ald copper deposition and integration
US9613859B2 (en) 2015-01-09 2017-04-04 Applied Materials, Inc. Direct deposition of nickel silicide nanowire
US10269701B2 (en) 2015-10-02 2019-04-23 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure with ultra thick metal and manufacturing method thereof
US9666528B1 (en) 2016-02-23 2017-05-30 International Business Machines Corporation BEOL vertical fuse formed over air gap
US10121919B2 (en) * 2017-01-06 2018-11-06 Nanoclear Technologies Inc. Control of surface properties by deposition of particle monolayers
US11094535B2 (en) * 2017-02-14 2021-08-17 Asm Ip Holding B.V. Selective passivation and selective deposition
WO2018213295A1 (en) * 2017-05-15 2018-11-22 Tokyo Electron Limited In-situ selective deposition and etching for advanced patterning applications
US10741392B2 (en) * 2017-11-28 2020-08-11 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming semiconductor structure

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113013084A (zh) * 2019-12-19 2021-06-22 Asm Ip私人控股有限公司 用于填充基板上的间隙特征的方法和相关的半导体结构
CN115072839A (zh) * 2022-03-14 2022-09-20 南京理工大学 一种含铁复合磁性材料及其制备方法与催化应用
CN115072839B (zh) * 2022-03-14 2023-08-08 南京理工大学 一种含铁复合磁性材料及其制备方法与催化应用
CN116351662A (zh) * 2023-03-31 2023-06-30 浙江大学 一种聚合物薄膜区域选择性沉积的方法
CN116351662B (zh) * 2023-03-31 2024-05-17 浙江大学 一种聚合物薄膜区域选择性沉积的方法

Also Published As

Publication number Publication date
US20190198391A1 (en) 2019-06-27
EP3503164A1 (en) 2019-06-26
US10685833B2 (en) 2020-06-16

Similar Documents

Publication Publication Date Title
CN109950129A (zh) 金属-有机骨架的选择性沉积
KR20240011854A (ko) 원자층 증착에 의해 기판 상에 전이 금속 니오븀 질화물막을 형성하기 위한 방법 및 관련 반도체 소자 구조물
US11908697B2 (en) Interconnect structure having a carbon-containing barrier layer
US10043703B2 (en) Apparatus and method for forming interconnection lines having variable pitch and variable widths
US9947622B2 (en) Ultrathin superlattice of MnO/Mn/MnN and other metal oxide/metal/metal nitride liners and caps for copper low dielectric constant interconnects
JP6795919B2 (ja) ランタン化合物及びその製造方法、ランタン前駆体組成物、並びにそれを利用した薄膜形成方法、及び集積回路素子の製造方法
CN104221132B (zh) 沉积锰和氮化锰的方法
US11967527B2 (en) Fully aligned subtractive processes and electronic devices therefrom
US11818964B2 (en) Spacer scheme and method for MRAM
US8264081B2 (en) Multilayered barrier metal thin-films
JP2019531597A (ja) コバルト相互接続を可能にするタングステン含有接着層を使用した相互接続信頼性性能を増大するためのマイクロ電子デバイス及び方法
KR20210012808A (ko) 2종 물질 산화막의 형성 방법, 반도체 소자의 제조 방법, 유전막 형성 방법, 및 반도체 소자
CN108336084B (zh) 高压隔离层及其制备方法和应用
US20070173029A1 (en) Method for fabricating high performance metal-insulator-metal capacitor (MIMCAP)
US20220302369A1 (en) Magnetoresistive random access memory structure and method of manufacturing the same
CN105830210A (zh) 作为用于先进互连的介电封顶阻挡层的含金属膜
CN113035782A (zh) 用于形成半导体器件和系统的沉积工艺
CN110600478B (zh) 一种三维存储器的制备方法及三维存储器
WO2024044149A1 (en) Tantalum doped ruthenium layers for interconnects

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination