KR20090038151A - 반도체 소자의 콘택홀 제조방법 - Google Patents

반도체 소자의 콘택홀 제조방법 Download PDF

Info

Publication number
KR20090038151A
KR20090038151A KR1020070103496A KR20070103496A KR20090038151A KR 20090038151 A KR20090038151 A KR 20090038151A KR 1020070103496 A KR1020070103496 A KR 1020070103496A KR 20070103496 A KR20070103496 A KR 20070103496A KR 20090038151 A KR20090038151 A KR 20090038151A
Authority
KR
South Korea
Prior art keywords
contact hole
hard mask
etching
semiconductor device
film
Prior art date
Application number
KR1020070103496A
Other languages
English (en)
Inventor
박상수
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070103496A priority Critical patent/KR20090038151A/ko
Publication of KR20090038151A publication Critical patent/KR20090038151A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug

Abstract

본 발명은 다기능하드마스크의 손실을 방지할 수 있고 또한, 콘택홀 간의 브릿지발생을 방지할 수 있는 반도체 소자의 콘택홀 제조방법을 제공하기 위한 것으로, 본 발명은 기판 상에 층간절연막을 형성하는 단계; 상기 층간절연막 상에 SOC막과 다기능하드마스크층을 적층하는 단계; 상기 다기능하드마스크층 상에 감광막패턴을 형성하는 단계; 다기능하드마스크층을 손실이 방지되도록 식각하는 단계; 상기 SOC막을 식각하는 단계; 상기 층간절연막을 식각하여 상기 기판을 오픈시키는 콘택홀을 형성하는 단계를 포함하여 종래보다 저압 및 고파워를 인가하여 식각가스의 자유이동거리를 증가시켜 다기능하드마스크를 식각하고 CO가스를 보호가스로 사용하여 SOC막을 식각함으로써 다기능하드마스크의 손실을 방지할 수 있고, 따라서 다기능하드마스크의 손실에 의한 콘택홀 간의 브릿지를 방지할 수 있는 효과가 있다.
콘택홀, 다기능하드마스크, SOC

Description

반도체 소자의 콘택홀 제조방법{METHOD FOR FABRICATING CONTACT HOLE IN SEMICONDUCTOR DEVICE}
본 발명은 반도체 소자 제조기술에 관한 것으로, 특히 반도체 소자의 콘택홀 제조방법에 관한 것이다.
반도체 소자의 고집적화에 따라 패턴의 미세화가 계속 진행되면서 마스크 공정에서 감광막의 두께가 얇아지고 있다. 감광막의 두께가 얇아지면 식각공정시 식각마진이 부족하여 하부에 형성된 물질이 일부 식각되어 공정 마진이 감소하며, 이러한 공정마진 감소로 인해 반도체 소자의 특성이 악화되는 문제가 있다.
현재, 감광막으로는 부족한 공정마진을 확보하기 위하여 비정질카본(Amourphous Carbon)을 하드마스크로 사용하는 기술이 제안되고 있다.
그러나, 비정질카본의 경우 형성비용이 비싸고, 식각공정이 용이하지 못한 문제가 있다. 또한, 비정질카본을 하드마스크로 사용하기 위해서는 감광막을 형성하기 전에 실리콘산화질화막(SiON) 및 반사방지막(Anti Reflective Coating Layer) 을 추가로 형성해야 하는 문제점이 있다.
따라서, 비정질카본을 대체하기 위해 다기능하드마스크(Multifuntion Hard Mask, MFHM)를 개발 및 적용하고 있다. 다기능하드마스크의 경우 SOC(Spin On Carbon)막과 다기능하드마스크의 적층구조로 형성할 수 있고, SOC막 및 다기능하드마스크 모두 코팅방식으로 형성하여 비정질카본 적용시보다 공정 마진 감소 및 원가절감을 할 수 있다.
도 1은 종래 기술에 따른 반도체 소자의 콘택홀 제조방법을 나타내는 공정 단면도이다.
도 1에 도시된 바와 같이, 기판(11) 상에 층간절연막(12)을 형성하고, 층간절연막(12) 상에 SOC막(13)과 다기능하드마스크층(14)을 적층한다. 그리고, 다기능하드마스크층(14) 상에 콘택홀 형성지역이 오픈된 감광막패턴(15)을 형성하고, 감광막패턴(15)을 이용하여 다기능하드마스크층(14) 및 SOC막(13)을 식각한다.
위와 같이, 종래 기술은 비정질카본 대신 다기능하드마스크층(14)을 하드마스크로 적용함으로써 공정 마진을 줄이고, 생산원가를 감소시킬 수 있다.
그러나, 다기능하드마스크층(14)은 비정질카본에 비하여 식각시 손실(Loss)이 심하여 'Ｖ'형의 홈(Notch)이 발생하고, 이는 하부 SOC막(13) 및 절연막(12) 식각시에 그대로 전사되어 후속 콘택홀 간에 브릿지(Bridge)를 유발하는 문제점이 있다. 더욱이, SOC막(13) 식각시 사용되는 보호가스(N2)의 스퍼터링(Sputtering) 효과로 인해 다기능하드마스크층(14)의 손실은 더욱 증가한다.
도 2는 종래 기술에 따른 스토리지 노드 콘택홀을 나타내는 TEM사진이다.
도 2에 도시된 바와 같이, 다기능하드마스크의 손실로 인한 홈이 층간절연막 형성시 전사되어 스토리지 노드 콘택홀 간에 브릿지(100)가 발생한 것을 알 수 있다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 제안된 것으로, 다기능하드마스크의 손실을 방지할 수 있는 반도체 소자의 콘택홀 제조방법을 제공하는데 그 목적이 있다.
또한, 콘택홀 간의 브릿지발생을 방지할 수 있는 반도체 소자의 콘택홀 제조방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 반도체 소자의 콘택홀 제조방법은 기판 상에 층간절연막을 형성하는 단계; 상기 층간절연막 상에 SOC막과 다기능하드마스크층을 적층하는 단계; 상기 다기능하드마스크층 상에 감광막패턴을 형성하는 단계; 상기 다기능하드마스크층을 손실이 방지되도록 식각하는 단계; 상기 SOC막을 식각하는 단계; 상기 층간절연막을 식각하여 상기 기판을 오픈시키는 콘택홀을 형성하는 단계를 포함하는 것을 특징으로 한다.
본 발명에 의한 반도체 소자의 콘택홀 제조방법은 종래보다 저압 및 고파워를 인가하여 식각가스의 자유이동거리를 증가시켜 다기능하드마스크를 식각하고 CO가스를 보호가스로 사용하여 SOC막을 식각함으로써 다기능하드마스크의 손실을 방 지할 수 있다.
따라서, 다기능하드마스크의 손실에 의한 콘택홀 간의 브릿지를 방지할 수 있는 효과가 있다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
본 발명은 다기능하드마스크의 어깨부분에 나타나는 낫칭(Notching, 'Ｖ'자형 홈)을 개선하고자 압력과 파워를 이용하여 자유이동거리(Mean Free Path)를 조절하고, 스퍼터링 효과를 감소시킬 수 있는 보호가스를 사용하고 있다.
도 3a 내지 도 3e는 본 발명의 실시예에 따른 반도체 소자의 콘택홀 제조방법을 나타내는 공정 단면도이다.
도 3a에 도시된 바와 같이, 기판(31) 상에 층간절연막(32)을 형성한다. 기판(31)은 DRAM공정이 진행되는 반도체 기판일 수 있다. 또한, 층간절연막(32)은 산화막일 수 있고, 층간절연막(32)을 형성하기 전에 게이트패턴 및 비트라인패턴의 소정공정을 진행할 수 있다.
이어서, 층간절연막(32) 상에 SOC(Spin On Carbon)막(33)과 다기능하드마스크(Multifuntion Hard Mask)층(34)을 적층한다. 다기능하드마스크층(34)은 막내 실리콘이 33％∼40％의 함유량(질량비)을 갖도록 형성할 수 있고, 디기능하드마스크 층(34) 및 SOC막(33)은 탄소원소로 구성된 폴리머 용액을 코팅 장비에 도포하여 형성할 수 있다.
위와 같이, SOC막(33)과 다기능하드마스크층(34)을 적층하면 비정질카본을 하드마스크로 사용할 때와 동일한 효과를 얻으면서 원가절감 및 공정마진을 감소할 수 있다. 즉, SOC막(33)은 비정질카본 역할(기판(31)을 식각하기 위한 하드마스크 역할)을 하고, 다기능하드마스크층(34)의 경우 실리콘산화질화막(SiON, 비정질카본을 식각하기 위한 하드마스크역할)과 반사방지막의 역할을 동시에 함으로써 실리콘산화질화막과 반사방지막을 각각 형성할 때보다 공정마진을 감소시킬 수 있다. 또한, SOC막(33)과 다기능하드마스크층(34) 모두 저렴한 코팅방식에 의해 형성되기 때문에 화학기상증착법(Chemical Vapor Deposition) 등과 같은 고비용의 증착방법으로 형성하는 비정질카본의 적용시보다 원가절감이 가능하여, 1/5정도의 생산원가를 감소시킬 수 있다.
이어서, 다기능하드마스크층(34) 상에 감광막패턴(35)을 형성한다. 감광막패턴(35)은 다기능하드마스크층(34) 상에 감광막을 코팅(Coating)하고, 노광(Exposure, 정렬이 끝나면 마스크(Mask)의 상이 웨이퍼(기판(31))에 옮겨지도록 자외선에 노출시키는 공정) 및 현상(Development, 마스킹 및 노광공정으로 정의되지 않은 부분의 감광막을 제거하는 공정)으로 식각예정지역이 오픈되도록 패터닝하여 형성할 수 있다.
도 3b에 도시된 바와 같이, 감광막패턴(35)을 이용하여 다기능하드마스크층(34)을 손실이 방지되도록 식각(200)한다.
이를 위해, 다기능하드마스크층(34)의 식각(200)은 압력 또는 파워를 조절하거나, 압력 및 파워를 동시에 조절하여 실시할 수 있다. 특히, 종래보다 저압과 고파워를 인가하여 자유이동거리(Mean Free Path)가 증가되는 조건으로 실시할 수 있다. 즉, 63mTorr∼77mTorr의 저압과 900Ｗ∼1100Ｗ의 높은 탑파워(Top Power)를 인가함으로써 식각가스의 자유이동거리를 증가시켜서 식각가스가 다기능하드마스크층(34)의 어깨부에서 반응하지 않고, 아래쪽으로 이동하기 때문에 다기능하드마스크층(34)의 어깨부가 손상되는 것을 방지할 수 있다.
다기능하드마스크층(34)의 식각(200) 레시피를 자세히 예를 들면, 70mTorr의 저압, 1000Ｗ의 탑파워 및 400Ｗ의 바텀파워를 인가하고, 120sccm의 유량으로 CF4, 100sccm의 유량으로 CHF3 및 5sccm의 유량으로 O2가스를 혼합하여 식각을 실시할 수 있다. 이는 종래에 150mTorr의 압력보다 1/2의 압력이 감소하고, 종래에 500Ｗ의 탑파워보다 2배의 파워가 증가된 것이다.
위와 같이, 종래보다 저압 및 고파워를 사용하여 다기능하드마스크층(34)을 식각함으로써 식각가스의 자유이동거리를 증가시켜 어깨부에 'Ｖ'자형의 홈 없이 다기능하드마스크패턴(34A)을 형성할 수 있다.
도 3c에 도시된 바와 같이, SOC막(33)을 식각(300)한다. SOC막(33)의 식각 역시 다기능하드마스크패턴(34A)의 손실이 방지되도록 스퍼터링 효과를 줄이는 조건으로 실시할 수 있다. 이를 위해, CO를 보호가스로 사용하여 SOC막(33)을 식각할 수 있는데, 이는 종래 보호가스로 사용된 N2대신 스퍼터링 효과가 적은 CO가스로 대 체함으로써 SOC막(33)의 식각(300)시 스퍼터링 가스에 의해 다기능하드마스크패턴(34A)의 어깨부가 손실되는 것을 방지할 수 있다. SOC막(33)의 식각은 CO와 O2의 혼합가스를 사용하여 실시하되, CO는 90sccm∼110sccm의 유량을 사용하고, 상기 O2는 70sccm∼80sccm의 유량을 사용할 수 있다.
즉, 스퍼터링 효과가 강한 질소(N2) 대신에 일산화탄소(CO)를 사용하여 물리적식각(스퍼터링 효과)을 감소시킴으로써 SOC막(33) 식각시 다기능하드마스크패턴(34A)의 어깨부가 손실되는 것을 방지하고, 동시에 SOC막(33) 식각에 사용되는 산소(O2)가스의 유량을 감소시킴으로써 SOC막 식각(300)시 다기능하드마스크패턴(34A) 상부의 감광막패턴(35)이 손실되는 것을 방지하여 다기능하드마스크패턴(34A)의 'Ｖ'자형 홈이 형성되는 것을 방지할 수 있다. 이때, 보호가스(Passivation Gas)로 질소대신 일산화탄소(CO)가 이용되며, O2의 유량을 감소시켰기 때문에 CO의 O가 추가되어도 감광막패턴(35)의 손실에 큰 영향을 미치지 않는다.
SOC막(33)의 식각(300) 레시피를 자세히 예를 들면, 20mTorr의 압력, 2000Ｗ의 탑파워 및 1000Ｗ의 바텀파워를 인가하고, 300sccm의 유량으로 Ar, 75sccm의 유량으로 O2 및 100sccm의 유량으로 CO를 혼합하여 식각을 실시할 수 있다. 이는 O2 의 경우 종래 100sccm의 유량보다 1/4의 유량이 감소하고, 종래에 보호가스가 N2에서 CO로 대체된 것이다.
따라서, SOC막(33) 식각(300)시 스퍼터링 효과를 줄일 수 있도록 보호가스로 CO가스를 사용함으로써 스퍼터링 가스에 의한 다기능하드마스크패턴(34A)의 어깨부 손실없이 SOC패턴(33A)을 형성할 수 있다.
도 3d에 도시된 바와 같이, 다기능하드마스크패턴(34A) 및 SOC패턴(33A)을 식각배리어로 층간절연막(32)을 식각하여 기판(31)을 오픈시키는 콘택홀(36)을 형성한다. 식각된 층간절연막(32)은 콘택홀(36)을 제공하는 층간절연막패턴(32A)이 된다.
도 3e에 도시된 바와 같이, SOC패턴(33A), 다기능하드마스크패턴(34A) 및 감광막패턴(35)을 제거한다.
이어서, 콘택홀(36)을 매립하는 콘택 플러그(37)를 형성한다. 콘택 플러그(37)는 콘택홀(36)을 매립하도록 도전물질을 형성한 후, 층간절연막패턴(32A)의 표면이 드러나는 타겟으로 평탄화하여 형성할 수 있으며, 이때 콘택홀(36)은 스토리지 노드 콘택홀이고, 콘택 플러그(37)는 스토리지 노드 콘택 플러그(Storage Node Contact Plug)일 수 있다.
도 4는 본 발명의 실시예에 따른 스토리지 노드 콘택홀을 나타내는 TEM사진이다.
도 4를 참조하면, 다기능하드마스크층의 손실을 방지하여 콘택홀 간의 브릿지 발생없이 스토리지 노드 콘택홀이 형성된 것을 알 수 있다.
한편, 본 발명의 실시예는 스토리지 노드 콘택홀을 형성하고 있으나, 본 실시예는 스토리지 노드 콘택홀 외에 다기능하드마스크층 및 SOC막을 사용하는 모든 콘택홀형성 또는 패턴형성과 같은 식각공정에 응용될 수 있다.
이렇듯, 본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
도 1은 종래 기술에 따른 반도체 소자의 콘택홀 제조방법을 나타내는 공정 단면도,
도 2는 종래 기술에 따른 스토리지 노드 콘택홀을 나타내는 TEM사진,
도 3a 내지 도 3e는 본 발명의 실시예에 따른 반도체 소자의 콘택홀 제조방법을 나타내는 공정 단면도,
도 4는 본 발명의 실시예에 따른 스토리지 노드 콘택홀을 나타내는 TEM사진.
* 도면의 주요 부분에 대한 부호의 설명
31 : 기판 32 : 절연막
33 : SOC막 34 : 다기능하드마스크층
35 : 감광막패턴 36 : 콘택홀
37 : 콘택 플러그

Claims (9)

  1. 기판 상에 층간절연막을 형성하는 단계;
    상기 층간절연막 상에 SOC막과 다기능하드마스크층을 적층하는 단계;
    상기 다기능하드마스크층 상에 감광막패턴을 형성하는 단계;
    상기 다기능하드마스크층을 손실이 방지되도록 식각하는 단계;
    상기 SOC막을 식각하는 단계; 및
    상기 층간절연막을 식각하여 상기 기판을 오픈시키는 콘택홀을 형성하는 단계
    를 포함하는 반도체 소자의 콘택홀 제조방법.
  2. 제1항에 있어서,
    상기 다기능하드마스크층을 식각하는 단계는,
    압력 또는 파워를 조절하거나, 압력과 파워를 동시에 조절하여 실시하는 반도체 소자의 콘택홀 제조방법.
  3. 제2항에 있어서,
    상기 압력은 63mTorr∼77mTorr이고, 상기 파워는 900Ｗ∼1100Ｗ의 탑파워인 반도체 소자의 콘택홀 제조방법.
  4. 제1항에 있어서,
    상기 다기능하드마스크층을 식각하는 단계는,
    불소계 가스를 사용하여 실시하는 반도체 소자의 콘택홀 제조방법.
  5. 제4항에 있어서,
    상기 불소계가스는 CF4와 CHF3의 혼합가스인 반도체 소자의 콘택홀 제조방법.
  6. 제1항에 있어서,
    상기 SOC막을 식각하는 단계는,
    CO를 보호가스로 사용하여 실시하는 반도체 소자의 콘택홀 제조방법.
  7. 제6항에 있어서,
    상기 SOC막을 식각하는 단계는,
    상기 CO가스와 O2의 혼합가스를 사용하여 실시하는 반도체 소자의 콘택홀 제조방법.
  8. 제7항에 있어서,
    상기 CO는 90sccm∼110sccm의 유량을 사용하고, 상기 O2는 70sccm∼80sccm의 유량을 사용하는 반도체 소자의 콘택홀 제조방법.
  9. 제1항에 있어서,
    상기 콘택홀은 스토리지 노드 콘택홀인 반도체 소자의 콘택홀 제조방법.
KR1020070103496A 2007-10-15 2007-10-15 반도체 소자의 콘택홀 제조방법 KR20090038151A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070103496A KR20090038151A (ko) 2007-10-15 2007-10-15 반도체 소자의 콘택홀 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070103496A KR20090038151A (ko) 2007-10-15 2007-10-15 반도체 소자의 콘택홀 제조방법

Publications (1)

Publication Number Publication Date
KR20090038151A true KR20090038151A (ko) 2009-04-20

Family

ID=40762442

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070103496A KR20090038151A (ko) 2007-10-15 2007-10-15 반도체 소자의 콘택홀 제조방법

Country Status (1)

Country Link
KR (1) KR20090038151A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022161940A (ja) * 2020-09-18 2022-10-21 東京エレクトロン株式会社 エッチング方法及びプラズマ処理装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022161940A (ja) * 2020-09-18 2022-10-21 東京エレクトロン株式会社 エッチング方法及びプラズマ処理装置

Similar Documents

Publication Publication Date Title
KR100706780B1 (ko) 주변영역의 선폭을 줄일 수 있는 반도체 소자 제조 방법
KR20090069122A (ko) 반도체 장치의 제조방법
KR20080060376A (ko) 반도체 소자의 제조방법
KR100851922B1 (ko) 반도체 소자의 제조방법
KR100875653B1 (ko) 반도체 소자의 미세 패턴 형성 방법
KR20090038151A (ko) 반도체 소자의 콘택홀 제조방법
KR100780629B1 (ko) 리세스 게이트를 갖는 반도체 소자의 제조 방법
KR100831975B1 (ko) 반도체 소자의 패턴 형성방법
CN109037040B (zh) 提高双大马士革刻蚀次沟槽工艺窗口的方法
JP2009152586A (ja) 半導体装置の製造方法
KR20020017845A (ko) 반도체소자의 비트라인 형성방법
KR20090045754A (ko) 하드마스크를 이용하는 반도체 소자의 패턴 형성 방법
KR101016334B1 (ko) 반도체 소자의 게이트 전극 형성방법
KR100333543B1 (ko) 반도체소자의게이트전극형성방법
KR20000030956A (ko) 반도체 장치의 게이트 전극 형성을 위한 폴리실리콘 식각 방법
KR100733459B1 (ko) 반도체 소자 제조 방법
KR20070000719A (ko) 반도체 소자의 비트라인콘택 형성방법
KR100788587B1 (ko) 플래쉬 메모리 소자의 제조방법
KR20070096600A (ko) 반도체 소자의 제조방법
KR20040076982A (ko) 플래시 메모리 소자의 제조 방법
KR20030002623A (ko) 다마신 공정을 이용한 반도체 소자의 제조방법
KR100983432B1 (ko) 반도체 메모리 소자 및 이의 제조 방법
KR100490299B1 (ko) 플래시 메모리 소자의 제조 방법
KR100721590B1 (ko) 반도체소자의 제조방법
KR20050001104A (ko) 반도체소자 제조 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid