CN105405760A - 用于自对准触点方案的牺牲金属前电介质 - Google Patents

用于自对准触点方案的牺牲金属前电介质 Download PDF

Info

Publication number
CN105405760A
CN105405760A CN201510567857.6A CN201510567857A CN105405760A CN 105405760 A CN105405760 A CN 105405760A CN 201510567857 A CN201510567857 A CN 201510567857A CN 105405760 A CN105405760 A CN 105405760A
Authority
CN
China
Prior art keywords
metal
dielectric
replacement
stop layer
precursor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510567857.6A
Other languages
English (en)
Other versions
CN105405760B (zh
Inventor
托马斯·韦勒·芒特斯尔
巴特·J·范施拉芬迪克
阿南达·K·巴纳基
纳格拉杰·尚卡尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lam Research Corp
Original Assignee
Lam Research Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Research Corp filed Critical Lam Research Corp
Publication of CN105405760A publication Critical patent/CN105405760A/zh
Application granted granted Critical
Publication of CN105405760B publication Critical patent/CN105405760B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66537—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a self aligned punch through stopper or threshold implant under the gate region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02277—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition the reactions being activated by other means than plasma or thermal, e.g. photo-CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66553—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using inside spacers, permanent or not
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7845—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being a conductive material, e.g. silicided S/D or Gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明涉及用于自对准触点方案的牺牲金属前电介质。本申请中的各种实施例涉及在形成栅极和触点的背景下形成触点蚀刻停止层。在某些实施例中，使用新颖的流程，其可以包括在形成特定的触点蚀刻停止层之前沉积和移除牺牲金属前电介质材料。除了先前沉积的基础蚀刻停止层之外，还可以使用辅助触点蚀刻停止层。在某些情况下，触点蚀刻停止层是诸如氮化物或氧化物之类的包含金属的材料。在一些实施例中，触点蚀刻停止层可以通过循环气相沉积被沉积。在本申请中公开的流程提供了针对过度蚀刻栅极堆叠的改进了的保护，从而最小化了栅极到触点的泄漏。此外，在用于形成各种电介质材料的材料和沉积条件方面，所公开的流程导致了更宽的灵活性，从而最小化寄生电容。

Description

用于自对准触点方案的牺牲金属前电介质
技术领域
本发明总体上涉及半导体制造工艺，具体涉及用于自对准触点方案的牺牲金属前电介质。
背景技术
诸如场效应晶体管(FET)之类的半导体设备的制造涉及顺序沉积以及各种层和结构的蚀刻。利用间隔件和盖材料的集成方案可以用于最小化栅极和触点之间的泄漏，并从而产生高质量的设备。
发明内容
本申请中的某些实施例涉及制造半导体设备中的栅极和触点的方法。在本申请中的实施例的一个方面中，提供了一种用于形成栅极和触点腔的方法，该方法包括：(a)在衬底上形成多个伪栅极结构，每个伪栅极结构包括：(i)盖层，(ii)包含放置在盖层下方的硅的层，以及(iii)间隔层，其与盖层和包含硅的层的垂直侧壁接触；(b)在衬底上在伪栅极结构上方和在活动区域上方沉积基础触点蚀刻停止层；(c)在位于邻接的伪栅极结构之间的多个间隙中沉积牺牲金属前电介质材料；(d)从伪栅极结构移除盖层和包含硅的层；(e)沉积包括金属结构和位于金属结构上方的盖层的多个替代金属栅极，其中替代金属栅极被沉积在由伪栅极结构的盖层和包含硅的层先前所占据的空间中；(f)移除牺牲金属前电介质材料；(g)沉积辅助触点蚀刻停止层，其中辅助触点蚀刻停止层与基础触点蚀刻停止层、间隔层、以及替代金属栅极的盖层物理接触；(h)在辅助触点蚀刻停止层上方沉积替代电介质材料，其中替代电介质材料沉积在邻接的替代金属栅极之间的缝隙中和在替代金属栅极上方；以及(i)蚀刻通过替代电介质材料、辅助触点蚀刻停止层、以及基础触点蚀刻停止层，以将在基础触点蚀刻停止层下方和在邻接的替代金属栅极之间的活动区域暴露，从而形成触点腔。
在一些实施例中，基础触点蚀刻停止层和辅助触点蚀刻停止层中的至少一个包括含金属材料。在一些示例中，含金属材料中的金属可以是铝和/或镁。可以以氮化物或氧化物的形式提供铝和/或镁。
沉积辅助触点蚀刻停止层可以包括多个步骤，例如：在允许含金属前体吸附到衬底的表面的情况下，使含金属前体流到反应室中，并将衬底暴露给含金属前体，清洗反应室以从反应室移除大部分的未被吸附的含金属前体，以及使第二前体流到反应室中并将含金属前体和第二前体转换以形成辅助触点蚀刻停止层。在某些实施例中，使含金属前体流动、清洗反应室、以及使第二前体流动到反应室中且循环地进行转换。多种技术可以用于转换上述材料。例如，转换含金属前体和第二前体可以包括将衬底暴露给等离子体。在这些或其他情况下，转换含金属前体和第二前体包括将衬底暴露给UV辐射和/或高温。
可以用于基础蚀刻停止层或辅助蚀刻停止层的其他示例性材料包括SiN、SiCN、和SiCO及其组合中的至少一个。在一些实施例中，基础蚀刻停止层包括SiN、SiCN、SiCO及其组合中的至少一个，且辅助蚀刻停止层包括含金属材料。在其他实施例中，基础蚀刻停止层包括含金属材料和SiN、SiCN、SiCO及其组合中的至少一个。在其他实施例中，基础蚀刻停止层和辅助蚀刻停止层都包括含金属材料。在又其他实施例中，基础蚀刻停止层和辅助蚀刻停止层都包括SiN、SiCN、SiCO及其组合中的至少一个。在某些实施例中，替代电介质材料是具有大约7或以下的介电常数的低k材料，例如大约5或以下。在这些或其他情况下，替代金属栅极中的盖层可以包括具有大约7或以下的介电常数的低k材料，例如大约5或以下。间隔层可以类似的是具有大约7或以下的介电常数的低k材料，例如大约5或以下。
在一些实施例中，上述方法还包括部分移除替代栅极材料；在牺牲金属前电介质和替代栅极的剩余部分上方沉积替代栅极盖材料；以及使所沉积的替代栅极盖材料平面化以将其从金属前电介质上方的区域移除。所公开的实施例可以用于针对各种操作实现更宽的处理窗。例如，在一些实施例中，选择性地蚀刻通过替代金属前电介质和触点蚀刻停止层是在下述条件下执行的：如果没有受到在(f)中所沉积的触点蚀刻停止层保护，则显著腐蚀电介质间隔件。
在所公开的实施例的另一方面，提供了一种形成栅极和触点腔的方法，该方法包括：(a)在衬底上形成多个伪栅极结构，所述伪栅极结构包括：(i)盖层，(ii)包含位于盖层下方的硅的层，以及(iii)间隔层，其与盖层和包含硅的层的垂直侧壁接触；(b)在位于邻接的伪栅极结构之间沉积牺牲金属前电介质材料；(c)从伪栅极结构移除盖层和包含硅的层；(d)形成包括金属结构和位于金属结构上方的盖层的替代金属栅极，其中替代金属栅极形成在盖层和包含硅的层被从伪栅极结构移除的位置；(e)移除牺牲金属前电介质材料；(f)在衬底上沉积与间隔层、替代金属栅极的盖层、以及活动区域物理接触的触点蚀刻停止层；(g)在触点蚀刻停止层上方沉积替代电介质材料，其中替代电介质材料沉积在位于邻接的替代金属栅极之间的缝隙中和在替代金属栅极上方；(h)蚀刻通过替代电介质材料以及触点蚀刻停止层，以使在触点蚀刻停止层下方和在邻接的替代金属栅极之间的活动区域暴露，从而形成触点腔。
在某些实施例中，触点蚀刻停止层包括含金属材料。例如，含金属材料中的金属可以包括铝和/或镁。在各种情况下，可以以氧化物或氮化物的形式提供所述金属。
在形成触点蚀刻停止层中可以执行多个步骤，包括：在允许含金属前体吸附到衬底的表面的情况下，使含金属前体流到反应室中，并将衬底暴露给含金属前体，清洗反应室以从反应室移除大部分的未被吸附的含金属前体，以及使第二前体流到反应室中并将含金属前体和第二前体转换以形成辅助触点蚀刻停止层。不同的转换操作可用。在一些情况下，转换含金属前体和第二前体包括将衬底暴露给等离子体。在这些或其他情况下，转换含金属前体和第二前体包括将衬底暴露给UV辐射和/或高温。
如所记载的，所公开的方法的一个优点在于针对某些其他材料和处理条件窗口更宽。例如，在一些情况下，在替代金属栅极中的替代电介质材料、间隔层和盖层中的至少一个包括具有大约7或以下的介电常数的低k材料，例如大约5或以下。在某些实施例中，触点蚀刻停止层被沉积成介于大约1-50nm之间的厚度，例如介于大约2-10nm之间的厚度。
在所公开的实施例的另外的方面，提供了一种制造晶体管的方法，该方法包括：(a)形成与针对源级和/或漏极区域的多个电气接触区域邻接的多个伪栅极结构，每个伪栅极结构包括使接触区域中的一个分离的电介质间隔件以及邻接间隔件的伪栅极；(b)在多个伪栅极结构和邻接的电气接触区域上方形成牺牲金属前电介质；(c)在基本保留位于电气接触区域上方的间隔件和牺牲金属前电介质的同时，移除伪栅极；(d)在伪栅极所位于的地方形成替代栅极；(e)移除牺牲金属前电介质，其中在移除牺牲金属前电介质之后，多个替代栅极结构和邻接的电气接触区域被暴露，替代栅极结构中的每一个包括替代栅极和关联的电介质间隔件；(f)在多个替代栅极结构和邻接的电气接触区域上方形成触点蚀刻停止层；(g)在触点蚀刻停止层上方形成替代金属前电介质；以及(h)选择性地蚀刻通过替代金属前电介质和触点蚀刻停止层以在不暴露替代栅极的情况下暴露电气接触区域。
电气接触区域可以包括(i)活动区域或(ii)基础触点蚀刻停止层和下伏活动区域。伪栅极可以包括硅部和包括SiN、SiCN、和/或SiCO的盖层。在某些情况下，形成牺牲的金属前电介质包括：在伪栅极结构和邻接的接触区域上方沉积金属前电介质材料，并使所沉积的金属前电介质材料平面化。在各种情况下，牺牲的金属前电介质包括二氧化硅。在一些实施例中，二氧化硅可以是掺杂的或呈多孔的。在某些情况下，形成替代栅极包括：在牺牲的金属前电介质上方和伪栅极驻留的区域中沉积替代栅极材料；以及使所沉积的替代金属栅极材料平面化，以将其从牺牲的金属前电介质上方的区域移除。
在所公开的实施例的另外的方面中，提供了一种形成晶体管的方法，该方法包括：(a)提供部分制造的半导体设备，其包括：(i)与针对源级和/或漏极区域的多个电气接触区域邻接的多个替代栅极结构，每个替代栅极结构包括替代栅极和将替代栅极从电气接触区域中的一个分离的电介质间隔件，其中电介质间隔件邻接所述替代栅极，以及(ii)位于多个电气接触区域上方的牺牲金属前电介质；以及(b)移除牺牲金属前电介质，其中在移除牺牲金属前电介质之后，多个替代栅极结构和邻接的电气接触区域被暴露；(c)在多个替代栅极结构和邻接的电气接触区域上方形成触点蚀刻停止层；(d)在触点蚀刻停止层上方形成替代金属前电介质；以及(e)选择性地蚀刻通过替代金属前电介质和触点蚀刻停止层以在不暴露替代栅极的情况下暴露电气接触区域。
下文将参考所关联的附图描述这些和其他的特征。
附图说明
图1A-1F示出了在使用单个触点蚀刻停止层的处理的各个阶段期间被部分制造的半导体设备。
图2A-2H示出了在除了使用基础触点蚀刻停止层之外还使用辅助触点蚀刻停止层的处理的各个阶段期间被部分制造的半导体设备。
图3A-3H描绘了在单个触点蚀刻停止层在形成替代金属栅极之后被沉积的处理中的各个阶段期间被部分制造的半导体设备。
具体实施方式
在该申请中，互换地使用术语“半导体晶片”、“晶片”“衬底”、“晶片衬底”、以及“部分制造的集成电路”。本领域的普通技术人员将理解术语“部分制造的集成电路”可以指处于在其上的集成电路制造的许多阶段中的任何一个期间的硅晶片。在本导体设备行业中使用的晶片或衬底典型地具有从小于100mm到450mm范围的直径。以下的详细说明假定本发明是在晶片上实现的。但是，本发明并不受此限制。工件可以具有各种形状、大小、和材料。除了半导体晶片之外，可以利用本发明的其他工件包括诸如印刷电路板、磁记录介质、磁记录传感器、镜、光学器件、微机械设备等之类的各种制品。
在下文描述中，给出了许多具体细节以提供对所呈现的实施例的透彻理解。可以在没有这些具体细节中的一些或全部的情况下实施所公开的实施例。在其它实例中，未详细描述公知的过程操作以不必要的混淆所公开的实施例。虽然将结合具体实施例描述所公开的实施例，但是将理解的是，其不意在限制所公开的实施例。可以通过引用到本说明书的方式来将某些文档并入。应该理解的是，在这样的文档中包含的任何弃权或否认不意在限制当前的实施例，除非这样的弃权或否认在本说明书中或在本说明书的进行期间被主张。
用于形成场效应晶体管(FET)的传统方法有时可能导致在触点与栅极之间不期望的高泄漏。该泄漏是问题性的，并且可能引起所制造的设备失败。进一步针对图1A-1F来描述该泄漏问题。
图1A-1F呈现了在不同的制造阶段期间部分制造的半导体设备的剖面图。图1A描绘了包含下伏衬底层101(例如，硅衬底)的部分制造的半导体设备100，该下伏衬底层101具有在其上形成的伪栅极结构102。伪栅极位于要形成最终栅极的地方。伪栅极包括在后来的处理中要被移除的牺牲材料，如下文所描述的。伪栅极结构102形成在栅极电介质104(例如，氧化物，其可以是诸如热二氧化硅之类的热生长氧化物。如在本申请中所使用的，术语氧化硅意在包括二氧化硅和其他非化学计量形式的氧化硅。)上，且包括至少非晶态或多晶硅层106、盖层108(例如，诸如氮化硅之类的氮化物层)、间隔层110。间隔层110是垂直定向的且与栅极电介质104、硅层106和盖层108邻接，如所示出的。间隔层可以由诸如氮化硅之类的电介质材料形成。仅一部分的伪栅极结构102作为牺牲材料实际上被移除。具体地，盖层108和硅层106被移除(如下文所描述的)，且这些部分一起可以被称为伪栅极(未标记)。栅极电介质104也被移除且由另一栅极电介质105代替。显著地，间隔层110在已完成的设备中可以大部分保持完整。
触点蚀刻停止层(CESL)112可以在伪栅极结构102和露出的下伏衬底层101上方形成。针对CESL的典型的材料包括SiN、SiCN、和SiCO。CESL的目的在于在触点蚀刻过程期间将蚀刻限制在特定的区域(在相邻的栅极结构之间)。在最终设备中的源极和漏极触点被制造到相邻栅极的间隔件之间的下伏活动区域中的源极和漏极区域。有时，该活动区域被称为活动层，但本领域的技术人员理解，活动层/区域可以在基础硅晶片衬底自身上。CESL应该具有对化学过程较好的抗蚀性，上述化学过程稍后用于蚀刻触点形成的区域。
在形成了图1A中示出的结构之后，金属前电介质114沉积在相邻伪栅极结构102之间的腔/区域中，这样的腔通过CESL112排列。典型地，金属前电介质114是氧化物(例如，二氧化硅)，且其可以通过诸如高密度等离子体(HDP)沉积、旋涂沉积、亚大气CVD(SACVD)、原子层沉积(ALD)、以及可流材料沉积之类的各种处理进行沉积。金属前电介质的目的在于在活动设备层和第一金属化层之间提供隔离，且其目的还在于隔离相邻的栅极。然后，部分制造的设备100受到化学机械抛光(CMP)以移除顶部(包括任何过载的金属前电介质)，这导致了图1B中示出的结构。CMP处理典型地在CESL112和盖层108之间的界面处或接近该界面处停止，使得盖层108的大部分在CMP处理之后保留。
在形成图1B中的结构之后，伪栅极堆叠102的剩余的盖层108和硅层106以及栅极电介质104被移除，以形成图1C中的结构。栅极电介质104通常被移除，使得可以沉积具有高介电常数(例如，HFO2)的新栅极材料105。替代材料也可以被称为栅极电介质105。接下来，替代金属栅极(RMG)形成在硅层106和盖层108(即，伪栅极)先前所位于的腔中。RMG包括金属结构120和盖层122。替代金属栅极结构(RMG结构)130包括替代金属栅极(金属结构120和盖层122)以及间隔层110。RMG充当最终设备中的最终栅电极，其在制造过程完成之后产生。金属结构120可以在相关位置包括非常薄的功能层(例如，根据需要使用n-金属和p-金属)。金属结构120的剩余部分可以包括具有良好填充性能的一种或多种金属，诸如钨、铝、钴或它们的组合。在沉积金属120之后，进行CMP处理，移除了在金属前电介质114上方沉积的金属进而被移除。可以发生蚀刻过程，以将金属结构120深蚀刻至某一程度。接下来，盖层122在金属结构120上形成。在一些情况下，盖层可以是氮化硅，而在其他情况下使用SiCN和SiCO。盖层122和间隔层110用于将栅电极从源极/漏极触点隔离开。在盖层122沉积之后，完成了另一CMP处理以形成图1D中的结构。
接下来，触点电介质124的层被沉积以形成在图1E中示出的结构。触点电介质124可以是例如氮化硅。触点电介质124可以与金属前电介质114材料相同或不同。触点电介质124的目的在于将电介质材料向上扩展到形成第一金属化层的高度。然后，执行触点蚀刻以在触点电介质124/金属前电介质114中蚀刻腔。CESL112、栅极盖层122、以及间隔层110有助于将蚀刻轮廓限制于RMG结构之间的期望腔且还有助于避免在栅极的顶部短路。这导致了在图1F中示出的结构。然后，可以填充该腔以形成该触点。在触点蚀刻之后，触点和后段制程(BEOL)处理如所期望的继续。
如果在触点蚀刻期间形成的腔太接近金属结构120，则可能在栅极和触点之间产生不能接受的高泄漏电流或者甚至短路。在图1F的点线椭圆中高亮突出的区域示出了这样的泄漏可能有问题的示例性区域。因为在替代金属栅极形成之后，CESL层112不覆盖盖层122或间隔层110的顶部(参见图1D)，所以在触点蚀刻期间存在盖层122蚀刻过度的风险。如果遗留下的厚度不足以充分避免在成品设备中的泄漏，则盖层122被认为是蚀刻过度的。用于避免泄漏的最小厚度取决于设备的类型、该设备所用于的应用、以及操作电压和其他需求。必须将触点蚀刻执行足够的持续时间以穿透金属前电介质114和在金属前电介质114下面的CESL112(因为在该腔中形成的触点必须延伸到活动层101)。该持续时间还可能足以过度蚀刻盖层122和/或间隔层110。
触点蚀刻停止层材料和沉积
在本申请的各个实施例中，修改针对图1A-1F所描述的处理，以减少不可接受的泄漏的风险。一种修改类型可以涉及针对CESL使用替代材料。可能进行的替代的或附加的修改类型是使用辅助CESL，其可以由本申请中公开的传统CESL材料或替代CESL材料构成。在使用辅助CESL的情况下，可以将流程修改成在合适时刻沉积辅助CESL，如下文进一步讨论的。典型地，在使用辅助CESL的情况下，部分制造的设备包括预先沉积的CESL。换句话说，除了另一CESL之外，通常沉积该辅助CESL。
用于制造替代和/或辅助CESL的材料应该具有针对触点蚀刻(其通常蚀刻氧化硅)的极佳的抗蚀刻性。此外，CESL材料应该抵抗氧化硅的化学机械抛光。CESL材料还应该是好的绝缘体(例如，具有较低的泄漏和较高的击穿强度，例如，约8MV/cm或更大的击穿强度)，且在许多情况下，对于CESL材料有益的是具有足够低的介电常数(例如，低于约7，例如低于约5)。CESL材料可以是含金属的化合物，例如包含铝或镁的化合物。在其他的特定实施例中，可使用其他的金属和含金属的化合物。在各种情况下，CESL材料可以是金属氮化物。在其他情况下，CESL材料是金属氧化物。CESL材料的特定示例包括氮化铝(A1N)、氧化铝(Al2O3)、氮氧化铝(AlON)、氮化镁(Mg3N2)、氧化镁(MgO)、以及它们的组合。上述材料可以是或不是化学计量的。也可以使用满足上文提及的条件的其他材料。在一些示例中，CESL材料通过化学蒸气沉积(CVD)或通过诸如原子层沉积(ALD)之类的循环法来沉积。这些沉积方法允许在高深宽比间隙中以优秀的保形性沉积CESL材料。通过控制沉积条件(例如，RF功率级别、RF频率、RF暴露时间、投配时间、流速、清洗时间、压力、温度等)来调整CESL材料的压力和组分。下文描述了一示例性的沉积。
在各个实施例中，CESL的形成以将衬底表面暴露给反应室中的含金属前体而开始。在某些情况下，反应室可以是化学蒸气沉积(CVD)或原子层沉积(ALD)装置的一部分，所述装置诸如从加州的弗里蒙特兰姆研究公司(LamResearchCorporationofFremont,CA)可获得的SEQUELTM和VECTORTMPECVD工具。有机金属化合物、金属氢化物、金属卤化物和金属羰基合物可以作为合适的含金属的反应物。例如，也可以使用烷基取代的金属衍生物和环戊二烯基取代的金属衍生物。下文列出了示例性的前体。含金属的反应物吸附到衬底的表面上且在较高的温度反应(例如，分解)以在衬底上形成含金属的前体层。通常，根据前体的本性，沉积条件被优化来以期望的质量沉积含金属的前体层。例如，温度范围可以被优化，以有利于针对前体的特定分解机制，从而如所期望的调整含金属的前体层的组分。典型地，在没有等离子体的情况下输送含金属的前体。由含金属的前体形成的层也被称为前体层。在某些实施例中，含金属的前体的流速可以介于约10-350sccm之间，针对介于约7.5-30秒之间的持续时间，假定反应器体积为约180L。可以在诸如氩、氢、氦、或氮之类的惰性载体气体中输送含金属的前体，其可以以介于大约50-1000sccm之间的速度流动。当载体气体用于将衬底暴露给含金属的前体时，含金属的前体的整体流速可以更高，例如针对介于大约150-950sccm之间的惰性气体，介于大约10-200sccm之间的纯的含金属的反应物蒸气(例如，TMA)。在一些实施例中，TMA的整体流速可以更低。如上文所记载的，针对特定的前体和其他的条件可以调整上述条件。
如由吸附热力学所确定的，可以控制前体层的厚度以形成单层或饱和层。例如，在一些实施例中，前体层厚度不超过可以由衬底吸收的前体的厚度。因此，在一些实施例中，处理是吸附控制的，且避免了不可控的大量材料的沉积。清洗步骤(如下文所描述的)可以帮助确保前体层的厚度受吸附特性的限制。前体层的厚度还可以通过控制前体流速、衬底暴露时间、衬底温度、以及沉积过程的其他参数来调整。
如上文所提及的，在一些示例中，含金属的反应物包含铝、和/或镁。
示例性的包含铝的反应物包括但不限于三烷基铝前体(例如，三甲基铝(TMA)、三乙基铝(TEA)、以及三异丁基铝(TIBA))。含铝的反应物的其他示例包括三铝(2，2，6，6-四甲基-3、5-庚二酮酸)以及三(二甲基酰胺基)铝(III)。也可以使用诸如氢化二甲基铝(DMAH)之类的含氢化物的有机金属前体。
示例性的包含镁的反应物包括但不限于有机金属的含镁前体，例如，双(环戊二烯基)镁、双(乙基环戊二基)镁、二(五甲基环戊二烯)镁、双(正丙基环戊二烯基)镁、以及其他适当的前体。
接下来，可清洗反应腔以移除未吸附的前体材料。该清洗可以包括排空反应腔和/或利用惰性气体打扫反应腔。该清洗可以是基本上完整的(使得仅有未吸附的含金属前体残留)或是达不到基本上完整的。在某些实施例中，清洗气体的流速介于约15-500sccm之间。在停止了含金属前体流动之后，导入清洗气体。如所提及的，清洗时间或清洗持续时间可能不足以完整地清洗气相的含铝前体，使得在反应空间中而不是在衬底或松散地附接到衬底的表面上，存在表面吸附以及气相的残余含金属前体两者。在许多实施例中，清洗时间与投配时间的比(例如诸如操作102与操作101的时间比)可以介于约3：1和约20：1之间、介于约3.75：1和约15：1之间。在一些实施例中，清洗时间小于约5秒，例如，介于约0.1秒和约5秒之间、或约2秒。在一些实施例中，可以通过排空反应腔来完成该清洗。
在清洗反应腔之后，进行转换步骤。转换步骤涉及将第二反应物输送至反应腔，并使第二反应物与衬底表面上所吸附的含金属反应物进行反应。第二反应物可以是含氮反应物、含氧反应物、含碳反应物、或这些组合中的一些。第二反应物可以以介于约0.1-20SLM之间的速率，例如介于约1-10SLM之间的速率流到反应腔。第二反应物流到反应腔中的持续时间可以是介于约1-60秒之间，例如介于约2.5-30秒之间。可以将第二反应物输送到惰性载体气体中，可以以介于约500sccm-10SLM之间的速率流动。第二反应物还可以利用氢气输送，其可以用于从金属前体层移除残余的有机群。在各个实施例中，产生的层具有大约或更大的厚度，典型地大于约/循环。
示例性的含氮反应物包括但不限于氮、氨、肼、胺(例如，含碳胺类)，该胺诸如甲胺、二甲胺、乙胺、异丙胺、叔丁胺、二叔丁胺、环丙胺、仲丁胺、环丁胺、异戊胺、叔戊基胺、三甲胺、二异丙胺、二乙基异丙基胺、二叔丁基肼之类的以及诸如苯胺类、吡啶和苄胺之类的含芳胺。胺可以是一级的、二级的、三级的或四级的(例如，四乙铵化合物)。含氮反应物可以包含除氮以外的杂原子，例如，羟胺、叔丁氧羰基胺以及N-叔丁基羟胺是含氮反应物。
示例性的含氧反应物包括但不限于氧、臭氧、一氧化二氮、一氧化碳、一氧化氮、二氧化氮、氧化硫、二氧化硫、含氧的烃类(CxHyOz)、水、这些的混合物等。
在某些实施例中，含金属反应物和第二反应物之间的反应可以由等离子体、热、或UV能量来驱动。在其他实施例中，该反应可以仅作为彼此接触的两个前体的结果而发生。在期望等离子体转换的情况下，这样的等离子体可以来自任何可用的源(例如，电感耦合等离子体、电容耦合等离子体、微波等离子体、远程等离子体、原位等离子体等)。在一些情况下，由于与原位等离子体相比相对更温和的条件，所以远程生成的等离子体可以是有益的。在与容纳衬底的室在物理上相分离的室中生成远程的等离子体。一当等离子体被传送至衬底，其离子物质被耗尽，从而减小了对衬底损坏的风险。
所使用的频率可以包括高频(HF)组件和/或低频(LF)组件。低频RF功率指具有介于100kHz和2MHz之间的频率的RF功率。针对LF等离子体源的典型频率范围介于大约100kHz和500kHz之间，例如可以使用400kHz频率。高频功率指具有超过2MHz频率的RF功率。典型地，HFRF频率位于大约2MHz-30MHz之间的范围中。通常使用的HFRF值包括13.56MHz和27MHz。在一些实施例中，可以在诸如转换步骤之类的等离子辅助的操作中使用从大约0W/cm2到1.0W/cm2的LF功率范围以及从0.1W/cm2到1.5W/cm2的HF功率范围。
在期望热转换的情况下，在存在第二反应物的情况下，可以将晶片加热到至少大约300-350℃的温度。对于处理包含细微的ULK电介质的衬底，这样的热处理尤其有利。
在期望UV转换的情况下，在存在第二反应物的情况下，可以将衬底暴露给UV光源。在于2009年12月23日提交的美国专利申请No.12/646,830中进一步讨论和描述了使用UV的转换，通过引用的方式将其并入本申请中。
转换步骤有时被称为后处理步骤，这是由于其发生在前体层的沉积之后。在于2010年1月15日提交的美国专利申请No.12/688,154中描述了各种转换处理，且通过引用的方式将其并入本申请中。这些转换处理中的任何一个都适合与本申请中描述的方法一起使用。
在执行转换步骤之后，可以通过排空和/或打扫室来清洗反应室。在许多实施例中，清洗包括使诸如例如氮气(N2)之类的清洗气体流动。在一些实施例中，清洗气体以介于大约0sscm和大约10000sccm之间的流速介于大约5秒到大约10秒之间或以大约6秒流动。该清洗可以足以从反应空间、或站、或室移除基本上所有剩余的气相的第二反应物。
然后，可以重复含金属反应物投配、清洗、转换以及清洗的基本操作，以形成具有期望厚度的膜。
在一特定示例中，使用氮化铝CESL。在于2014年2月18日提交的、且名称为“HIGHGROWTHRATEPROCESSFORCONFORMALALUMINUMNITRIDE”的美国专利申请No.14/183,287中讨论了用于沉积氮化铝的具体处理条件，通过引用的方式将其全部并入本申请中。
虽然本申请中讨论的大部分聚焦在导致含氮膜的转换步骤，可以使用其他类型的转换，且可以形成其他类型的膜。例如，通过使具有暴露的含金属前体层的衬底接触到等离子体中含氧气体(诸如O2,CO2,N2O等之类的)，可以执行用于形成金属-O键的氧化转换。在其他实施例中，例如，通过利用等离子体中的碳氢化合物处理前体层来在转换步骤中形成金属-C键。在有等离子体或没有等离子体的情况下，通过分别将衬底暴露给包含所需元素的反应物，例如H2S、H2Se、H2Te、PH3，可以在转换步骤中形成金属-S、金属-Se、金属-Te、以及金属-P膜。直接等离子体和远程等离子体都可以用于这些类型的转换操作。
在某些实施例中，根据针对图1描述的流程，沉积如上文所描述的含金属CESL。在一些实施例中，将如上文所述的含金属CESL沉积为辅助CESL。如下文所描述的，除了基础CESL之外，沉积辅助CESL。如上文所公开的，基础CESL可以是含金属CESL，或其可以是更传统的CESL材料。
用于沉积CESL材料的流程
在使用图1的流程的情况下可能产生的一个问题是在替代金属栅极结构130中间隔层110和盖层122的蚀刻过度。该蚀刻过度可能使替代金属栅极结构130中的金属结构120暴露。当触点材料沉积在由触点蚀刻形成的腔中时，这样的暴露是有问题的。触点材料不应该与替代金属栅极中的金属结构直接物理接触。
为了减少蚀刻过度的风险，可以使用不同的流程。例如，除了基本CESL之外，可以沉积辅助CESL，如在图2A-2H中所示出的。在图3A-3H中所示出的另一示例中，在不沉积辅助CESL的情况下，可以在与图1A-1F中所示出的不同的时间沉积基础CESL。
图2A-2H示出了使用基础CESL和辅助CESL两者的流程。图2A-2D与图1A-1D密切对应，且为了简洁的目的，将不重复描述。一个显著的不同在于，图1A-1D中的金属前电介质材料114是图2A-2D中的牺牲金属前电介质材料214。牺牲金属前电介质214被移除且利用替代电介质260来替代，如图2G中所示出的以及下文进一步描述的。牺牲PMD材料214应该容易被蚀刻，且应该具有在用于间隔件110和盖层122的材料(其经常是氮化物材料)方面良好的蚀刻选择性。换句话说，应该选择牺牲PMD材料214，使得在不移除间隔件110或盖122的情况下，容易移除牺牲PMD材料214。在特定的示例中，牺牲PMD是氧化硅，但实施例不受此限制。可以利用一种或多种元素来掺杂氧化硅(例如，SiO2)。在一些情况下，氧化硅具有引入了的孔隙率，使得其蚀刻更迅速。在这些附图之间的另一差异在于，图1A-1F中示出的CESL112在图2A-2H中被称为“基础CESL212”。基础CESL212可以由传统CESL材料或如上文所描述的含金属材料制成。包含术语“基础”以将基础CESL212与辅助CESL250区分开。
图2E示出了在移除牺牲金属前电介质材料214之后的部分制造的设备100。牺牲的金属前电介质214可以通过湿法或干法蚀刻操作来移除。一个示例性的湿法蚀刻操作包括将设备放置在包含稀释的HF的湿槽中。稀释的HF将氧化硅溶解(例如，牺牲的PMD)，而使氮化硅(例如，间隔件、盖层，以及在一些情况下为基础CESL)大体遗留完整。根据情况可以使用其他的湿法和干法蚀刻操作。因为辅助CESL将覆盖金属前电介质，这将在触点蚀刻期间导致问题，所以在不移除金属前电介质的情况下沉积辅助CESL的相关流程(未示出)可能是更不理想的。
接下来，辅助CESL250被沉积为覆盖层，其与基础CESL212、间隔件110、和盖122直接物理接触，如图2F中所示出的。辅助CESL250可以是如上文所描述的含金属材料。传统CESL材料还可以用于辅助CESL250(例如，氮化硅、碳化硅等)。对于辅助CESL材料250而言，在触点蚀刻期间抗蚀刻是有益的(但是，这样的蚀刻抵抗能力不应该是不完全的，至少在水平方向上，因为触点蚀刻必须蚀刻通过替代栅极结构130之间的辅助CESL250以到达活动区域101)。在许多情况下，辅助CESL材料250比传统的CESL材料更好地抗触点蚀刻。辅助CESL250在触点蚀刻期间针对间隔件110和盖122的蚀刻过度提供了改进的保护。该改进的保护减小了在触点蚀刻期间金属结构120变得暴露的风险。在一些实施例中，辅助CESL250具有介于大约1nm-50nm之间的厚度，例如，介于大约2nm-10nm之间。无论如何，在替代金属栅极和间隔件110的顶部上方的辅助CESL250的位置提供了在触点蚀刻期间对RMG暴露的附加保护。
接下来，在辅助CESL250上方沉积替代电介质260，如在图2G中示出的。替代电介质260可以是与牺牲的金属前电介质214相同的材料，或其可以是不同的材料。使用在图2A-2H中示出的流程的一个优点在于，与在图1A-1F中使用的金属前电介质材料114相比，替代电介质材料260增强了灵活性。例如，由于上文所描述的化学机械抛光，对于金属前电介质114(在图1A-1F的流程中)和牺牲的金属前电介质214(在图2A-2G的流程中)的材料选择可能受到约束。金属前电介质114和牺牲的金属前电介质214结构/材料在化学机械抛光期间向上述结构提供了机械稳定性。虽然，在这样的电介质材料所占的区域中使用低k材料或其他类型的材料可能是理想的(例如，为了减小寄生电容)，但是对于利用CMP平面化这些低k材料可能是有挑战性的。例如，在使用低k材料的情况下，在期望的时间/位置停止CMP处理可能更困难。在图2A-2H中示出的修改了的流程允许不同的电介质材料(牺牲PMD214和替代电介质260)，其将针对它们各自的目的而被分别优化。例如，牺牲金属前电介质214可以是被选择以提供良好CMP结果的材料(例如，氧化硅)，且替代电介质250可以是被选择以提供其他期望质量的材料(例如，低介电常数、低泄漏、高击穿场)。使得氧化硅成为针对牺牲金属前电介质的良好备选对象的另外的因素包括轻松的栅极集成和高温稳定性。替代电介质260可以是二氧化硅或诸如碳掺杂氧化物之类的低k材料等。由于其减小了设备中的寄生电容，所以k材料可能是有益的。
对于在图2A-2H中示出的流程的类似优点是，在选择用于间隔层110和盖122的材料方面增加了灵活性。在传统的流程中，盖层122的材料被选择以提供良好的抗蚀性以避免在触点蚀刻期间金属结构120的蚀刻过度和暴露。不幸的是，展现良好抗蚀性的材料也趋向于具有相对高的介电常数。虽然理想的是针对盖层122使用低k材料，但是这些材料通常不可用，因为其不提供充分的抗蚀性。在使用辅助CESL250的情况下，辅助CESL250提供了期望的抗蚀性中的大部分。从而，对于选择用于盖层122以及间隔层110的材料存在更多的灵活性。类似地，即使使用传统的间隔材料和盖材料，辅助CESL250及其改进的蚀刻保护使得在用于沉积间隔材料和盖材料的处理窗中增加了灵活性。在一些实施例中，在间隔层110或盖层122中使用的材料可以是低k材料。如上文所记载的，低k材料在减少寄生电容方面可能是有益的。在一些实施例中，选择用于间隔层110和/或盖层122的材料可以具有大约7或更低的介电常数，例如大约5或更低的介电常数。传统而言，在这些场效应晶体管(FET)应用中的间隔材料和盖材料具有大约6或更大的介电常数。这些较高的介电常数不是所期望的，但在没有提供辅助的(或替换的材料)CESL的情况下，其与这样的层可能需要的较高抗蚀性相关。虽然所公开的流程包含某些额外的步骤(例如，移除牺牲PMD、沉积辅助CESL、以及沉积替代电介质)，但是这些另外的步骤将带来与下述相关的显著益处：最小化了的泄漏风险和寄生电容、在选择盖材料、垫片材料以及替代电介质材料方面提高了的灵活性、用于形成这样的材料的扩大了的处理窗、以及用于执行触点蚀刻的扩大了的处理窗。
替代电介质260可以通过各种方法被沉积。在一些情况下，使用两步骤式处理，其中，第一步骤填充在替代金属栅极结构130之间的间隙，第二步骤沉积多达形成第一金属化层的级别的附加覆盖层。在其他情况下，沉积在单个步骤中进行。用于沉积替代电介质260(以及牺牲PMD214)的示例性处理包括但不限于旋涂玻璃方法、亚常压化学气相沉积(SACVD)方法、高密度等离子体化学气相沉积(HDPCVD)方法、化学气相沉积(CVD)方法、原子层沉积(ALD)方法、以及可流动的材料方法。
在沉积替代电介质260之后，执行触点蚀刻，产生了在图2H中示出的结构。在该步骤之后，触点和BEOL处理如正常地继续。由于其在RMG和垫片上方的位置，所以与未使用辅助CESL的情况相比，辅助CESL250提供了更好的蚀刻保护。与图1A-1F中示出的流程相比，基础CESL212和盖层122被蚀刻到较低的程度，且间隔面被减小。改进的蚀刻保护最小化了金属结构120在触点蚀刻期间变得暴露或几乎暴露的风险，产生了更健壮且更不可能是(或变成)有缺陷的设备。通过将围绕替代金属栅极中的金属结构的电介质材料维持足够厚，触点到栅极的泄漏和击穿失败被最小化。
在另一可供替换的流程中，仅使用单个CESL，但是其在与图1A-1F中示出的时间不同的时间被沉积。在图3A-3H中示出了这样的流程的一示例。如在图3A中所示出的，该过程以衬底开始。在活动层或区域101以及栅极电介质104上沉积了伪栅极结构102，该伪栅极结构102包括非晶态或多晶硅层106、盖层108、以及间隔层110。其中，伪栅极结构102是包括硅层106和盖层108的伪栅极(未标记)。接下来，牺牲金属前电介质材料214沉积在伪栅极结构102之间，且CMP处理发生以形成图3B中所示出的结构。然后，伪栅极(即，硅层106和盖层108)被移除以形成图3C中所示出的结构。在伪栅极和栅极电介质104被移除之后，新的栅极电介质105和替代金属栅极被沉积，其包括金属结构120和盖层122。这些沉积可以包括CMP。金属结构120、盖层122和间隔层110一起形成替代金属栅极结构130。接下来，牺牲金属前电介质材料214被移除以形成图3E中所示出的结构。在该过程中的该点处，CESL312被沉积为材料的覆盖层，其与活动层101、间隔层110、和盖层122直接物理接触。在该实施例中，CESL可以被沉积成介于大约1-50nm之间的厚度，例如介于大约2-10nm之间的厚度。CESL312的沉积导致了图3F中示出的结构。CESL312可以是常规的CESL材料或其可以是如上文所描述的含金属材料。在一示例中，CESL312是氮化铝。在另一示例中，CESL312是氧化铝或铝氮氧化物。可以使用的其他的CESL材料如上文所讨论的。在沉积CESL312之后，在相邻的替代金属栅极结构130之间的间隙中沉积替代电介质260。替代电介质260被沉积到触点的高度，导致了图3G中示出的结构。接下来，执行触点蚀刻以产生图3H中示出的结构。因为在形成替代金属栅极之后，CESL312被沉积，所以CESL能够针对蚀刻过度提供良好的保护，从而最小化了暴露或几乎暴露金属结构120的风险。
上文的针对在图2A-2G中示出的流程的相关益处也适用于图3A-3G中示出的流程(但考虑到仅存在单个CESL的情况，可能到更低的程度)。具体地，这样的益处可以涉及在材料方面以及在用于形成盖层122和间隔层110的沉积条件方面增加了的灵活性、替代电介质260的增加了的灵活性/优化性、以及减小了的形成缺陷设备的风险。
装置
本申请中描述的方法可以由任何适当的装置或装置的组合执行。各种沉积步骤可以在化学气相沉积装置或原子层沉积装置中发生，例如从加州的弗里蒙特兰姆研究公司(LamResearchCorporationofFremont,CA)可获得的产品系列、产品系列、和/或产品系列装置。诸如旋涂和可流动膜处理之类的其他沉积处理可以在设计用于这样的目的的装置中执行。蚀刻处理也可以发生在包括湿法处理装置和干法处理装置的任何适当装置中。适当装置的示例可以包括产品系列和产品系列，其也从加州的弗里蒙特兰姆研究公司可获得。所公开的示例不限于特定的装置或装置的组合，且可以使用任何适当的装置。
适当的装置通常包括用于完成处理操作的硬件和具有用于根据本发明控制处理操作的指令的系统控制器。例如，在一些实施例中，硬件可以包括在处理工具中包含的一个或多个处理站。
系统控制器
在一些实施例中，控制器是系统的一部分，该系统可以是上文所描述的示例的一部分。这样的系统可以包括半导体处理设备，该半导体处理设备包括一个或多个处理工具、一个或多个腔、用于处理的一个或多个平台和/或具体的处理组件(晶片基座、气流系统等)。这些系统可以与用于控制它们在处理半导体晶片或衬底之前、期间及之后的操作的电子设备集成。上述电子设备可以被称为“控制器”，其可以控制一个或多个系统的各种组件或子部件。根据处理需求和/或系统类型，控制器可以被编程以控制本申请中公开的处理中的任何一个，包括控制传送处理气体、温度设置(例如，加热和/或冷却)、压力设置、真空设置、功率设置、射频(RF)发生器设置、RF匹配电路设置、频率设置、流速设置、流体传送设置、位置和操作设置、晶片传输到连接到特定系统或与特定系统对接的工具以及其他传输工具和/或上载锁的内部或外部。
一般而言，可以将控制器定义成接收指令、发出指令、控制操作、使得能够进行清洁操作、使得能够进行端点测量等的具有各种集成电路、逻辑、存储器、和/或软件的电子设备。集成电路可以包括存储程序指令的固件形式的芯片、数字信号处理器(DSP)、定义成专用集成电路(ASIC)的芯片、和/或一个或多个微处理器、或执行程序指令(例如，软件)的微控制器。程序指令可以是以各种单个设置的形式(或程序文件)通信到控制器、定义用于在半导体晶片上或系统上针对半导体晶片或系统执行特定工艺的操作参数的指令。在一些实施例中，操作参数可以是由工艺工程师定义的用于完成在制造晶片的一个或多个层、材料、金属、氧化物、硅、二氧化硅、表面、电路、和/或管芯期间的一个或多个处理步骤的配方的一部分。
在一些实施例中，控制器可以是计算机的一部分或耦合到计算机，该计算机与系统集成、耦合到系统、或联网到系统、或其组合。例如，控制器可以在“云端”中或为工厂主机计算机系统的全部或一部分，其可以允许晶片处理的远程访问。计算机可以使得能够远程访问系统以监控制造操作的当前进展、检查过去制造操作的历史、检查来自多个制造操作的趋势或性能度量、改变当前处理的参数、设置处理步骤以跟随当前处理或开始新的工艺。在一些示例中，远程计算机(例如，服务器)可以通过网络向系统提供工艺配方，网络可以包括本地网络或互联网。远程计算机可以包括允许输入或编程参数和/或设置的用户界面，然后，该参数和/设置从远程计算机被传送至系统。在一些示例中，控制器接收数据形式的指令，该指令针对处理步骤中的每一个指定要在一个或多个操作期间执行的参数。应该理解的是，上述参数可以针对要执行的工艺类型以及工具类型，该控制器被配置成连接或控制该工具类型。从而，如上文所描述的，控制器可以例如通过一个或多个离散的控制器而分布这些离散的控制器通过网络连接在一起并且为了共同的目的(例如本申请中描述的工艺和控制)工作。用于这样目的的分布式控制器的一个示例可以是与结合以控制室内工艺的一个或多个远程集成电路(例如在平台级别或作为远程计算机的一部分)通信的室内的一个或多个集成电路。
在并非限制的情况下，示例性的系统可以包括等离子体蚀刻室或模块、沉积室或模块、清洗旋干室或模块、金属电镀室或模块、清洗室或模块、倒角边缘蚀刻室或模块、物理气相沉积(PVD)室或模块、化学气相沉积(CVD)室或模块、原子层沉积(ALD)室或模块、原子层蚀刻(ALE)室或模块、离子注入室或模块、跟踪室或模块、以及可以与制造和/或生成半导体晶片关联的或在制造和/或生成半导体晶片中使用的任何其他的半导体处理系统。
如上文所记载的，根据要由工具执行的处理步骤，控制器可以与其他工具电路或模块中的一个或多个、其他工具组件、制程设备、其他工具接口、邻接的工具、相邻的工具、位于整个工厂中的工具、主计算机、另一控制器、或在将晶片的容器搬运到半导体制造工厂中的工具位置和/或装载端口以及从上述工具位置和/或装载端口搬运晶片的容器的材料传输中使用的工具。
可以结合光刻图案化工具或工艺来使用上文描述的各种硬件和方法实施例，例如，用于制造或生产半导体设备、显示器、LED、光伏电池板等。典型地，但不必要地，这些工具/工艺将在公共的制造设施中一起使用或操作。
膜的光刻图案化典型地包括以下步骤中的一些或全部，每一个步骤启用多个可行的工具：(1)使用旋涂或喷涂工具在工件上应用光致抗蚀剂，该工件例如具有在其上形成氮化硅膜的衬底；(2)使用热板或熔炉或其他适当的固化工具固化光致抗蚀剂；(3)利用诸如晶片步进曝光机之类的工具将光致抗蚀剂暴露给可见光或UV或x射线；(4)使抗蚀剂显影以选择性地移除抗蚀剂并从而使用诸如湿式清洗台或喷射显影器之类的工具来使其图案化；(5)通过使用干的或等离子体辅助的蚀刻工具将抗蚀剂图案传送到下面的膜或工件上；以及(6)使用诸如RF或微波等离子体抗蚀剂剥离器之类的工具移除抗蚀剂。在一些实施例中，可灰化硬掩模层(诸如非晶碳层之类的)以及另一适当的硬掩模(诸如抗反射层之类的)可以在应用光致抗蚀剂之前被沉积。
应该理解的是，本申请中描述的配置和/或方法在本质上是示例性的，且不在限制性的意义上考虑这些具体的实施例或示例，这是因为许多变化是可能的。本申请中描述的具体例程或方法可以表示任何数量的处理策略中的一个或多个。这样的话，所示出的各种动作可以以所示出的顺序、以其他的顺序、并行地执行，或在一些情况下将其省略。同样地，可以改变上文描述的过程的顺序。
本公开的主题包括本申请中公开的各种过程、系统和配置、以及其他的特征、功能、动作、和/或属性的所有新颖的和非显而易见的组合和子组合以及其任何和全部的等同物。

Claims (30)

1.一种形成栅极和触点腔的方法，该方法包括：
(a)在衬底上形成多个伪栅极结构，每个伪栅极结构包括：(i)盖层，(ii)包含放置在所述盖层下方的硅的层，以及(iii)间隔层，其与所述盖层和包含硅的所述层的垂直侧壁接触；
(b)在所述衬底上在所述伪栅极结构上方和在活动区域上方沉积基础触点蚀刻停止层；
(c)在位于邻接的伪栅极结构之间的多个间隙中沉积牺牲金属前电介质材料；
(d)从所述伪栅极结构移除所述盖层和包含硅的所述层；
(e)沉积包括金属结构和位于所述金属结构上方的盖层的多个替代金属栅极，其中所述替代金属栅极被沉积在由所述伪栅极结构的所述盖层和包含硅的所述层先前所占据的空间中；
(f)移除所述牺牲金属前电介质材料；
(g)沉积辅助触点蚀刻停止层，其中所述辅助触点蚀刻停止层与所述基础触点蚀刻停止层、所述间隔层、以及所述替代金属栅极的所述盖层物理接触；
(h)在所述辅助触点蚀刻停止层上方沉积替代电介质材料，其中所述替代电介质材料沉积在邻接的替代金属栅极之间的缝隙中以及所述替代金属栅极的上方；以及
(i)蚀刻通过所述替代电介质材料、所述辅助触点蚀刻停止层、以及所述基础触点蚀刻停止层，以将在所述基础触点蚀刻停止层下方和邻接的所述替代金属栅极之间的所述活动区域暴露，从而形成所述触点腔。
2.根据权利要求1所述的方法，其中所述基础触点蚀刻停止层和所述辅助触点蚀刻停止层中的至少一个包括含金属材料。
3.根据权利要求2所述的方法，其中所述含金属材料中的金属是铝和/或镁。
4.根据权利要求3所述的方法，其中所述铝和/或镁是以氮化物或氧化物的形式提供。
5.根据权利要求1-4中任一项所述的方法，其中沉积所述辅助触点蚀刻停止层包含：
在允许含金属前体吸附到所述衬底的表面的情况下，使含金属前体流到反应室中，并将所述衬底暴露给所述含金属前体，
清洗所述反应室以从所述反应室移除大部分的未被吸附的含金属前体，以及
使第二前体流到反应室中并将所述含金属前体和第二前体转换以形成所述辅助触点蚀刻停止层。
6.根据权利要求5所述的方法，其中使所述含金属前体流动、清洗所述反应室、以及使所述第二前体流到反应室中且循环地进行转换。
7.根据权利要求5所述的方法，其中转换所述含金属前体和第二前体包括将所述衬底暴露给等离子体。
8.根据权利要求5所述的方法，其中转换所述含金属前体和第二前体包括将所述衬底暴露给UV辐射和/或高温。
9.根据权利要求1-4中任一项所述的方法，其中所述基础触点蚀刻停止层或所述辅助触点蚀刻停止层包括SiN、SiCN、或SiCO。
10.根据权利要求1-4中任一项所述的方法，其中所述替代电介质材料是具有大约5或以下的介电常数的低k材料。
11.根据权利要求1-4中任一项所述的方法，其中在所述替代金属栅极中的所述间隔层和所述盖层中的至少一个包括具有大约5或以下的介电常数的低k材料。
12.一种形成栅极和触点腔的方法，该方法包括：
(a)在衬底上形成多个伪栅极结构，所述伪栅极结构包括：(i)盖层，(ii)包含位于所述盖层下方的硅的层，以及(iii)间隔层，其与所述盖层和包含硅的所述层的垂直侧壁接触；
(b)在位于邻接的伪栅极结构之间沉积牺牲金属前电介质材料；
(c)从所述伪栅极结构移除所述盖层和包含硅的所述层；
(d)形成包括金属结构和位于所述金属结构上方的盖层的替代金属栅极，其中所述替代金属栅极形成在所述盖层和包含硅的所述层被从所述伪栅极结构移除的位置；
(e)移除所述牺牲金属前电介质材料；
(f)在所述衬底上沉积与所述间隔层、所述替代金属栅极的所述盖层、以及活动区域物理接触的触点蚀刻停止层；
(g)在所述触点蚀刻停止层上方沉积替代电介质材料，其中所述替代电介质材料沉积在位于邻接的所述替代金属栅极之间的缝隙中和在所述替代金属栅极上方；
(h)蚀刻通过所述替代电介质材料以及所述触点蚀刻停止层，以使在所述触点蚀刻停止层下方和在邻接的所述替代金属栅极之间的活动区域暴露，从而形成触点腔。
13.根据权利要求12所述的方法，其中所述触点蚀刻停止层包括含金属材料。
14.根据权利要求13所述的方法，其中含金属材料中的金属包括铝和/或镁。
15.根据权利要求14所述的方法，其中以氧化物或氮化物的形式提供所述金属。
16.根据权利要求12-15中任一项所述的方法，其中沉积所述触点蚀刻停止层包括：
在允许含金属前体吸附到所述衬底的表面的情况下，使含金属前体流到所述反应室中，并将所述衬底暴露给含金属前体，
清洗所述反应室以从所述反应室移除大部分的未被吸附的含金属前体，
使第二前体流到反应室中并将含金属前体和第二前体转换以形成所述辅助触点蚀刻停止层。
17.根据权利要求16所述的方法，其中转换所述含金属前体和第二前体包括将所述衬底暴露给等离子体。
18.根据权利要求16所述的方法，其中转换所述含金属前体和第二前体包括将所述衬底暴露给UV辐射和/或高温。
19.根据权利要求12-15中任一项所述的方法，其中在所述替代金属栅极中的所述替代电介质材料、所述间隔层和所述盖层中的至少一个包含具有大约5或以下的介电常数的低k材料。
20.根据权利要求12-15中任一项所述的方法，其中所述触点蚀刻停止层被沉积成介于大约1-50nm之间的厚度。
21.一种制造晶体管的方法，该方法包括：
(a)形成与针对源级和/或漏极区域的多个电气接触区域邻接的多个伪栅极结构，每个伪栅极结构包括使所述接触区域中的一个分离的电介质间隔件以及邻接所述间隔件的伪栅极；
(b)在多个伪栅极结构和邻接的电气接触区域上方形成牺牲金属前电介质；
(c)在基本保留位于所述电气接触区域上方的所述间隔件和所述牺牲金属前电介质的同时，移除所述伪栅极；
(d)在所述伪栅极所位于的地方形成替代栅极；
(e)移除所述牺牲金属前电介质，其中在移除所述牺牲金属前电介质之后，多个替代栅极结构和邻接的所述电气接触区域被暴露，所述替代栅极结构中的每一个包括替代栅极和关联的电介质间隔件；
(f)在多个替代栅极结构和邻接的电气接触区域上方形成触点蚀刻停止层；
(g)在所述触点蚀刻停止层上方形成替代金属前电介质；以及
(h)选择性地蚀刻通过所述替代金属前电介质和触点蚀刻停止层，以在不暴露所述替代栅极的情况下暴露所述电气接触区域。
22.根据权利要求21所述的方法，其中所述电气接触区域包括(i)活动区域或(ii)基础触点蚀刻停止层和下伏活动区域。
23.根据权利要求21所述的方法，其中所述伪栅极包括硅部和包含SiN、SiCN、或SiCO的盖层。
24.根据权利要求21-23中任一项所述的方法，其中形成所述牺牲金属前电介质包括：在伪栅极结构和邻接的接触区域上方沉积金属前电介质材料，以及使所沉积的金属前电介质材料平面化。
25.根据权利要求21-23中任一项所述的方法，其中所述牺牲金属前电介质包括二氧化硅。
26.根据权利要求25所述的方法，其中所述二氧化硅是掺杂的或呈多孔的。
27.根据权利要求21-23中任一项所述的方法，其中形成所述替代栅极包括：
在所述牺牲金属前电介质上方和所述伪栅极驻留的区域中沉积替代栅极材料；以及。
使所沉积的替代金属栅极材料平面化，以将其从所述牺牲金属前电介质上方的区域移除。
28.根据权利要求21-23中任一项所述的方法，还包括：
移除所述替代栅极的一部分；
在所述牺牲金属前电介质和所述替代栅极的剩余部分上方沉积替代栅极盖材料；以及
使所沉积的替代栅极盖材料平面化，以将其从所述金属前电介质上方的区域移除。
29.根据权利要求21-23中任一项所述的方法，其中选择性地蚀刻通过所述替代金属前电介质和触点蚀刻停止层是在下述条件下执行的：如果没有受到在(f)中所沉积的所述触点蚀刻停止层保护，则显著腐蚀所述电介质间隔件。
30.一种形成晶体管的方法，该方法包括：
(a)提供部分制造的半导体设备，其包括：
(i)与针对源级和/或漏极区域的多个电气接触区域邻接的多个替代栅极结构，每个替代栅极结构包括替代栅极和将所述替代栅极从所述电气接触区域中的一个分离的电介质间隔件，其中所述电介质间隔件邻接所述替代栅极，以及
(ii)位于多个电气接触区域上方的牺牲金属前电介质；
(b)移除所述牺牲金属前电介质，其中在移除所述牺牲金属前电介质之后，多个替代栅极结构和邻接的电气接触区域被暴露；
(c)在多个替代栅极结构和邻接的电气接触区域上方形成触点蚀刻停止层；
(d)在所述触点蚀刻停止层上方形成替代金属前电介质；以及
(e)选择性地蚀刻通过所述替代金属前电介质和触点蚀刻停止层以在不暴露所述替代栅极的情况下暴露所述电气接触区域。
CN201510567857.6A 2014-09-08 2015-09-08 用于自对准触点方案的牺牲金属前电介质 Active CN105405760B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/479,733 US9190489B1 (en) 2014-09-08 2014-09-08 Sacrificial pre-metal dielectric for self-aligned contact scheme
US14/479,733 2014-09-08

Publications (2)

Publication Number Publication Date
CN105405760A true CN105405760A (zh) 2016-03-16
CN105405760B CN105405760B (zh) 2019-02-19

Family

ID=54434683

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510567857.6A Active CN105405760B (zh) 2014-09-08 2015-09-08 用于自对准触点方案的牺牲金属前电介质

Country Status (6)

Country Link
US (2) US9190489B1 (zh)
JP (1) JP2016058727A (zh)
KR (2) KR102345587B1 (zh)
CN (1) CN105405760B (zh)
SG (1) SG10201507190YA (zh)
TW (1) TW201622008A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109411537A (zh) * 2017-08-16 2019-03-01 格芯公司 复合接触蚀刻停止层

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9502263B2 (en) * 2014-12-15 2016-11-22 Applied Materials, Inc. UV assisted CVD AlN film for BEOL etch stop application
US10388515B2 (en) * 2015-11-16 2019-08-20 Taiwan Semiconductor Manufacturing Company, Ltd. Treatment to control deposition rate
US9887130B2 (en) * 2016-01-29 2018-02-06 Taiwan Semiconductor Manufacturing Co., Ltd. FinFET device and method of forming the same
CN113539832A (zh) * 2016-03-24 2021-10-22 东京毅力科创株式会社 半导体装置的制造方法
US10651080B2 (en) 2016-04-26 2020-05-12 Lam Research Corporation Oxidizing treatment of aluminum nitride films in semiconductor device manufacturing
US10246774B2 (en) 2016-08-12 2019-04-02 Lam Research Corporation Additive for ALD deposition profile tuning in gap features
US10049869B2 (en) * 2016-09-30 2018-08-14 Lam Research Corporation Composite dielectric interface layers for interconnect structures
US9859153B1 (en) 2016-11-14 2018-01-02 Lam Research Corporation Deposition of aluminum oxide etch stop layers
US9905472B1 (en) * 2017-02-23 2018-02-27 Globalfoundries Inc. Silicon nitride CESL removal without gate cap height loss and resulting device
US10153198B2 (en) 2017-04-07 2018-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. Low-resistance contact plugs and method forming same
US20180350607A1 (en) * 2017-06-01 2018-12-06 Globalfoundries Inc. Semiconductor structure
US10763104B2 (en) * 2017-09-28 2020-09-01 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming differential etch stop layer using directional plasma to activate surface on device structure
KR102557549B1 (ko) 2018-04-26 2023-07-19 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR102521890B1 (ko) * 2018-07-17 2023-04-14 삼성전자주식회사 반도체 장치
US10943818B2 (en) 2018-10-31 2021-03-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
CN111668094A (zh) * 2019-03-07 2020-09-15 中芯国际集成电路制造(上海)有限公司 半导体器件及其制备方法
US11069680B2 (en) 2019-03-28 2021-07-20 International Business Machines Corporation FinFET-based integrated circuits with reduced parasitic capacitance
WO2024054413A1 (en) * 2022-09-06 2024-03-14 Lam Research Corporation Doped silicon or boron layer formation

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008051656A1 (en) * 2006-10-19 2008-05-02 Freescale Semiconductor Inc. Magnetic tunnel junction memory and method with etch-stop layer
CN101577244A (zh) * 2008-05-05 2009-11-11 中芯国际集成电路制造(北京)有限公司 层间介质层的平坦化方法及接触孔的形成方法
CN101651140A (zh) * 2008-08-12 2010-02-17 宜扬科技股份有限公司 一种具应力区的金属氧化半导体结构
CN102737974A (zh) * 2011-04-12 2012-10-17 台湾积体电路制造股份有限公司 制造多个栅极结构的方法
CN103107091A (zh) * 2011-11-15 2013-05-15 中国科学院微电子研究所 一种半导体结构及其制造方法
CN103975419A (zh) * 2011-09-01 2014-08-06 诺发系统公司 等离子体活化保形电介质膜沉积

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100268443B1 (ko) * 1998-08-29 2000-10-16 윤종용 반도체 장치의 자기 정렬 콘택 형성 방법
JP2006196895A (ja) * 2005-01-10 2006-07-27 Samsung Electronics Co Ltd 自己整列コンタクトの形成方法
US20070281405A1 (en) * 2006-06-02 2007-12-06 International Business Machines Corporation Methods of stressing transistor channel with replaced gate and related structures
US10037905B2 (en) 2009-11-12 2018-07-31 Novellus Systems, Inc. UV and reducing treatment for K recovery and surface clean in semiconductor processing
KR101000308B1 (ko) * 2008-07-24 2010-12-13 주식회사 아토 고유전막 형성 방법
US8268722B2 (en) 2009-06-03 2012-09-18 Novellus Systems, Inc. Interfacial capping layers for interconnects
KR101692309B1 (ko) * 2010-08-25 2017-01-04 삼성전자 주식회사 반도체 장치의 제조방법
US8084311B1 (en) * 2010-11-17 2011-12-27 International Business Machines Corporation Method of forming replacement metal gate with borderless contact and structure thereof
CN102623405B (zh) * 2011-01-30 2014-08-20 中国科学院微电子研究所 一种形成半导体结构的方法
US8722500B2 (en) * 2011-09-20 2014-05-13 GlobalFoundries, Inc. Methods for fabricating integrated circuits having gate to active and gate to gate interconnects
US9214334B2 (en) 2014-02-18 2015-12-15 Lam Research Corporation High growth rate process for conformal aluminum nitride

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008051656A1 (en) * 2006-10-19 2008-05-02 Freescale Semiconductor Inc. Magnetic tunnel junction memory and method with etch-stop layer
CN101577244A (zh) * 2008-05-05 2009-11-11 中芯国际集成电路制造(北京)有限公司 层间介质层的平坦化方法及接触孔的形成方法
CN101651140A (zh) * 2008-08-12 2010-02-17 宜扬科技股份有限公司 一种具应力区的金属氧化半导体结构
CN102737974A (zh) * 2011-04-12 2012-10-17 台湾积体电路制造股份有限公司 制造多个栅极结构的方法
CN103975419A (zh) * 2011-09-01 2014-08-06 诺发系统公司 等离子体活化保形电介质膜沉积
CN103107091A (zh) * 2011-11-15 2013-05-15 中国科学院微电子研究所 一种半导体结构及其制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109411537A (zh) * 2017-08-16 2019-03-01 格芯公司 复合接触蚀刻停止层
CN109411537B (zh) * 2017-08-16 2022-03-15 格芯(美国)集成电路科技有限公司 复合接触蚀刻停止层

Also Published As

Publication number Publication date
KR102345587B1 (ko) 2021-12-30
KR20160030048A (ko) 2016-03-16
KR102501364B1 (ko) 2023-02-17
US20160071953A1 (en) 2016-03-10
TW201622008A (zh) 2016-06-16
JP2016058727A (ja) 2016-04-21
US9190489B1 (en) 2015-11-17
SG10201507190YA (en) 2016-04-28
US9379210B2 (en) 2016-06-28
CN105405760B (zh) 2019-02-19
KR20220002214A (ko) 2022-01-06

Similar Documents

Publication Publication Date Title
CN105405760A (zh) 用于自对准触点方案的牺牲金属前电介质
JP7483839B2 (ja) エアギャップの形成方法
KR102447088B1 (ko) 반도체 디바이스 제작에서의 주석 옥사이드 막들
JP2024029060A (ja) ギャップ充填時の蒸着およびエッチングのための装置および方法
TWI619144B (zh) 用於多重圖案化之利用可灰化硬遮罩間隙塡充的影像反轉
US8383519B2 (en) Etching method and recording medium
JP2021511673A (ja) パターニングにおける酸化スズマンドレル
JP2020523785A (ja) 半導体製造における金属ドープ炭素系ハードマスクの除去
KR20180105580A (ko) 피가공물을 처리하는 방법
TWI838003B (zh) 半導體裝置製造中之氧化錫膜
CN117121170A (zh) 基板处理方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant