KR20180105580A - 피가공물을 처리하는 방법 - Google Patents

피가공물을 처리하는 방법 Download PDF

Info

Publication number
KR20180105580A
KR20180105580A KR1020180029065A KR20180029065A KR20180105580A KR 20180105580 A KR20180105580 A KR 20180105580A KR 1020180029065 A KR1020180029065 A KR 1020180029065A KR 20180029065 A KR20180029065 A KR 20180029065A KR 20180105580 A KR20180105580 A KR 20180105580A
Authority
KR
South Korea
Prior art keywords
film
gas
barrier film
workpiece
insulating film
Prior art date
Application number
KR1020180029065A
Other languages
English (en)
Other versions
KR102476422B1 (ko
Inventor
야스타카 하마
세이지 요코야마
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20180105580A publication Critical patent/KR20180105580A/ko
Application granted granted Critical
Publication of KR102476422B1 publication Critical patent/KR102476422B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)

Abstract

피가공물이 대기 환경 중에 배치된 후에 실행되는 배리어막의 제거에 있어서, 절연막이 부분적으로 크게 에칭되는 것을 억제한다. 일 실시형태에 관한 방법에서는, 피가공물의 절연막이 불소를 함유하는 가스의 플라즈마 처리에 의해서 에칭된다. 다음에, 절연막의 표면 및 도전층의 표면을 덮도록, 배리어막이 형성된다. 다음에, 피가공물이 대기 환경 중에 배치된다. 다음에, 피가공물로부터 배리어막이 제거된다. 배리어막은 절연막의 표면 및 도전층의 표면에 컨포멀하게 형성된 막이다.

Description

피가공물을 처리하는 방법{METHOD FOR PROCESSING TARGET OBJECT}
본 개시의 실시형태는 피가공물을 처리하는 방법에 관한 것이다.
반도체 디바이스라고 하는 전자 디바이스의 제조에서는, 금속을 포함한 도전층 상에 형성된 절연막에 개구를 형성하기 위해서, 플라즈마 에칭이 실행되는 일이 있다. 플라즈마 에칭에 있어서는, 불소를 포함한 가스의 플라즈마 처리에 의해서, 절연막이 에칭된다. 플라즈마 에칭의 실행 후에는, 절연막에 형성된 개구로부터 노출하는 도전층의 표면 상에 불소를 포함한 잔류물이 형성된다. 플라즈마 에칭의 실행 후에 피가공물이 대기 환경 중에 배치되면, 도전층의 표면의 부식이 발생한다. 이 부식에서는, 금속, 불소, 및 대기중의 수분의 반응에 의해, 수화물이 형성된다. 이러한 도전층의 표면의 부식은 억제되는 것이 당연하다.
특허문헌 1에는, 도전층의 표면 상의 잔류물을, 질소 및 수소를 포함한 가스의 플라즈마 처리에 의해 제거하는 기술이 기재되어 있다. 그렇지만, 이 처리에 의해서, 완전하게 잔류물을 제거하는 것은 어렵다.
특허문헌 2에는, 절연막에 대한 플라즈마 에칭이 실행된 후에 피가공물을 대기 환경 중에 배치하기 전에, 절연막 및 도전층의 표면을 덮도록, 화학 기상 성장법(CVD법)에 의해 실리콘 산화막을 형성하는 기술이 기재되어 있다.
일본 특허 공개 제 2006-156486 호 공보 일본 특허 공개 제 2012-124351 호 공보
상술한 실리콘 산화막에 의하면, 피가공물이 대기 환경 중에 배치되어도, 도전층의 표면 및 잔류물이 대기에 접촉하는 것이 방지된다. 이 실리콘 산화막은, 피가공물이 대기 환경 중에 배치된 후에, 다음의 공정에서 제거된다. 이 제거에서는, 실리콘 산화막의 웨트 에칭을 한다. 그렇지만, 실리콘 산화막의 제거 시에, 절연막이 부분적으로 크게 에칭된다.
따라서, 절연막에 대한 에칭 후, 피가공물이 대기 환경 중에 배치되기 전에, 절연막의 표면 및 도전층의 표면이 배리어막에 의해서 덮혀질 필요가 있다. 또한, 피가공물이 대기 환경 중에 배치된 후에 실행되는 배리어막의 제거에 있어서, 절연막이 부분적으로 크게 에칭되는 것을 억제하는 것이 필요하다.
일 태양에 있어서는, 피가공물을 처리하는 방법이 제공된다. 피가공물은 도전층, 및 상기 도전층 상에 설치된 절연막을 구비한다. 이 방법은, (ⅰ) 절연막에 개구를 형성하기 위해서, 불소를 함유하는 가스의 플라즈마 처리에 의해서 절연막을 에칭하는 공정과, (ⅱ) 절연막의 표면 및 절연막에 형성된 개구로부터 노출된 도전층의 표면을 덮도록, 배리어막을 형성하는 공정과, (ⅲ) 배리어막을 갖는 피가공물을 대기 환경 중에 배치하는 공정과, (ⅳ) 피가공물로부터 배리어막을 제거하는 공정으로서, 상기 배리어막이 등방적으로 에칭되는, 상기 공정을 포함한다. 이 방법에서는, 절연막을 에칭하는 공정의 개시시부터 배리어막을 형성하는 공정의 종료시까지의 사이, 피가공물은 감압된 환경 중에 유지된다. 배리어막은, 절연막의 표면 및 절연막에 형성된 개구로부터 노출된 도전층의 표면에 컨포멀하게 형성된 막이다.
상술한 방법에 의하면, 절연막에 대한 에칭 후, 피가공물이 대기 환경 중에 배치되기 전에, 절연막의 표면 및 도전층의 표면이 배리어막에 의해서 덮여진다. 이 배리어막에 의해서 도전층의 표면이 보호되므로, 피가공물이 대기 환경 중에 배치되어도, 도전층의 표면의 부식이 억제된다. 또한, 배리어막은 컨포멀하게 형성된 막이므로, 등방적인 에칭에 의해, 균일하게 제거된다. 따라서, 배리어막을 제거할 때에, 절연막이 부분적으로 크게 에칭되는 것이 억제된다.
일 실시형태에서는, 배리어막은 원자층 퇴적법에 의해 형성된다. 배리어막을 형성하는 공정은, 피가공물의 표면에 전구체를 흡착시키기 위해서, 피가공물에 대해서 전구체 가스를 공급하는 공정과, 전구체로부터 배리어막을 형성하기 위해서, 전구체에 대해서 플라즈마 처리를 실행하는 공정을 포함한다.
일 실시형태에서는, 전구체 가스는 할로겐 원소를 포함하지 않는다. 할로겐 원소를 포함하지 않은 전구체 가스에 의하면, 도전층의 표면의 손상이 억제된다.
일 실시형태에서는, 전구체 가스는 아미노실란계 가스 또는 실리콘 알콕시드계 가스이다.
일 실시형태의, 전구체에 대해서 플라즈마 처리를 실행하는 공정에서는, 산소 함유 가스의 플라즈마를 이용한 플라즈마 처리가 전구체에 대해서 실행된다.
일 실시형태에 있어서, 방법은, 배리어막을 형성하는 공정의 후, 또한, 피가공물 대기 환경 중에 배치하는 공정의 전에, 피가공물에 대해서 알킬실란기를 갖는 아미노실란계 가스를 공급하는 공정을 더 포함한다. 아미노실란계 가스에 기초하는 전구체를 산소 함유 가스의 플라즈마를 이용한 플라즈마 처리에 의해 산화시키면, 배리어막의 표면에는 OH기가 형성된다. 이러한 배리어막의 표면은 친수성을 갖는다. 알킬실란기를 갖는 아미노실란계 가스는 배리어막의 표면에 소수성을 갖는 막을 형성한다. 따라서, 이 실시형태에 의하면, 대기 환경 중에 피가공물이 배치되기 전에, 피가공물의 표면에 소수성이 부여된다.
일 실시형태에서는, 배리어막은 실리콘 산화막이다. 다른 실시형태에서는, 배리어막은 실리콘 질화막, 또는, 탄화 규소막이어도 좋다. 또 다른 실시형태에서는, 배리어막은 금속 산화막이어도 좋다. 금속 산화막은, 예를 들면 산화 알루미늄막일 수 있다.
일 실시형태에서는, 배리어막의 막 두께는 0.45 ㎚ 이상이다. 0.45 ㎚ 이상의 막 두께를 갖는 배리어막에 의하면, 도전층의 표면의 부식을 보다 확실히 억제할 수 있다. 또한, 배리어막의 막 두께는, 절연막의 개구를 폐쇄하는 일이 없는 막 두께, 예를 들면 상기 개구의 폭 또는 직경의 1/2보다 얇은 막 두께일 수 있다.
일 실시형태에서는, 절연막 상에 마스크가 설치되어 있다. 절연막을 에칭하는 공정에서는, 마스크에 형성된 개구로부터 노출하는 개소에 있어서 절연막이 에칭된다. 이 실시형태에 있어서, 방법은, 절연막을 에칭하는 공정과 배리어막을 형성하는 공정과의 사이에 있어서, 플라즈마를 이용한 처리에 의해, 마스크를 제거하는 공정을 더 포함한다. 마스크를 제거하는 공정에 있어서 이용되는 플라즈마는, 예를 들면 질소(N) 및 수소(H)를 포함한 가스의 플라즈마, 또는 산소(O)를 포함한 가스의 플라즈마이다.
일 실시형태에 있어서, 방법은, 절연막을 에칭하는 공정과 배리어막을 형성하는 공정과의 사이에 있어서, 수소(H)를 포함한 가스의 플라즈마를 이용해 도전층의 트리트먼트를 실행하는 공정을 더 포함한다. 도전층의 트리트먼트에 이용되는 가스는, 수소에 추가해서 질소(N)를 포함하고 있어도 좋다. 이 트리트먼트에 의해, 도전층의 표면의 잔류물의 양이 저감된다. 또한, 이 트리트먼트에 의해, 절연막을 에칭하는 공정 또는 마스크를 제거하는 공정에 있어서 도전층의 표면이 산화되어 있어도, 상기 도전층의 표면이 환원된다.
일 실시형태의 배리어막을 제거하는 공정에서는, 배리어막은 웨트 에칭에 의해 제거된다. 웨트 에칭에 이용되는 용액은 불화 수소(HF) 또는 불화 암모늄(NH4F)을 포함한다.
일 실시형태에 있어서는, 절연막을 에칭하는 공정의 개시시부터 배리어막을 형성하는 공정의 종료시까지, 피가공물이 동일한 챔버 내에 유지된다.
이상 설명한 바와 같이, 절연막에 대한 에칭 후, 피가공물이 대기 환경 중에 배치되기 전에, 절연막의 표면 및 도전층의 표면이 배리어막에 의해서 덮여진다. 또한, 피가공물이 대기 환경 중에 배치된 후에 실행되는 배리어막의 제거에 있어서, 절연막이 부분적으로 크게 에칭되는 것이 억제된다.
도 1은 일 실시형태에 관한 피가공물을 처리하는 방법을 도시하는 흐름도이다.
도 2는 일 예에 관한 피가공물의 일부를 확대해 도시하는 단면도이다.
도 3은 일 실시형태에 관한 방법의 실행에 이용하는 것이 가능한 처리 시스템 및 웨트 세정 장치를 도시하는 도면이다.
도 4는 도 1에 도시하는 방법의 실행에 있어서 이용하는 것이 가능한 플라즈마 처리 장치를 개략적으로 도시하는 도면이다.
도 5는 도 1에 도시하는 방법의 공정(ST3)을 도시하는 흐름도이다.
도 6은 도 1에 도시하는 방법의 공정(ST6)을 도시하는 흐름도이다.
도 7은 도 1에 도시하는 방법의 중간 단계에 있어서 얻을 수 있는 피가공물의 일부를 확대해 도시하는 단면도이다.
도 8은 도 1에 도시하는 방법의 중간 단계에 있어서 얻을 수 있는 피가공물의 일부를 확대해 도시하는 단면도이다.
도 9는 도 1에 도시하는 방법의 중간 단계에 있어서 얻을 수 있는 피가공물의 일부를 확대해 도시하는 단면도이다.
도 10은 도 1에 도시하는 방법의 중간 단계에 있어서 얻을 수 있는 피가공물의 일부를 확대해 도시하는 단면도이다.
도 11은 도 1에 도시하는 방법의 중간 단계에 있어서 얻을 수 있는 피가공물의 일부를 확대해 도시하는 단면도이다.
도 12는 도 1에 도시하는 방법의 중간 단계에 있어서 얻을 수 있는 피가공물의 일부를 확대해 도시하는 단면도이다.
도 13은 도 1에 도시하는 방법의 중간 단계에 있어서 얻을 수 있는 피가공물의 일부를 확대해 도시하는 단면도이다.
도 14는 도 1에 도시하는 방법의 종료시에 얻을 수 있는 피가공물의 일부를 확대해 도시하는 단면도이다.
이하, 도면을 참조해서 여러 가지의 실시형태에 대해 상세하게 설명한다. 또한, 각 도면에 있어서 동일 또는 상당하는 부분에 대해서는 동일한 부호를 부여한다.
도 1은 일 실시형태에 관한 피가공물을 처리하는 방법을 도시하는 흐름도이다. 도 1에 도시하는 방법(MT)은 도전층, 및 상기 도전층 상에 설치된 절연막을 갖는 피가공물에 대해서 적용된다. 도 2는 일 예에 관한 피가공물의 일부를 확대해 도시하는 단면도이다. 피가공물(W)은 금속층(MTL), 및 절연막(IL)을 구비하고 있다. 금속층(MTL)은 도전층의 일 예이다. 도 2에 도시하는 일 예의 피가공물(W)은 기초층(UL), 마스크층(MKL), 반사 방지막(BL), 및 레지스터 마스크(RM)를 더 구비하고 있다.
금속층(MTL)은 기초층(UL) 상에 설치되어 있다. 기초층(UL)은, 한정되는 것은 아니지만, 하층으로부터 순서대로 실리콘층 및 질화 티탄층을 구비할 수 있다. 금속층(MTL)은 금속으로부터 형성된 층이다. 금속층(MTL)은, 예를 들면 반도체 장치에 있어서의 배선층을 구성하는 층이며, 임의의 배선 금속 재료로부터 형성될 수 있다. 금속층(MTL)은, 예를 들면 코발트 또는 동으로부터 형성된다.
절연막(IL)은 금속층(MTL) 상에 설치되어 있다. 일 예에 있어서, 절연막(IL)은 다층막이며, 제 1 층(IL1) 및 제 2 층(IL2)을 포함할 수 있다. 제 1 층(IL1)은, 예를 들면 확산 방지막이며, 질화 실리콘으로부터 형성된다. 제 2 층(IL2)은, 예를 들면 층간 절연막이며, 산화 실리콘으로부터 형성된다.
마스크층(MKL)은 절연막(IL) 상에 설치되어 있다. 마스크층(MKL)은 절연막(IL)의 에칭용의 마스크로서 이용되는 층이다. 마스크층(MKL)은, 예를 들면 아몰퍼스(amorphous) 카본으로부터 형성된다. 반사 방지막(BL)은 마스크층(MKL) 상에 설치되어 있다. 반사 방지막(BL)은, 예를 들면 실리콘을 포함한 반사 방지막이다. 레지스터 마스크(RM)는 반사 방지막(BL) 상에 설치되어 있다. 레지스터 마스크(RM)에는, 1개 이상의 개구가 형성되어 있다. 레지스터 마스크(RM)의 패턴은 포토리소그래피 기술에 의해 형성된다.
방법(MT)은 플라즈마 처리 장치를 구비한 처리 시스템 및 웨트 세정 장치를 이용해 실행될 수 있다. 도 3은 일 실시형태에 관한 방법의 실행에 이용하는 것이 가능한 처리 시스템 및 웨트 세정 장치를 도시하는 도면이다. 도 3에 도시하는 처리 시스템(110)은 로더 모듈(112), 로드록 모듈(141), 로드록 모듈(142), 트랜스퍼 모듈(116), 복수의 프로세스 모듈(181 내지 184), 및 제어부(130)를 구비하고 있다.
로더 모듈(112)은 대기압 환경하에 있어서 피가공물(W)을 반송하는 장치이다. 로더 모듈(112)에는, 복수의 받침대(120)가 장착되어 있다. 복수의 받침대(120)의 각각 위에는, 복수의 피가공물을 수용하는 것이 가능한 용기(122)가 탑재된다. 용기(122)는, 예를 들면 FOUP(Front-Opening Unified Pod)일 수 있다. 용기(122)는 피가공물(W)을 그 내부에 수용하도록 구성되어 있다.
로더 모듈(112)은 그 내부에 반송 챔버(112c)를 제공하고 있다. 로더 모듈(112)은 반송 로봇(112r)을 구비하고 있다. 반송 로봇(112r)은 반송 챔버(112c) 내에 설치되어 있다. 로더 모듈(112)에는, 로드록 모듈(141) 및 로드록 모듈(142)이 접속되어 있다. 반송 로봇(112r)은, 용기(122)와 로드록 모듈(141)의 사이, 또는, 용기(122)와 로드록 모듈(142)의 사이에 있어서 피가공물(W)을 반송하도록 구성되어 있다.
로드록 모듈(141) 및 로드록 모듈(142)은 각각, 예비 감압을 위한 챔버(141c) 및 챔버(142c)를 제공하고 있다. 로드록 모듈(141) 및 로드록 모듈(142)에는, 트랜스퍼 모듈(116)이 접속되어 있다. 트랜스퍼 모듈(116)은 감압 가능한 반송 챔버(116c)를 제공하고 있다. 트랜스퍼 모듈(116)은 반송 로봇(116r)을 구비하고 있다. 반송 로봇(116r)은 반송 챔버(116c) 내에 설치되어 있다. 트랜스퍼 모듈(116)에는, 복수의 프로세스 모듈(181 내지 184)이 접속되어 있다. 트랜스퍼 모듈(116)의 반송 로봇(116r)은, 로드록 모듈(141) 및 로드록 모듈(142)의 어느 하나와 복수의 프로세스 모듈(181 내지 184)의 어느 하나의 사이, 및 복수의 프로세스 모듈(181 내지 184) 중 임의의 2개의 프로세스 모듈의 사이에 있어서 피가공물(W)을 반송하는 것이 가능하다.
복수의 프로세스 모듈(181 내지 184)의 각각은 기판 처리 장치이다. 복수의 프로세스 모듈(181 내지 184) 중 하나는, 도 4에 도시하는 플라즈마 처리 장치(10)이다.
제어부(130)는 처리 시스템(110)의 각 부(部), 및 복수의 프로세스 모듈의 각 부를 제어하도록 구성되어 있다. 제어부(130)는, 예를 들면 컴퓨터 장치이며, 프로세서, 기억 장치, 키보드라고 하는 입력 장치, 표시 장치, 및 신호의 입력·출력 인터페이스를 구비하고 있다. 기억 장치에는, 방법(MT)의 실행을 위한 제어 프로그램 및 레시피 데이터가 저장되어 있다. 프로세서는, 제어 프로그램 및 레시피 데이터에 따라서, 처리 시스템(110)의 각 부, 및 복수의 프로세스 모듈의 각 부에 제어 신호를 송출한다.
웨트 세정 장치(210)는 방법(MT)에 있어서의 배리어막의 제거에 이용되는 장치이다. 웨트 세정 장치(210)는, 그 내부에 수용된 피가공물에 대해서, 배리어막의 제거를 위한 웨트 에칭을 실행하도록 구성되어 있다.
이하, 플라즈마 처리 장치(10)에 대해 설명한다. 도 4는, 도 1에 도시하는 방법의 실행에 대해 이용하는 것이 가능한 플라즈마 처리 장치를 개략적으로 도시하는 도면이다. 도 4에 도시하는 플라즈마 처리 장치(10)는 용량 결합형 플라즈마 처리 장치이다. 플라즈마 처리 장치(10)는 챔버 본체(12)를 구비하고 있다. 챔버 본체(12)는 대략 원통 형상을 갖고 있다. 챔버 본체(12)는, 그 내부 공간을 챔버(12c)로서 제공하고 있다. 챔버 본체(12)의 내벽면에는, 내플라즈마성을 갖는 피막이 형성되어 있다. 이 피막은 양극 산화 처리에 의해서 형성된 피막, 또는 산화 이트륨으로부터 형성된 피막일 수 있다. 챔버 본체(12)는 접지되어 있다. 챔버 본체(12)의 측벽에는, 개구(12g)가 형성되어 있다. 피가공물(W)은, 챔버 본체(12)의 외부로부터 챔버(12c) 내에 반입될 때, 및 챔버(12c) 내로부터 챔버 본체(12)의 외부에 반출될 때, 개구(12g)를 통과한다. 챔버 본체(12)의 측벽에는, 게이트 밸브(14)가 장착되어 있다. 게이트 밸브(14)는 개구(12g)를 개폐하도록 구성되어 있다.
챔버 본체(12)의 바닥부 상에는, 지지부(15)가 설치되어 있다. 지지부(15)는, 예를 들면 대략 원통 형상을 갖고 있고, 절연 재료로부터 형성되어 있다. 지지부(15)는, 챔버 본체(12) 내에 있어서, 챔버 본체(12)의 바닥부로부터 상방으로 연장되어 있다. 또한, 챔버(12c) 내에는, 스테이지(16)가 설치되어 있다. 스테이지(16)는 지지부(15)에 의해서 지지되어 있다.
스테이지(16)는, 그 상면의 위에 탑재된 피가공물(W)을 지지하도록 구성되어 있다. 스테이지(16)는 하부 전극(18) 및 정전 척(20)을 구비하고 있다. 하부 전극(18)은 제 1 플레이트(18a) 및 제 2 플레이트(18b)를 포함하고 있다. 제 1 플레이트(18a) 및 제 2 플레이트(18b)의 각각은, 예를 들면 알루미늄이라고 하는 금속으로부터 구성되어 있고, 대략 원반 형상을 갖고 있다. 제 2 플레이트(18b)는 제 1 플레이트(18a) 상에 설치되어 있고, 제 1 플레이트(18a)에 전기적으로 접속되어 있다.
정전 척(20)은 제 2 플레이트(18b) 상에 설치되어 있다. 정전 척(20)은 절연층, 및 상기 절연층 내에 설치된 도전막인 전극을 갖고 있다. 정전 척(20)의 전극에는, 직류 전원(22)이 스위치(23)를 거쳐서 전기적으로 접속되어 있다. 이 정전 척(20)은, 직류 전원(22)으로부터의 직류 전압에 의해 생긴 정전력에 의해 피가공물(W)을 상기 정전 척(20)에 끌어당겨, 상기 피가공물(W)을 보지한다.
제 2 플레이트(18b)의 주연부상에는, 피가공물(W)의 에지 및 정전 척(20)을 둘러싸도록 포커스 링(24)이 배치된다. 포커스 링(24)은 피가공물(W)에 대한 플라즈마 처리의 균일성을 향상시키기 위해서 설치되어 있다. 포커스 링(24)은 플라즈마 처리에 따라 적당 선택되는 재료로부터 형성된다.
제 2 플레이트(18b)의 내부에는, 유로(18f)가 형성되어 있다. 유로(18f)에는, 챔버 본체(12)의 외부에 설치된 칠러 유닛으로부터 배관(26a)을 거쳐서 냉매가 공급된다. 유로(18f)에 공급된 냉매는 배관(26b)을 거쳐서 칠러 유닛으로 복귀된다. 유로(18f)와 칠러 유닛과의 사이에 냉매가 순환하는 것에 의해, 정전 척(20)에 의해서 지지된 피가공물(W)의 온도가 제어된다.
플라즈마 처리 장치(10)에는, 가스 공급 라인(28)이 설치되어 있다. 가스 공급 라인(28)은 전열 가스 공급 기구로부터의 전열 가스, 예를 들면 He 가스를, 정전 척(20)의 상면과 피가공물(W)의 이면과의 사이에 공급한다.
플라즈마 처리 장치(10)는 상부 전극(30)을 더 구비하고 있다. 상부 전극(30)은 스테이지(16)의 상방에 설치되어 있다. 상부 전극(30)은 부재(32)를 거쳐서, 챔버 본체(12)의 상부에 지지되어 있다. 상부 전극(30)은 천판(34) 및 지지체(36)를 포함할 수 있다. 천판(34)은 챔버(12c)에 면하고 있다. 천판(34)에는 복수의 가스 토출 구멍(34a)이 형성되어 있다. 천판(34)은, 예를 들면 실리콘으로부터 형성되어 있다. 또는, 천판(34)은, 그 표면에 내플라즈마성의 피막이 형성된 알루미늄제의 부재일 수 있다.
지지체(36)는 천판(34)을 탈착 가능하게 지지하도록 구성되어 있다. 지지체(36)는, 예를 들면 알루미늄이라고 하는 도전성 재료로부터 형성되어 있다. 지지체(36)의 내부에는, 가스 확산실(36a)이 형성되어 있다. 가스 확산실(36a)에서는, 가스 토출 구멍(34a)에 연통하는 복수의 가스 통류 구멍(36b)이 하방으로 연장되어 있다. 또한, 지지체(36)에는, 가스 확산실(36a)에 처리 가스를 유도하는 가스 도입구(36c)가 형성되어 있다. 가스 도입구(36c)에는, 가스 공급관(38)이 접속되어 있다.
가스 공급관(38)에는, 밸브 그룹(42) 및 유량 제어기 그룹(44)을 거쳐서, 가스 소스 그룹(40)이 접속되어 있다. 가스 소스 그룹(40)은 복수의 가스 소스를 구비하고 있다. 일 예에 있어서, 가스 소스 그룹(40)은 1 이상의 불소 함유 가스의 소스, N2 가스의 소스, H2 가스의 소스, 희 가스의 소스, 전구체 가스의 소스, 알킬실란기를 갖는 아미노실란계 가스의 소스, 및 산소 함유 가스의 소스를 구비하고 있다. 가스 소스 그룹(40)은 질소 함유 가스(예를 들면, NH3 가스)의 소스, 또는 탄화수소 가스(예를 들면, CH4 가스, C2H4 가스, 또는 C3H8 가스)의 소스를 더 갖고 있어도 좋다.
1 이상의 불소 함유 가스의 소스는, 플루오로카본 가스의 소스, 하이드로플루오로카본 가스의 소스, 및 NF3 가스의 소스 중, 1 이상을 포함할 수 있다. 플루오로카본 가스의 소스는, 예를 들면 CF4 가스의 소스, C4F6 가스의 소스라고 하는 1 이상의 가스 소스를 포함한다. 하이드로플루오로카본 가스의 소스는, 예를 들면 CH3F 가스의 소스이다. 희 가스의 소스는 He 가스, Ne 가스, Ar 가스, Kr 가스, Xe 가스라고 하는 임의의 희 가스의 소스일 수 있다. 산소 함유 가스의 소스는 산소(O2) 가스, CO 가스, 또는 CO2 가스의 소스일 수 있다.
전구체 가스의 소스는 후술하는 공정(ST6)에 있어서 이용된다. 전구체 가스의 소스는 실리콘 함유 가스의 소스, 또는 금속 함유 가스의 소스일 수 있다. 일 실시형태에서는, 전구체 가스는 할로겐 원소를 포함하지 않는다. 전구체 가스로서 이용되는 실리콘 함유 가스는, 예를 들면 아미노실란계 가스(이하, "제 1 아미노실란계 가스"라고 한다)일 수 있다. 제 1 아미노실란계 가스는 임의의 아미노실란계 가스일 수 있다. 제 1 아미노실란계 가스로서는, 예를 들면 모노아미노실란(H3-Si-R(R은 유기를 포함하고 있고 치환되고 있어도 좋은 아미노기))이 이용될 수 있다. 제 1 아미노실란계 가스는 1개 내지 3개의 규소 원자를 가질 수 있는 아미노실란을 포함할 수 있고, 1개 내지 3개의 아미노기를 갖는 아미노실란을 포함할 수 있다. 1개 내지 3개의 규소 원자를 갖는 아미노실란은 1개 내지 3개의 아미노기를 갖는 모노실란, 1개 내지 3개의 아미노기를 갖는 디실란, 또는 1개 내지 3개의 아미노기를 갖는 트리실란일 수 있다. 또한, 상기의 아미노실란은 치환되어 있어도 좋은 아미노기를 가질 수 있다. 제 1 아미노실란계 가스는, BTBAS(Bistertiary butylamino silane), BDMAS(Bisdimethylamino silane), BDEAS(Bisdiethylamino silane), DMAS(dimethylamino silane), DEAS(diethylamino silane), DPAS(Dipropylamino silane), BAS(Butylamino silane), BEMAS(Bisethylmethylamino silane), 또는 TDMAS(Tridimethylamino silane)이라도 좋다. 전구체 가스로서 이용되는 실리콘 함유 가스는, 예를 들면 TEOS(Tetraethoxy silane)로 대표되는 실리콘 알콕시드계 가스여도 좋다. 전구체 가스로서 이용되는 금속 함유 가스는 트리메틸 알루미늄 가스일 수 있다.
알킬실란기를 갖는 아미노실란계 가스(이하, "제 2 아미노실란계 가스"라고 한다)의 소스는, HDMS(hexamethyldisilazane), DMSDMA(Dimethylsilyldimethylamine), TMSDMA(Dimethilaminotrimethyl silane), TMMAS(Trimethylmethylamino silane), TMICS(Trimethyl (isocyanato) silane), TMSA(Trimethylsilylacetylene), 또는 TMSC(Trimethylsilylcyanide)일 수 있다.
밸브 그룹(42)은 복수의 밸브를 포함하고 있고, 유량 제어기 그룹(44)은 매스 플로우 콘트롤러라고 하는 복수의 유량 제어기를 포함하고 있다. 가스 소스 그룹(40)의 복수의 가스 소스는 각각, 밸브 그룹(42)의 대응의 밸브 및 유량 제어기 그룹(44)의 대응의 유량 제어기를 거쳐서, 가스 공급관(38)에 접속되어 있다.
챔버 본체(12)의 바닥부측, 또한 지지부(15)와 챔버 본체(12)의 측벽과의 사이에는, 배플 플레이트(48)가 설치되어 있다. 배플 플레이트(48)에는, 그 판두께 방향으로 연장되는 복수의 관통 구멍이 형성되어 있다. 배플 플레이트(48)는, 예를 들면 알루미늄제의 모재에 Y2O3 등의 세라믹스를 피복하는 것에 의해 형성될 수 있다. 배플 플레이트(48)의 하방에 있어서, 챔버 본체(12)에는, 배기관(52)이 접속되어 있다. 배기관(52)에는, 배기 장치(50)가 접속되어 있다. 배기 장치(50)는 압력 조정 밸브라고 하는 압력 조정기, 및 터보 분자 펌프라고 하는 진공 펌프를 구비하고 있다. 배기 장치(50)는 챔버(12c)를 지정된 압력으로 감압하도록 구성되어 있다.
플라즈마 처리 장치(10)는 제 1 고주파 전원(62) 및 제 2 고주파 전원(64)을 더 구비하고 있다. 제 1 고주파 전원(62)은 플라즈마의 생성을 위한 제 1 고주파를 발생하는 전원이다. 제 1 고주파는, 예를 들면 27 내지 100 ㎒의 주파수를 갖는다. 제 1 고주파 전원(62)은 정합기(63)를 거쳐서 상부 전극(30)에 접속되어 있다. 정합기(63)는 제 1 고주파 전원(62)의 출력 임피던스와 부하측의 임피던스를 정합시키기 위한 회로를 구비하고 있다. 또한, 제 1 고주파 전원(62)은 정합기(63)를 거쳐서 하부 전극(18)에 접속되어 있어도 좋다.
제 2 고주파 전원(64)은 피가공물(W)에 이온을 인입하기 위한 제 2 고주파, 즉 바이어스용의 제 2 고주파를 발생하는 전원이다. 제 2 고주파는, 예를 들면 400 ㎑ 내지 13.56 ㎒의 범위내의 주파수를 갖는다. 제 2 고주파 전원(64)은 정합기(65)를 거쳐서 하부 전극(18)에 접속되어 있다. 정합기(65)는 제 2 고주파 전원(64)의 출력 임피던스와 부하측의 임피던스를 정합시키기 위한 회로를 구비하고 있다.
다시 도 1을 참조해서 방법(MT)에 대해 설명한다. 이하에서는, 처리 시스템(110) 및 웨트 세정 장치(210)를 이용해서 방법(MT)이 실행되고, 또한 방법(MT)의 공정(ST1) 내지 공정(ST7)이 플라즈마 처리 장치(10)를 이용해서 실행되는 경우에 관련해서, 방법(MT)을 설명한다. 또한, 방법(MT)은 처리 시스템(110) 및 웨트 세정 장치(210)를 이용해서 실행될 필요는 없다. 또한, 방법(MT)의 공정(ST1) 내지 공정(ST7)은 플라즈마 처리 장치(10)를 포함한 1개 이상의 기판 처리 장치, 또는 플라즈마 처리 장치(10) 이외의 1개 이상의 기판 처리 장치를 이용해서 실행되어도 좋다.
이하, 도 1과 함께, 도 5 내지 도 14를 참조한다. 도 5는 도 1에 도시하는 방법의 공정(ST3)을 도시하는 흐름도이다. 도 6은 도 1에 도시하는 방법의 공정(ST6)을 도시하는 흐름도이다. 도 7 내지 도 13은 도 1에 도시하는 방법의 중간 단계에 있어서 얻을 수 있는 피가공물의 일부를 확대해 도시하는 단면도이다. 도 14는 도 1에 도시하는 방법의 종료시에 얻을 수 있는 피가공물의 일부를 확대해서 도시하는 단면도이다.
도 1에 도시하는 바와 같이, 일 실시형태에 있어서, 방법(MT)은 공정(ST1)에서 개시한다. 공정(ST1)에서는, 반사 방지막(BL)의 에칭을 한다. 반사 방지막(BL)의 에칭은 플라즈마 에칭이다. 플라즈마 처리 장치(10)가 이용되는 경우에, 공정(ST1)에서는, 도 2에 도시된 피가공물(W)이 스테이지(16)의 정전 척(20) 상에 탑재되고, 상기 정전 척(20)에 의해서 보지된다. 그리고, 복수의 가스 소스 중 선택된 1개 이상의 가스 소스로부터, 반사 방지막(BL)의 에칭을 위한 가스가 챔버(12c)에 공급된다. 공정(ST1)에 있어서, 챔버(12c)에 공급되는 가스는 플루오로카본 가스일 수 있다. 또한, 공정(ST1)에서는, 챔버(12c)가 배기 장치(50)에 의해서 감압된다. 또한, 공정(ST1)에서는, 제 1 고주파 전원(62)으로부터의 제 1 고주파가 상부 전극(30)에 공급되고, 제 2 고주파 전원(64)으로부터의 제 2 고주파가 하부 전극(18)에 공급된다.
공정(ST1)에서는, 챔버(12c)에 공급된 가스의 플라즈마가 생성되고, 상기 플라즈마 중의 이온 및/또는 래디칼이라고 하는 활성종에 의해서, 반사 방지막(BL)이 에칭된다. 이 공정(ST1)의 실행에 의해, 도 7에 도시하는 바와 같이, 레지스터 마스크(RM)의 패턴이 반사 방지막(BL)에 전사되고, 반사 방지막(BL)에 레지스터 마스크(RM)의 개구에 연속하는 개구가 형성된다.
도 1에 도시하는 바와 같이, 일 실시형태의 방법(MT)에서는, 다음에 공정(ST2)이 실행된다. 공정(ST2)에서는, 도 7에 도시된 피가공물(W)의 마스크층(MKL)의 에칭을 한다. 마스크층(MKL)의 에칭은 플라즈마 에칭이다. 플라즈마 처리 장치(10)가 이용되는 경우에, 공정(ST2)에서는, 도 7에 도시된 피가공물(W)이 스테이지(16)의 정전 척(20) 상에 탑재되고, 상기 정전 척(20)에 의해서 보지된다. 그리고, 공정(ST2)에서는, 복수의 가스 소스 중 선택된 1개 이상의 가스 소스로부터 마스크층(MKL)의 에칭을 위한 가스가 챔버(12c)에 공급된다. 공정(ST2)에 있어서, 챔버(12c)에 공급되는 가스는, 예를 들면 N2 가스와 H2 가스의 혼합 가스이다. 또한, 공정(ST2)에서는, 챔버(12c)가 배기 장치(50)에 의해서 감압된다. 또한, 공정(ST2)에서는, 제 1 고주파 전원(62)으로부터의 제 1 고주파가 상부 전극(30)에 공급되고, 제 2 고주파 전원(64)으로부터의 제 2 고주파가 하부 전극(18)에 공급된다.
공정(ST2)에서는, 챔버(12c)에 공급된 가스의 플라즈마가 생성되고, 상기 플라즈마 중의 이온 및/또는 래디칼이라고 하는 활성종에 의해서, 마스크층(MKL)이 에칭된다. 이 공정(ST2)의 실행에 의해, 도 8에 도시하는 바와 같이, 반사 방지막(BL)의 패턴이 마스크층(MKL)에 전사되고, 마스크층(MKL)에 반사 방지막(BL)의 개구에 연속하는 개구가 형성된다. 이것에 의해, 마스크층(MKL)으로부터 마스크(MK)를 얻을 수 있다.
도 1에 도시하는 바와 같이, 일 실시형태의 방법(MT)에서는, 다음에 공정(ST3)이 실행된다. 공정(ST3)에서는, 불소를 함유하는 가스의 플라즈마 처리에 의해서 절연막(IL)이 에칭된다. 일 예에 있어서는, 절연막(IL)은 제 1 층(IL1) 및 제 2 층(IL2)을 포함하고 있고, 공정(ST3)은, 도 5에 도시하는 바와 같이, 공정(ST31) 및 공정(ST32)을 포함하고 있다.
공정(ST31)에서는, 제 2 층(IL2)의 에칭을 한다. 플라즈마 처리 장치(10)가 이용되는 경우에, 공정(ST31)에서는, 도 8에 도시한 피가공물(W)이 스테이지(16)의 정전 척(20) 상에 탑재되고, 상기 정전 척(20)에 의해서 보지된다. 그리고, 공정(ST31)에서는, 복수의 가스 소스 중 선택된 1개 이상의 가스 소스로부터 제 2 층(IL2)의 에칭을 위한 가스가 챔버(12c)에 공급된다. 공정(ST31)에 있어서, 챔버(12c)에 공급되는 가스는, 예를 들면 플루오로카본 가스, O2 가스, 및 희 가스의 혼합 가스이다. 또한, 공정(ST31)에서는, 챔버(12c)가 배기 장치(50)에 의해서 감압된다. 또한, 공정(ST31)에서는, 제 1 고주파 전원(62)으로부터의 제 1 고주파가 상부 전극(30)에 공급되고, 제 2 고주파 전원(64)으로부터의 제 2 고주파가 하부 전극(18)에 공급된다. 공정(ST31)에서는, 챔버(12c)에 공급된 가스의 플라즈마가 생성되고, 상기 플라즈마 중의 이온 및/또는 래디칼이라고 하는 활성종에 의해서, 제 2 층(IL2)이 에칭된다. 이 공정(ST31)의 실행에 의해, 도 9에 도시하는 바와 같이, 마스크(MK)의 개구에 연속하는 개구가 제 2 층(IL2)에 형성된다.
공정(ST32)에서는, 제 1 층(IL1)의 에칭을 한다. 플라즈마 처리 장치(10)가 이용되는 경우에, 공정(ST32)에서는, 피가공물(W)이 스테이지(16)의 정전 척(20) 상에 탑재되고, 상기 정전 척(20)에 의해서 보지된다. 그리고, 공정(ST32)에서는, 복수의 가스 소스 중 선택된 1개 이상의 가스 소스로부터 제 1 층(IL1)의 에칭을 위한 가스가 챔버(12c)에 공급된다. 공정(ST32)에 있어서, 챔버(12c)에 공급되는 가스는, 예를 들면 하이드로플루오로카본 가스 및 희 가스의 혼합 가스이다. 또한, 공정(ST32)에서는, 챔버(12c)가 배기 장치(50)에 의해서 감압된다. 또한, 공정(ST32)에서는, 제 1 고주파 전원(62)으로부터의 제 1 고주파가 상부 전극(30)에 공급되고, 제 2 고주파 전원(64)으로부터의 제 2 고주파가 하부 전극(18)에 공급된다. 공정(ST32)에서는, 챔버(12c)에 공급된 가스의 플라즈마가 생성되고, 상기 플라즈마 중의 이온 및/또는 래디칼이라고 하는 활성종에 의해서, 제 1 층(IL1)이 에칭된다. 이 공정(ST32)의 실행에 의해, 도 10에 도시하는 바와 같이, 마스크(MK)의 개구 및 제 2 층(IL2)의 개구에 연속하는 개구가 제 1 층(IL1)에 형성된다. 공정(ST3)의 실행에 의해, 절연막(IL)에 형성된 개구는 금속층(MTL)의 표면까지 연장되어 있다. 이러한 절연막(IL)의 에칭에서는, 불소를 함유하는 잔류물이 금속층(MTL)의 표면 상에 형성된다.
도 1에 도시하는 바와 같이, 일 실시형태의 방법(MT)에서는, 다음에 공정(ST4)이 실행된다. 공정(ST4)에서는, 도 10에 도시한 피가공물(W)의 마스크(MK)가 제거된다. 마스크(MK)의 제거를 위해, 공정(ST4)에서는, 플라즈마 에칭이 실행된다. 플라즈마 처리 장치(10)가 이용되는 경우에, 공정(ST4)에서는, 도 10에 도시한 피가공물(W)이 스테이지(16)의 정전 척(20) 상에 탑재되고, 상기 정전 척(20)에 의해서 보지된다. 그리고, 공정(ST4)에서는, 복수의 가스 소스 중 선택된 1개 이상의 가스 소스로부터, 마스크(MK)의 에칭을 위한 가스가 챔버(12c)에 공급된다. 공정(ST4)에 있어서, 챔버(12c)에 공급되는 가스는 질소(N) 및/또는 수소(H)를 포함한 가스, 예를 들면 N2 가스와 H2 가스의 혼합 가스이다. 또한, 공정(ST4)에서는, 챔버(12c)가 배기 장치(50)에 의해서 감압된다. 또한, 공정(ST4)에서는, 제 1 고주파 전원(62)으로부터의 제 1 고주파가 상부 전극(30)에 공급된다. 공정(ST4)에서는, 제 2 고주파 전원(64)으로부터의 제 2 고주파가 하부 전극(18)에 공급되어도 좋다. 또한, 공정(ST4)에 있어서 챔버(12c)에 공급되는 가스는 O2, CO, CO2라고 하는 산소(O)를 포함한 가스여도 좋다.
공정(ST4)에서는, 챔버(12c)에 공급된 가스의 플라즈마가 생성되고, 상기 플라즈마 중의 이온 및/또는 래디칼이라고 하는 활성종에 의해서, 마스크(MK)가 에칭된다. 이 공정(ST4)의 실행에 의해, 도 11에 도시하는 바와 같이, 마스크(MK)가 제거된다.
일 실시형태에 있어서, 방법(MT)은 공정(ST4)과 공정(ST6)의 사이에, 공정(ST5)을 더 포함할 수 있다. 공정(ST5)에서는, 공정(ST4)이 적용된 피가공물(W)의 금속층(MTL)에 대해서 트리트먼트가 실행된다. 공정(ST5)에 있어서의 트리트먼트는, 예를 들면 N2 및 H2를 포함한 가스의 플라즈마에 의한 플라즈마 처리이다. 플라즈마 처리 장치(10)가 이용되는 경우에, 공정(ST5)에서는, 피가공물(W)이 스테이지(16)의 정전 척(20) 상에 탑재되고, 상기 정전 척(20)에 의해서 보지된다. 그리고, 공정(ST5)에서는, 복수의 가스 소스로부터 N2 및 H2를 포함한 가스(혼합 가스)가 챔버(12c)에 공급된다. 또한, 공정(ST5)에서는, 챔버(12c)가 배기 장치(50)에 의해서 감압된다. 또한, 공정(ST5)에서는, 제 1 고주파 전원(62)으로부터의 제 1 고주파가 상부 전극(30)에 공급되고, 제 2 고주파 전원(64)으로부터의 제 2 고주파가 하부 전극(18)에 공급되어도 좋다. 또한, 공정(ST5)에 있어서의 트리트먼트에 이용되는 가스는 N2 및 H2를 포함한 가스로 한정되는 것이 아니고, 수소(H)를 포함한 가스일 수 있다. 공정(ST5)에 있어서의 트리트먼트에 이용되는 가스는 수소(H)에 추가해서 질소(N)를 포함할 수 있다. 또한, 공정(ST5)에 있어서의 트리트먼트에 이용되는 가스는 환원성 가스일 수 있다.
공정(ST5)에서는, 챔버(12c)에 공급된 가스의 플라즈마가 생성되고, 상기 플라즈마 중의 이온 및/또는 래디칼이라고 하는 활성종에 의해서, 금속층(MTL)의 표면이 처리된다. 즉, 금속층(MTL)의 표면에 존재하는 잔류물의 양이 저감된다. 또한, 공정(ST5)에 있어서의 트리트먼트용의 가스가 환원성 가스, 예를 들면 수소(H)를 포함한 가스인 경우에는, 상기 트리트먼트에 의해, 공정(ST3) 또는 공정(ST4)에 있어서 금속층(MTL)의 표면이 산화되어도, 상기 금속층(MTL)의 표면이 환원된다.
방법(MT)에서는, 다음에 공정(ST6)이 실행된다. 공정(ST6)에서는, 도 12에 도시하는 바와 같이, 절연막(IL)의 표면, 및 절연막(IL)에 형성된 개구로부터 노출된 금속층(MTL)의 표면을 덮도록, 배리어막(BF)이 형성된다. 공정(ST6)에 있어서 형성되는 배리어막(BF)은, 절연막(IL)의 표면, 및 절연막(IL)에 형성된 개구로부터 노출된 금속층(MTL)의 표면에 컨포멀하게 형성된 막이다. 즉, 배리어막(BF)은 피가공물(W)의 표면 상의 형성 위치에 대한 막 두께의 의존성이 작은 막이다. 예를 들면, 배리어막(BF)의 막 두께의 평균값에 대해서, 상기 배리어막(BF) 중의 막 두께의 불균형은 ±10 % 이하이다. 배리어막(BF)의 막 두께는 절연막(IL)에 형성된 개구의 폭 또는 직경의 1/2 또는 1/4보다 얇은 막 두께일 수 있다. 일 실시형태에 있어서는, 배리어막(BF)의 막 두께는 0.45 ㎚ 이상이다.
배리어막(BF)은 실리콘 함유막, 또는 금속 산화막일 수 있다. 실리콘 함유막은, 예를 들면 실리콘 산화막, 실리콘 질화막, 또는 탄화 규소막이다. 금속 산화막은, 예를 들면 산화 알루미늄막이다. 배리어막(BF)의 성막법은 원자층 퇴적법, 또는 사이클식 플라즈마 지원형 CVD(cyclic plasma enhanced CVD)법이라고 하는 사이클릭식 성막(cyclic deposition)법일 수 있다.
공정(ST6)에 있어서 원자층 퇴적법이 이용되는 경우에는, 공정(ST6)은, 도 6에 도시하는 바와 같이, 공정(ST61) 내지 공정(ST65)을 포함한다. 공정(ST61)에서는, 챔버 내에 수용되어 있는 피가공물(W)에 대해서 전구체 가스가 공급된다. 일 실시형태에 있어서, 전구체 가스는 할로겐 원소를 포함하지 않는다. 공정(ST61)이 실행되면, 피가공물(W)의 표면에 전구체가 흡착된다. 다음의 공정(ST62)에서는, 챔버의 퍼지를 한다. 다음의 공정(ST63)에서는, 챔버 내에 있어서 피가공물에 대해서 플라즈마 처리가 실행된다. 공정(ST63)에서는, 피가공물(W)에 흡착한 전구체와 플라즈마 중의 이온 및/또는 래디칼이 반응한다. 다음의 공정(ST64)에서는, 종료 조건이 만족하는지 아닌지가 판정된다. 종료 조건은 공정(ST61) 및 공정(ST63)을 포함한 순서의 실행 회수가 소정 회수에 도달하고 있는 경우에 만족한다. 종료 조건이 만족하지 않은 경우에는, 다음의 공정(ST65)에 있어서, 챔버의 퍼지를 행하고, 공정(ST61)으로 돌아온다. 한편, 종료 조건이 만족되는 경우에는, 공정(ST6)이 종료한다. 그 결과, 배리어막(BF)이 형성된다. 또한, 공정(ST6)은 공정(ST62)과 공정(ST65)을 포함하지 않아도 좋다.
배리어막(BF)이 실리콘 함유막인 경우에는, 공정(ST61)에 있어서 전구체 가스로서 실리콘 함유 가스가 이용된다. 전구체 가스로서 이용되는 실리콘 함유 가스는, 예를 들면 상술한 제 1 아미노실란계 가스 또는 실리콘 알콕시드계 가스이다. 배리어막(BF)이 금속 산화막인 경우에는, 공정(ST61)에 있어서 전구체 가스로서 금속 함유 가스가 이용된다. 금속 함유 가스는, 예를 들면 트리메틸 알루미늄 가스이다. 배리어막(BF)이 실리콘 산화막 또는 금속 산화막인 경우에는, 공정(ST63)의 플라즈마 처리에 있어서, 산소 함유 가스가 이용된다. 산소 함유 가스는, 예를 들면 산소(O2) 가스, CO 가스, 또는 CO2 가스이다. 배리어막(BF)이 실리콘 질화막인 경우에는, 공정(ST63)의 플라즈마 처리에 있어서, 질소 함유 가스(예를 들면, NH3 가스)가 이용된다. 배리어막(BF)이 탄화 규소막인 경우에는, 공정(ST63)의 플라즈마 처리에 있어서, 탄화수소 가스(예를 들면, CH4 가스, C2H4 가스, 또는 C3H8 가스)가 이용된다.
공정(ST6)에서 이용되는 원자층 퇴적법은, 화학 기상 성장법(CVD)에 비해, 컨포멀한 막을 형성하는 것이 가능하고, 또한 핀 홀이 매우 적은 막을 형성하는 것이 가능하다. 따라서, 원자층 퇴적법에 따라 형성된 막은 매우 낮은 투과성을 갖는다. 즉, 원자층 퇴적법에 의하면, 높은 장벽을 갖는 배리어막이 형성될 수 있다. 또한, 원자층 퇴적법에 의하면, 컨포멀 또한 어스펙트비가 높은 성막이 가능하므로, 피가공물(W)의 마스크(MK)의 개구 치수가 미세화되어도, 금속층(MTL)의 표면에 배리어막(BF)을 형성하는 것이 가능해진다. 또한, 원자층 퇴적법은, 화학 기상 성장법(CVD)과 비교하여, 낮은 처리 온도에서의 성막이 가능하므로, 피가공물(W)에 포함되는 반도체 디바이스에 대한 성막 처리의 영향을 낮게 억제하는 것이 가능해진다.
공정(ST3)의 개시시부터 공정(ST6)의 종료시까지, 피가공물(W)은 감압된 환경 중에 유지된다. 일 실시형태에서는, 공정(ST3)의 개시시부터 공정(ST6)의 종료시까지, 피가공물(W)은 동일한 챔버 내에 유지된다. 예를 들면, 공정(ST3)의 개시시부터 공정(ST6)의 종료시까지, 피가공물(W)은 플라즈마 처리 장치(10)의 챔버(12c) 내에 유지된다. 즉, 공정(ST3)과 공정(ST6)은 동일한 플라즈마 처리 장치(10)에 있어서 실행된다. 또는, 공정(ST6)은 공정(ST3)에서 이용되는 기판 처리 장치와는 다른 기판 처리 장치를 이용해서 실행되어도 좋다. 단, 공정(ST3)의 개시시부터 공정(ST6)의 종료시까지, 피가공물(W)은 감압된 환경 중에 유지된다. 예를 들면, 공정(ST3), 또는, 공정(ST3) 내지 공정(ST5)이 플라즈마 처리 장치(10)를 이용해 실행되고, 피가공물(W)이, 공정(ST6)의 실행 전에, 처리 시스템(110)의 다른 프로세스 모듈인 성막 장치에 트랜스퍼 모듈(116)만을 거쳐서 반송되어도 좋다.
방법(MT)은, 공정(ST6)과 공정(ST8)과의 사이에, 공정(ST7)을 더 포함하고 있어도 좋다. 공정(ST7)에서는, 도 12에 도시한 피가공물(W)에 대해서, 상술한 제 2 아미노실란계 가스가 공급된다. 공정(ST7)의 실행에 의해, 도 13에 도시하는 바와 같이, 배리어막(BF) 상에 제 2 아미노실란계 가스에 의한 보호막(PF)이 형성된다. 이 공정(ST8)은 플라즈마 처리 장치(10)를 이용해 실행될 수 있다. 또는, 공정(ST8)은, 플라즈마 처리 장치(10)와는 다른, 처리 시스템(110)의 기판 처리 장치를 이용해 실행될 수 있다.
방법(MT)에서는, 다음에 공정(ST8)이 실행된다. 공정(ST8)에서는, 도 13에 도시한 피가공물(W)(공정(ST7)이 실행되지 않는 경우에는, 도 12에 도시한 피가공물)이 대기 환경 중에 배치된다. 처리 시스템(110)이 이용되는 경우에는, 피가공물(W)은, 공정(ST7)에 대해서 이용된 기판 처리 장치(공정(ST7)이 실행되지 않는 경우에는, 공정(ST6)에 대해서 이용된 기판 처리 장치)로부터, 트랜스퍼 모듈(116), 로드록 모듈(141) 또는 로드록 모듈(142), 및 로더 모듈(112)을 거쳐서, 대기 환경에 반송된다. 그리고, 피가공물(W)은, 공정(ST9)의 실행까지의 사이, 대기 환경 중에서 보관된다.
방법(MT)에서는, 다음에 공정(ST9)이 실행된다. 공정(ST9)에서는, 도 14에 도시하는 바와 같이, 배리어막(BF)이 제거된다. 공정(ST7)이 실행되고 있는 경우에는, 배리어막(BF)과 함께 보호막(PF)이 제거된다. 공정(ST9)에서는, 등방적인 에칭에 의해서 배리어막(BF)이 제거된다. 일 실시형태에 있어서, 등방적인 에칭은 웨트 에칭이다. 웨트 에칭에 이용되는 용액은 불화 수소(HF) 또는 불화 암모늄(NH4F)을 포함한다. 이 웨트 에칭에는, 웨트 세정 장치(210)가 이용될 수 있다.
이러한 방법(MT)에 의하면, 공정(ST3)에 있어서의 절연막에 대한 에칭 후, 피가공물(W)이 대기 환경 중에 배치되기 전에, 절연막(IL)의 표면 및 금속층(MTL)의 표면이 배리어막(BF)에 의해서 덮여진다. 이 배리어막(BF)에 의해서 금속층(MTL)의 표면이 보호되므로, 피가공물(W)이 대기 환경 중에 배치되어도, 금속층(MTL)의 부식이 억제된다. 이 배리어막(BF)은 공정(ST9)에 있어서 제거된다. 배리어막(BF)의 막 두께의 불균형이 큰 경우에는, 공정(ST9)의 등방적인 에칭에 의해, 막 두께가 얇은 부분에 의해서 덮여 있는 개소에서 절연막(IL)이 부분적으로 크게 에칭된다. 방법(MT)에 있어서 형성되는 배리어막(BF)은 컨포멀하게 형성된 막이므로, 공정(ST9)에 있어서의 등방적인 에칭에 의해, 균일하게 제거된다. 따라서, 방법(MT)에 의하면, 배리어막(BF)을 제거할 때에, 절연막(IL)이 부분적으로 크게 에칭되는 것이 억제된다.
일 실시형태의 공정(ST3)에서는, 할로겐 원소를 포함하지 않는 전구체 가스가 이용된다. 이러한 전구체 가스에 의하면, 금속층(MTL)의 표면의 손상이 억제된다.
일 실시형태에서는, 방법(MT)은 공정(ST7)을 포함하고 있다. 제 1 아미노실란계 가스를 전구체 가스로서 이용하고, 전구체를 산소의 플라즈마 처리에 의해 산화시키는 것에 의해, 배리어막(BF)으로서 실리콘 산화막이 형성되면, 상기 배리어막(BF)의 표면에는 OH기가 형성된다. 이러한 배리어막(BF)의 표면은 친수성을 갖는다. 공정(ST7)에서 이용되는 제 2 아미노실란계 가스는 알킬실란기를 갖는 아미노실란계 가스이므로, 공정(ST7)의 실행에 의해, 배리어막(BF)의 표면에 소수성을 갖는 보호막(PF)이 형성된다. 따라서, 대기 환경 중에 피가공물(W)이 배치되기 전에 공정(ST7)이 실행되는 것에 의해, 피가공물(W)의 표면에 소수성이 부여된다. 그 결과, 대기 환경 중에서의 피가공물(W)에 대한 수분의 흡착이 억제된다.
일 실시형태에서는, 배리어막(BF)의 막 두께는 0.45 ㎚ 이상이다. 이러한 막 두께를 갖는 배리어막(BF)에 의하면, 금속층(MTL)의 표면의 부식이 더욱 억제된다.
이하, 제 1 내지 제 6 실험예 및 비교 실험예에 대해 설명한다. 제 1 내지 제 6 실험에서는, 도 2에 도시한 구조를 갖는 피가공물에 대해서 공정(ST1), 공정(ST2), 공정(ST3), 공정(ST4), 및 공정(ST6)을 플라즈마 처리 장치(10)를 이용해 실행하고, 다음에 공정(ST8)을 실행하고, 웨트 세정 장치(210)를 이용해 공정(ST9)을 실행했다. 피가공물은 코발트로부터 형성된 금속층, 및 상기 금속층 상에 설치된 실리콘 산화막인 절연막을 구비하고 있었다. 절연막의 막 두께는 80 ㎚였다. 공정(ST3)에 있어서, 직경 30 ㎚의 복수의 개구를 절연막에 형성했다. 공정(ST6)에서는 도 6에 도시한 원자층 퇴적법을 이용했다. 공정(ST61) 및 공정(ST63)을 포함한 각 회의 순서의 공정(ST61)에서는, 챔버(12c)의 압력을 100 mTorr(13.33 Pa)로 설정하고, 전구체 가스로서 유기를 포함한 1개의 아미노기를 갖는 모노실란 가스를, 50 sccm의 유량으로 피가공물에 대해서 10 초간 공급했다. 각 회의 순서의 공정(ST63)에서는, 챔버(12c)의 압력을 200 mTorr(26.66 Pa)로 설정하고, CO 가스를 300 sccm의 유량으로 챔버(12c)에 공급했다. 또한, 각 회의 순서의 공정(ST63)에서는, 상부 전극(30)에 10 ㎑, 300 W의 제 1 고주파를 공급했다. 각 회의 순서의 공정(ST63)의 실행 시간은 5 초였다. 제 1 내지 제 6 실험예에 있어서의 순서의 실행 회수는 각각 1회 내지 6회였다. 공정(ST8)에서는 대기 환경 중에 피가공물을 6 시간 배치했다. 그리고, 공정(ST9)에서는, 불화 수소를 포함한 용액을 이용해 배리어막을 제거했다. 또한, 비교 실험예로서, 공정(ST6)을 실행하지 않았던 점에 있어서 실험예 1 내지 6과는 상이한 조건에서, 동일한 피가공물을 처리했다.
그리고, 제 1 내지 제 6 실험예 및 비교 실험예의 각각에서 얻어진 피가공물의 SEM 화상(Top View)을 취득했다. 그리고, 각 피가공물의 SEM 화상으로부터, 절연막에 형성된 개구의 전 수에 대해서, 부식한 금속 표면을 거기로부터 노출시키고 있는 개구의 개수의 비율을 구했다. 그 결과, 비교 실험예에서 구해진 비율은 97.8 %였다. 제 1 실험예에서 구해진 비율은 31.6 %였다. 제 2 실험예에서 구해진 비율은 30.0 %였다. 제 3 내지 제 6 실험예에서 구해진 비율은 0 %였다. 따라서, 절연막의 에칭 후에 배리어막을 형성하는 것에 의해, 피가공물을 대기 환경 중에 배치해도, 금속층의 표면의 부식이 억제되는 것이 확인되었다. 또한, 원자층 퇴적법에 있어서, 시퀀스에 형성되는 실리콘 산화막의 막 두께는 0.15 ㎚이기 때문에, 0.45 ㎚ 이상의 막 두께를 갖는 배리어막에 의하면, 피가공물을 대기 환경 중에 배치해도, 금속층의 표면의 부식이 크게 억제되는 것이 확인되었다.
이상, 여러 가지의 실시형태에 대해 설명했지만, 상술한 실시형태로 한정되는 일이 없이 여러 가지의 변형 태양을 구성 가능하다. 예를 들면, 상술한 설명에서는, 방법(MT)에 있어서 용량 결합형의 플라즈마 처리 장치(10)가 이용되고 있지만, 방법(MT)에 있어서 이용되는 플라즈마 처리 장치는 유도 결합형의 플라즈마 처리 장치, 또는 마이크로파라고 하는 표면파에 의해서 가스를 여기시키는 플라즈마 처리 장치여도 좋다.
또한, 상술한 설명에서는, 방법(MT)이 적용되는 기판의 도전층으로서, 코발트 또는 동으로 형성된 금속층을 예시했다. 그러나, 방법(MT)이 적용되는 기판의 도전층은 이와 같은 금속층으로 한정되는 것은 아니다. 도전층은 루테늄(Ru) 또는 니켈(Ni)로 형성된 금속층이라도 좋다. 또는, 도전층은 도전성을 갖는 실리콘 함유층이라도 좋다. 이와 같은 실리콘 함유층은, 예를 들면 붕소(B), 비소(As)와 같은 도전성 불순물이 첨가된 실리콘층, 다결정 실리콘층, 비결정 실리콘층, 또는 실리콘 게르마늄(SiGe)층이다.
110: 처리 시스템
112: 로더 모듈
116: 트랜스퍼 모듈
141, 142: 로드록 모듈
181, 182, 183, 184: 프로세스 모듈
210: 웨트 세정 장치
10: 플라즈마 처리 장치
12: 챔버 본체
12c: 챔버
16: 스테이지
18: 하부 전극
20: 정전 척
30: 상부 전극
50: 배기 장치
62: 제 1 고주파 전원
64: 제 2 고주파 전원
W: 피가공물
MTL: 금속층
IL: 절연막
BF: 배리어막
MK: 마스크

Claims (15)

  1. 도전층, 및 상기 도전층 상에 설치된 절연막을 갖는 피가공물을 처리하는 방법에 있어서,
    상기 절연막에 개구를 형성하기 위해서, 불소를 함유하는 가스의 플라즈마 처리에 의해서 상기 절연막을 에칭하는 공정과,
    상기 절연막의 표면 및 상기 절연막에 형성된 상기 개구로부터 노출된 상기 도전층의 표면을 덮도록, 배리어막을 형성하는 공정과,
    상기 배리어막을 갖는 상기 피가공물을 대기 환경 중에 배치하는 공정과,
    상기 피가공물로부터 상기 배리어막을 제거하는 공정으로서, 상기 배리어막이 등방적으로 에칭되는, 상기 공정을 포함하며,
    상기 절연막을 에칭하는 상기 공정의 개시시부터 배리어막을 형성하는 상기 공정의 종료시까지의 사이, 상기 피가공물은 감압된 환경 중에 유지되며,
    상기 배리어막은, 상기 절연막의 표면 및 상기 절연막에 형성된 상기 개구로부터 노출된 상기 도전층의 표면에 컨포멀하게 형성된 막인
    방법.
  2. 제 1 항에 있어서,
    상기 배리어막은 원자층 퇴적법에 의해 형성되며,
    배리어막을 형성하는 상기 공정은,
    상기 피가공물의 표면에 전구체를 흡착시키기 위해서, 상기 피가공물에 대해서 전구체 가스를 공급하는 공정과,
    상기 전구체로부터 상기 배리어막을 형성하기 위해서, 상기 전구체에 대해서 플라즈마 처리를 실행하는 공정을 포함하는
    방법.
  3. 제 2 항에 있어서,
    상기 전구체 가스는 할로겐 원소를 포함하지 않는
    방법.
  4. 제 2 항 또는 제 3 항에 있어서,
    상기 전구체 가스는 아미노실란계 가스 또는 실리콘 알콕시드계 가스인
    방법.
  5. 제 4 항에 있어서,
    상기 전구체에 대해서 플라즈마 처리를 실행하는 상기 공정에서는, 산소 함유 가스의 플라즈마를 이용한 플라즈마 처리가 상기 전구체에 대해서 실행되는
    방법.
  6. 제 5 항에 있어서,
    배리어막을 형성하는 상기 공정의 후, 또한 상기 피가공물을 대기 환경 중에 배치하는 상기 공정의 전에, 상기 피가공물에 대해서 알킬실란기를 갖는 아미노실란계 가스를 공급하는 공정을 더 포함하는
    방법.
  7. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 배리어막은 실리콘 산화막인
    방법.
  8. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 배리어막은 실리콘 질화막, 또는 탄화 규소막인
    방법.
  9. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 배리어막은 금속 산화막인
    방법.
  10. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 배리어막의 막 두께는 0.45 ㎚ 이상인
    방법.
  11. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 절연막 상에는, 마스크가 설치되어 있고,
    상기 절연막을 에칭하는 상기 공정에 있어서, 상기 마스크에 형성된 개구로부터 노출하는 개소에 있어서 상기 절연막이 에칭되며,
    상기 절연막을 에칭하는 상기 공정과 배리어막을 형성하는 상기 공정과의 사이에 있어서, 플라즈마를 이용한 처리에 의해, 상기 마스크를 제거하는 공정을 더 포함하는
    방법.
  12. 제 11 항에 있어서,
    상기 절연막을 에칭하는 상기 공정과 배리어막을 형성하는 상기 공정과의 사이에 있어서, 수소를 포함한 가스의 플라즈마를 이용하고, 상기 도전층의 트리트먼트를 실행하는 공정을 더 포함하는
    방법.
  13. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 배리어막을 제거하는 상기 공정에 있어서, 상기 배리어막은 웨트 에칭에 의해 제거되고, 상기 웨트 에칭에 이용되는 용액은 불화 수소 또는 불화 암모늄을 포함하는
    방법.
  14. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 절연막을 에칭하는 상기 공정의 개시시부터 배리어막을 형성하는 상기 공정의 종료시까지, 상기 피가공물이 동일한 챔버 내에 유지되는
    방법.
  15. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 도전층은 금속층 또는 도전성을 갖는 실리콘 함유층인
    방법.
KR1020180029065A 2017-03-15 2018-03-13 피가공물을 처리하는 방법 KR102476422B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2017050009 2017-03-15
JPJP-P-2017-050009 2017-03-15
JPJP-P-2017-221026 2017-11-16
JP2017221026A JP2018157188A (ja) 2017-03-15 2017-11-16 被加工物を処理する方法

Publications (2)

Publication Number Publication Date
KR20180105580A true KR20180105580A (ko) 2018-09-28
KR102476422B1 KR102476422B1 (ko) 2022-12-09

Family

ID=63717416

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180029065A KR102476422B1 (ko) 2017-03-15 2018-03-13 피가공물을 처리하는 방법

Country Status (3)

Country Link
JP (1) JP2018157188A (ko)
KR (1) KR102476422B1 (ko)
TW (1) TWI745559B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111725062A (zh) * 2019-03-20 2020-09-29 东京毅力科创株式会社 膜的蚀刻方法和等离子体处理装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006156486A (ja) 2004-11-25 2006-06-15 Tokyo Electron Ltd 基板処理方法および半導体装置の製造方法
KR20080100836A (ko) * 2006-03-30 2008-11-19 미쯔이 죠센 가부시키가이샤 플라즈마 원자층 성장 방법 및 장치
JP2012124351A (ja) 2010-12-09 2012-06-28 Toshiba Corp 集積回路装置の製造方法
KR20150037837A (ko) * 2012-07-18 2015-04-08 도쿄엘렉트론가부시키가이샤 반도체 장치의 제조 방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4071069B2 (ja) * 2002-08-28 2008-04-02 東京エレクトロン株式会社 絶縁膜のエッチング方法
US20100240220A1 (en) * 2009-03-20 2010-09-23 Taiwan Semiconductor Manufacturing Company, Ltd. Process for stripping photoresist and removing dielectric liner

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006156486A (ja) 2004-11-25 2006-06-15 Tokyo Electron Ltd 基板処理方法および半導体装置の製造方法
KR20080100836A (ko) * 2006-03-30 2008-11-19 미쯔이 죠센 가부시키가이샤 플라즈마 원자층 성장 방법 및 장치
JP2012124351A (ja) 2010-12-09 2012-06-28 Toshiba Corp 集積回路装置の製造方法
KR20150037837A (ko) * 2012-07-18 2015-04-08 도쿄엘렉트론가부시키가이샤 반도체 장치의 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111725062A (zh) * 2019-03-20 2020-09-29 东京毅力科创株式会社 膜的蚀刻方法和等离子体处理装置
CN111725062B (zh) * 2019-03-20 2024-04-05 东京毅力科创株式会社 膜的蚀刻方法和等离子体处理装置

Also Published As

Publication number Publication date
TWI745559B (zh) 2021-11-11
KR102476422B1 (ko) 2022-12-09
JP2018157188A (ja) 2018-10-04
TW201903900A (zh) 2019-01-16

Similar Documents

Publication Publication Date Title
KR102447088B1 (ko) 반도체 디바이스 제작에서의 주석 옥사이드 막들
US10354888B2 (en) Method and apparatus for anisotropic tungsten etching
US11355353B2 (en) Tin oxide mandrels in patterning
US10319582B2 (en) Methods and apparatus for depositing silicon oxide on metal layers
US9847221B1 (en) Low temperature formation of high quality silicon oxide films in semiconductor device manufacturing
US20230093011A1 (en) Atomic layer etching of molybdenum
WO2020263757A1 (en) Alternating etch and passivation process
KR20100124305A (ko) 기판으로부터 폴리머를 제거하는 방법 및 장치
KR102476422B1 (ko) 피가공물을 처리하는 방법
US20220122802A1 (en) Etching method, plasma processing apparatus, and processing system
CN109390274B (zh) 对被处理体进行处理的方法
US10297496B2 (en) Method for processing target objection
KR20210097044A (ko) 에칭 방법, 기판 처리 장치, 및 기판 처리 시스템
TWI797739B (zh) 蝕刻方法、電漿處理裝置及基板處理系統
US11955318B2 (en) Ash rate recovery method in plasma strip chamber
US11404282B2 (en) Method of etching film and plasma processing apparatus
KR20220029478A (ko) 기판 처리 방법 및 플라즈마 처리 장치
CN117121170A (zh) 基板处理方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant