JP2016058727A - 自己整合コンタクト方式のための犠牲プレメタル誘電体 - Google Patents

自己整合コンタクト方式のための犠牲プレメタル誘電体 Download PDF

Info

Publication number
JP2016058727A
JP2016058727A JP2015171774A JP2015171774A JP2016058727A JP 2016058727 A JP2016058727 A JP 2016058727A JP 2015171774 A JP2015171774 A JP 2015171774A JP 2015171774 A JP2015171774 A JP 2015171774A JP 2016058727 A JP2016058727 A JP 2016058727A
Authority
JP
Japan
Prior art keywords
metal
replacement
etch stop
layer
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015171774A
Other languages
English (en)
Inventor
トマス・ウェラー・マウンチアー
Weller Mountsier Thomas
バート・ジェイ．バン・スカラベンディジク
J Van Schravendijk Bart
アナンダ・ケイ．・バナージ
K Banerji Ananda
ナグラジュ・シャンカー
Shankar Nagraj
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lam Research Corp
Original Assignee
Lam Research Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Research Corp filed Critical Lam Research Corp
Publication of JP2016058727A publication Critical patent/JP2016058727A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66537—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a self aligned punch through stopper or threshold implant under the gate region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02277—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition the reactions being activated by other means than plasma or thermal, e.g. photo-CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66553—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using inside spacers, permanent or not
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7845—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being a conductive material, e.g. silicided S/D or Gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】ゲートスタックのオーバーエッチングに対するより良い保護を提供することで、ゲートとコンタクトの間の漏れを最小限にし、様々な誘電体材料を形成するために使用される材料及び堆積条件に関して自由度を高くし、寄生容量を最小限にする。【解決手段】特定の主コンタクトエッチストップ層２１２の形成前の犠牲プレメタル誘電体材料の堆積及び除去を含み、補助コンタクトエッチストップ層２５０が、事前に堆積された主コンタクトエッチストップ層に加えて使用される。特定の場合には、コンタクトエッチストップ層は、窒化物又は酸化物など金属含有材料であり、循環蒸気堆積によって堆積され得る。【選択図】図２Ｈ

Description

電界効果トランジスタ（ＦＥＴ）など半導体デバイスの製造は、様々な層および構造の順次の堆積およびエッチングを含む。ゲートとコンタクトの間の漏れを最小限にし、したがって高品質のデバイスを製造するために、スペーサおよびキャップ材料を採用する集積方式が使用されることがある。
本明細書における特定の実施形態は、半導体デバイスでのゲートおよびコンタクトを製造する方法に関する。本明細書における実施形態の一態様では、ゲートおよびコンタクトキャビティを形成する方法であって、（ａ）基板上に複数のダミーゲート構造を形成するステップであって、各ダミーゲート構造が、（ｉ）キャップ層と、（ｉｉ）キャップ層の下に位置決めされたシリコンを含む層と、（ｉｉｉ）キャップ層およびシリコンの層の垂直な側壁と接触するスペーサ層とを備えるステップと、（ｂ）ダミーゲート構造の上、および基板上の活性領域の上に、主コンタクトエッチストップ層を堆積するステップと、（ｃ）隣接するダミーゲート構造間に位置決めされた複数のギャップ内に、犠牲プレメタル誘電体材料を堆積するステップと、（ｄ）キャップ層およびシリコンの層をダミーゲート構造から除去するステップと、（ｅ）金属構造と、金属構造の上に位置決めされるキャップ層とを含む複数の置換金属ゲートを堆積するステップであって、置換金属ゲートが、ダミーゲート構造のキャップ層およびシリコンの層によって前に占有されていた空間内に堆積されるステップと、（ｆ）犠牲プレメタル誘電体材料を除去するステップと、（ｇ）補助コンタクトエッチストップ層を堆積するステップであって、補助コンタクトエッチストップ層が、主コンタクトエッチストップ層、スペーサ層、および置換金属ゲートのキャップ層と物理的に接触するステップと、（ｈ）補助コンタクトエッチストップ層の上に置換誘電体材料を堆積するステップであって、置換誘電体材料が、隣接する置換金属ゲート間のギャップ内、および置換金属ゲートの上に堆積されるステップと、（ｉ）置換誘電体材料、補助コンタクトエッチストップ層、および主コンタクトエッチストップ層を通してエッチングして、主コンタクトエッチストップ層の下、および隣接する置換金属ゲート間で活性領域を露出させ、それによりコンタクトキャビティを形成するステップとを含む方法が提供される。
幾つかの実施形態では、主コンタクトエッチストップ層と補助コンタクトエッチストップ層の少なくとも一方が金属含有材料を含む。幾つかの例では、金属含有材料中の金属は、アルミニウムおよび／またはマグネシウムでよい。アルミニウムおよび／またはマグネシウムは、窒化物または酸化物の形態で提供されることがある。
補助コンタクトエッチストップ層の堆積が、金属含有前駆体を基板の表面に吸着させる条件下で、金属含有前駆体を反応チャンバ内に流し、基板を金属含有前駆体に露出させるステップと、吸着されていない金属含有前駆体の大部分を反応チャンバから除去するために反応チャンバをパージするステップと、第２の前駆体を反応チャンバ内に流し、金属含有前駆体および第２の前駆体を変換して、補助コンタクトエッチストップ層を形成するステップとを含む。特定の実施形態では、金属含有前駆体を流すステップ、反応チャンバをパージするステップ、第２の前駆体を反応チャンバに流すステップ、および変換するステップが、循環的に行われる。幾つかの技法を使用して、材料を変換することができる。例えば、金属含有前駆体および第２の前駆体を変換するステップは、基板をプラズマに露出させるステップを含むことがある。これらまたは他の場合に、金属含有前駆体および第２の前駆体を変換するステップは、基板をＵＶ放射および／または高温に露出させるステップを含む。
主エッチストップ層または補助エッチストップ層のために使用することができる他の例示的な材料は、ＳｉＮ、ＳｉＣＮ、ＳｉＣＯ、およびそれらの組合せの少なくとも１つを含む。幾つかの実施形態では、主エッチストップ層は、ＳｉＮ、ＳｉＣＮ、ＳｉＣＯ、およびそれらの組合せの少なくとも１つを含み、補助エッチストップ層は、金属含有材料を含む。他の実施形態では、主エッチストップ層は、金属含有材料と、ＳｉＮ、ＳｉＣＮ、ＳｉＣＯ、およびそれらの組合せの少なくとも１つとを含む。他の実施形態では、主エッチストップ層と補助エッチストップ層がどちらも金属含有材料を含む。さらなる他の実施形態では、主エッチストップ層と補助エッチストップ層がどちらも、ＳｉＮ、ＳｉＣＮ、ＳｉＣＯ、およびそれらの組合せの少なくとも１つを含む。特定の実施形態では、置換誘電体材料は、約７以下、例えば約５以下の比誘電率を有する低ｋ材料である。これらまたは他の場合に、置換金属ゲート内のキャップ層は、約７以下、例えば約５以下の比誘電率を有する低ｋ材料を含むことがある。同様に、スペーサ層は、約７以下、または約５以下の比誘電率を有する低ｋ材料でよい。
幾つかの実施形態では、方法は、さらに、置換ゲート材料を一部除去するステップと、犠牲プレメタル誘電体、および置換ゲートの残りの部分の上に置換ゲートキャップ材料を堆積するステップと、堆積された置換ゲートキャップ材料を平坦化して、プレメタル誘電体の上の領域から置換ゲートキャップ材料を除去するステップとを含む。開示される実施形態を使用して、様々な操作に関するより広い処理窓を実現することができる。例えば、幾つかの場合には、置換プレメタル誘電体およびコンタクトエッチストップ層を通して選択的にエッチングするステップが、ステップ（ｆ）で堆積されたコンタクトエッチストップ層によって保護されていない場合には誘電体スペーサをかなり腐食することになる条件下で行われる。
開示される実施形態の別の態様では、ゲートおよびコンタクトキャビティを形成する方法であって、（ａ）基板上に複数のダミーゲート構造を形成するステップであって、ダミーゲート構造が、（ｉ）キャップ層と、（ｉｉ）キャップ層の下に位置決めされたシリコンを含む層と、（ｉｉｉ）キャップ層およびシリコンの層の垂直な側壁と接触するスペーサ層とを備えるステップと、（ｂ）隣接するダミーゲート構造間に犠牲プレメタル誘電体材料を堆積するステップと、（ｃ）キャップ層およびシリコンの層をダミーゲート構造から除去するステップと、（ｄ）金属構造と、金属構造の上に位置決めされるキャップ層とを含む置換金属ゲートを形成するステップであって、置換金属ゲートが、キャップ層およびシリコンの層がダミーゲート構造から除去された位置に形成されるステップと、（ｅ）犠牲プレメタル誘電体材料を除去するステップと、（ｆ）スペーサ層、置換金属ゲートのキャップ層、および基板上の活性領域に物理的に接触させてコンタクトエッチストップ層を堆積するステップと、（ｇ）コンタクトエッチストップ層の上に置換誘電体材料を堆積するステップであって、置換誘電体材料が、隣接する置換金属ゲート間に位置決めされたギャップ内、および置換金属ゲートの上に堆積されるステップと、（ｈ）置換誘電体材料およびコンタクトエッチストップ層を通してエッチングして、コンタクトエッチストップ層の下、および隣接する置換金属ゲート間で活性領域を露出させ、それによりコンタクトキャビティを形成するステップとを含む方法が提供される。
特定の実施形態では、コンタクトエッチストップ層は金属含有材料を含む。例えば、金属含有材料中の金属は、アルミニウムおよび／またはマグネシウムを含むことがある。様々な場合に、金属は、酸化物または窒化物の形態で提供されることがある。
コンタクトエッチストップ層を形成する際に、幾つかのステップを行うことができ、これらのステップは、金属含有前駆体を基板の表面に吸着させる条件下で、金属含有前駆体を反応チャンバ内に流し、基板を金属含有前駆体に露出させるステップと、吸着されていない金属含有前駆体の大部分を反応チャンバから除去するために反応チャンバをパージするステップと、第２の前駆体を反応チャンバ内に流し、金属含有前駆体および第２の前駆体を変換して、補助コンタクトエッチストップ層を形成するステップとを含む。様々な変換操作が利用可能である。幾つかの場合には、金属含有前駆体および第２の前駆体を変換するステップは、基板をプラズマに露出させるステップを含む。これらまたは他の場合に、金属含有前駆体および第２の前駆体を変換するステップは、基板をＵＶ放射および／または高温に露出させるステップを含む。
上記のように、開示される方法の１つの利点は、特定の他の材料および処理条件のためのより広い窓である。例えば、幾つかの場合には、置換誘電体材料、スペーサ層、および置換金属ゲート内のキャップ層の少なくとも１つが、約７以下、例えば約５以下の比誘電率を有する低ｋ材料を含む。特定の実施形態では、コンタクトエッチストップ層は、約１〜５０ｎｍの間、例えば約２〜１０ｎｍの間の厚さに堆積することができる。
開示される実施形態のさらなる態様では、トランジスタを製造する方法であって、（ａ）ソースおよび／またはドレイン領域のための複数の電気コンタクト領域に隣接して複数のダミーゲート構造を形成するステップであって、各ダミーゲート構造が誘電体スペーサを備え、誘電体スペーサが、コンタクト領域の１つと、スペーサに当接するダミーゲートとを離隔するステップと、（ｂ）複数のダミーゲート構造および隣接する電気コンタクト領域の上に犠牲プレメタル誘電体を形成するステップと、（ｃ）ダミーゲートを除去し、その一方で、電気コンタクト領域の上に位置決めされたスペーサおよび犠牲プレメタル誘電体を実質的に保つステップと、（ｄ）ダミーゲートが位置されていた場所に置換ゲートを形成するステップと、（ｅ）犠牲プレメタル誘電体を除去するステップであって、犠牲プレメタル誘電体を除去した後に、複数の置換ゲート構造および隣接する電気コンタクト領域が露出され、置換ゲート構造がそれぞれ、置換ゲートと、関連の誘電体スペーサとを含むステップと、（ｆ）複数の置換ゲート構造および隣接する電気コンタクト領域の上にコンタクトエッチストップ層を形成するステップと、（ｇ）コンタクトエッチストップ層の上に置換プレメタル誘電体を形成するステップと、（ｈ）置換プレメタル誘電体およびコンタクトエッチストップ層を通して選択的にエッチングして、置換ゲートを露出させずに電気コンタクト領域を露出させるステップとを含む方法が提供される。
電気コンタクト領域は、（ｉ）活性領域、または（ｉｉ）主コンタクトエッチストップ層および下にある活性領域を含むことがある。ダミーゲートは、シリコン部分と、ＳｉＮ、ＳｉＣＮ、および／またはＳｉＣＯを含むキャップ層とを含むことがある。特定の場合には、犠牲プレメタル誘電体を形成するステップが、ダミーゲート構造および隣接するコンタクト領域の上にプレメタル誘電体材料を堆積するステップと、堆積されたプレメタル誘電体材料を平坦化するステップとを含む。様々な場合に、犠牲プレメタル誘電体は二酸化ケイ素を含む。幾つかの実施形態では、二酸化ケイ素は、ドープされることがあり、または有孔にされることがある。特定の場合には、置換ゲートを形成するステップが、犠牲プレメタル誘電体の上、およびダミーゲート構造があった領域内に置換ゲート材料を堆積するステップと、堆積された置換金属ゲート材料を平坦化して、犠牲プレメタル誘電体の上の領域から置換金属ゲート材料を除去するステップとを含む。
開示される実施形態のさらなる態様では、トランジスタを形成する方法であって、（ａ）半製造された半導体デバイスを提供するステップであって、半製造された半導体デバイスが、（ｉ）ソースおよび／またはドレイン領域のための複数の電気コンタクト領域に隣接する複数の置換ゲート構造であって、各置換ゲート構造が、置換ゲートと、置換ゲートを電気コンタクト領域の１つから離隔する誘電体スペーサとを備え、誘電体スペーサが置換ゲートに当接する置換ゲート構造と、（ｉｉ）複数の電気コンタクト領域の上に位置決めされた犠牲プレメタル誘電体とを備えるステップと、（ｂ）犠牲プレメタル誘電体を除去するステップであって、犠牲プレメタル誘電体を除去した後に、複数の置換ゲート構造および隣接する電気コンタクト領域が露出されるステップと、（ｃ）複数の置換ゲート構造および隣接する電気コンタクト領域の上にコンタクトエッチストップ層を形成するステップと、（ｄ）コンタクトエッチストップ層の上に置換プレメタル誘電体を形成するステップと、（ｅ）置換プレメタル誘電体およびコンタクトエッチストップ層を通して選択的にエッチングして、置換ゲートを露出させずに電気コンタクト領域を露出させるステップとを含む方法が提供される。
これらおよび他の特徴を、関連の図面を参照しながら以下に述べる。
単一のコンタクトエッチストップ層が使用される処理の様々な段階中の半製造された半導体デバイスを示す図である。 単一のコンタクトエッチストップ層が使用される処理の様々な段階中の半製造された半導体デバイスを示す図である。 単一のコンタクトエッチストップ層が使用される処理の様々な段階中の半製造された半導体デバイスを示す図である。 単一のコンタクトエッチストップ層が使用される処理の様々な段階中の半製造された半導体デバイスを示す図である。 単一のコンタクトエッチストップ層が使用される処理の様々な段階中の半製造された半導体デバイスを示す図である。 単一のコンタクトエッチストップ層が使用される処理の様々な段階中の半製造された半導体デバイスを示す図である。
主コンタクトエッチストップ層に加えて補助コンタクトエッチストップ層が使用される処理の様々な段階中の半製造された半導体デバイスを示す図である。 主コンタクトエッチストップ層に加えて補助コンタクトエッチストップ層が使用される処理の様々な段階中の半製造された半導体デバイスを示す図である。 主コンタクトエッチストップ層に加えて補助コンタクトエッチストップ層が使用される処理の様々な段階中の半製造された半導体デバイスを示す図である。 主コンタクトエッチストップ層に加えて補助コンタクトエッチストップ層が使用される処理の様々な段階中の半製造された半導体デバイスを示す図である。 主コンタクトエッチストップ層に加えて補助コンタクトエッチストップ層が使用される処理の様々な段階中の半製造された半導体デバイスを示す図である。 主コンタクトエッチストップ層に加えて補助コンタクトエッチストップ層が使用される処理の様々な段階中の半製造された半導体デバイスを示す図である。 主コンタクトエッチストップ層に加えて補助コンタクトエッチストップ層が使用される処理の様々な段階中の半製造された半導体デバイスを示す図である。 主コンタクトエッチストップ層に加えて補助コンタクトエッチストップ層が使用される処理の様々な段階中の半製造された半導体デバイスを示す図である。
置換金属ゲートの形成後に単一のコンタクトエッチストップ層が堆積される処理の様々な段階中の半製造された半導体デバイスを示す図である。 置換金属ゲートの形成後に単一のコンタクトエッチストップ層が堆積される処理の様々な段階中の半製造された半導体デバイスを示す図である。 置換金属ゲートの形成後に単一のコンタクトエッチストップ層が堆積される処理の様々な段階中の半製造された半導体デバイスを示す図である。 置換金属ゲートの形成後に単一のコンタクトエッチストップ層が堆積される処理の様々な段階中の半製造された半導体デバイスを示す図である。 置換金属ゲートの形成後に単一のコンタクトエッチストップ層が堆積される処理の様々な段階中の半製造された半導体デバイスを示す図である。 置換金属ゲートの形成後に単一のコンタクトエッチストップ層が堆積される処理の様々な段階中の半製造された半導体デバイスを示す図である。 置換金属ゲートの形成後に単一のコンタクトエッチストップ層が堆積される処理の様々な段階中の半製造された半導体デバイスを示す図である。 置換金属ゲートの形成後に単一のコンタクトエッチストップ層が堆積される処理の様々な段階中の半製造された半導体デバイスを示す図である。
本出願において、用語「半導体ウェハ」、「ウェハ」、「基板」、「ウェハ基板」、および「半製造された集積回路」は、交換可能に使用される。用語「半製造された集積回路」は、シリコンウェハ上での集積回路製造の多くの段階の任意の段階中のシリコンウェハを表すことができることを当業者は理解されよう。半導体デバイス産業で使用されるウェハまたは基板は、典型的には１００ｍｍ未満〜４５０ｍｍの範囲の直径を有する。以下の詳細な説明は、本発明がウェハ上で実施されると仮定する。しかし、本発明はそれに限定されない。加工対象物は、様々な形状、サイズ、および材料のものでよい。半導体ウェハに加えて、本発明を利用することができる他の加工対象物には、プリント基板、磁気記録媒体、磁気記録センサ、ミラー、光学素子、マイクロメカニカルデバイスなど、様々な物品が含まれる。
以下の説明では、提示される実施形態を完全に理解できるように、幾つかの特定の詳細を記載する。開示される実施形態は、これらの特定の詳細の幾つかまたは全てを伴わずに実施することができる。なお、開示される本発明の実施形態を不要に曖昧にしないように、周知のプロセス操作は詳細には述べていない。開示される実施形態を特定の実施形態に関連して述べるが、開示される実施形態を限定することは意図されていないことを理解されたい。幾つかの文献を、参照により本明細書に組み込むことがある。そのような文献に含まれる任意の免責条項または責任放棄条項は、本明細書内で、または本明細書の手続き中にそのような免責条項または責任放棄条項が別段に主張されない限り、本発明の実施形態を限定することは意図されないことを理解されたい。
電界効果トランジスタ（ＦＥＴ）を形成するための従来の方法は、時として、コンタクトとゲートの間で望ましくなく多い漏れを生じることがある。この漏れは問題となり、製造されたデバイスの不具合を引き起こすことがある。この漏れの問題を、図１Ａ〜図１Ｆに関してさらに述べる。
図１Ａ〜図１Ｆは、様々な製造段階中の半製造された半導体デバイスの断面図を示す。図１Ａは、ダミーゲート構造１０２が上に形成されている下層の基板層１０１（例えばシリコン基板）を含む半製造された半導体デバイス１００を示す。ダミーゲートは、最終的なゲートが形成されるべき場所に位置される。ダミーゲートは、以下で述べるように、後の処理で除去される犠牲材料を含む。ダミーゲート構造１０２は、ゲート誘電体層１０４（例えば酸化物、これは、熱二酸化ケイ素など熱的に成長させた酸化物でよい。本明細書で使用する際、用語「酸化ケイ素」は、二酸化ケイ素、および酸化ケイ素の他の非化学量論的形態を含むものと意図される）上に形成され、少なくとも、非晶質または多結晶シリコン層１０６と、キャップ層１０８（例えば、窒化ケイ素などの窒化物層）と、スペーサ層１１０とを含む。図示されるように、スペーサ層１１０は、垂直に向けられて、ゲート誘電体１０４、シリコン層１０６、およびキャップ層１０８に当接する。スペーサ層は、窒化ケイ素など誘電体材料から形成することができる。実際には、ダミーゲート構造１０２の一部のみが、犠牲材料として除去される。特に、（以下で述べるように）キャップ層１０８およびシリコン層１０６が除去され、これらの部分をまとめてダミーゲート（符号なし）と呼ぶこともある。ゲート誘電体１０４も除去され、別のゲート誘電体１０５で置き換えられる。特に、完成したデバイスにおいて、スペーサ層１１０は、ほぼそのまま残っている。
コンタクトエッチストップ層（ＣＥＳＬ）１１２が、ダミーゲート構造１０２、および露出された下層の基板層１０１の上に形成されることがある。ＣＥＳＬに関する典型的な材料には、ＳｉＮ、ＳｉＣＮ、およびＳｉＣＯが含まれる。ＣＥＳＬの目的は、コンタクトエッチングプロセス中にエッチングを（隣接するゲート構造間の）特定の領域に限定することである。最終的なデバイスでのソースおよびドレインコンタクトは、隣接するゲートのスペーサ間で、下にある活性領域内のソースおよびドレイン領域に対して成される。活性領域は、時として活性層とも呼ばれるが、活性層／領域が基礎のシリコンウェハ基板自体の中にあってもよいことを当業者は理解されよう。ＣＥＳＬは、コンタクトが生じる領域をエッチングするために後で使用される化学反応に対する高いエッチング耐性を有するべきである。
図１Ａに示される構造が形成された後、プレメタル誘電体１１４が、隣接するダミーゲート構造１０２間のキャビティ／領域内に堆積され、そのようなキャビティは、ＣＥＳＬ１１２によってライニングされる。典型的には、プレメタル誘電体１１４は酸化物（例えば二酸化ケイ素）であり、高密度プラズマ（ＨＤＰ）堆積、スピンオン堆積、準常圧ＣＶＤ（ＳＡＣＶＤ）、原子層堆積（ＡＬＤ）、および流動性材料堆積など、様々なプロセスによって堆積することができる。プレメタル誘電体の目的は、活性デバイス層と第１のメタライゼーション層との隔離を提供すること、およびまた隣接するゲートを隔離することである。半製造されたデバイス１００は、次いで、上部（任意の余剰のプレメタル誘電体を含む）を除去するために化学機械研磨（ＣＭＰ）を施され、図１Ｂに示される構造が得られる。ＣＭＰプロセスは、典型的には、ＣＥＳＬ１１２とキャップ層１０８との間の境界面またはその付近で止まり、それにより、キャップ層１０８の大半は、ＣＭＰプロセス後に残る。
図１Ｂでの構造が形成された後、ダミーゲートスタック１０２の残りのキャップ層１０８およびシリコン層１０６、ならびにゲート誘電体１０４が除去されて、図１Ｃにおける構造が形成される。ゲート誘電体１０４は、典型的には、高い比誘電率を有する新たなゲート材料１０５（例えばＨｆＯ2）を堆積することができるように除去される。この置換材料は、ゲート誘電体１０５と呼ばれることもある。次に、シリコン層１０６とキャップ層１０８（すなわちダミーゲート）が前に位置されていたキャビティ内に、置換金属ゲート（ＲＭＧ）が形成される。ＲＭＧは、金属構造１２０とキャップ層１２２とを含む。置換金属ゲート構造（ＲＭＧ構造）１３０が、置換金属ゲート（金属構造１２０およびキャップ層１２２）と、スペーサ層１１０とを含む。ＲＭＧは、製造プロセスが完了した後に得られる最終的なデバイスでの最終的なゲート電極として働く。金属構造１２０は、（例えば必要に応じてｎ金属およびｐ金属を使用して）関連の位置に、非常に薄い仕事関数層を含むことがある。金属構造１２０の残りの部分は、タングステン、アルミニウム、コバルト、またはそれらの組合せなど、好ましい充填性能を有する金属を含むことがある。金属構造１２０が堆積された後、ＣＭＰプロセスが行われ、それにより、プレメタル誘電体１１４の上に堆積された金属が除去される。金属構造１２０を多少エッチバックするために、エッチングプロセスが行われることがある。次に、金属構造１２０上にキャップ層１２２が形成される。キャップ層は、幾つかの場合には窒化ケイ素でよく、幾つかの他の場合にはＳｉＣＮおよびＳｉＣＯが使用される。キャップ層１２２とスペーサ層１１０は、ゲート電極をソース／ドレインコンタクトから隔離する働きをする。キャップ層１２２の堆積後、さらなるＣＭＰプロセスが完了されて、図１Ｄでの構造が形成される。
次に、コンタクト誘電体１２４の層が堆積されて、図１Ｅに示される構造が形成される。コンタクト誘電体１２４は、例えば窒化ケイ素でよい。コンタクト誘電体１２４は、プレメタル誘電体１１４と同じ材料でも、異なる材料でもよい。コンタクト誘電体１２４の目的は、第１のメタライゼーション層が形成される高さまで誘電体材料を延ばすことである。次いで、コンタクトエッチングが行われて、コンタクト誘電体１２４／プレメタル誘電体１１４にキャビティがエッチングされる。ＣＥＳＬ１１２、ゲートキャップ層１２２、およびスペーサ層１１０が、ＲＭＧ構造間の所望のキャビティにエッチングプロファイルを限定する一助となり、またゲートの上部での短絡を防止する一助となる。これにより、図１Ｆに示される構造が得られる。次いで、キャビティを充填して、コンタクトを形成することができる。コンタクトエッチング後、望みに応じて、コンタクトおよびバックエンドオブライン（ＢＥＯＬ）処理が行われる。
コンタクトエッチング中に形成されるキャビティが金属構造１２０に近付きすぎる場合、ゲートとコンタクトの間での許容できないほど高い漏れ電流、またはさらには短絡回路が生じ得る。図１Ｆの点線の楕円で強調される領域は、そのような漏れが問題となり得る例示的な領域を示す。ＣＥＳＬ層１１２は、置換金属ゲートが形成された後、キャップ層１２２、またはスペーサ層１１０の上部を覆わないので（図１Ｄ参照）、コンタクトエッチング中、キャップ層１２２のオーバーエッチングの危険が存在する。キャップ層１２２は、完成したデバイスでの漏れを適切に保護するのには不十分な厚さが残されている場合に、オーバーエッチされているとみなされる。漏れを保護するための最小厚さは、デバイスのタイプ、デバイスが使用される用途、ならびに動作電圧および他の要件に依存する。コンタクトエッチングは、プレメタル誘電体１１４と、プレメタル誘電体１１４の下のＣＥＳＬ１１２とを貫通するのに十分な持続時間にわたって行われなければならない（なぜなら、このキャビティ内に形成されるコンタクトは、活性層１０１まで延在しなければならないからである）。この持続時間はまた、キャップ層１２２および／またはスペーサ層１１０をオーバーエッチングするのに十分なことがある。
コンタクトエッチングストップ層の材料および堆積：
本明細書における様々な実施形態において、許容できない漏れの危険を低減するために、図１Ａ〜図１Ｆに関して述べたプロセスが修正される。１つのタイプの修正は、ＣＥＳＬに関する代替材料の使用を含むことがある。施すことができる代替または追加のタイプの修正は、補助ＣＥＳＬの使用であり、補助ＣＥＳＬは、従来のＣＥＳＬ材料からなっていても、本明細書で開示される代替ＣＥＳＬ材料からなっていてもよい。補助ＣＥＳＬが使用される場合、プロセスフローは、以下にさらに論じるように、適時に補助ＣＥＳＬを堆積するように修正されることがある。典型的には、補助ＣＥＳＬが使用される場合、半製造されたデバイスは、事前に堆積されたＣＥＳＬを含む。すなわち、補助ＣＥＳＬは、しばしば、別のＣＥＳＬに加えて堆積される。
代替および／または補助ＣＥＳＬを製造するために使用される材料は、（一般には酸化ケイ素をエッチングする）コンタクトエッチングに対する高いエッチング耐性を有するべきである。さらに、ＣＥＳＬ材料は、酸化ケイ素の化学機械研磨に対する耐性を有するべきである。また、ＣＥＳＬ材料は、良い絶縁体（例えば、少ない漏れ、および高い破壊強度、例えば約８ＭＶ／ｃｍ以上の破壊強度を有する）であるべきであり、多くの場合には、ＣＥＳＬ材料が十分に低い比誘電率（例えば約７未満、例えば約５未満）を有すると有益である。ＣＥＳＬ材料は、金属含有化合物、例えばアルミニウムまたはマグネシウムを含む化合物でよい。他の幾つかの実施形態では、他の金属および金属含有化合物が使用されることもある。様々な場合に、ＣＥＳＬ材料は金属窒化物でよい。他の場合には、ＣＥＳＬ材料は金属酸化物である。ＣＥＳＬ材料の特定の例には、窒化アルミニウム（ＡｌＮ）、酸化アルミニウム（Ａｌ2Ｏ3）、酸窒化アルミニウム（ＡｌＯＮ）、窒化マグネシウム（Ｍｇ3Ｎ2）、酸化マグネシウム（ＭｇＯ）、およびそれらの組合せが含まれる。材料は、化学量論的でも、そうでなくてもよい。上述した資格を満たす他の材料を使用することもできる。幾つかの場合には、ＣＥＳＬ材料は、化学気相成長（ＣＶＤ）によって、または原子層堆積（ＡＬＤ）などの循環法によって堆積される。堆積は、プラズマ支援プロセスで行うことができる。これらの堆積法は、高いアスペクト比のギャップ内で良好なコンフォーマリティを有してＣＥＳＬ材料が堆積されるようにする。ＣＥＳＬ材料の応力および組成は、堆積条件（例えば、ＲＦ出力レベル、ＲＦ周波数、ＲＦ露出時間、投与時間、流量、パージ時間、圧力、温度など）を制御することによって調整することができる。１つの例示的な堆積プロセスを以下に述べる。
様々な実施形態において、ＣＥＳＬの形成は、反応チャンバ内で基板表面を金属含有前駆体に露出させることから始まる。幾つかの場合には、反応チャンバは、Ｌａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ（米国カリフォルニア州フリーモント（Ｆｒｅｍｏｎｔ））から市販されているＳＥＱＵＥＬ（商標）およびＶＥＣＴＯＲ（商標）ＰＥＣＶＤツールなど、化学気相成長（ＣＶＤ）または原子層堆積（ＡＬＤ）装置の一部でよい。有機金属化合物、金属水素化物、金属ハロゲン化物、および金属カルボニルが、適切な金属含有反応物として作用することがある。例えば、アルキル置換金属誘導体およびシクロペンタジエニル置換金属誘導体が使用されることがある。例示的な前駆体を以下に列挙する。金属含有反応物は、基板の表面上に吸着し、高温で反応（例えば分解）して、基板上に金属含有前駆体層を形成する。一般に、前駆体の性質に応じて、所望の品質を有する金属含有前駆体層を堆積するように堆積条件が最適化される。例えば、温度範囲を、前駆体に関する特定の分解メカニズムに有利に働くように最適化することができ、それにより、望みに応じて金属含有前駆体層の組成を調整する。典型的には、金属含有前駆体は、プラズマのない状態で送給される。金属含有前駆体によって形成される層は、前駆体層と呼ばれることもある。特定の実施形態では、金属含有前駆体の流れは、約１８０Ｌの反応器体積を仮定して、約７．５〜３０秒の間の持続時間にわたって約１０〜３５０ｓｃｃｍの間でよい。金属含有前駆体は、アルゴン、水素、ヘリウム、または窒素など不活性キャリアガス中で送給されることがあり、不活性キャリアガスは、約５０〜１０００ｓｃｃｍの間の流量で流れることがある。基板を金属含有前駆体に露出させるためにキャリアガスが使用されるとき、金属含有前駆体の全体的な流量がより高くなることがあり、例えば、約１５０〜９５０ｓｃｃｍの間のキャリアガス流に関して約１０〜２００ｓｃｃｍの間の純粋な金属含有反応物蒸気（例えばＴＭＡ）である。幾つかの実施形態では、ＴＭＡの全体の流量は、より低くてもよい。上述したように、これらの条件は、特定の前駆体および他の条件に合わせて調整することもできる。
前駆体層の厚さは、単層、または吸着の熱力学によって決定される飽和層を形成するように制御することができる。例えば、幾つかの実施形態では、前駆体層の厚さは、基板によって吸着することができる前駆体の厚さ以下である。したがって、幾つかの実施形態では、プロセスは、吸着制御され、制御不可能なほど多量の材料の堆積が回避される。パージステップ（以下に述べる）は、前駆体層の厚さが吸着特性によって制限されることを保証する一助となり得る。また、前駆体層の厚さは、前駆体流量、基板露出時間、基板温度、および堆積プロセスの他のパラメータを制御することによって調整することもできる。
上述したように、幾つかの場合には、金属含有反応物は、アルミニウムおよび／またはマグネシウムを含む。
例示的なアルミニウム含有反応物には、限定はしないが、トリアルキルアルミニウム前駆体（例えば、トリメチルアルミニウム（ＴＭＡ）、トリエチルアルミニウム（ＴＥＡ）、およびトリイソブチルアルミニウム（ＴＩＢＡ））が含まれる。アルミニウム含有反応物の他の例には、アルミニウムトリ（２，２，６，６−テトラメチル−３，５−ヘプタンジオナート）、およびトリ（ジメチルアミド）アルミニウム（ＩＩＩ）が含まれる。ジメチルアルミニウム水素化物（ＤＭＡＨ）など水素化物含有有機金属前駆体を使用することもできる。
例示的なマグネシウム含有反応物には、限定はしないが、有機金属マグネシウム含有前駆体、例えば、ビス（シクロペンタジエニル）マグネシウム、ビス（エチルシクロペンタジエニル）マグネシウム、ビス（ペンタメチルシクロペンタジエニル）マグネシウム、ビス（ｎ−プロピルシクロペンタジエニル）マグネシウム、および他の適切な前駆体が含まれる。
次に、反応チャンバをパージして、吸着されていない前駆体材料を除去することができる。パージは、反応チャンバを排気すること、および／または反応チャンバを不活性ガスでスイープすることを含むことができる。パージは、実質的に完全でも（それにより、吸着していない金属含有前駆体が微量しか残らない）、実質的に完全ではなくてもよい。特定の実施形態では、パージガスの流量は、約１５〜５００ｓｃｃｍの間である。パージガスは、金属含有前駆体の流れが停止された後に導入される。上述したように、パージ時間またはパージの持続時間は、気相でのアルミニウム含有前駆体を完全にパージするには不十分であることがあり、したがって、表面吸着と、反応空間内の気相での残留金属含有前駆体との両方が存在し、そのような残留金属含有前駆体は、基板の表面上にないか、または基板に緩く付着されている。多くの実施形態において、パージ時間と投与時間の比、例えば操作１０２と操作１０１の時間の比は、約３：１〜約２０：１の間、例えば約３．７５：１〜約１５：１の間でよい。幾つかの実施形態では、パージ時間は、約５秒未満であり、例えば約０．１秒〜約５秒の間、または約２秒である。幾つかの実施形態では、パージは、反応チャンバを排気することによって達成することができる。
反応チャンバがパージされた後、変換ステップが行われる。変換ステップは、第２の反応物を反応チャンバに送給し、第２の反応物を、基板表面上の吸着された金属含有反応物と反応させることを含む。第２の反応物は、窒素含有反応物、酸素含有反応物、炭素含有反応物、またはそれらの組合せでよい。第２の反応物は、約０．１〜２０ＳＬＭの間、例えば約１〜１０ＳＬＭの間の流量で反応チャンバに流れることがある。第２の反応物が反応チャンバ内に流れる持続時間は、約１〜６０秒の間、例えば約２．５〜３０秒の間でよい。第２の反応物は、不活性キャリアガス中で送給されることがあり、不活性キャリアガスは、約５００ｓｃｃｍ〜１０ＳＬＭの間の流量で流れることがある。また、第２の反応物は、水素ガスと共に送給されることもあり、水素ガスは、金属前駆体層から残留有機基を除去するように作用することができる。様々な実施形態において、得られる層は、約１．５オングストローム以上、典型的には３オングストローム／サイクルよりも大きい厚さを有する。
例示的な窒素含有反応物には、限定はしないが、窒素、アンモニア、ヒドラジン、アミン（例えば炭素を含むアミン）、例えばメチルアミン、ジメチルアミン、エチルアミン、イソプロピルアミン、ｔ−ブチルアミン、ジ−ｔ−ブチルアミン、シクロプロピルアミン、ｓｅｃ−ブチルアミン、シクロブチルアミン、イソアミルアミン、２−メチルブタン−２−アミン、トリメチルアミン、ジイソプロピルアミン、ジエチルイソプロピルアミン、ジ−ｔ−ブチルヒドラジン、ならびにアミンを含有する芳香族、例えばアニリン、ピリジン、およびベンジルアミンが含まれる。アミンは、第一級、第二級、第三級、または第四級（例えばテトラアルキルアンモニウム化合物）でよい。窒素含有反応物は、窒素以外のヘテロ原子を含有することができ、例えば、ヒドロキシルアミン、ｔ−ブチルオキシカルボニルアミン、およびＮ−ｔ−ブチルヒドロキシルアミンが、窒素含有反応物である。
例示的な酸素含有反応物には、限定はしないが、酸素、オゾン、亜酸化窒素、一酸化炭素、酸化窒素、二酸化窒素、酸化硫黄、二酸化硫黄、酸素含有炭化水素（ＣxＨyＯz）、水、それらの混合物などが含まれる。
特定の実施形態では、金属含有反応物と第２の反応物との反応は、プラズマエネルギー、熱エネルギー、またはＵＶエネルギーによって誘発されることがある。他の実施形態では、反応は、単に２つの前駆体が互いに接触した結果として生じ得る。プラズマによる変換が望まれる場合、そのようなプラズマは、任意の利用可能なプラズマ源からのものでよい（例えば、誘導結合型プラズマ、容量結合型プラズマ、マイクロ波プラズマ、遠隔プラズマ、インサイチュプラズマなど）。幾つかの場合には、インサイチュプラズマに比べて比較的緩い条件により、遠隔で発生されるプラズマが有益となり得る。遠隔プラズマは、基板を収容するチャンバから物理的に離隔されたチャンバ内で発生される。遠隔プラズマは、基板に送給されるとイオン種を失い、それにより基板への損傷の危険を減少する。
使用される周波数は、高周波（ＨＦ）成分および／または低周波（ＬＦ）成分を含むことがある。低周波ＲＦ出力は、１００ｋＨｚ〜２ＭＨｚの間の周波数を有するＲＦ出力を表す。ＬＦプラズマ源に関する典型的な周波数範囲は、約１００ｋＨｚ〜５００ｋＨｚの間でよく、例えば４００ｋＨｚの周波数が使用されることがある。高周波出力は、２ＭＨｚよりも高い周波数を有するＲＦ出力を表す。典型的には、ＨＦ ＲＦ周波数は、約２ＭＨｚ〜３０ＭＨｚの間の範囲内にある。一般に使用されるＨＦ ＲＦ値には、１３．５６ＭＨｚおよび２７ＭＨｚが含まれる。幾つかの実施形態では、約０Ｗ／ｃｍ2〜１．０Ｗ／ｃｍ2の範囲のＬＦ出力、および０．１〜１．５Ｗ／ｃｍ2の範囲のＨＦ出力を、変換ステップなどプラズマ支援操作で使用することができる。
熱的な変換が望まれる場合、ウェハは、第２の反応物の存在下で、少なくとも約３００〜３５０℃の温度に加熱されることがある。そのような熱処理は、繊細なＵＬＫ誘電体を含む基板を処理するのに特に有利である。
ＵＶによる変換が望まれる場合、基板は、第２の反応物の存在下でＵＶ光源に露出されることがある。ＵＶを使用する変換は、２００９年１２月２３日出願の米国特許出願第１２／６４６，８３０号にさらに論じられて記載されており、この特許文献を参照により本明細書に組み込む。
変換ステップは、前駆体層の堆積後に行われるので、時として後処理ステップと呼ばれる。様々な変換プロセスが、参照により本明細書に組み込む２０１０年１月１５日出願の米国特許出願第１２／６８８，１５４号に記載されている。これらの変換プロセスの任意のものが、本明細書で述べる方法と共に使用するのに適している。
変換ステップが行われた後、反応チャンバを排気および／またはスイープすることによって、反応チャンバをパージすることができる。多くの実施形態において、パージは、例えば窒素（Ｎ2）などのパージガスを流すことを含む。幾つかの実施形態では、パージガスは、約０ｓｃｃｍ〜約１０，０００ｓｃｃｍの間の流量で、約５秒〜約１０秒の間、または約６秒流される。このパージは、気相での残りの第２の反応物の実質的に全てを反応空間、ステーション、またはチャンバから除去するのに十分であり得る。
次いで、金属含有反応物の投与、パージ、変換、およびパージという基本操作が繰り返されて、所望の厚さを有する被膜が形成される。
１つの特定の例では、窒化アルミニウムＣＥＳＬが使用される。窒化アルミニウムを堆積するための特定のプロセス条件は、２０１４年２月１８日出願の「ＨＩＧＨ ＧＲＯＷＴＨ ＲＡＴＥ ＰＲＯＣＥＳＳ ＦＯＲ ＣＯＮＦＯＲＭＡＬ ＡＬＵＭＩＮＵＭ ＮＩＴＲＩＤＥ」という名称の米国特許出願第１４／１８３，２８７号に論じられており、この特許文献の全体を参照により本明細書に組み込む。
本明細書における論述の大半は、窒素含有被膜を生じる変換ステップに焦点を当てるが、他のタイプの変換が使用されることもあり、他のタイプの被膜が形成されることもある。例えば、金属−Ｏ結合を形成するための酸化変換は、プラズマ中で、露出された金属含有前駆体層を有する基板を酸素含有ガス（Ｏ2、ＣＯ2、Ｎ2Ｏなど）に接触させることによって実施することができる。他の実施形態では、例えばプラズマ中で前駆体層を炭化水素で処理することによって、変換ステップ中に金属−Ｃ結合が形成される。プラズマと共に、またはプラズマを伴わずに、所要の元素を含有する反応物、例えばＨ2Ｓ、Ｈ2Ｓｅ、Ｈ2Ｔｅ、ＰＨ3に基板を露出させることによって、それぞれ、変換ステップ中に金属−Ｓ、金属−Ｓｅ、金属−Ｔｅ、および金属−Ｐ被膜を形成することができる。これらのタイプの変換操作のために、直接プラズマと遠隔プラズマのどちらを使用することもできる。
特定の実施形態では、上述したような金属含有ＣＥＳＬは、図１に関して述べたプロセスフローに従って堆積される。幾つかの実装形態では、上述したような金属含有ＣＥＳＬは、補助ＣＥＳＬとして堆積される。補助ＣＥＳＬは、以下で述べるように、主ＣＥＳＬに加えて堆積される。主ＣＥＳＬは、上で開示したように金属含有ＣＥＳＬでよく、またはより従来のＣＥＳＬ材料でよい。
ＣＥＳＬ材料を堆積するためのプロセスフロー：
図１のプロセスフローが使用される場合に生じ得る１つの問題は、置換金属ゲート構造１３０内のスペーサ層１１０およびキャップ層１２２のオーバーエッチングである。このオーバーエッチングは、置換金属ゲート構造１３０内の金属構造１２０を露出させることがある。そのような露出は、コンタクトエッチングによって形成されたキャビティ内にコンタクト材料が堆積されるときに問題となる。コンタクト材料は、置換金属ゲート内の金属構造と物理的に直接接触すべきではない。
オーバーエッチングの危険を低減するために、異なるプロセスフローが使用されることがある。例えば、図２Ａ〜図２Ｈに示されるように、主ＣＥＳＬに加えて補助ＣＥＳＬが堆積されることがある。図３Ａ〜図３Ｈに示される別の例では、補助ＣＥＳＬを堆積せずに、主ＣＥＳＬが、図１Ａ〜図１Ｆで示されるものとは異なる時点で堆積されることがある。
図２Ａ〜図２Ｈは、主ＣＥＳＬと補助ＣＥＳＬの両方が使用されるプロセスフローを示す。図２Ａ〜図２Ｄは、図１Ａ〜図１Ｄに密接に対応し、簡単にするために、説明は繰り返さない。１つの顕著な相違点は、図１Ａ〜図１Ｄでのプレメタル誘電体材料１１４が、図２Ａ〜図２Ｄでは犠牲プレメタル誘電体材料２１４であることである。図２Ｇに示され、以下にさらに述べるように、犠牲プレメタル誘電体２１４は除去され、置換誘電体２６０で置換される。犠牲ＰＭＤ材料２１４は、容易にエッチングされるべきであり、スペーサ１１０およびキャップ層１２２に関して使用される材料（これらはしばしば窒化物材料である）に勝る高いエッチング選択性を有するべきである。すなわち、スペーサ１１０またはキャップ１２２を除去することなく犠牲ＰＭＤ材料２１４を除去することが容易であるように犠牲ＰＭＤ材料２１４を選択すべきである。特定の例では、犠牲ＰＭＤは酸化ケイ素であるが、幾つかの実施形態はそれに限定されない。酸化ケイ素（例えばＳｉＯ2）は、１つまたは複数の元素でドープされることがある。幾つかの場合には、酸化ケイ素は、より迅速にエッチングするように導入された有孔性を有する。これらの図の別の相違点は、図１Ａ〜図１ＦでのＣＥＳＬ１１２が、図２Ａ〜図２Ｈでは「主ＣＥＳＬ２１２」と称されることである。主ＣＥＳＬ２１２は、従来のＣＥＳＬ材料から形成されても、上述したような金属含有材料から形成されてもよい。用語「主」は、主ＣＥＳＬ２１２を補助ＣＥＳＬ２５０と区別するために含まれる。
図２Ｅは、犠牲プレメタル誘電体材料２１４が除去された後の半製造されたデバイス１００を示す。犠牲プレメタル誘電体２１４は、ウェットまたはドライエッチング操作によって除去されることがある。１つの例示的なウェットエッチング操作は、希釈ＨＦを含む湿潤浴内にデバイスを配置することを含む。希釈ＨＦは、酸化ケイ素（例えば犠牲ＰＭＤ）を溶解し、窒化ケイ素（例えば、スペーサ、キャップ層、および幾つかの場合には主ＣＥＳＬ）をほぼそのまま残す。適宜、他のウェットおよびドライエッチング操作が使用されてもよい。プレメタル誘電体を除去することなく補助ＣＥＳＬが堆積される関連のプロセスフロー（図示せず）はあまり望ましくない。なぜなら、補助ＣＥＳＬがプレメタル誘電体を覆うからであり、これは、コンタクトエッチング中に問題を引き起こすおそれがある。
次に、補助ＣＥＳＬ２５０がブランケット層として堆積され、ブランケット層は、図２Ｆに示されるように、主ＣＥＳＬ２１２、スペーサ１１０、およびキャップ１２２と物理的に直接接触する。補助ＣＥＳＬ２５０は、上述したように金属含有材料でよい。補助ＣＥＳＬ２５０のために従来のＣＥＳＬ材料（例えば窒化ケイ素や炭化ケイ素など）が使用されることもある。補助ＣＥＳＬ材料２５０が、コンタクトエッチング中にエッチングに対して耐性を有することが有益である（しかし、コンタクトエッチングは、置換ゲート構造１３０間の補助ＣＥＳＬ２５０を通って活性領域１０１に達するようにエッチングしなければならないので、そのようなエッチング耐性は、少なくとも水平向きでは完璧にすべきではない）。多くの場合、補助ＣＥＳＬ材料２５０は、コンタクトエッチングに対して、従来のＣＥＳＬ材料よりも高い耐性を有する。補助ＣＥＳＬ２５０は、コンタクトエッチング中に、スペーサ１１０およびキャップ１２２のオーバーエッチングに対する改良された保護を提供する。この改良された保護は、コンタクトエッチング中に金属構造１２０が露出される危険を低減する。幾つかの実施形態では、補助ＣＥＳＬ２５０は、約１ｎｍ〜５０ｎｍの間、例えば約２ｎｍ〜１０ｎｍの間の厚さを有する。それとは関係なく、置換金属ゲートおよびスペーサ１１０の上面を覆う補助ＣＥＳＬ２５０の位置が、コンタクトエッチング中のＲＭＧの露出に対するさらなる保護を提供する。
次に、図２Ｇに示されるように、補助ＣＥＳＬ２５０の上に置換誘電体２６０が堆積される。置換誘電体２６０は、犠牲プレメタル誘電体２１４と同じ材料でも、異なる材料でもよい。図２Ａ〜図２Ｈに示されるプロセスフローを使用する１つの利点は、図１Ａ〜図１Ｆで使用されるプレメタル誘電体材料１１４に比べて、置換誘電体材料２６０に関する自由度が高いことである。例えば、（図１Ａ〜図１Ｆのプロセスフローでの）プレメタル誘電体１１４および（図２Ａ〜図２Ｇのプロセスフローでの）犠牲プレメタル誘電体２１４に関する材料の選択は、上述した化学機械研磨ステップにより制約されることがある。プレメタル誘電体１１４および犠牲プレメタル誘電体２１４の構造／材料は、化学機械研磨中に、構造に対する機械的安定性を提供する。（例えば寄生容量を減少させるために）そのような誘電体材料が占有する領域で低ｋ材料または他のタイプの材料を使用することが望ましいことがあるが、これらの低ｋ材料は、ＣＭＰによって平坦化するのが難しいことがある。例えば、低ｋ材料が使用される場合、所望の時間／位置でＣＭＰプロセスを停止することはより難しいことがある。図２Ａ〜図２Ｈに示される修正されたプロセスフローは、異なる誘電体材料（犠牲ＰＭＤ２１４と置換誘電体２６０）をそれぞれの目的のために個別に最適化できるようにする。例えば、犠牲プレメタル誘電体２１４は、好ましいＣＭＰ結果をもたらすように選択された材料（例えば酸化ケイ素）でよく、置換誘電体２５０は、他の望ましい品質（例えば、低い比誘電率、少ない漏れ、高い破壊電界）を提供するように選択された材料でよい。酸化ケイ素を犠牲プレメタル誘電体のための優れた候補材料にするさらなる要因として、ゲート集積の容易さおよび高温安定性が挙げられる。置換誘電体２６０は、二酸化ケイ素、または炭素ドープ酸化物などの低ｋ材料でよい。低ｋ材料は、デバイス内の寄生容量を減少させる点で有益であり得る。
図２Ａ〜図２Ｈに示されるプロセスフローにおける利点と同様の利点は、スペーサ層１１０およびキャップ１２２に関して選択される材料の自由度の増加である。従来のプロセスフローでは、キャップ層１２２の材料は、コンタクトエッチング中の金属構造１２０のオーバーエッチングおよび露出を防止するために高いエッチング耐性を提供するように選択される。残念ながら、高いエッチング耐性を示す材料は、比較的高い比誘電率を有する傾向もある。キャップ層１２２に関して低ｋ材料を使用することが望まれることがあるが、これらの材料は、一般には、十分なエッチング耐性を提供しないので利用可能でない。補助ＣＥＳＬ２５０が使用される場合、その補助ＣＥＳＬ２５０が、望まれるエッチング耐性の大半を提供する。したがって、キャップ層１２２およびスペーサ層１１０のために選択される材料に関して自由度がより高い。同様に、従来のスペーサおよびキャップ材料が使用される場合でさえ、補助ＣＥＳＬ２５０およびその改良されたエッチング保護が、スペーサおよびキャップ材料を堆積するために使用されるプロセス窓の自由度を高める。幾つかの実施形態では、スペーサ層１１０またはキャップ層１２２に使用される材料は、低ｋ材料でよい。上述したように、低ｋ材料は、寄生容量を減少させるのに有益であり得る。幾つかの実施形態では、スペーサ層１１０および／またはキャップ層１２２のために選択される材料は、約７以下、例えば約５以下の比誘電率を有することができる。従来、これらの電界効果トランジスタ（ＦＥＴ）用途でのスペーサおよびキャップ材料は、約６以上の比誘電率を有する。これらのより高い比誘電率は望ましくないが、補助（または代替）ＣＥＳＬ材料が提供されない場合にそのような層が必要とすることがある高いエッチング耐性に関係している。開示されるプロセスフローは、幾つかのさらなるステップ（例えば、犠牲ＰＭＤの除去、補助ＣＥＳＬの堆積、および置換誘電体の堆積）を含むが、これらの追加のステップは、漏れおよび寄生容量の危険の最小化、キャップ材料、スペーサ材料、および置換誘電体材料の選択の自由度の増加、そのような材料を形成するための処理窓の拡大、ならびにコンタクトエッチングを行うための処理窓の拡大に関係付けられる大きな利益を提供する。
置換誘電体２６０は、様々な方法によって堆積することができる。幾つかの場合には、２ステッププロセスが使用され、第１のステップが、置換金属ゲート構造１３０間のギャップを充填し、第２のステップが、第１のメタライゼーション層が形成される高さまで、上乗せてさらに堆積する。他の場合には、堆積は、単一ステップで行われる。置換誘電体２６０（および犠牲ＰＭＤ２１４）を堆積するための例示的なプロセスには、限定はしないが、スピンオンガラス法、準常圧化学気相成長（ＳＡＣＶＤ）法、高密度プラズマ化学気相成長（ＨＤＰＣＶＤ）法、化学気相成長（ＣＶＤ）法、原子層堆積（ＡＬＤ）法、および流動性材料法が含まれる。
置換誘電体２６０が堆積された後、コンタクトエッチングが行われ、図２Ｈに示される構造が得られる。このステップ後、コンタクトおよびＢＥＯＬ処理が通常通り行われる。補助ＣＥＳＬ２５０は、ＲＭＧおよびスペーサを覆うその位置により、補助ＣＥＳＬが使用されない場合に比べて優れたエッチング保護を提供する。図１Ａ〜図１Ｆに示されるプロセスフローに比べて、主ＣＥＳＬ２１２およびキャップ層１２２は、エッチングの度合いがより小さく、スペーサが削られる量が減少される。改良されたエッチング保護は、金属構造１２０がコンタクトエッチング中に露出される、またはほぼ露出される危険を最小限にし、よりロバストであり、不良である（または不良になる）可能性のより小さいデバイスをもたらす。置換金属ゲート内の金属構造の周りで誘電体材料の十分な厚さを保つことによって、コンタクトとゲートの間の漏れ、および破壊故障が最小限にされる。
別の代替プロセスフローでは、ＣＥＳＬが１つだけ使用されるが、図１Ａ〜図１Ｆに示されるのとは異なる時点に堆積される。そのようなプロセスフローの一例が、図３Ａ〜図３Ｈに示されている。このプロセスは、図３Ａに示されるように、基板から始まる。活性層または領域１０１およびゲート誘電体１０４の上に、非晶質または多結晶シリコン層１０６と、キャップ層１０８と、スペーサ層１１０とを含むダミーゲート構造１０２が堆積される。ダミーゲート構造１０２の内部に、シリコン層１０６とキャップ層１０８とを含むダミーゲート（符号なし）がある。次に、ダミーゲート構造１０２間に犠牲プレメタル誘電体材料２１４が堆積され、ＣＭＰプロセスが行われて、図３Ｂに示される構造が形成される。次いで、ダミーゲート（すなわちシリコン層１０６とキャップ層１０８）が除去されて、図３Ｃに示される構造が形成される。ダミーゲートおよびゲート誘電体１０４が除去された後、新たなゲート誘電体１０５と、金属構造１２０およびキャップ層１２２を含む置換金属ゲートとが堆積される。これらの堆積は、ＣＭＰを含むことがある。金属構造１２０と、キャップ層１２２と、スペーサ層１１０とが一体となって、置換金属ゲート構造１３０を形成する。次に、犠牲プレメタル誘電体材料２１４が除去されて、図３Ｅに示される構造が形成される。プロセスにおけるこの時点で、材料のブランケットとしてＣＥＳＬ３１２が堆積され、ＣＥＳＬ３１２は、活性層１０１、スペーサ層１１０、およびキャップ層１２２と物理的に直接接触する。この実施形態では、ＣＥＳＬは、約１〜５０ｎｍの間、例えば約２〜１０ｎｍの間の厚さに堆積されることがある。ＣＥＳＬ３１２の堆積により、図３Ｆに示される構造が得られる。ＣＥＳＬ３１２は、従来のＣＥＳＬ材料でよく、または上述したような金属含有材料でよい。一例では、ＣＥＳＬ３１２は、窒化アルミニウムである。別の例では、ＣＥＳＬ３１２は、酸化アルミニウムまたは酸窒化アルミニウムである。使用することができる他のＣＥＳＬ材料は上述した。ＣＥＳＬ３１２の堆積後、隣接する置換金属ゲート構造１３０間のギャップ内に置換誘電体２６０が堆積される。置換誘電体２６０は、コンタクトの高さまで堆積され、図３Ｇに示される構造が得られる。次に、コンタクトエッチングが行われ、それにより図３Ｈに示される構造が得られる。置換金属ゲートの形成後にＣＥＳＬ３１２が堆積されたので、ＣＥＳＬは、オーバーエッチングに対する優れた保護を提供することが可能であり、それにより、金属構造１２０を露出させるまたはほぼ露出させる危険を最小限にする。
上で図２Ａ〜図２Ｇに示されるプロセスフローに関係付けられた利益が、図３Ａ〜図３Ｇに示されるプロセスフローにも当てはまる（しかし、ＣＥＳＬが１つしかないので、得られる利益は、より小さくなることがある）。特に、そのような利益は、キャップ層１２２およびスペーサ層１１０を形成するための材料および堆積条件の自由度の増加、置換誘電体２６０の自由度／最適化の増加、および不良デバイスを形成する危険の低減に関係することがある。
装置：
本明細書で述べる方法は、任意の適切な装置または装置の組合せによって行うことができる。様々な堆積ステップが、化学気相成長装置または原子層堆積装置、例えばＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ（米国カリフォルニア州フリーモント）から市販されているＡｌｔｕｓ（登録商標）製品系列、Ｖｅｃｔｏｒ（登録商標）製品系列、および／またはＳｐｅｅｄ（登録商標）製品系列の装置で行われることがある。スピンオンおよび流動性被膜プロセスなど他の堆積プロセスが、そのような目的のために設計された装置で行われることもある。また、エッチングプロセスは、ウェット処理装置およびドライ処理装置を含む任意の適切な装置で行われることもある。適切な装置の例には、やはりＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎから市販されているＫｉｙｏ（登録商標）製品系列およびＶｅｒｓｙｓ（登録商標）製品系列が含まれることがある。開示される実施形態は、特定の装置または装置の組合せに限定されず、任意の適切な装置を使用することができる。
適切な装置は、一般には、プロセス操作を達成するためのハードウェアと、本発明によるプロセス操作を制御するための命令を有するシステム制御装置とを含む。例えば、幾つかの実施形態では、ハードウェアは、プロセスツールに含まれる１つまたは複数のプロセスステーションを含むことがある。
システム制御装置：
幾つかの実装形態では、制御装置は、上述した例の一部でよいシステムの一部である。そのようなシステムは、処理ツール、チャンバ、処理用のプラットフォーム、および／または専用処理構成要素（ウェハペデスタル、ガスフローシステムなど）を含めた半導体処理機器を備えることがある。これらのシステムは、半導体ウェハまたは基板の処理前、処理中、および処理後にそれらの動作を制御するための電子回路と一体化されることがある。電子回路は、「制御装置」と呼ばれることもあり、システムの様々な構成要素または一部分を制御することができる。制御装置は、処理要件および／またはシステムのタイプに応じて、本明細書で開示されるプロセスの任意のものを制御するようにプログラムすることができ、そのようなプロセスは、処理ガスの送給、温度設定（例えば加熱および／または冷却）、圧力設定、真空設定、出力設定、高周波（ＲＦ）発生器の設定、ＲＦ整合回路の設定、周波数設定、流量設定、流体搬送設定、位置および動作の設定、ツール内外へのウェハ移送、および特定のシステムに接続またはインターフェースされた他の移送ツールおよび／またはロードロックへの／からのウェハ移送を含む。
広範に言うと、制御装置は、例えば、命令を受信する、命令を送信する、動作を制御する、洗浄操作を可能にする、およびエンドポイント測定を可能にする様々な集積回路、論理回路、メモリ、および／またはソフトウェアを有する電子回路として定義することができる。集積回路は、プログラム命令を格納するファームウェアの形態でのチップ、デジタル信号処理装置（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）として定義されるチップ、および／または１つまたは複数のマイクロプロセッサ、もしくはプログラム命令（例えばソフトウェア）を実行するマイクロコントローラを含むことがある。プログラム命令は、様々な個別の設定（またはプログラムファイル）の形態で制御装置に通信される命令でよく、特定のプロセスを半導体ウェハ上で、もしくは半導体ウェハ用に、またはシステムに対して実施するための動作パラメータを定義する。幾つかの実施形態では、動作パラメータは、ウェハの１つまたは複数の層、材料、金属、酸化物、シリコン、二酸化ケイ素、表面、回路、および／またはダイの製造中に１つまたは複数の処理ステップを達成するためにプロセスエンジニアによって定義されるレシピの一部でよい。
幾つかの実装形態では、制御装置は、コンピュータの一部でよく、またはコンピュータに結合されていてよく、コンピュータは、システムと一体化される、システムに結合される、システムにネットワーク化される、またはそれらの組合せで構成される。例えば、制御装置は、「クラウド」または工場ホストコンピュータシステムの全てもしくは一部でよく、ウェハ処理の遠隔アクセスを可能にすることができる。コンピュータは、システムへの遠隔アクセスを可能にすることがあり、製造操作の現在の進行状況を監視し、過去の製造操作の履歴を検査し、複数の製造操作から傾向または性能規準を検査して、現在の処理のパラメータを変更する、現在の処理に続くように処理ステップを設定する、または新たなプロセスを開始する。幾つかの例では、遠隔コンピュータ（例えばサーバ）が、ローカルネットワークまたはインターネットを含むことがあるネットワークを介してシステムにプロセスレシピを提供することができる。遠隔コンピュータはユーザインターフェースを含むことがあり、ユーザインターフェースは、パラメータおよび／または設定の入力またはプログラミングを可能にし、これらのパラメータおよび／または設定は、次いで遠隔コンピュータからシステムに通信される。幾つかの例では、制御装置は、１つまたは複数の操作中に行うべき各処理ステップに関するパラメータを指定するデータの形態で命令を受信する。パラメータが、実施すべきプロセスのタイプ、および制御装置が対話または制御するように構成されたツールのタイプに特有のものであり得ることを理解されたい。したがって、上述したように、制御装置は、例えば１つまたは複数のディスクリート制御装置を含むことによって分散されることがあり、それらの制御装置は、互いにネットワーク化され、本明細書で述べるプロセスや制御など共通の目的に向けて協働する。そのような目的のための分散型制御装置の一例は、（例えば、プラットフォームレベルで、または遠隔コンピュータの一部として）遠隔に位置された１つまたは複数の集積回路と通信するチャンバにある１つまたは複数の集積回路であり、これらは組み合わさってチャンバでのプロセスを制御する。
限定はしないが、例示的なシステムには、プラズマエッチングチャンバまたはモジュール、堆積チャンバまたはモジュール、スピンリンスチャンバまたはモジュール、金属めっきチャンバまたはモジュール、クリーンチャンバまたはモジュール、ベベルエッジエッチングチャンバまたはモジュール、物理気相成長（ＰＶＤ）チャンバまたはモジュール、化学気相成長（ＣＶＤ）チャンバまたはモジュール、原子層堆積（ＡＬＤ）チャンバまたはモジュール、原子層エッチング（ＡＬＥ）チャンバまたはモジュール、イオン注入チャンバまたはモジュール、トラックチャンバまたはモジュール、および、半導体ウェハの作製および／または製造に関連付けられるまたは使用されることがある任意の他の半導体処理システムが含まれることがある。
上述したように、ツールによって行うべきプロセスステップに応じて、制御装置は、他のツール回路またはモジュール、他のツール構成要素、クラスタツール、他のツールインターフェース、隣接するツール、近隣のツール、全工場内に位置されたツール、メインコンピュータ、別の制御装置、または、ウェハのコンテナを半導体製造工場内のツール位置および／または装填ポートに／から導く材料輸送で使用されるツールの１つまたは複数と通信することができる。
上述した様々なハードウェアおよび方法実施形態は、例えば、半導体デバイス、ディスプレイ、ＬＥＤ、太陽光発電パネルなどの作製または製造のためのリソグラフィパターン形成ツールまたはプロセスに関連して使用することができる。必須ではないが、典型的には、そのようなツール／プロセスは、共通の製造施設で一緒に使用または実施される。
被膜のリソグラフィパターン形成は、典型的には、以下のステップの幾つかまたは全てを含み、各ステップが、幾つかの可能なツールによって実現可能にされる：（１）スピンオンまたはスプレーオンツールを使用して、加工対象物、例えば窒化ケイ素被膜が上に形成された基板にフォトレジストを塗布するステップ；（２）ホットプレートまたは炉または他の適切な硬化ツールを使用してフォトレジストを硬化するステップ；（３）ウェハステッパなどのツールを用いて可視光またはＵＶ光またはＸ線光でフォトレジストを露光するステップ；（４）ウェットベンチやスプレー現像装置などのツールを使用して、レジストを現像し、レジストを選択的に除去し、それによりレジストをパターン形成するステップ；（５）ドライエッチングまたはプラズマ支援エッチングツールを使用することによって、下にある被膜または加工対象物にレジストパターンを転写するステップ；および（６）ＲＦまたはマイクロ波プラズマレジストストリッパなどのツールを使用してレジストを除去するステップ。幾つかの実施形態では、アッシャブルハードマスク層（非晶質炭素層など）および別の適切なハードマスク（反射防止層など）が、フォトレジストの塗布前に堆積されることがある。
本明細書で述べる構成および／または手法は、性質上例示にすぎず、多くの変形が可能であるので、これらの特定の実施形態または例は、限定的な意味とみなすべきではないことを理解されたい。本明細書で述べる特定のルーチンまたは方法は、多くの処理ストラテジのうちの１つまたは複数を表すことがある。したがって、例示される様々な作用は、例示される順序で、他の順序で、もしくは並列して実施することができ、または幾つかの場合には省略することができる。同様に、上述したプロセスの順序を変えることもできる。
本開示の主題は、様々なプロセス、システム、および構成の全ての新規であり自明でない組合せおよび部分的組合せ、ならびに、本明細書で開示される他の特徴、機能、作用、および／または特性、ならびにそれらの全ての均等形態を含む。

Claims (30)

  1. ゲートおよびコンタクトキャビティを形成する方法であって、
    （ａ）基板上に複数のダミーゲート構造を形成するステップであって、各ダミーゲート構造が、（ｉ）キャップ層と、（ｉｉ）前記キャップ層の下に位置決めされたシリコンを含む層と、（ｉｉｉ）前記キャップ層および前記シリコンを含む層の垂直な側壁と接触するスペーサ層とを備えるステップと、
    （ｂ）前記ダミーゲート構造の上、および基板上の活性領域の上に、主コンタクトエッチストップ層を堆積するステップと、
    （ｃ）隣接するダミーゲート構造間に位置決めされた複数のギャップ内に、犠牲プレメタル誘電体材料を堆積するステップと、
    （ｄ）前記キャップ層および前記シリコンを含む層を前記ダミーゲート構造から除去するステップと、
    （ｅ）金属構造と、前記金属構造の上に位置決めされるキャップ層とを備える複数の置換金属ゲートを堆積するステップであって、前記置換金属ゲートが、前記ダミーゲート構造の前記キャップ層および前記シリコンを含む層によって前に占有されていた空間内に堆積されるステップと、
    （ｆ）前記犠牲プレメタル誘電体材料を除去するステップと、
    （ｇ）補助コンタクトエッチストップ層を堆積するステップであって、前記補助コンタクトエッチストップ層が、主コンタクトエッチストップ層、前記スペーサ層、および前記置換金属ゲートの前記キャップ層と物理的に接触するステップと、
    （ｈ）前記補助コンタクトエッチストップ層の上に置換誘電体材料を堆積するステップであって、前記置換誘電体材料が、隣接する置換金属ゲート間のギャップ内、および前記置換金属ゲートの上に堆積されるステップと、
    （ｉ）前記置換誘電体材料、前記補助コンタクトエッチストップ層、および前記主コンタクトエッチストップ層を通してエッチングして、主コンタクトエッチストップ層の下、および隣接する置換金属ゲート間で前記活性領域を露出させ、それによりコンタクトキャビティを形成するステップと
    を含む方法。
  2. 前記主コンタクトエッチストップ層および前記補助コンタクトエッチストップ層の少なくとも一方が金属含有材料を含む請求項１に記載の方法。
  3. 前記金属含有材料中の前記金属がアルミニウムおよび／またはマグネシウムである請求項２に記載の方法。
  4. 前記アルミニウムおよび／またはマグネシウムが、窒化物または酸化物の形態で提供される請求項３に記載の方法。
  5. 前記補助コンタクトエッチストップ層を堆積するステップが、
    金属含有前駆体を前記基板の表面に吸着させる条件下で、前記金属含有前駆体を反応チャンバ内に流し、前記基板を前記金属含有前駆体に露出させるステップと、
    吸着されていない金属含有前駆体の大部分を前記反応チャンバから除去するために前記反応チャンバをパージするステップと、
    第２の前駆体を前記反応チャンバ内に流し、前記金属含有前駆体および第２の前駆体を変換して、前記補助コンタクトエッチストップ層を形成するステップと
    を含む請求項１から請求項４のいずれか一項に記載の方法。
  6. 前記金属含有前駆体を流すステップ、前記反応チャンバをパージするステップ、前記第２の前駆体を前記反応チャンバに流すステップ、および変換するステップが、循環的に行われる請求項５に記載の方法。
  7. 前記金属含有前駆体および第２の前駆体を変換するステップが、前記基板をプラズマに露出させるステップを含む請求項５に記載の方法。
  8. 前記金属含有前駆体および第２の前駆体を変換するステップが、前記基板をＵＶ放射および／または高温に露出させるステップを含む請求項５に記載の方法。
  9. 前記主コンタクトエッチストップ層または前記補助コンタクトエッチストップ層が、ＳｉＮ、ＳｉＣＮ、またはＳｉＣＯを含む請求項１から請求項８のいずれか一項に記載の方法。
  10. 前記置換誘電体材料が、約５以下の比誘電率を有する低ｋ材料である請求項１から請求項９のいずれか一項に記載の方法。
  11. 前記スペーサ層と前記置換金属ゲート内の前記キャップ層との少なくとも一方が、約５以下の比誘電率を有する低ｋ材料を含む請求項１から請求項１０のいずれか一項に記載の方法。
  12. ゲートおよびコンタクトキャビティを形成する方法であって、
    （ａ）前記基板上に複数のダミーゲート構造を形成するステップであって、前記ダミーゲート構造が、（ｉ）キャップ層と、（ｉｉ）前記キャップ層の下に位置決めされたシリコンを含む層と、（ｉｉｉ）前記キャップ層および前記シリコンを含む層の垂直な側壁と接触するスペーサ層とを備えるステップと、
    （ｂ）隣接するダミーゲート構造間に犠牲プレメタル誘電体材料を堆積するステップと、
    （ｃ）前記キャップ層および前記シリコンを含む層を前記ダミーゲート構造から除去するステップと、
    （ｄ）金属構造と、前記金属構造の上に位置決めされるキャップ層とを備える置換金属ゲートを形成するステップであって、前記置換金属ゲートが、前記キャップ層および前記シリコンを含む層が前記ダミーゲート構造から除去された位置に形成されるステップと、
    （ｅ）前記犠牲プレメタル誘電体材料を除去するステップと、
    （ｆ）前記スペーサ層、前記置換金属ゲートの前記キャップ層、および前記基板上の活性領域に物理的に接触させてコンタクトエッチストップ層を堆積するステップと、
    （ｇ）前記コンタクトエッチストップ層の上に置換誘電体材料を堆積するステップであって、前記置換誘電体材料が、隣接する置換金属ゲート間に位置決めされたギャップ内、および前記置換金属ゲートの上に堆積されるステップと、
    （ｈ）前記置換誘電体材料および前記コンタクトエッチストップ層を通してエッチングして、前記コンタクトエッチストップ層の下、および隣接する置換金属ゲート間で前記活性領域を露出させ、それによりコンタクトキャビティを形成するステップと
    を含む方法。
  13. 前記コンタクトエッチストップ層が金属含有材料を含む請求項１２に記載の方法。
  14. 前記金属含有材料中の前記金属がアルミニウムおよび／またはマグネシウムを含む請求項１３に記載の方法。
  15. 前記金属含有材料が、酸化物または窒化物の形態で提供される請求項１３または請求項１４に記載の方法。
  16. 前記コンタクトエッチストップ層を堆積するステップが、
    金属含有前駆体を前記基板の表面に吸着させる条件下で、前記金属含有前駆体を反応チャンバ内に流し、前記基板を前記金属含有前駆体に露出させるステップと、
    吸着されていない金属含有前駆体の大部分を前記反応チャンバから除去するために前記反応チャンバをパージするステップと、
    第２の前駆体を前記反応チャンバ内に流し、前記金属含有前駆体および第２の前駆体を変換して、前記補助コンタクトエッチストップ層を形成するステップと
    を含む請求項１２から請求項１５のいずれか一項に記載の方法。
  17. 前記金属含有前駆体および第２の前駆体を変換するステップが、前記基板をプラズマに露出させるステップを含む請求項１６に記載の方法。
  18. 前記金属含有前駆体および第２の前駆体を変換するステップが、前記基板をＵＶ放射および／または高温に露出させるステップを含む請求項１６に記載の方法。
  19. 前記置換誘電体材料、前記スペーサ層、および前記置換金属ゲート内の前記キャップ層の少なくとも１つが、約５以下の比誘電率を有する低ｋ材料を含む請求項１２から請求項１８のいずれか一項に記載の方法。
  20. 前記コンタクトエッチストップ層が、約１〜５０ｎｍの間の厚さに堆積される請求項１２から請求項１９のいずれか一項に記載の方法。
  21. トランジスタを製造する方法であって、
    （ａ）ソースおよび／またはドレイン領域のための複数の電気コンタクト領域に隣接して複数のダミーゲート構造を形成するステップであって、各ダミーゲート構造が誘電体スペーサを備え、前記誘電体スペーサが、前記コンタクト領域の１つと、前記スペーサに当接するダミーゲートとを離隔するステップと、
    （ｂ）前記複数のダミーゲート構造および隣接する電気コンタクト領域の上に犠牲プレメタル誘電体を形成するステップと、
    （ｃ）前記ダミーゲートを除去し、その一方で、前記電気コンタクト領域の上に位置決めされた前記スペーサおよび前記犠牲プレメタル誘電体を実質的に保つステップと、
    （ｄ）前記ダミーゲートが位置されていた場所に置換ゲートを形成するステップと、
    （ｅ）前記犠牲プレメタル誘電体を除去するステップであって、前記犠牲プレメタル誘電体を除去した後に、複数の置換ゲート構造および隣接する電気コンタクト領域が露出され、前記置換ゲート構造がそれぞれ、置換ゲートと、関連の誘電体スペーサとを備えるステップと、
    （ｆ）前記複数の置換ゲート構造および隣接する電気コンタクト領域の上にコンタクトエッチストップ層を形成するステップと、
    （ｇ）前記コンタクトエッチストップ層の上に置換プレメタル誘電体を形成するステップと、
    （ｈ）前記置換プレメタル誘電体およびコンタクトエッチストップ層を通して選択的にエッチングして、前記置換ゲートを露出させずに前記電気コンタクト領域を露出させるステップと
    を含む方法。
  22. 前記電気コンタクト領域が、（ｉ）活性領域、または（ｉｉ）主コンタクトエッチストップ層および下にある活性領域を備える請求項２１に記載の方法。
  23. 前記ダミーゲートが、シリコン部分と、ＳｉＮ、ＳｉＣＮ、またはＳｉＣＯを含むキャップ層とを備える請求項２１または請求項２２に記載の方法。
  24. 前記犠牲プレメタル誘電体を形成するステップが、前記ダミーゲート構造および隣接するコンタクト領域の上にプレメタル誘電体材料を堆積するステップと、前記堆積されたプレメタル誘電体材料を平坦化するステップとを含む請求項２１から請求項２３のいずれか一項に記載の方法。
  25. 前記犠牲プレメタル誘電体が二酸化ケイ素を含む請求項２１から請求項２４のいずれか一項に記載の方法。
  26. 前記二酸化ケイ素がドープされる、または有孔にされる請求項２５に記載の方法。
  27. 置換ゲートを形成するステップが、
    前記犠牲プレメタル誘電体の上、および前記ダミーゲートがあった領域に置換ゲート材料を堆積するステップと、
    前記堆積された置換金属ゲート材料を平坦化して、前記犠牲プレメタル誘電体の上の領域から前記置換金属ゲート材料を除去するステップと
    を含む請求項２１から請求項２６のいずれか一項に記載の方法。
  28. さらに、
    前記置換ゲートの一部を除去するステップと、
    前記犠牲プレメタル誘電体、および前記置換ゲートの残りの部分の上に置換ゲートキャップ材料を堆積するステップと、
    前記堆積された置換金属ゲート材料を平坦化して、前記プレメタル誘電体の上の領域から前記置換金属ゲート材料を除去するステップと
    を含む請求項２１から請求項２７のいずれか一項に記載の方法。
  29. 前記置換プレメタル誘電体およびコンタクトエッチストップ層を通して選択的にエッチングするステップが、ステップ（ｆ）で堆積された前記コンタクトエッチストップ層によって保護されていない場合には前記誘電体スペーサをかなり腐食することになる条件下で行われる請求項２１から請求項２８のいずれか一項に記載の方法。
  30. トランジスタを形成する方法であって、
    （ａ）半製造された半導体デバイスを提供するステップであって、前記半製造された半導体デバイスが、
    （ｉ）ソースおよび／またはドレイン領域のための複数の電気コンタクト領域に隣接する複数の置換ゲート構造であって、各置換ゲート構造が、置換ゲートと、前記置換ゲートを前記電気コンタクト領域の１つから離隔する誘電体スペーサとを備え、前記誘電体スペーサが前記置換ゲートに当接する置換ゲート構造と、
    （ｉｉ）前記複数の電気コンタクト領域の上に位置決めされた犠牲プレメタル誘電体と
    を備えるステップと、
    （ｂ）前記犠牲プレメタル誘電体を除去するステップであって、前記犠牲プレメタル誘電体を除去した後に、複数の置換ゲート構造および隣接する電気コンタクト領域が露出されるステップと、
    （ｃ）前記複数の置換ゲート構造および隣接する電気コンタクト領域の上にコンタクトエッチストップ層を形成するステップと、
    （ｄ）前記コンタクトエッチストップ層の上に置換プレメタル誘電体を形成するステップと、
    （ｅ）前記置換プレメタル誘電体およびコンタクトエッチストップ層を通して選択的にエッチングして、前記置換ゲートを露出させずに前記電気コンタクト領域を露出させるステップと
    を含む方法。
JP2015171774A 2014-09-08 2015-09-01 自己整合コンタクト方式のための犠牲プレメタル誘電体 Pending JP2016058727A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/479,733 US9190489B1 (en) 2014-09-08 2014-09-08 Sacrificial pre-metal dielectric for self-aligned contact scheme
US14/479,733 2014-09-08

Publications (1)

Publication Number Publication Date
JP2016058727A true JP2016058727A (ja) 2016-04-21

Family

ID=54434683

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015171774A Pending JP2016058727A (ja) 2014-09-08 2015-09-01 自己整合コンタクト方式のための犠牲プレメタル誘電体

Country Status (6)

Country Link
US (2) US9190489B1 (ja)
JP (1) JP2016058727A (ja)
KR (2) KR102345587B1 (ja)
CN (1) CN105405760B (ja)
SG (1) SG10201507190YA (ja)
TW (1) TW201622008A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020013997A (ja) * 2018-07-17 2020-01-23 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 半導体装置

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9502263B2 (en) * 2014-12-15 2016-11-22 Applied Materials, Inc. UV assisted CVD AlN film for BEOL etch stop application
US10388515B2 (en) 2015-11-16 2019-08-20 Taiwan Semiconductor Manufacturing Company, Ltd. Treatment to control deposition rate
US9887130B2 (en) * 2016-01-29 2018-02-06 Taiwan Semiconductor Manufacturing Co., Ltd. FinFET device and method of forming the same
CN107924844B (zh) * 2016-03-24 2021-07-20 东京毅力科创株式会社 半导体装置的制造方法
US10651080B2 (en) 2016-04-26 2020-05-12 Lam Research Corporation Oxidizing treatment of aluminum nitride films in semiconductor device manufacturing
US10246774B2 (en) 2016-08-12 2019-04-02 Lam Research Corporation Additive for ALD deposition profile tuning in gap features
US10049869B2 (en) 2016-09-30 2018-08-14 Lam Research Corporation Composite dielectric interface layers for interconnect structures
US9859153B1 (en) 2016-11-14 2018-01-02 Lam Research Corporation Deposition of aluminum oxide etch stop layers
US9905472B1 (en) * 2017-02-23 2018-02-27 Globalfoundries Inc. Silicon nitride CESL removal without gate cap height loss and resulting device
US10153198B2 (en) 2017-04-07 2018-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. Low-resistance contact plugs and method forming same
US20180350607A1 (en) * 2017-06-01 2018-12-06 Globalfoundries Inc. Semiconductor structure
US10388562B2 (en) * 2017-08-16 2019-08-20 Globalfoundries Inc. Composite contact etch stop layer
US10763104B2 (en) * 2017-09-28 2020-09-01 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming differential etch stop layer using directional plasma to activate surface on device structure
KR102557549B1 (ko) 2018-04-26 2023-07-19 삼성전자주식회사 반도체 장치 및 그 제조 방법
US10943818B2 (en) 2018-10-31 2021-03-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
CN111668094A (zh) * 2019-03-07 2020-09-15 中芯国际集成电路制造(上海)有限公司 半导体器件及其制备方法
US11069680B2 (en) 2019-03-28 2021-07-20 International Business Machines Corporation FinFET-based integrated circuits with reduced parasitic capacitance
WO2024054413A1 (en) * 2022-09-06 2024-03-14 Lam Research Corporation Doped silicon or boron layer formation

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100268443B1 (ko) * 1998-08-29 2000-10-16 윤종용 반도체 장치의 자기 정렬 콘택 형성 방법
JP2006196895A (ja) * 2005-01-10 2006-07-27 Samsung Electronics Co Ltd 自己整列コンタクトの形成方法
US20070281405A1 (en) * 2006-06-02 2007-12-06 International Business Machines Corporation Methods of stressing transistor channel with replaced gate and related structures
US7445943B2 (en) * 2006-10-19 2008-11-04 Everspin Technologies, Inc. Magnetic tunnel junction memory and method with etch-stop layer
US10037905B2 (en) 2009-11-12 2018-07-31 Novellus Systems, Inc. UV and reducing treatment for K recovery and surface clean in semiconductor processing
CN101577244B (zh) * 2008-05-05 2011-11-30 中芯国际集成电路制造(北京)有限公司 层间介质层的平坦化方法及接触孔的形成方法
KR101000308B1 (ko) * 2008-07-24 2010-12-13 주식회사 아토 고유전막 형성 방법
CN101651140B (zh) * 2008-08-12 2011-05-11 宜扬科技股份有限公司 一种具应力区的金属氧化半导体结构
US8268722B2 (en) 2009-06-03 2012-09-18 Novellus Systems, Inc. Interfacial capping layers for interconnects
US9611544B2 (en) * 2010-04-15 2017-04-04 Novellus Systems, Inc. Plasma activated conformal dielectric film deposition
KR101692309B1 (ko) * 2010-08-25 2017-01-04 삼성전자 주식회사 반도체 장치의 제조방법
US8084311B1 (en) * 2010-11-17 2011-12-27 International Business Machines Corporation Method of forming replacement metal gate with borderless contact and structure thereof
CN102623405B (zh) * 2011-01-30 2014-08-20 中国科学院微电子研究所 一种形成半导体结构的方法
US8334198B2 (en) * 2011-04-12 2012-12-18 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating a plurality of gate structures
US8722500B2 (en) * 2011-09-20 2014-05-13 GlobalFoundries, Inc. Methods for fabricating integrated circuits having gate to active and gate to gate interconnects
CN103107091B (zh) * 2011-11-15 2016-06-22 中国科学院微电子研究所 一种半导体结构及其制造方法
US9214334B2 (en) 2014-02-18 2015-12-15 Lam Research Corporation High growth rate process for conformal aluminum nitride

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020013997A (ja) * 2018-07-17 2020-01-23 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 半導体装置
CN110729278A (zh) * 2018-07-17 2020-01-24 三星电子株式会社 对准标记的高度得以保持的半导体器件
KR20200008902A (ko) * 2018-07-17 2020-01-29 삼성전자주식회사 반도체 장치
KR102521890B1 (ko) * 2018-07-17 2023-04-14 삼성전자주식회사 반도체 장치
JP7394550B2 (ja) 2018-07-17 2023-12-08 三星電子株式会社 半導体装置

Also Published As

Publication number Publication date
CN105405760A (zh) 2016-03-16
KR102345587B1 (ko) 2021-12-30
TW201622008A (zh) 2016-06-16
CN105405760B (zh) 2019-02-19
KR102501364B1 (ko) 2023-02-17
SG10201507190YA (en) 2016-04-28
US9379210B2 (en) 2016-06-28
KR20160030048A (ko) 2016-03-16
US9190489B1 (en) 2015-11-17
KR20220002214A (ko) 2022-01-06
US20160071953A1 (en) 2016-03-10

Similar Documents

Publication Publication Date Title
KR102501364B1 (ko) 자기정렬된 콘택트 스킴을 위한 희생적 pmd
JP7190814B2 (ja) エアギャップの形成方法
US10804144B2 (en) Deposition of aluminum oxide etch stop layers
TWI585884B (zh) 半導體裝置之製造方法、基板處理裝置及記錄媒體
US9633896B1 (en) Methods for formation of low-k aluminum-containing etch stop films
KR20210069129A (ko) 반도체 디바이스 제작에서의 주석 옥사이드 막들
US8951913B2 (en) Method for removing native oxide and associated residue from a substrate
WO2018063804A1 (en) Low temperature formation of high quality silicon oxide films in semiconductor device manufacturing
KR20170017779A (ko) 알루미늄 및 질소 함유 물질의 선택적 퇴적
US10418236B2 (en) Composite dielectric interface layers for interconnect structures
JP7396998B2 (ja) 炭素膜の原子層堆積
KR102724022B1 (ko) 에어 갭들을 생성하는 방법
KR102722138B1 (ko) 에어 갭들을 생성하는 방법
US20240363332A1 (en) Amorphous carbon for gap fill
WO2022055732A1 (en) Amorphous carbon for gap fill