CN111668094A - 半导体器件及其制备方法 - Google Patents
半导体器件及其制备方法 Download PDFInfo
- Publication number
- CN111668094A CN111668094A CN201910172301.5A CN201910172301A CN111668094A CN 111668094 A CN111668094 A CN 111668094A CN 201910172301 A CN201910172301 A CN 201910172301A CN 111668094 A CN111668094 A CN 111668094A
- Authority
- CN
- China
- Prior art keywords
- layer
- semiconductor device
- manufacturing
- substrate
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 65
- 239000004065 semiconductor Substances 0.000 title claims abstract description 48
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 239000010410 layer Substances 0.000 claims abstract description 159
- 238000005530 etching Methods 0.000 claims abstract description 71
- 239000000758 substrate Substances 0.000 claims abstract description 39
- 239000011241 protective layer Substances 0.000 claims abstract description 31
- 239000000463 material Substances 0.000 claims description 36
- 230000008569 process Effects 0.000 claims description 29
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 18
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 18
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 13
- 229910052710 silicon Inorganic materials 0.000 claims description 13
- 239000010703 silicon Substances 0.000 claims description 13
- 238000005229 chemical vapour deposition Methods 0.000 claims description 11
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 7
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 7
- 239000002356 single layer Substances 0.000 claims description 6
- 229910003481 amorphous carbon Inorganic materials 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 238000000231 atomic layer deposition Methods 0.000 claims description 3
- 238000005234 chemical deposition Methods 0.000 claims description 3
- 239000002052 molecular layer Substances 0.000 claims description 3
- 238000004528 spin coating Methods 0.000 claims description 3
- 239000002194 amorphous carbon material Substances 0.000 claims description 2
- 238000004380 ashing Methods 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 238000012545 processing Methods 0.000 description 6
- 239000000126 substance Substances 0.000 description 6
- 238000007517 polishing process Methods 0.000 description 5
- 239000007788 liquid Substances 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- 230000007797 corrosion Effects 0.000 description 3
- 238000005260 corrosion Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 229910017604 nitric acid Inorganic materials 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910004129 HfSiO Inorganic materials 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000877 morphologic effect Effects 0.000 description 1
- RJCRUVXAWQRZKQ-UHFFFAOYSA-N oxosilicon;silicon Chemical compound [Si].[Si]=O RJCRUVXAWQRZKQ-UHFFFAOYSA-N 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供一种半导体器件以及其制备方法，包括步骤：提供基底，在所述基底上形成有若干分隔排列的伪栅结构；在所述基底上、所述伪栅结构的顶部与侧壁上形成刻蚀停止层；在所述刻蚀停止层上形成保护层；本发明可以保证形成的刻蚀停止层的完整性，从而提高半导体器件的生产良率和性能。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体器件及其制备方法。
背景技术
随着集成电路制造技术的迅速发展，半导体器件工艺技术已经进入深亚微米时代，半导体器件集成度不断提升，半导体器件中各个部件的尺寸也因此不断缩小。然而不论半导体器件的尺寸如何缩小，半导体器件中各个部件之间以及各个部件在加工过程中仍然需要有适当的保护层，才能保证半导体器件良好的性能和生产良率。
刻蚀停止层在半导体器件的加工过程中不仅能够保证刻蚀停留在刻蚀停止层上，保护刻蚀停止层覆盖的区域不受损伤，而且在形成源极导电插塞通孔或漏极导电插塞通时，能够保证源极导电插塞通孔或漏极导电插塞通孔都停止在刻蚀停止层，从而形成深度相同的源极导电插塞通孔和漏极导电插塞通孔。
现有的半导体器件的加工过程中，经常会利用到刻蚀或者灰化的工艺去除一些材料层，在去除这些材料层的时候，特别是位于刻蚀停止层上的材料层时，会出现刻蚀停止层被破坏掉或者表面的均匀性变差的问题，从而影响了半导体器件的使用性能与良率。
所以如何保证加工过程中刻蚀停止层的完整，这是目前急需解决的问题。
发明内容
本发明解决的问题是提供一种半导体器件及其制备方法，可以保证形成的刻蚀停止层的完整性，从而提高半导体器件的生产良率和性能。
为解决上述问题，本发明提供半导体器件的制备方法，包括步骤：提供基底，在所述基底上形成有若干分隔排列的伪栅结构；在所述基底上、所述伪栅结构的顶部与侧壁上形成刻蚀停止层；在所述刻蚀停止层上形成保护层。
可选的，所述保护层的材料包括氧化硅、氮氧化硅、氮碳氧化硅、氮硼氧化硅或氮碳硼氧硅。
可选的，所述保护层的厚度为
可选的，形成所述保护层的方法为原子层沉积方法或者化学气相沉积法或者高密度等离子体学气相沉积法的一种或多种组合。
可选的，所述刻蚀停止层的材料为氮化硅或者碳掺杂的氮化硅。
可选的，形成所述刻蚀停止层的方法为化学气相沉积法或者高密度等离子体学气相沉积法或者分子层沉积法。
可选的，所述伪栅结构包括位于所述基底的伪栅和位于所述伪栅上的掩膜层。
可选的，所述伪栅的材料包括多晶硅或者非晶碳或者氮化硅。
可选的，所述掩膜层为单层结构或者叠层结构。
可选的，所述掩膜层为单层时，采用的材料包括氮化硅或者氧化硅或者碳化硅；所述掩膜层为叠层结构的时，采用的材料包括组合的氮化硅或氧化硅或碳化硅。
可选的，形成所述保护层之后，还包括：形成覆盖所述保护层的牺牲层；刻蚀所述牺牲层至暴露出所述伪栅结构的顶部；去除所述牺牲层。
可选的，所述牺牲层的材料包括无定形碳材料。
可选的，采用旋涂工艺或者化学沉积的方式形成所述牺牲层。
一种半导体器件，包括基底，若干分隔排列的伪栅结构，位于所述基底上；刻蚀停止层，位于所述基底及所述伪栅结构的侧壁上；保护层，位于所述刻蚀停止层上。
与现有技术相比，本发明的技术方案具有以下优点：
在基底及伪栅结构的侧壁上的刻蚀停止层上形成保护层，利用保护层对刻蚀停止层的保护作用，在后续的加工工艺中能够保证在基底及伪栅结构的侧壁上刻蚀停止层的完整性，从而提高半导体器件的良率和半导体器件的性能；这是由于在利用刻蚀或者灰化工艺去除所述保护层上的材料层时，所述保护层一方面能够阻止刻蚀或者灰化过程中的使用气体或者液体进入到所述刻蚀停止层内，而不会影响到所述刻蚀停止层的形貌；另一方面所述保护层能够将刻蚀或者灰化的停止在所述保护层表面上，从而不会对所述刻蚀停止层产生破坏。
附图说明
图1至图4是一种半导体器件形成过程的结构示意图；
图5至图11是本发明一实施例中半导体器件形成过程的结构示意图。
具体实施方式
正如背景技术所述，现有技术的半导体器件的良率及性能较差。
图1至图4是一种半导体器件形成过程的结构示意图。
参考图1，提供基底1，在所述基底1上形成有若干分隔排列的伪栅结构2。
参考图2，形成刻蚀停止层3，刻蚀停止层3位于在所述基底1以及所述伪栅结构2的顶部与侧壁上。
参考图3，形成覆盖所述刻蚀停止层3的牺牲层4，刻蚀所述牺牲层4至暴露出所述伪栅结构2的顶部。
参考图4，采用灰化工艺去除所述牺牲层4，暴露出所述基底1上、所述伪栅结构2侧壁上的刻蚀停止层3。
发明人发现，去除所述牺牲层的过程中，会对所述基底上、所述伪栅结构的侧壁上的刻蚀停止层造成不同程度的损伤，从而在后续的加工工艺中，由于刻蚀阻挡层的缺失或者厚度不均匀，造成半导体器件的性能和良率的降低。
发明人研究发现，在刻蚀停止层上形成一层保护层，能够保证刻蚀停止层的完整，在后续的工艺中刻蚀停止层不会遭到任何的损伤和破坏，从而能够提高半导体器件的性能和良率。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细地说明。
图5至图11是本发明一实施例中半导体器件形成过程的结构示意图。
首先参考图5，提供基底100，在所述基底100上形成有若干分隔排列的伪栅结构200。
本实施例中，所述基底100的材料为单晶硅；其他实施例中，所述基底100可以是单晶硅，多晶硅或非晶硅；所述基底100也可以是硅、锗、锗化硅、砷化镓等半导体材料。
本实施例中，所述伪栅结构200采用了两种宽度的所述伪栅结构。
本实施例中，所述伪栅结构200包括伪栅201和位于所述伪栅上的掩膜层202。
形成所述伪栅结构200的方法：在所述基底100表面形成栅介质层、覆盖该栅介质层的伪栅材料层以及覆盖所述伪栅材料层的掩膜层，在掩膜层上形成图形化的光刻胶，以图形化的光刻胶为模板，刻蚀掩膜层、伪栅材料层和栅介质层，形成伪栅201、位于基底100和伪栅201之间的栅介质层(图未示)、位于伪栅201上的掩膜层202。
本实施例中，所述伪栅201的材料为多晶硅；其他实施例中，所述伪栅201的材料还可为非晶碳或者氮化硅。
本实施例中，所述掩膜层202采用多层，包括位于所述伪栅201上的第一掩膜层2021和位于第一掩膜层上的第二掩膜层2022；其他实施例中，所述掩膜层202还可以采用单层，单层时的材料包括氮化硅或者氧化硅或者碳化硅。
本实施例中，所述第一掩膜层2021的材料为氮化硅；所述第二掩膜层2022的材料为氧化硅；其他实施例中，所述第一掩膜层2021的材料还可以为氧化硅或碳化硅，所述第二掩膜层2022的材料还可以为氮化硅或者碳化硅。
本实施例中，栅介质层为高k栅介质层。所述高k栅介质层的材料为HfO2、Al2O3、ZrO2、HfSiO、HfSiON、HfTaO和HfZrO。其他实施例中，栅介质层也可以为氧化硅层。
本实施例中，所述伪栅结构200周围不形成侧墙；其他实施例中，在所述伪栅结构200周围形成有侧墙。侧墙的材料可以为氧化硅、氮化硅或者氧化硅-氮化硅-氧化硅等多层材料。
参考图6，在所述基底100上、所述伪栅结构200的顶部的所述掩膜层202上与所述伪栅结构200的侧壁上形成刻蚀停止层300。
本实施例中，形成刻蚀停止层300为后续刻蚀形成源极导电插塞通孔或漏极导电插塞通孔时，一方面使得源极导电插塞通孔和漏极导电插塞通孔都停止在所述刻蚀停止层300上，所述刻蚀停止层300可以保护所述刻蚀停止层300下面的所述基底100以及所述伪栅结构200的侧壁不受损伤，另一方面，源极导电插塞通孔和漏极导电插塞通孔都停止在刻蚀停止层300上，都不会对所述刻蚀停止层300形成过刻蚀，从而能够形成深度相同的源极导电插塞通孔或漏极导电插塞通。
本实施例中，刻蚀停止层300的材料为氮化硅；其他实施例中，刻蚀停止层300的材料还可为碳掺杂的氮化硅。
本实施例中，采用化学气相沉积法形成所述刻蚀停止层300；其他实施例中还可采用高密度等离子体学气相沉积法或者分子层沉积法形成所述刻蚀停止层300。
参考图7，在所述刻蚀停止层300上形成保护层400。
本实施例中，所述保护层400的材料为氧化硅；其他实施例中，所述保护层400的材料还可以为氮氧化硅、氮碳氧化硅、氮硼氧化硅或氮碳硼氧硅的一种或者多种。
本实施例中，所述保护层400的材料采用氧化硅，由于氧化硅具有很好的阻止杂质的扩散以及耐腐蚀的性能，这样保证在后续的工艺过程中利用刻蚀或者灰化工艺去除部分材料时，所述保护层400能够一方面能够阻止刻蚀或灰化工艺中的气体或者液体这些杂质进入到所述刻蚀停止层300内，从而保护所述刻蚀停止层300的形貌完整性；另一方面，由于所述保护层400的材料为氧化硅，相比于所述刻蚀停止层300的材料氮化硅的致密性好，耐腐蚀的性能好，这样在刻蚀或者灰化的工艺中，更能保护所述刻蚀停止层300的形貌完整性，从而提高半导体器件的性能以及良率。
本实施例中，所述保护层400为原子层沉积所形成的氧化层，因此具有较高的致密度，能够有效提高对所述基底100上和所述伪栅结构200的侧壁上所述刻蚀停止层300的保护能力，提高所形成半导体结构的性能。
本实施例中，所述保护层400的厚度为
如果所述保护层400的厚度小于
这样形成的所述保护层400的厚度太薄，则在工艺中难以起到对所述基底100上和所述伪栅结构200的侧壁上所述刻蚀停止层300的保护的作用，难以降低所述基底100上和所述伪栅结构200的侧壁上的所述刻蚀停止层300受损的可能；如果所述保护层400的厚度大于
这样导致形成的所述保护层400太大，则会引起材料浪费、增加工艺难度的问题。
参考图8，形成所述保护层400之后，形成覆盖所述保护层400的牺牲层500。
本实施例中，所述牺牲层500的材料为无定形碳材料，这种材料相对半导体器件的其他部件的材料具有较好的选择比，在后续的步骤中容易被去除且能够减小对周围器件的影响或者损伤。
本实施例中，所述牺牲层500通过化学沉积的方式形成，这样的好处在于，牺牲层500的填充能力较好，对于一些不容易沉积的部位也能较好的进行沉积。
其他实施例中，所述牺牲层500还可通过旋涂工艺形成。
参考图9，刻蚀所述牺牲层500直至暴露出所述第二掩膜层2022。
本实施例中，采用湿法刻蚀工艺刻蚀所述牺牲层500，所述湿法刻蚀工艺的参数包括：HNO3和HF的水溶液，其中HNO3、HF和H2O的体积比为1:3：(10～～800)，温度为40摄氏度～90摄氏度。
其他实施例中，刻蚀所述牺牲层500的工艺还可以采用干法刻蚀。
本实施例中，由于所述保护层400具有很好的致密性和耐腐蚀的性能，在湿法刻蚀所述牺牲层500的过程中，刻蚀的液体不能够进入到所述刻蚀停止层300内，并且刻蚀液体不能够作用到所述刻蚀停止层300上，所以所述刻蚀停止层300的形貌不会发生变化，从而能够提高半导体器件的良率与性能。
参考图10，去除所述牺牲层500，暴露出所述第一掩膜层2021。
本实施例中，去除所述牺牲层500的同时去除所述第二掩膜层2022。
本实施例中，采用灰化法去除所述牺牲层500和所述第二掩膜层2022。
其他实施例中，还可以采用湿法腐蚀的方法去除所述牺牲层500和所述第二掩膜层2022。
参考图11，形成覆盖所述第一掩膜层2021和所述保护层400的介质层600，并且对所述介质层600进行化学机械研磨，直至所述介质层600的顶部与所述伪栅201的顶部齐平。
采用化学机械研磨工艺将所述第一掩膜层2021顶部的所述介质层600去除并同时采用化学机械研磨工艺将所述第一掩膜层2021去除，使得所述伪栅201之间的所述介质层600的表面和所述伪栅201的表面相平。
本实施例中，采用化学气相沉积的方法形成所述介质层600。
调整所述伪栅201的高度，使得伪栅201的高度趋于一致性。
本实施例中，采用一次光刻和一次刻蚀即可实现对各所述伪栅201的高度的调节。
本实施例中，采用光刻工艺定义需要调节高度的所述伪栅201区域，对定义的所述伪栅201区域的所述伪栅201、位于所述伪栅201侧壁的所述刻蚀停止层300和所述介质层600进行刻蚀，并将所述伪栅201、位于所述伪栅201侧壁的所述刻蚀停止层和所述介质层600刻蚀到需要的高度。
本实施例中，伪栅201形成之后，对伪栅201和介质层600进行同时平坦化，根据不同伪栅201的宽度，对伪栅201的高度进行调整，能通过减少伪栅201结构区域的高度差抵消后续金属栅的金属化学机械研磨工艺中由于伪栅201的宽度减少，而给金属化学机械研磨工艺的带来负载增加的影响，使得金属化学机械研磨工艺完成后各种宽度的金属栅的高度趋于一致，能稳定控制金属栅极的高度，提高金属栅极高度的一致性。
本实施例中，还提供一种采用上述方法形成的半导体器，包括基底100；若干分隔排列的伪栅结构200，位于所述基底100上；刻蚀停止层300，位于所述基底100及所述伪栅结构200的侧壁上；保护层400，位于所述刻蚀停止层上300。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (14)
1.一种半导体器件的制备方法，其特征在于，包括：
提供基底，在所述基底上形成有若干分隔排列的伪栅结构；
在所述基底上、所述伪栅结构的顶部与侧壁上形成刻蚀停止层；
在所述刻蚀停止层上形成保护层。
2.如权利要求1所述半导体器件的制备方法，其特征在于，所述保护层的材料包括氧化硅、氮氧化硅、氮碳氧化硅、氮硼氧化硅或氮碳硼氧硅。
3.如权利要求2所述半导体器件的制备方法，其特征在于，所述保护层的厚度为
4.如权利要求2所述半导体器件的制备方法，其特征在于，形成所述保护层的方法为原子层沉积方法或者化学气相沉积法或者高密度等离子体学气相沉积法的一种或多种组合。
5.如权利要求1所述半导体器件的制备方法，其特征在于，所述刻蚀停止层的材料为氮化硅或者碳掺杂的氮化硅。
6.如权利要求5所述半导体器件的制备方法，其特征在于，形成所述刻蚀停止层的方法为化学气相沉积法或者高密度等离子体学气相沉积法或者分子层沉积法。
7.如权利要求1所述半导体器件的制备方法，其特征在于，所述伪栅结构包括位于所述基底的伪栅和位于所述伪栅上的掩膜层。
8.如权利要求7所述半导体器件的制备方法，其特征在于，所述伪栅的材料包括多晶硅或者非晶碳或者氮化硅。
9.如权利要求7所述半导体器件的制备方法，其特征在于，所述掩膜层为单层结构或者叠层结构。
10.如权利要求9所述半导体器件的制备方法，其特征在于，所述掩膜层为单层时，采用的材料为氮化硅或者氧化硅或者碳化硅；所述掩膜层为叠层结构的时，采用的材料包括组合的氮化硅或氧化硅或碳化硅。
11.如权利要求1所述半导体器件的制备方法，其特征在于，形成所述保护层之后，还包括：
形成覆盖所述保护层的牺牲层；
刻蚀所述牺牲层至暴露出所述伪栅结构的顶部；
去除所述牺牲层。
12.如权利要求11所述半导体器件的制备方法，其特征在于，所述牺牲层的材料为无定形碳材料。
13.如权利要求12所述半导体器件的制备方法，其特征在于，采用旋涂工艺或者化学沉积的方式形成所述牺牲层。
14.一种采用权利要求1至13任意一项方法形成的半导体器件，其特征在于，包括：
基底；
若干分隔排列的伪栅结构，位于所述基底上；
刻蚀停止层，位于所述基底及所述伪栅结构的侧壁上；
保护层，位于所述刻蚀停止层上。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910172301.5A CN111668094A (zh) | 2019-03-07 | 2019-03-07 | 半导体器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910172301.5A CN111668094A (zh) | 2019-03-07 | 2019-03-07 | 半导体器件及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111668094A true CN111668094A (zh) | 2020-09-15 |
Family
ID=72381761
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910172301.5A Pending CN111668094A (zh) | 2019-03-07 | 2019-03-07 | 半导体器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111668094A (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101677086A (zh) * | 2008-09-12 | 2010-03-24 | 台湾积体电路制造股份有限公司 | 半导体装置及其制造方法 |
| US20120122283A1 (en) * | 2010-11-15 | 2012-05-17 | Jong-Won Lee | Methods of manufacturing a semiconductor device |
| US9190489B1 (en) * | 2014-09-08 | 2015-11-17 | Lam Research Corporation | Sacrificial pre-metal dielectric for self-aligned contact scheme |
-
2019
- 2019-03-07 CN CN201910172301.5A patent/CN111668094A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101677086A (zh) * | 2008-09-12 | 2010-03-24 | 台湾积体电路制造股份有限公司 | 半导体装置及其制造方法 |
| US20120122283A1 (en) * | 2010-11-15 | 2012-05-17 | Jong-Won Lee | Methods of manufacturing a semiconductor device |
| US9190489B1 (en) * | 2014-09-08 | 2015-11-17 | Lam Research Corporation | Sacrificial pre-metal dielectric for self-aligned contact scheme |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10497626B2 (en) | Structure and method for metal gates with roughened barrier layer | |
| US9679985B1 (en) | Devices and methods of improving device performance through gate cut last process | |
| CN106920771B (zh) | 金属栅晶体管源漏区接触塞的制作方法 | |
| CN105655286A (zh) | 半导体结构的形成方法 | |
| US9425053B2 (en) | Block mask litho on high aspect ratio topography with minimal semiconductor material damage | |
| US10978341B2 (en) | Contact openings and methods forming same | |
| CN109545790B (zh) | 三维存储器的沟道孔的形成方法 | |
| US10665466B2 (en) | Method for forming semiconductor device structure | |
| CN109559978B (zh) | 半导体结构及其形成方法 | |
| CN110581101B (zh) | 半导体器件及其形成方法 | |
| US11769672B2 (en) | Semiconductor structure and forming method thereof | |
| CN109686702B (zh) | 半导体结构及其形成方法 | |
| TWI728966B (zh) | 半導體元件及其製作方法 | |
| US20060223277A1 (en) | Method of manufacturing a semiconductor memory device | |
| CN111668094A (zh) | 半导体器件及其制备方法 | |
| CN108933132B (zh) | 半导体器件及其形成方法 | |
| KR100680948B1 (ko) | 반도체 소자의 스토리지 노드 콘택 형성방법 | |
| US9875909B1 (en) | Method for planarizing material layer | |
| KR20090016813A (ko) | 반도체 소자의 제조방법 | |
| CN111430241B (zh) | 半导体结构及其形成方法 | |
| TWI588877B (zh) | 半導體鰭狀結構及其製作方法 | |
| TWI817701B (zh) | 半導體結構及其形成方法 | |
| CN108155150B (zh) | 半导体结构及其形成方法 | |
| CN108807267B (zh) | 半导体装置及其制造方法 | |
| TW201725718A (zh) | 半導體元件結構 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200915 |
|
| RJ01 | Rejection of invention patent application after publication |