KR20230063309A - 플라즈마 처리 방법 및 플라즈마 처리 장치 - Google Patents

플라즈마 처리 방법 및 플라즈마 처리 장치 Download PDF

Info

Publication number
KR20230063309A
KR20230063309A KR1020220118433A KR20220118433A KR20230063309A KR 20230063309 A KR20230063309 A KR 20230063309A KR 1020220118433 A KR1020220118433 A KR 1020220118433A KR 20220118433 A KR20220118433 A KR 20220118433A KR 20230063309 A KR20230063309 A KR 20230063309A
Authority
KR
South Korea
Prior art keywords
film
gas
etched
substrate
plasma
Prior art date
Application number
KR1020220118433A
Other languages
English (en)
Inventor
신야 이시카와
겐타 오노
마사노부 혼다
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20230063309A publication Critical patent/KR20230063309A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Abstract

[과제] 개구 치수를 제어할 수 있는 기술을 제공한다.
[해결수단] 플라즈마 처리 방법이 제공된다. 이 방법은, (a) 에칭 대상 막과, 에칭 대상 막의 상면에 형성되어 있고, 에칭 대상 막의 상면에 적어도 하나의 개구를 규정하는 측면과, 측면으로부터 에칭 대상 막의 상면의 적어도 일부로 연장되어 나오는 연장부를 갖는 마스크막을 구비하는 기판을 제공하는 공정과, (b) 마스크막의 적어도 측면에 퇴적막을 형성하는 공정과, (c) 제1 처리 가스로부터 생성한 플라즈마를 이용하여, 적어도 퇴적막의 일부를 에칭함으로써, 퇴적막의 두께를 감소시키는 공정을 포함하고, 제1 처리 가스는 에칭 대상 막을 에칭하기 위한 가스를 포함하고, (c)는 연장부가 제거되도록 에칭 대상 막의 일부가 깊이 방향으로 에칭될 때까지 실행된다.

Description

플라즈마 처리 방법 및 플라즈마 처리 장치{PLASMA PROCESSING METHOD AND PLASMA PROCESSING APPARATUS}
본 개시의 예시적 실시형태는 플라즈마 처리 방법 및 플라즈마 처리 장치에 관한 것이다.
마스크 패턴의 개구 형상을 개선하는 기술로서 특허문헌 1에 기재된 기술이 있다.
특허문헌 1: 미국 특허출원공개 2016/0379824호 명세서
본 개시는 개구 치수를 제어할 수 있는 기술을 제공한다.
본 개시의 하나의 예시적 실시형태에 있어서, (a) 에칭 대상 막과, 상기 에칭 대상 막의 상면에 형성되어 있고, 상기 에칭 대상 막의 상기 상면에 적어도 하나의 개구를 규정하는 측면과, 상기 측면으로부터 상기 에칭 대상 막의 상기 상면의 적어도 일부로 연장되어 나오는 연장부를 갖는 마스크막을 구비하는 기판을 제공하는 공정과, (b) 상기 마스크막의 적어도 상기 측면에 퇴적막을 형성하는 공정과, (c) 제1 처리 가스로부터 생성한 플라즈마를 이용하여, 적어도 상기 퇴적막의 일부를 에칭함으로써, 상기 퇴적막의 두께를 감소시키는 공정을 포함하고, 상기 제1 처리 가스는 상기 에칭 대상 막을 에칭하기 위한 가스를 포함하고, 상기 (c)는 상기 연장부가 제거되도록 상기 에칭 대상 막의 일부가 깊이 방향으로 에칭될 때까지 실행되는, 플라즈마 처리 방법이 제공된다.
본 개시의 하나의 예시적 실시형태에 의하면, 개구의 치수를 제어할 수 있는 기술을 제공할 수 있다.
도 1은 플라즈마 처리 장치(1)를 개략적으로 도시하는 도면이다.
도 2는 고주파 전력(HF) 및 전기 바이어스의 일례를 도시하는 타이밍 차트이다.
도 3은 기판 처리 시스템(PS)을 개략적으로 도시하는 도면이다.
도 4a는 기판(W)의 일례를 모식적으로 도시하는 도면이다.
도 4b는 기판(W)의 일례를 모식적으로 도시하는 도면이다.
도 5는 본 처리 방법의 일례를 도시하는 흐름도이다.
도 6a는 공정 ST1에 있어서의 처리 후의 기판(W)의 단면 구조의 일례를 모식적으로 도시하는 도면이다.
도 6b는 공정 ST2에 있어서의 처리 후의 기판(W)의 단면 구조의 일례를 모식적으로 도시하는 도면이다.
도 6c는 공정 ST3에 있어서의 처리 후의 기판(W)의 단면 구조의 일례를 모식적으로 도시하는 도면이다.
도 6d는 공정 ST4에 있어서의 처리 후의 기판(W)의 단면 구조의 일례를 모식적으로 도시하는 도면이다.
도 7은 공정 ST2에 있어서의 처리 후의 기판(W)의 단면 구조의 다른 예를 모식적으로 도시하는 도면이다.
도 8은 본 처리 방법의 다른 예를 도시하는 흐름도이다.
이하, 본 개시의 각 실시형태에 관해서 설명한다.
하나의 예시적 실시형태에 있어서, (a) 에칭 대상 막과, 에칭 대상 막의 상면에 형성되어 있고, 에칭 대상 막의 상면에 적어도 하나의 개구를 규정하는 측면과, 측면으로부터 에칭 대상 막의 상면의 적어도 일부로 연장되어 나오는 연장부를 갖는 마스크막을 구비하는 기판을 제공하는 공정과, (b) 마스크막의 적어도 측면에 퇴적막을 형성하는 공정과, (c) 제1 처리 가스로부터 생성한 플라즈마를 이용하여, 적어도 퇴적막의 일부를 에칭함으로써, 퇴적막의 두께를 감소시키는 공정을 포함하고, 제1 처리 가스는 에칭 대상 막을 에칭하기 위한 가스를 포함하고, (c)는 연장부가 제거되도록 에칭 대상 막의 일부가 깊이 방향으로 에칭될 때까지 실행되는, 플라즈마 처리 방법이 제공된다.
하나의 예시적 실시형태에 있어서, 에칭 대상 막은 실리콘 함유 막이며, 퇴적막은 유기막이고, 제1 처리 가스는 할로겐 함유 가스와 산소, 수소 및 질소 중 적어도 어느 하나의 원소를 포함하는 가스를 포함한다.
하나의 예시적 실시형태에 있어서, 에칭 대상 막은 유기막이고, 퇴적막은 실리콘 함유 막이고, 제1 처리 가스는 할로겐 함유 가스와 산소, 수소 및 질소 중 적어도 어느 하나의 원소를 포함하는 가스를 포함한다.
하나의 예시적 실시형태에 있어서, 에칭 대상 막은 실리콘 함유 막이고, 퇴적막은 실리콘 함유 막이고, 제1 처리 가스는 할로겐 함유 가스를 포함한다.
하나의 예시적 실시형태에 있어서, 에칭 대상 막은 유기막이고, 퇴적막은 유기막이고, 제1 처리 가스는 산소, 수소 및 질소 중 적어도 어느 하나의 원소를 포함하는 가스를 포함한다.
하나의 예시적 실시형태에 있어서, 할로겐 함유 가스는 불소 함유 가스이다.
하나의 예시적 실시형태에 있어서, 불소 함유 가스는, NF3 가스, SF6 가스, HF 가스 및 CtHuFv계(t 및 v는 양의 정수. u는 0 이상의 정수) 가스로 이루어지는 군에서 선택되는 적어도 1종이다.
하나의 예시적 실시형태에 있어서, 산소, 수소 및 질소 중 적어도 어느 하나의 원소를 포함하는 가스는 O2 가스, O3 가스, CO 가스, CO2 가스, H2 가스, H2O 가스, H2O2 가스, NH3 가스 및 NO 가스로 이루어지는 군에서 선택되는 적어도 1종이다.
하나의 예시적 실시형태에 있어서, 제1 처리 가스는 HBr 가스, HCl 가스, Br2 가스, Cl2 가스 및 HI 가스로 이루어지는 군에서 선택되는 적어도 1종을 포함한다.
하나의 예시적 실시형태에 있어서, (b)와 (c)를 교대로 여러 번 반복한다.
하나의 예시적 실시형태에 있어서, (d) 제2 처리 가스로부터 생성한 플라즈마를 이용하고, 마스크막 및 퇴적막을 마스크로 하여 에칭 대상 막을 에칭하는 공정을 더 포함한다.
하나의 예시적 실시형태에 있어서, 제1 처리 가스와 제2 처리 가스는 동종의 가스를 포함한다.
하나의 예시적 실시형태에 있어서, (a) 에칭 대상 막과, 에칭 대상 막의 상면에 형성되어 있고, 에칭 대상 막의 상면에 적어도 하나의 개구를 규정하는 측면을 갖는 마스크막을 구비하는 기판을 기판 지지기 상에 제공하는 공정과, (b) 마스크막의 측면에 제1 부분을 갖고, 마스크막의 상면에 제2 부분을 갖는 퇴적막을 형성하는 공정과, (c) 기판 지지기에 전기 바이어스를 부여하고, 제1 처리 가스로부터 생성한 플라즈마를 이용하여, 적어도 퇴적막의 일부를 이방성 에칭함으로써 퇴적막의 두께를 감소시키는 공정과, (d) 제2 처리 가스로부터 생성한 플라즈마를 이용하고, 마스크막 및 퇴적막을 마스크로 하여 에칭 대상 막을 에칭하는 공정을 포함하고, (c)에 있어서, 제1 부분의 에칭량은 제2 부분의 에칭량보다 작고, 제1 처리 가스는 에칭 대상 막을 에칭하기 위한 가스를 포함하고, (c)는 에칭 대상 막의 일부가 깊이 방향으로 에칭될 때까지 실행되는, 플라즈마 처리 방법이 제공된다.
하나의 예시적 실시형태에 있어서, 플라즈마 처리 챔버, 플라즈마 처리 챔버에 처리 가스를 공급하는 가스 공급부, 플라즈마 처리 챔버 내에서 플라즈마를 생성시키기 위한 전력을 공급하는 전원 및 제어부를 구비하고, 제어부는, (a) 에칭 대상 막과, 에칭 대상 막의 상면에 형성되어 있고, 에칭 대상 막의 상면에 적어도 하나의 개구를 규정하는 측면과, 측면으로부터 에칭 대상 막의 상면의 적어도 일부로 연장되어 나오는 연장부를 갖는 마스크막을 구비하는 기판을 제공하고, (b) 마스크막의 적어도 측면에 퇴적막을 형성하고, (c) 제1 처리 가스로부터 생성한 플라즈마를 이용하여, 적어도 퇴적막의 일부를 에칭함으로써 퇴적막의 두께를 감소시키고, (c)에 있어서, 제1 처리 가스는 에칭 대상 막을 에칭하기 위한 가스를 포함하고, (c)는 연장부가 제거되도록 에칭 대상 막의 일부가 깊이 방향으로 에칭될 때까지 실행되는 제어를 실행하는, 플라즈마 처리 장치가 제공된다.
이하, 도면을 참조하여 본 개시의 각 실시형태에 관해서 상세히 설명한다. 또, 각 도면에서 동일하거나 또는 같은 식의 요소에는 동일한 부호를 붙여, 중복되는 설명을 생략한다. 달리 기재되지 않는 한, 도면에 도시하는 위치 관계에 기초하여 상하좌우 등의 위치 관계를 설명한다. 도면의 치수 비율은 실제의 비율을 나타내는 것은 아니며, 또한, 실제의 비율은 도시하는 비율에 한정되는 것은 아니다.
<플라즈마 처리 장치(1)의 구성>
도 1은 하나의 예시적 실시형태에 따른 플라즈마 처리 장치(1)를 개략적으로 도시하는 도면이다. 하나의 예시적 실시형태에 따른 기판 처리 방법(이하 「본 처리 방법」이라고 한다)은 플라즈마 처리 장치(1)를 이용하여 실행되어도 좋다.
도 1에 도시하는 플라즈마 처리 장치(1)는 챔버(10)를 구비한다. 챔버(10)는 그 안에 내부 공간(10s)을 제공한다. 챔버(10)는 챔버 본체(12)를 포함한다. 챔버 본체(12)는 대략 원통 형상을 갖는다. 챔버 본체(12)는 예컨대 알루미늄으로 형성된다. 챔버 본체(12)의 내벽면 상에는 내부식성을 갖는 막이 형성되어 있다. 내부식성을 갖는 막은 산화알루미늄, 산화이트륨 등의 세라믹으로 형성될 수 있다.
챔버 본체(12)의 측벽에는 통로(12p)가 형성되어 있다. 기판(W)은 통로(12p)를 통과하여 내부 공간(10s)과 챔버(10) 외부와의 사이에서 반송된다. 통로(12p)는 게이트 밸브(12g)에 의해 개폐된다. 게이트 밸브(12g)는 챔버 본체(12)의 측벽을 따라 설치된다.
챔버 본체(12)의 바닥부 상에는 지지부(13)가 마련되어 있다. 지지부(13)는 절연 재료로 형성된다. 지지부(13)는 대략 원통 형상을 갖는다. 지지부(13)는 내부 공간(10s) 내에서 챔버 본체(12)의 바닥부로부터 위쪽으로 연장되어 있다. 지지부(13)는 기판 지지기(14)를 지지하고 있다. 기판 지지기(14)는 내부 공간(10s) 내에서 기판(W)을 지지하도록 구성되어 있다.
기판 지지기(14)는 하부 전극(18) 및 정전 척(20)을 갖는다. 기판 지지기(14)는 전극 플레이트(16)를 더 가질 수 있다. 전극 플레이트(16)는 알루미늄 등의 도체로 형성되어 있으며, 대략 원반 형상을 갖는다. 하부 전극(18)은 전극 플레이트(16) 상에 설치되어 있다. 하부 전극(18)은 알루미늄 등의 도체로 형성되어 있으며, 대략 원반 형상을 갖는다. 하부 전극(18)은 전극 플레이트(16)에 전기적으로 접속되어 있다.
정전 척(20)은 하부 전극(18) 상에 설치되어 있다. 기판(W)은 정전 척(20)의 상면 위에 배치된다. 정전 척(20)은 본체 및 전극을 갖는다. 정전 척(20)의 본체는 대략 원반 형상을 갖고, 유전체로 형성된다. 정전 척(20)의 전극은 막형 전극이며, 정전 척(20)의 본체 내에 설치되어 있다. 정전 척(20)의 전극은 스위치(20s)를 통해 직류 전원(20p)에 접속되어 있다. 정전 척(20)의 전극에 직류 전원(20p)으로부터의 전압이 인가되면, 정전 척(20)과 기판(W)의 사이에 정전인력이 발생한다. 기판(W)은, 이 정전인력에 의해서 정전 척(20)에 끌어 당겨지고, 정전 척(20)에 의해서 유지된다.
기판 지지기(14) 상에는 엣지 링(25)이 배치된다. 엣지 링(25)은 링형 부재이다. 엣지 링(25)은 실리콘, 탄화실리콘 또는 석영 등으로 형성될 수 있다. 기판(W)은 정전 척(20) 위로 또한 엣지 링(25)에 의해서 둘러싸인 영역 내에 배치된다.
하부 전극(18)의 내부에는 유로(18f)가 형성되어 있다. 유로(18f)에는, 챔버(10)의 외부에 설치되어 있는 칠러 유닛으로부터 배관(22a)을 통해 열교환 매체(예컨대 냉매)가 공급된다. 유로(18f)에 공급된 열교환 매체는 배관(22b)을 통해 칠러 유닛에 되돌려진다. 플라즈마 처리 장치(1)에서는, 정전 척(20) 상에 배치된 기판(W)의 온도가 열교환 매체와 하부 전극(18)의 열교환에 의해 조정된다.
플라즈마 처리 장치(1)에는 가스 공급 라인(24)이 형성되어 있다. 가스 공급 라인(24)은, 전열 가스 공급 기구로부터의 전열 가스(예컨대 He 가스)를, 정전 척(20)의 상면과 기판(W)의 이면과의 사이의 간극에 공급한다.
플라즈마 처리 장치(1)는 상부 전극(30)을 더 구비한다. 상부 전극(30)은 기판 지지기(14)의 위쪽에 설치되어 있다. 상부 전극(30)은 부재(32)를 통해 챔버 본체(12)의 상부에 지지되어 있다. 부재(32)는 절연성을 갖는 재료로 형성된다. 상부 전극(30)과 부재(32)는 챔버 본체(12)의 상부 개구를 닫고 있다.
상부 전극(30)은 상부판(34) 및 지지체(36)를 포함할 수 있다. 상부판(34)의 하면은 내부 공간(10s) 측의 하면이며, 내부 공간(10s)을 규정한다. 상부판(34)은 발생하는 주울열이 적은 저저항의 도전체 또는 반도체로 형성될 수 있다. 상부판(34)은 상부판(34)을 그 판 두께 방향으로 관통하는 복수의 가스 토출 구멍(34a)을 갖는다.
지지체(36)는 상부판(34)을 착탈이 자유롭게 지지한다. 지지체(36)는 알루미늄 등의 도전성 재료로 형성된다. 지지체(36)의 내부에는 가스 확산실(36a)이 형성되어 있다. 지지체(36)는 가스 확산실(36a)에서 아래쪽으로 연장되는 복수의 가스 구멍(36b)을 갖는다. 복수의 가스 구멍(36b)은 복수의 가스 토출 구멍(34a)에 각각 연통되어 있다. 지지체(36)에는 가스 도입구(36c)가 형성되어 있다. 가스 도입구(36c)는 가스 확산실(36a)에 접속되어 있다. 가스 도입구(36c)에는 가스 공급관(38)이 접속되어 있다.
가스 공급관(38)에는 유량제어기군(41) 및 밸브군(42)을 통해 가스소스군(40)이 접속되어 있다. 유량제어기군(41) 및 밸브군(42)은 가스 공급부를 구성하고 있다. 가스 공급부는 가스소스군(40)을 더 포함하고 있어도 좋다. 가스소스군(40)은 복수의 가스 소스를 포함한다. 복수의 가스 소스는 본 처리 방법에서 이용되는 처리 가스의 소스를 포함한다. 유량제어기군(41)은 복수의 유량 제어기를 포함한다. 유량제어기군(41)의 복수의 유량 제어기 각각은 매스 플로우 컨트롤러 또는 압력 제어식의 유량 제어기이다. 밸브군(42)은 복수의 개폐 밸브를 포함한다. 가스소스군(40)의 복수의 가스 소스 각각은, 유량제어기군(41)의 대응하는 유량 제어기 및 밸브군(42)의 대응하는 개폐 밸브를 통해 가스 공급관(38)에 접속되어 있다.
플라즈마 처리 장치(1)에서는, 챔버 본체(12)의 내벽면 및 지지부(13)의 외주를 따라, 실드(46)가 착탈이 자유롭게 형성되어 있다. 실드(46)는 챔버 본체(12)에 반응 부생물이 부착되는 것을 방지한다. 실드(46)는 예컨대 알루미늄으로 형성된 모재의 표면에 내부식성을 갖는 막을 형성함으로써 구성된다. 내부식성을 갖는 막은 산화이트륨 등의 세라믹으로 형성될 수 있다.
지지부(13)와 챔버 본체(12)의 측벽 사이에는 배플 플레이트(48)가 마련되어 있다. 배플 플레이트(48)는 예컨대 알루미늄으로 형성된 부재의 표면에 내부식성을 갖는 막(산화이트륨 등의 막)을 형성함으로써 구성된다. 배플 플레이트(48)에는 복수의 관통 구멍이 형성되어 있다. 배플 플레이트(48)의 아래쪽 그리고 또한 챔버 본체(12)의 바닥부에는 배기구(12e)가 형성되어 있다. 배기구(12e)에는 배기관(52)을 통해 배기 장치(50)가 접속되어 있다. 배기 장치(50)는 압력 조정 밸브 및 터보 분자 펌프 등의 진공 펌프를 포함한다.
플라즈마 처리 장치(1)는 고주파 전원(62) 및 바이어스 전원(64)을 구비하고 있다. 고주파 전원(62)은 고주파 전력(HF)을 발생하는 전원이다. 고주파 전력(HF)은 플라즈마의 생성에 적합한 제1 주파수를 갖는다. 제1 주파수는 예컨대 27 MHz∼100 MHz 범위 내의 주파수이다. 고주파 전원(62)은 정합기(66) 및 전극 플레이트(16)를 통해 하부 전극(18)에 접속되어 있다. 정합기(66)는, 고주파 전원(62)의 부하 측(하부 전극(18) 측)의 임피던스를 고주파 전원(62)의 출력 임피던스에 정합시키기 위한 회로를 갖는다. 또, 고주파 전원(62)은 정합기(66)를 통해 상부 전극(30)에 접속되어 있어도 좋다. 고주파 전원(62)은 일례의 플라즈마 생성부를 구성하고 있다.
바이어스 전원(64)은 전기 바이어스를 발생하는 전원이다. 바이어스 전원(64)은 하부 전극(18)에 전기적으로 접속되어 있다. 전기 바이어스는 제2 주파수를 갖는다. 제2 주파수는 제1 주파수보다도 낮다. 제2 주파수는 예컨대 400 kHz∼13.56 MHz 범위 내의 주파수이다. 전기 바이어스는 고주파 전력(HF)과 함께 이용되는 경우에는, 기판(W)에 이온을 끌어들이기 위해서 기판 지지기(14)에 주어진다. 일례에서는, 전기 바이어스는 하부 전극(18)에 주어진다. 전기 바이어스가 하부 전극(18)에 주어지면, 기판 지지기(14) 상에 배치된 기판(W)의 전위는 제2 주파수로 규정되는 주기 내에서 변동한다. 또, 전기 바이어스는 정전 척(20) 내에 설치된 바이어스 전극에 주어지더라도 좋다.
일 실시형태에 있어서, 전기 바이어스는 제2 주파수를 갖는 고주파 전력(LF)이라도 좋다. 고주파 전력(LF)은, 고주파 전력(HF)과 함께 이용되는 경우에는, 기판(W)에 이온을 끌어들이기 위한 고주파 바이어스 전력으로서 이용된다. 고주파 전력(LF)을 발생하도록 구성된 바이어스 전원(64)은 정합기(68) 및 전극 플레이트(16)를 통해 하부 전극(18)에 접속된다. 정합기(68)는, 바이어스 전원(64)의 부하 측(하부 전극(18) 측)의 임피던스를 바이어스 전원(64)의 출력 임피던스에 정합시키기 위한 회로를 갖는다.
또, 고주파 전력(HF)을 이용하지 않고, 고주파 전력(LF)를 이용하여, 즉, 단일의 고주파 전력만을 이용하여 플라즈마를 생성하여도 좋다. 이 경우에는, 고주파 전력(LF)의 주파수는 13.56 MHz보다도 큰 주파수, 예컨대 40 MHz라도 좋다. 또한, 이 경우에는, 플라즈마 처리 장치(1)는 고주파 전원(62) 및 정합기(66)를 구비하지 않아도 된다. 이 경우에는, 바이어스 전원(64)은 일례의 플라즈마 생성부를 구성한다.
다른 실시형태에 있어서, 전기 바이어스는 펄스형의 전압(펄스 전압)이라도 좋다. 이 경우, 바이어스 전원은 직류 전원이라도 좋다. 바이어스 전원은, 전원 자체가 펄스 전압을 공급하도록 구성되어 있어도 좋고, 바이어스 전원의 하류 측에 전압을 펄스화하는 디바이스를 구비하도록 구성되어도 좋다. 일례에서는, 펄스 전압은 기판(W)에 음의 전위가 생기도록 하부 전극(18)에 주어진다. 펄스 전압은, 직사각파라도 좋고, 삼각파라도 좋고, 임펄스라도 좋고, 또는 그 밖의 파형을 갖고 있어도 좋다.
펄스 전압의 주기는 제2 주파수로 규정된다. 펄스 전압의 주기는 2개의 기간을 포함한다. 2개의 기간 중 한쪽 기간에 있어서의 펄스 전압은 음극성의 전압이다. 2개의 기간 중 한쪽 기간에 있어서의 전압의 레벨(즉, 절대치)은 2개의 기간 중 다른 쪽 기간에 있어서의 전압의 레벨(즉, 절대치)보다도 높다. 다른 쪽 기간에 있어서의 전압은 음극성, 양극성의 어느 것이라도 좋다. 다른 쪽 기간에 있어서의 음극성 전압의 레벨은 제로보다도 크더라도 좋고, 제로라도 좋다. 이 실시형태에 있어서, 바이어스 전원(64)은 로우패스 필터 및 전극 플레이트(16)를 통해 하부 전극(18)에 접속된다. 또, 바이어스 전원(64)은, 하부 전극(18) 대신에, 정전 척(20) 내에 설치된 바이어스 전극에 접속되어도 좋다.
일 실시형태에 있어서, 바이어스 전원(64)은 전기 바이어스의 연속파를 하부 전극(18)에 부여하여도 좋다. 즉, 바이어스 전원(64)은 전기 바이어스를 연속적으로 하부 전극(18)에 부여하여도 좋다.
다른 실시형태에 있어서, 바이어스 전원(64)은 전기 바이어스의 펄스파를 하부 전극(18)에 부여하여도 좋다. 전기 바이어스의 펄스파는 주기적으로 하부 전극(18)에 부여될 수 있다. 전기 바이어스의 펄스파의 주기는 제3 주파수로 규정된다. 제3 주파수는 제2 주파수보다도 낮다. 제3 주파수는 예컨대 1 Hz 이상 200 kHz 이하이다. 다른 예에서는, 제3 주파수는 5 Hz 이상 100 kHz 이하라도 좋다.
전기 바이어스의 펄스파의 주기는 2개의 기간, 즉 H 기간 및 L 기간을 포함한다. H 기간에 있어서의 전기 바이어스의 레벨(즉, 전기 바이어스의 펄스의 레벨)은 L 기간에 있어서의 전기 바이어스의 레벨보다도 높다. 즉, 전기 바이어스의 레벨이 증감됨으로써, 전기 바이어스의 펄스파가 하부 전극(18)에 주어지더라도 좋다. L 기간에 있어서의 전기 바이어스의 레벨은 제로보다 크더라도 좋다. 혹은 L 기간에 있어서의 전기 바이어스의 레벨은 제로라도 좋다. 즉, 전기 바이어스의 펄스파는, 전기 바이어스의 하부 전극(18)에의 공급과 공급 정지를 교대로 전환함으로써 하부 전극(18)에 주어지더라도 좋다. 여기서, 전기 바이어스가 고주파 전력(LF)인 경우에는, 전기 바이어스의 레벨은 고주파 전력(LF)의 전력 레벨이다. 전기 바이어스가 음극성 직류 전압의 펄스파인 경우에는, 전기 바이어스의 레벨은 음극성 직류 전압의 절대치의 실효치이다. 전기 바이어스의 펄스파의 듀티비, 즉, 전기 바이어스의 펄스파의 주기에 있어서 H 기간이 차지하는 비율은 예컨대 1% 이상 80% 이하이다. 다른 예에서는, 전기 바이어스의 펄스파의 듀티비는 5% 이상 50% 이하라도 좋다. 혹은 전기 바이어스의 펄스파의 듀티비는 50% 이상 99% 이하라도 좋다. 또, 전기 바이어스가 공급되는 기간 중, L 기간이 전술한 제1 기간에 상당하고, H 기간이 전술한 제2 기간에 상당한다. 또한, L 기간에 있어서의 전기 바이어스의 레벨이 전술한 0 또는 제1 레벨에, H 기간에 있어서의 전기 바이어스의 레벨이 전술한 제2 레벨에 상당한다.
일 실시형태에 있어서, 고주파 전원(62)은 고주파 전력(HF)의 연속파를 공급하여도 좋다. 즉, 고주파 전원(62)은 고주파 전력(HF)을 연속적으로 공급하여도 좋다.
다른 실시형태에 있어서, 고주파 전원(62)은 고주파 전력(HF)의 펄스파를 공급하여도 좋다. 고주파 전력(HF)의 펄스파는 주기적으로 공급될 수 있다. 고주파 전력(HF)의 펄스파의 주기는 제4 주파수로 규정된다. 제4 주파수는 제2 주파수보다도 낮다. 일 실시형태에 있어서, 제4 주파수는 제3 주파수와 동일하다. 고주파 전력(HF)의 펄스파의 주기는, 2개의 기간, 즉 H 기간 및 L 기간을 포함한다. H 기간에 있어서의 고주파 전력(HF)의 전력 레벨은, 2개의 기간 중 L 기간에 있어서의 고주파 전력(HF)의 전력 레벨보다도 높다. L 기간에 있어서의 고주파 전력(HF)의 전력 레벨은, 제로보다도 크더라도 좋고, 제로라도 좋다. 또, 고주파 전력(HF)이 공급되는 기간 중, L 기간이 전술한 제3 기간에, H 기간이 전술한 제4 기간에 상당한다. 또한, L 기간에 있어서의 고주파 전력(HF)의 레벨이 전술한 0 또는 제3 레벨에 상당하고, H 기간에 있어서의 전기 바이어스의 레벨이 전술한 제4 레벨에 상당한다.
또, 고주파 전력(HF)의 펄스파의 주기는 전기 바이어스의 펄스파의 주기와 동기되어 있어도 좋다. 고주파 전력(HF)의 펄스파 주기에 있어서의 H 기간은, 전기 바이어스의 펄스파 주기에 있어서의 H 기간과 동기되어 있어도 좋다. 혹은 고주파 전력(HF)의 펄스파 주기에 있어서의 H 기간은, 전기 바이어스의 펄스파 주기에 있어서의 H 기간과 동기되어 있지 않아도 좋다. 고주파 전력(HF)의 펄스파 주기에 있어서의 H 기간의 시간 길이는, 전기 바이어스의 펄스파 주기에 있어서의 H 기간의 시간 길이와 동일하여도 좋고, 다르더라도 좋다. 고주파 전력(HF)의 펄스파 주기에 있어서의 H 기간의 일부 또는 전부가 전기 바이어스의 펄스파 주기에 있어서의 H 기간과 중복되어도 좋다.
도 2는 고주파 전력(HF) 및 전기 바이어스의 일례를 도시하는 타이밍 차트이다. 도 2는 고주파 전력(HF) 및 전기 바이어스로서 모두 펄스파를 이용하는 예이다. 도 2에 있어서 횡축은 시간을 나타낸다. 도 2에 있어서 종축은 고주파 전력(HF) 및 전기 바이어스의 전력 레벨을 나타낸다. 고주파 전력(HF)의 「L1」은, 고주파 전력(HF)이 공급되고 있지 않거나 또는 「H1」로 나타내는 전력 레벨보다도 낮은 것을 나타낸다. 전기 바이어스의 「L2」는, 전기 바이어스가 공급되고 있지 않거나 또는 「H2」로 나타내는 전력 레벨보다도 낮은 것을 나타낸다. 전기 바이어스가 음극성 직류 전압의 펄스파인 경우에는, 전기 바이어스의 레벨은 음극성 직류 전압의 절대치의 실효치이다. 또, 도 2의 고주파 전력(HF) 및 전기 바이어스의 전력 레벨의 크기는, 양자의 상대적인 관계를 나타내는 것은 아니며, 임의로 설정되어도 좋다. 도 2는, 고주파 전력(HF)의 펄스파의 주기가, 전기 바이어스의 펄스파의 주기와 동기하며, 또한 고주파 전력(HF)의 펄스파의 H 기간 및 L 기간의 시간 길이와 전기 바이어스의 펄스파의 H 기간 및 L 기간의 시간 길이가 동일한 예이다.
도 1로 되돌아가 설명을 계속한다. 플라즈마 처리 장치(1)는 전원(70)을 더 구비하고 있다. 전원(70)은 상부 전극(30)에 접속되어 있다. 일례에 있어서, 전원(70)은, 플라즈마 처리 중, 상부 전극(30)에 직류 전압 또는 저주파 전력을 공급하도록 구성되어도 좋다. 예컨대 전원(70)은, 상부 전극(30)에 음극성의 직류 전압을 공급하여도 좋고, 저주파 전력을 주기적으로 공급하여도 좋다. 직류 전압 또는 저주파 전력은 펄스파로서 공급하여도 좋고, 연속파로서 공급하여도 좋다. 이 실시형태에서는, 플라즈마 처리 공간(10s) 내에 존재하는 양이온이 상부 전극(30)으로 끌려들어가 충돌한다. 이에 따라, 상부 전극(30)으로부터 이차전자가 방출된다. 방출된 이차전자는, 마스크막(MK)을 개질하여, 마스크막(MK)의 에칭 내성을 향상시킨다. 또한, 이차전자는 플라즈마 밀도의 향상에 기여한다. 또한, 이차전자의 조사에 의해 기판(W)의 대전 상태가 중화되기 때문에, 에칭에 의해 형성된 구조(에칭 형상) 안으로의 이온 직진성이 높아진다. 또한, 상부 전극(30)이 실리콘 함유 재료에 의해 구성되어 있는 경우에는, 양이온의 충돌에 의해, 이차전자와 함께 실리콘이 방출된다. 방출된 실리콘은, 플라즈마 중의 산소와 결합하여 산화실리콘 화합물로서 마스크 상에 퇴적되어 보호막으로서 기능한다. 상부 전극(30)에의 직류 전압 또는 저주파 전력의 공급에 의해, 선택비의 개선뿐만 아니라, 에칭에 의해 형성되는 구조에 있어서의 형상 이상의 억제, 에칭 레이트의 개선 등의 효과가 얻어진다.
플라즈마 처리 장치(1)에 있어서 플라즈마 처리가 이루어지는 경우에는, 가스가 가스 공급부로부터 내부 공간(10s)에 공급된다. 또한, 고주파 전력(HF) 및/또는 전기 바이어스가 공급됨으로써, 상부 전극(30)과 하부 전극(18)의 사이에서 고주파 전계가 생성된다. 생성된 고주파 전계가 내부 공간(10s) 안의 가스로부터 플라즈마를 생성한다.
플라즈마 처리 장치(1)는 제어부(80)를 더 구비할 수 있다. 제어부(80)는, 프로세서, 메모리 등의 기억부, 입력 장치, 표시 장치, 신호의 입출력 인터페이스 등을 구비하는 컴퓨터일 수 있다. 제어부(80)는 플라즈마 처리 장치(1)의 각 부를 제어한다. 제어부(80)에서는, 입력 장치를 이용하여, 오퍼레이터가 플라즈마 처리 장치(1)를 관리하기 위해서 커맨드의 입력 조작 등을 행할 수 있다. 또한, 제어부(80)에서는, 표시 장치에 의해, 플라즈마 처리 장치(1)의 가동 상황을 가시화하여 표시할 수 있다. 또한, 기억부에는 제어 프로그램 및 레시피 데이터가 저장되어 있다. 제어 프로그램은, 플라즈마 처리 장치(1)로 각종 처리를 실행하기 위해서, 프로세서에 의해서 실행된다. 프로세서는, 제어 프로그램을 실행하여, 레시피 데이터에 따라서 플라즈마 처리 장치(1)의 각 부를 제어한다. 하나의 예시적 실시형태에 있어서, 제어부(80)의 일부 또는 전부가 플라즈마 처리 장치(1)의 외부 장치의 구성의 일부로서 설치되어도 좋다.
<기판 처리 시스템(PS)의 구성>
도 3은 하나의 예시적 실시형태에 따른 기판 처리 시스템(PS)을 개략적으로 도시하는 도면이다. 본 처리 방법은 기판 처리 시스템(PS)을 이용하여 실행되어도 좋다.
기판 처리 시스템(PS)은, 기판 처리실(PM1∼PM6)(이하, 총칭하여 「기판 처리 모듈(PM)」이라고도 한다.)과, 반송 모듈(TM)과, 로드록 모듈(LLM1 및 LLM2)(이하, 총칭하여 「로드록 모듈(LLM)」이라고도 한다.)과, 로더 모듈(LM), 로드 포트(LP1부터 LP3)(이하, 총칭하여 「로드 포트(LP)」라고도 한다.)를 갖는다. 제어부(CT)는, 기판 처리 시스템(PS)의 각 구성을 제어하여, 기판(W)에 필요한 처리를 실행한다.
기판 처리 모듈(PM)은, 그 내부에 있어서, 기판(W)에 대하여, 에칭 처리, 트리밍 처리, 성막 처리, 어닐링 처리, 도핑 처리, 리소그래피 처리, 클리닝 처리, 애싱 처리 등의 처리를 실행한다. 기판 처리 모듈(PM)의 일부는, 측정 모듈이라도 좋고, 기판(W) 상에 형성된 막의 막 두께나, 기판(W) 상에 형성된 패턴의 치수 등을 예컨대 광학적 수법을 이용하여 측정하여도 좋다. 도 1에 도시하는 플라즈마 처리 장치(1)는 기판 처리 모듈(PM)의 일례이다.
반송 모듈(TM)은, 기판(W)을 반송하는 반송 장치를 갖고, 기판 처리 모듈(PM) 사이 또는 기판 처리 모듈(PM)과 로드록 모듈(LLM)의 사이에서 기판(W)을 반송한다. 기판 처리 모듈(PM) 및 로드록 모듈(LLM)은 반송 모듈(TM)에 인접하여 배치되어 있다. 반송 모듈(TM)과 기판 처리 모듈(PM) 및 로드록 모듈(LLM)은 개폐 가능한 게이트 밸브에 의해서 공간적으로 격리 또는 연결된다.
로드록 모듈(LLM1 및 LLM2)은 반송 모듈(TM)과 로더 모듈(LM)의 사이에 마련되어 있다. 로드록 모듈(LLM)은 그 내부의 압력을 대기압 또는 진공으로 전환할 수 있다. 로드록 모듈(LLM)은, 대기압인 로더 모듈(LM)에서 진공인 반송 모듈(TM)로 기판(W)을 반송하고, 또한, 진공인 반송 모듈(TM)에서 대기압인 로더 모듈(LM)로 반송한다.
로더 모듈(LM)은, 기판(W)을 반송하는 반송 장치를 갖고, 로드록 모듈(LLM)과 로드 포트(LP)의 사이에서 기판(W)을 반송한다. 로드 포트(LP) 내의 내부에는, 예컨대 25장의 기판(W)을 수납할 수 있는 FOUP(Front Opening Unified Pod) 또는 빈 FOUP를 배치할 수 있다. 로더 모듈(LM)은, 로드 포트(LP) 내의 FOUP로부터 기판(W)을 빼내어, 로드록 모듈(LLM)에 반송한다. 또한, 로더 모듈(LM)은, 로드록 모듈(LLM)로부터 기판(W)을 빼내어, 로드 포트(LP) 내의 FOUP에 반송한다.
제어부(CT)는, 기판 처리 시스템(PS)의 각 구성을 제어하여, 기판(W)에 필요한 처리를 실행한다. 제어부(CT)는, 프로세스 수순, 프로세스 조건, 반송 조건 등이 설정된 레시피를 저장하고 있고, 이 레시피에 따라서 기판(W)에 필요한 처리를 실행하도록 기판 처리 시스템(PS)의 각 구성을 제어한다. 제어부(CT)는, 도 1에 도시하는 플라즈마 처리 장치(1)의 제어부(80)의 일부 또는 전부의 기능을 겸하여도 좋다.
<기판(W)의 일례>
도 4a 및 도 4b는 기판(W)의 일례를 모식적으로 도시하는 도면이다. 도 4a는 기판(W)의 평면도이다. 또한, 도 4b는 기판(W)의 AA’ 단면도이다. 기판(W)은 기초막(UF), 에칭 대상 막(EF) 및 마스크막(MF)이 이 순서로 적층된 구조를 갖는다. 기판(W)은 본 처리 방법이 적용될 수 있는 기판의 일례이다.
기초막(UF)은, 예컨대 실리콘 웨이퍼나 실리콘 웨이퍼 상에 형성된 유기막, 유전체막, 금속막, 반도체막 등이라도 좋다. 기초막(UF)은 복수의 막이 적층되어 구성되어도 좋다. 예컨대 기초막(UF)은 실리콘산화막과 다결정 실리콘막 또는 실리콘산화막과 실리콘질화막이 교대로 적층되어 구성되어도 좋다.
에칭 대상 막(EF)은 기초막(UF)과는 다른 막이다. 에칭 대상 막(EF)은 예컨대 실리콘 함유 막이나 유기막이라도 좋다. 실리콘 함유 막은 예컨대 실리콘산화막, 실리콘질화막, 실리콘산질화막(SiON막), 실리콘 함유 반사방지막(SiARC)이다. 유기막은 예컨대 스핀온 카본(SOC)막, 아모르퍼스 카본막, 유기 반사방지막(BARC)이다.
마스크막(MF)은 에칭 대상 막(EF) 상에 형성되어 있다. 마스크막(MF)은, 상면(TS), 상면(TS)으로부터 연속되는 측면(SS) 및 에칭 대상 막(EF)와 접하는 하면을 갖는다. 마스크막(MF)은 적어도 하나의 개구(OP)를 갖는다. 개구(OP)는 마스크막(MF)의 측면(SS)에 의해서 규정된다. 개구(OP)는, 측면(SS)에 둘러싸인, 에칭 대상 막(EF) 상의 공간이다. 즉, 도 4b에 있어서, 에칭 대상 막(EF)의 상면은, 마스크막(MF)에 의해서 덮여진 부분과, 개구(OP)의 바닥면(BS)에 있어서 노출된 부분을 갖는다.
개구(OP)는, 기판(W)의 평면에서 봤을 때(기판(W)을 도 4b의 위에서 아래로 향하는 방향으로 본 경우)에, 임의의 형상을 갖더라도 좋다. 상기 형상은 예컨대 원, 타원, 직사각형, 선이나 이들의 1종 이상을 조합한 형상이라도 좋다. 마스크막(MF)은 복수의 개구(OP)를 갖더라도 좋다. 복수의 개구(OP)는, 도 4a에 도시하는 것과 같이, 각각 구멍 형상을 갖고, 일정한 간격으로 배열된 어레이 패턴을 구성하여도 좋다. 또한, 복수의 개구(OP)는, 각각 선 형상을 갖고, 일정한 간격으로 늘어서 라인 & 스페이스의 패턴을 구성하여도 좋다.
마스크막(MF)의 측면(SS)은 이 측면(SS)으로부터 개구(OP)로 연장되어 나온 연장부(SC)를 가질 수 있다. 연장부(SC)는, 예컨대 마스크막(MF)의 측면(SS)으로부터 에칭 대상 막(EF) 상면의 적어도 일부로 연장되는, 상기 측면(SS)으로부터 연장되어 나온 부분이다. 연장부(SC)는, 예컨대 개구(OP)의 바닥면(BS)의 바깥 가장자리에 존재하는, 마스크막(MF)의 잔사(스컴)일 수 있다. 이 잔사는, 예컨대 마스크막(MF)에 개구(OP)를 형성하는 프로세스(예컨대 현상 프로세스)에 있어서 다 제거되지 못한 레지스트의 나머지일 수 있다. 또한, 연장부(SC)는, 측면(SS) 중 바닥면(BS)에서 위쪽으로 떨어진 영역에 있어서, 측면(SS) 상에서 개구(OP)로 향하여 돌출한 볼록부일 수 있다. 이 볼록부는, 측면(SS)에 있어서 그 주위 또는 주변보다도 개구(OP)로 튀어나온 부분이다. 이 돌출부는 마스크막(MF)의 잔사일 수 있다. 또한, 측면(SS)은 함몰이나 균열(라인 패턴 등의 패턴의 도중 끊어짐을 포함한다) 등의 오목부를 가질 수 있다. 또한, 마스크막(MF)의 잔사에는, 전술한 연장부(SC)를 구성하는 것 외에, 측면(SS)과 연결하지 않고서 개구(OP)의 바닥면(BS)에 있어서 고립된 잔사나, 개구(OP)를 가로지르거나 또는 측면(SS) 사이를 건너지르도록 연장되어 있는 잔사 등이 포함된다. 이들 잔사는, 예컨대 마스크막(MF)에 개구(OP)를 형성하는 프로세스(예컨대 현상 프로세스)에 있어서 다 제거되지 못한 레지스트의 나머지일 수 있다.
마스크막(MF)은 에칭 대상 막(EF)과 다른 막이다. 마스크막(MF)은 예컨대 실리콘 함유 막이나 유기막이라도 좋다. 실리콘 함유 막은 예컨대 실리콘산화막, 실리콘질화막, 실리콘산질화막(SiON막), 실리콘 함유 반사방지막(SiARC)이다. 유기막은 예컨대 스핀온 카본(SOC)막, 아모르퍼스 카본막, 포토레지스트막이다.
기판(W)을 구성하는 각 막(기초막(UF), 에칭 대상 막(EF), 마스크막(MF))은 각각 CVD법, ALD법, 스핀코트법 등에 의해 형성되어도 좋다. 상기 각 막은, 평탄한 막이라도 좋고, 또한 요철을 갖는 막이라도 좋다. 개구(OP)는, 마스크막(MF)을 에칭함으로써 형성되어도 좋고, 또한 리소그래피에 의해서 형성되어도 좋다. 또, 마스크막(MF), 에칭 대상 막(EF) 및 기초막(UF) 중 2 이상의 적층막이 다층 마스크로서 기능하여도 좋다. 예컨대 기판(W)이 기초막(UF) 아래에 다른 막을 더 갖고, 마스크막(MF), 에칭 대상 막(EF) 및 기초막(UF)의 적층막을 다층 마스크로 하여, 상기 다른 막을 에칭하여도 좋다.
<본 처리 방법의 일례>
도 5는 본 처리 방법의 일례를 도시하는 흐름도이다. 도 5에 도시하는 것과 같이, 본 처리 방법은 기판의 제공 공정(공정 ST1)과 퇴적막의 형성 공정(공정 ST2)과 트리밍 공정(공정 ST3)을 포함한다. 본 처리 방법은 에칭 공정(공정 ST4)을 더 포함하여도 좋다.
도 6a 내지 도 6d는 본 처리 방법의 각 공정에 있어서의 기판(W)의 단면 구조의 일례를 모식적으로 도시하는 도면이다. 도 6a는 공정 ST1에서 처리된 후의 기판(W)의 단면 구조의 일례이다. 도 6b는 공정 ST2에서 처리된 후의 기판(W)의 단면 구조의 일례이다. 도 6c는 공정 ST3에서 처리된 후의 기판(W)의 단면 구조의 일례이다. 도 6d는 공정 ST4에서 처리된 후의 기판(W)의 단면 구조의 일례이다. 또한, 도 7은 공정 ST2에서 처리된 후의 기판(W)의 단면 구조의 다른 예를 도시하는 도면이다.
각 공정은 도 1에 도시하는 기판 처리 장치(1)에서 실행되어도 좋다. 이하에서는, 도 1에 도시하는 제어부(80)가 기판 처리 장치(1)의 각 부를 제어하여, 기판(W)에 대하여 본 처리 방법을 실행하는 경우를 예로 들어 설명한다. 또, 각 공정은, 도 3에 도시하는 기판 처리 시스템(PS) 내에 있어서의 임의의 기판 처리 모듈(PM)에서 실행되어도 좋다. 예컨대 퇴적막의 형성 공정, 트리밍 공정 및 에칭 공정은, 각각 다른 기판 처리 모듈(PM)에서 실행되어도 좋고, 또한 하나의 기판 처리 모듈(PM)에서 연속해서 실행되어도 좋다.
(공정 ST1: 기판의 제공 공정)
공정 ST1에 있어서, 기판(W)은 챔버(10)의 내부 공간(10s) 내에 제공된다. 기판(W)은, 기판 지지기(14)의 상면에 배치되어, 정전 척(20)에 의해 유지된다. 기판(W)은, 기초막(UF) 상에, 에칭 대상 막(EF) 및 마스크막(MF)이 이 순서로 형성되어 있다(도 6a 참조). 또, 기판(W)의 각 막을 형성하는 프로세스의 적어도 일부는 내부 공간(10s) 내에서 이루어지더라도 좋다. 또한, 기판(W)의 각 막의 전부 또는 일부가 기판 처리 장치(1)의 외부의 장치나 챔버(예컨대 기판 처리 시스템(PS) 내의 기판 처리 모듈(PM))에서 형성된 후, 기판(W)이 내부 공간(10s) 내에 반입되어, 기판 지지기(14)의 상면에 배치되어도 좋다.
(공정 ST2: 퇴적막의 형성 공정)
공정 ST2에 있어서, 퇴적막(TD)이 형성된다(도 6b 참조). 퇴적막(TD)은 마스크막(MF)의 적어도 측면(SS) 상에 제1 부분(TD1)을 갖도록 형성된다. 제1 부분(TD1)의 막 두께는 깊이 방향(도 6b의 위에서 아래로 향하는 방향)을 따라 균일하여도 좋다. 또한, 제1 부분(TD1)의 막 두께는, 깊이 방향을 따라 증감하여도 좋고, 예컨대 깊이 방향을 따라 제1 부분(TD1)의 막 두께가 감소하여도 좋다. 제1 부분(TD1)의 표면은 마스크막(MF)의 측면(SS)보다도 표면 거칠기(요철의 수나 크기를 포함한다)가 작아도 좋다. 마스크막(MF)의 측면(SS)이 함몰이나 균열(라인 패턴 등의 패턴의 도중 끊김을 포함한다) 등을 갖고 있는 경우, 제1 부분(TD1)은 상기 함몰이나 균열 등에 매립되어 형성되어도 좋다. 이에 따라, 마스크막(MF)의 개구(OP)를 규정하는 측면(SS)의 표면 거칠기를 저감할 수 있다.
퇴적막(TD)은 마스크막(MF)의 상면(TS) 상에 제2 부분(TD2)을 갖도록 형성되어도 좋다. 또한, 퇴적막(TD)은, 개구(OP)의 바닥면(BS)에 노출한 에칭 대상 막(EF) 상에 제3 부분(TD3)을 갖도록 형성되어도 좋고, 제3 부분(TD3)을 갖지 않도록 형성되어도 좋다. 퇴적막(TD)이 제2 부분(TD3)을 갖는 경우, 제1 부분(TD1) 및 제3 부분(TD3)은 곡면이라도 좋고, 또한 평면이라도 좋다. 제2 부분(TD2)의 막 두께는 제1 부분(TD1) 및 제3 부분(TD3)의 막 두께보다도 두꺼워도 좋다. 또한, 제2 부분(TD2)은, 기판(W)의 평면에서 봤을 때, 상면(TS)에서 개구(OP)로 튀어나오는 부분(오버행)이 형성되어도 좋다. 이 오버행은, 예컨대 기판(W)의 평면에서 봤을 때, 연장부(SC)의 일부 또는 전부와 겹치도록 형성되어도 좋다. 또한, 이 부분의 표면은 곡면이라도 좋고, 또한 평면이라도 좋다.
퇴적막(TD)은 예컨대 유기막이라도 좋다. 이 경우, 퇴적막(TD)은, 예컨대 탄화수소(CxHy)계 가스(x 및 y는 양의 정수)를 포함하는 퇴적 가스로부터 생성한 플라즈마를 이용한 PECVD에 의해 형성하여도 좋다. 이 퇴적 가스는 CtHuFv계(t 및 v는 양의 정수. u는 0 이상의 정수) 가스라도 좋다. 일례로서, 퇴적 가스는 CH4 가스, C2H2 가스, C2H4 가스, C3H6 가스, CH3F 가스 및/또는 C4F6 가스라도 좋다. 또한, 처리 가스는 Ar나 He, N2 등의 불활성 가스 및/또는 H2 가스를 더 포함하여도 좋다. 또, 마스크막(MF)이 실리콘 함유 막을 포함하는 경우, 퇴적 가스로서 불소를 포함하는 것을 이용하면, 이 불소를 포함하는 퇴적 가스로부터 생성된 플라즈마에 의해, 마스크막(MF)이 에칭되어 버리는 경우가 있다. 이 때문에, 마스크막(MF)이 실리콘 함유 막을 포함하는 경우, 에칭보다도 퇴적이 우세하게 되는 조건을 선택하거나, 퇴적 가스로서 CH4 가스, C2H2 가스, C2H4 가스 또는 C3H6 가스 등의 하이드로카본 가스를 이용하는 것이 바람직하다.
퇴적막(TD)은, PECVD 외에, 열CVD, ALD 또는 서브콘포멀(subconformal) ALD에 의해 형성하여도 좋다. 이들 중에서, ALD는 이하의 공정을 포함한다. 우선 제1 공정에서는, 기판(W)에 전구체 가스를 공급하여, 전구체 가스를 기판(W)의 표면, 구체적으로는 마스크막(MF)의 표면 및 개구(OP)의 바닥면(BS)에 노출한 에칭 대상 막(EF)의 표면에 흡착시킨다. 이때, 전구체 가스로부터 플라즈마를 생성하여도 좋다. 이어서, 제2 공정에서는 기판(W)에 반응 가스를 공급한다. 반응 가스는 기판(W)의 표면에 흡착한 전구체 가스와 반응하는 가스이다. 이에 따라, 전구체 가스와 반응 가스가 반응하여 퇴적막(TD)이 형성된다. 이때, 반응 가스로부터 플라즈마를 생성하여도 좋다. 또한, 제1 공정 후이며 제2 공정 전 및/또는 제2 공정 후에, 기판(W)에 대하여 불활성 가스 등을 공급하여, 과잉의 전구체 가스나 반응 가스를 퍼지하여도 좋다(퍼지 공정). ALD에서는, 기판(W)의 표면에 존재하는 물질에, 소정의 재료가 자기 제어적으로 흡착 또한 반응함으로써 퇴적막(TD)을 형성한다. 이 때문에, ALD는 통상 충분한 처리 시간을 둠으로써 콘포멀한 퇴적막(TD)을 형성할 수 있다.
이에 대하여, 서브콘포멀 ALD는, 기판(W)의 표면 상에서 자기 제어적인 흡착 또는 반응이 완료되지 않도록 처리 조건을 설정하는 수법이다. 서브콘포멀 ALD에는 적어도 이하의 두 가지의 처리 양태가 있다.
(i) 전구체 가스를 기판(W)의 표면 전체에 흡착시킨 후에, 반응 가스를, 기판(W)에 흡착한 전구체 가스의 표면 전체에 널리 퍼지지 않게 제어한다.
(ii) 전구체 가스를 기판(W) 표면의 일부에만 흡착시킨 후, 반응 가스를 기판(W)의 표면에 흡착한 프리커서(Precursor)하고만 반응시킨다.
이러한 서브콘포멀 ALD에 의하면, 마스크막(MF)의 깊이 방향을 따라 막 두께가 감소하는 막을 형성할 수 있다.
퇴적막(TD)은 예컨대 Si 함유 막이라도 좋다. 이 경우, 퇴적막(TD)은, 예컨대 Si 함유 가스를 포함하는 처리 가스로부터 생성한 플라즈마를 이용한 PECVD에 의해 형성하여도 좋다. 일례로서, 처리 가스는 SiCl4 가스, Si2Cl6 가스, SiF4 가스 및/또는 아미노실란계 가스라도 좋다. 또한, 처리 가스는 Ar나 He 등의 불활성 가스를 더 포함하여도 좋다. 또, 퇴적막(TD)은 열CVD, ALD 또는 서브콘포멀 ALD에 의해 형성하여도 좋다.
퇴적막(TD)의 성막 조건은 로딩 효과를 얻을 수 있게(즉 개구(OP)의 개구 폭에 따라서 퇴적막(TD)의 막 두께가 다르게) 조정되어도 좋다. 예컨대 도 7에 도시하는 것과 같이 성막 조건을 조정함으로써, 폭(d1)의 개구(OP1)의 퇴적막(TD)의 막 두께를, 폭(d2)(d2<d1)의 개구(OP2)의 퇴적막(TD)의 막 두께보다도 두껍게 되도록 형성하여도 좋다. 이에 따라, 개구(OP)의 개구 폭의 불균일을 조정할 수 있다.
(공정 ST3: 트리밍 공정)
공정 ST3에 있어서, 제1 처리 가스를 이용한 플라즈마 에칭에 의해, 퇴적막(TD)의 일부가 트리밍된다(도 6c 참조). 여기서, 트리밍이란, 제1 처리 가스로부터 생성된 플라즈마에 의해 퇴적막(TD)의 일부를 에칭하여, 퇴적막(TD)의 두께를 감소시키는 공정이다. 본 처리 방법에서는, 제1 처리 가스는 퇴적막(TD) 및 에칭 대상 막(EF)을 에칭하기 위한 하나 이상의 가스를 포함한다. 즉, 제1 처리 가스로부터 생성한 플라즈마에 의해, 퇴적막(TD)에 더하여 에칭 대상 막(EF)이 에칭된다. 본 처리 방법에서는, 트리밍은, 퇴적막(TD) 부분(TD3)이 제거되고, 또한 에칭 대상 막(EF)의 일부(개구(OP)의 아래쪽에 위치하는 부분)가 깊이 방향으로 에칭될 때까지 실행된다. 트리밍 후에 개구(OP)에 노출되는 에칭 대상 막(EF)의 표면은 평탄면이라도 좋고, 곡면이라도 좋다. 이 곡면은, 예컨대 도 6c에 도시하는 것과 같이, 마스크막(MF)의 연장부(SC)에 대응하는 형상(마스크막(MF)의 연장부(SC)를 에칭 대상 막(EF)의 깊이 방향으로 밀어 내린 것과 같은 형상)으로 될 수 있다.
트리밍에 의해, 퇴적막(TD)에 더하여 마스크막(MF)의 일부가 제거되어도 좋다. 예컨대 마스크막(MF)의 측면(SS)으로부터 연장되어 나온 연장부(SC)가 제거되어도 좋다. 또한, 트리밍 후에, 퇴적막(TD)의 일부(예컨대 부분 TD1이나 TD2)는 제거되지 않고서 남아도 좋다. 제거되지 않고서 남은 퇴적막(TD)의 부분(TD1)은, 마스크막(MF)의 개구(OP)의 개구 폭의 불균일이나, 마스크막(MF)의 측면(SS)의 표면 거칠기(요철의 수나 크기를 포함한다)의 개선에 기여할 수 있다. 또한, 제거되지 않고서 남은 퇴적막(TD)의 부분(TD2)은, 공정 ST4(에칭)에 있어서 마스크막(MF)에 대한 보호를 제공할 수 있다.
제1 처리 가스는 퇴적막(TD) 및 에칭 대상 막(MF)을 구성하는 재료에 따라서 선택하여도 좋다. 예컨대 에칭 대상 막(EF)이 실리콘 함유 막이고, 퇴적막(TD)이 유기막인 경우, 제1 처리 가스는, 할로겐 함유 가스와 산소, 수소 및 질소 중 적어도 어느 하나의 원소를 포함하는 가스를 포함하여도 좋다. 또한, 에칭 대상 막(EF)이 유기막이고, 퇴적막(TD)이 실리콘 함유 막인 경우, 제1 처리 가스는, 할로겐 함유 가스와 산소, 수소 및 질소 중 적어도 어느 하나의 원소를 포함하는 가스를 포함하여도 좋다. 또한, 에칭 대상 막(EF) 및 퇴적막(TD)이 실리콘 함유 막인 경우, 제1 처리 가스는 할로겐 함유 가스를 포함하여도 좋다. 또한, 에칭 대상 막(EF) 및 퇴적막(TD)이 유기막인 경우, 제1 처리 가스는, 산소, 수소 및 질소 중 적어도 어느 하나의 원소를 포함하는 가스를 포함하여도 좋다.
제1 처리 가스에 포함되는 할로겐 함유 가스는, 트리밍에 있어서, 실리콘 함유 막으로 이루어지는 퇴적막(TD)이나 마스크막(MF)의 형상 조정에 기여한다. 예컨대 할로겐 함유 가스는, 실리콘 함유 막으로 이루어지는 퇴적막(TD)의 부분(TD2)에 형성된 오버행이나 퇴적막(TD)의 부분(TD3)을 제거할 수 있다. 또한, 할로겐 함유 가스는, 실리콘 함유 막으로 이루어지는 마스크막(MF)의 측면(SS)으로부터 연장되어 나온 연장부(SC)를 제거하여, 마스크막(MF)의 측면(SS)의 표면 거칠기를 감소시킬 수 있다. 또한, 할로겐 함유 가스는, 트리밍에 있어서, 실리콘 함유 막으로 이루어지는 에칭 대상 막(EF)의 깊이 방향의 에칭에 기여한다.
할로겐 함유 가스는 예컨대 불소 함유 가스라도 좋다. 불소 함유 가스는, 예컨대 NF3 가스, SF6 가스, HF 가스 및 CtHuFv계(t 및 v는 양의 정수. u는 0 이상의 정수) 가스로 이루어지는 군에서 선택되는 적어도 1종이라도 좋다. 일례에서는, CtHuFv계 가스는 CF4 가스 및/또는 CHF3 가스이다.
제1 처리 가스에 포함되는 산소, 수소 및 질소 중 적어도 어느 하나의 원소를 포함하는 가스는, 트리밍에 있어서, 유기막으로 이루어지는 퇴적막(TD)이나 마스크막(MF)의 형상 조정에 기여한다. 상기 가스는, 유기막으로 이루어지는 퇴적막(TD)의 부분(TD2)에 형성된 오버행이나 퇴적막(TD)의 부분(TD3)을 제거할 수 있다. 또한, 상기 가스는, 유기막으로 이루어지는 마스크막(MF)의 측면(SS)으로부터 연장되어 나온 연장부(SC)를 제거하여, 마스크막(MF)의 측면(SS)의 표면 거칠기를 감소시킬 수 있다. 또한, 상기 가스는, 트리밍에 있어서, 유기막으로 이루어지는 에칭 대상 막(EF)의 깊이 방향의 에칭에 기여할 수 있다.
산소, 수소 및 질소 중 적어도 어느 하나의 원소를 포함하는 가스는, 예컨대 O2 가스, O3 가스, CO 가스, CO2 가스, NO 가스, H2O, H2O2 가스, H2 가스, N2 및 NH3 가스로 이루어지는 군에서 선택되는 적어도 1종이라도 좋다.
제1 처리 가스는 불소 이외의 할로겐 함유 가스를 더 포함하여도 좋다. 이러한 불소 이외의 할로겐 함유 가스는, 예컨대 HBr 가스, HCl 가스, Br2 가스, Cl2 가스 및 HI 가스로 이루어지는 군에서 선택되는 적어도 1종이라도 좋다. 제1 처리 가스는 Ar나 He 등의 불활성 가스를 더 포함하여도 좋다.
트리밍은 이방성 에칭에 의해 이루어지더라도 좋다. 즉, 트리밍에 있어서의 퇴적막(TD)의 부분(TD1)의 에칭량(막 두께의 감소량)이, 퇴적막(TD)의 부분(TD2)이나 부분(TD3)의 에칭량(막 두께의 감소량)보다도 작게 되도록 하여도 좋다. 마찬가지로, 마스크막(MF)의 측면(SS)의 에칭량이 마스크막(MF)의 상면(TS)의 에칭량보다 작게 되도록 하여도 좋다. 이방성 에칭은, 기판(W)을 지지하는 기판 지지기(14)에 전기 바이어스를 부여하거나, 제1 처리 가스를 선택함으로써 실행하여도 좋다. 예컨대 유기막으로 이루어지는 퇴적막(TD)을 산소, 수소 및 질소 중 적어도 어느 하나의 원소를 포함하는 가스에 의해 트리밍하는 경우에, 기판 지지기(14)에 전기 바이어스를 부여함으로써 이방성 에칭을 행하여도 좋다. 또한, 예컨대 실리콘 함유 막으로 이루어지는 퇴적막(TD)을 트리밍하는 경우에, 제1 처리 가스로서 NF3 가스 등의 불소 함유 가스를 이용함으로써 이방성 에칭을 행하여도 좋다.
(공정 ST4: 에칭 공정)
공정 ST4에 있어서, 제2 처리 가스로부터 생성하는 플라즈마를 이용하여 에칭 대상 막(EF)을 에칭한다(도 6d 참조). 에칭 대상 막(EF)은 마스크막(MF) 및 퇴적막(TD1)을 마스크로 하여 이방성 에칭된다. 즉, 에칭 대상 막(EF)은, 개구(OP)의 바닥면(BS)에 있어서 노출된 부분으로부터 개구(OP)의 깊이 방향으로 이방성 에칭된다.
제2 처리 가스는, 제1 막(TD1) 및 마스크막(MF)에 대하여, 에칭 대상 막(EF)이 선택적으로 에칭되도록 선택되어도 좋다. 에칭 대상 막(EF)이 실리콘 함유 막인 경우, 제2 처리 가스는 할로겐 함유 가스를 포함하여도 좋다. 할로겐 함유 가스는 예컨대 불소 함유 가스라도 좋다. 불소 함유 가스는 예컨대 NF3 가스, SF6 가스, HF 가스 및 CtHuFv계(t 및 v는 양의 정수. u는 0 이상의 정수) 가스로 이루어지는 군에서 선택되는 적어도 1종이라도 좋다. 일례에서는, CtHuFv계 가스는 CF4 가스 및/또는 CHF3 가스이다. 제2 처리 가스에 포함되는 할로겐 함유 가스는, 제1 처리 가스에 포함되는 할로겐 함유 가스와 동일하더라도 다르더라도 좋다. 제2 처리 가스는 Ar, He나 N2 등의 불활성 가스 및/또는 H2 가스를 더 포함하여도 좋다.
에칭 대상 막(EF)이 유기막인 경우, 제2 처리 가스는, 산소, 수소 및 질소 중 적어도 어느 하나의 원소를 포함하는 가스를 포함하여도 좋다. 이 가스는, 예컨대 O2 가스, O3 가스, CO 가스, CO2 가스, NO 가스, H2O, H2O2 가스, H2 가스, N2 및 NH3 가스로 이루어지는 군에서 선택되는 적어도 1종이라도 좋다. 제2 처리 가스에 포함되는 산소, 수소 및 질소 중 적어도 어느 하나의 원소를 포함하는 가스는, 제1 처리 가스에 포함되는 산소, 수소 및 질소 중 적어도 어느 하나의 원소를 포함하는 가스와 동일하더라도 다르더라도 좋다. 제2 처리 가스는 Ar나 He 등의 불활성 가스를 더 포함하여도 좋다.
본 처리 방법에서는, 공정 ST3에 있어서의 트리밍은 에칭 대상 막(EF)의 일부가 제거될 때까지 실행된다. 에칭 대상 막(EF)의 일부가 제거되기 때문에, 마스크막(MF)의 개구(OP)로 연장되어 나온 연장부(SC)가 제거되기 쉽게 된다. 이에 따라, 퇴적 공정과 트리밍 공정을 교대로 여러 번 반복하는 일 없이 또는 상기 반복의 횟수를 억제하면서(즉 스루풋의 증가를 억제하면서) 개구(OP)의 치수 또는 형상을 적절하게 제어할 수 있다. 그리고, 본 처리 방법에서는, 이러한 마스크막(MF)을 마스크로 하여 에칭 대상 막(EF)을 에칭하기 때문에, 에칭 대상 막(EF)에 형성되는 개구의 치수 또는 형상을 적절하게 제어할 수 있다.
<실시예>
이어서, 본 처리 방법의 실시예와 참고예에 관해서 설명한다. 본 개시는 이하의 실시예 의해서 하등 한정되는 것이 아니다.
실시예에 있어서의 기판(W)은, 스핀온 카본막(기초막(UF)), 실리콘 함유 반사방지막(에칭 대상 막(EF)) 및 포토레지스트막(마스크막(MF))의 적층 구조를 갖는다(도 6a 참조). 포토레지스트막의 개구 패턴은 도 4a에 도시하는 홀 패턴이다. 실시예에서는, 탄화수소계 가스와 불활성 가스의 혼합 가스를 이용하여, PECVD로 기판(W)에 유기막(퇴적막(TD))을 퇴적시킨다(도 6b 참조). 그리고, 할로겐 함유 가스와 산소 함유 가스와 불활성 가스의 혼합 가스(제1 처리 가스)를 이용한 플라즈마에칭으로, 상기 유기막의 일부 및 포토레지스트막의 일부를 트리밍했다. 이때, 측벽(SS)으로부터 에칭 대상 막(EF)의 상면의 일부로 연장되어 나온 연장부(SC)가 제거되도록 실리콘 함유 반사방지막의 일부가 깊이 방향으로 에칭될 때까지 트리밍했다(도 6c 참조).
참고예에서는, 실시예에 있어서의 기판(W)과 동일한 구조 및 홀 패턴을 갖는 기판(W)을 사용했다. 참고예에서는, 포토레지스트막에, 탄화수소계 가스와 불활성 가스의 혼합 가스를 이용하여, PECVD로 기판(W)에 유기막을 퇴적시키는 공정과, 산소 함유 가스와 불활성 가스의 혼합 가스를 이용한 플라즈마 에칭으로 상기 유기막의 일부 및 포토레지스트막의 일부를 트리밍하는 공정을 교대로 여러 번 반복했다. 또, 참고예에서는 실리콘 함유 반사방지막은 깊이 방향으로 거의 에칭되지 않았다.
실시예 및 참고예에 있어서의 상기 처리 후의 기판(W)의 포토레지스트막의 개구(OP)의 CD(Critical Dimension: 치수) 및 LCDU(Local Critical Dimension Uniformity: CD의 3σ)의 측정 결과를 표 1에 나타낸다. 표 1에 있어서 CD, LCDU의 각 값은, 상기 처리 후의 개구(OP)의 CD 및 LCDU의 측정치를, 상기 처리 전의 CD 및 LCDU의 측정치로 나눈 값이다. 또, CD의 측정치는 평균치이다. 또한, T/P(스루풋)은 상기 처리에 걸린 시간(초)이다.
Figure pat00001
표 1에 나타내는 것과 같이, 실시예에서의 측정 결과는 참고예에서의 측정 결과보다도 양호한 것이었다. 우선, 실시예에 있어서의 포토레지스트막의 개구의 LCDU는 모두 참고예에 있어서의 포토레지스트막의 개구의 LCDU보다도 개선되었다. 또한, 실시예에서는, 1회의 퇴적 공정과 트리밍 공정에 의해서 상기한 개선 효과가 얻어지고, 퇴적과 트리밍을 여러 번 교대로 반복한 참고예와 비교하여 스루풋이 대폭 개선되었다. 즉, 실시예는, 참고예와 비교하여, 보다 단시간에 포토레지스트막의 개구의 CD 균일성을 보다 개선할 수 있었다.
<본 처리 방법의 다른 예>
도 8은 본 처리 방법의 다른 예를 도시하는 흐름도이다. 본 예에서는, 공정 ST3(트리밍 공정)에서 공정 ST4(에칭 공정)로 진행할 때에, 주어진 조건을 만족하고 있는지를 판단하는 공정 ST31을 더 갖는다. 그리고, 상기 주어진 조건을 만족하고 있다고 판단될 때까지, 공정 ST2(퇴적막의 형성 공정)와 공정 ST3(트리밍 공정)을 반복한다. 이 점에서 본 예는 도 5에 도시하는 예와 다르다.
공정 ST31에 있어서의 주어진 조건은 적절하게 정해지더라도 좋다. 예컨대 주어진 조건은 공정 ST2(퇴적막의 형성 공정)과 공정 ST3(트리밍 공정)의 반복 횟수라도 좋다. 즉, 상기 반복 횟수가, 미리 설정된 횟수에 도달했는지 여부를 판정하여, 상기 횟수에 도달할 때까지 공정 ST2와 공정 ST3을 반복하여도 좋다. 예컨대 주어진 조건은, 공정 ST3(트리밍 공정)에 의한 처리 후의 마스크막(MF)의 개구(OP)의 치수 데이터가 원하는 범위 내에 있는가라는 것이라도 좋다. 즉, 공정 ST(트리밍 공정) 후에, 마스크막(MF)의 개구(OP)의 CD나 LCDU를 측정하여, 이 측정치가 원하는 범위 내가 될 때까지 공정 ST2과 공정 ST3을 반복하여도 좋다.
또, 개구(OP)의 치수는 광학적인 측정 장치로 측정되어도 좋다. 이 측정 장치는 도 3에 도시하는 기판 처리 모듈(PM)의 하나라도 좋다. 일례로서, 본 처리 방법이 복수의 기판(W)(예컨대 25장.)을 하나의 단위(이하 「로트」라고도 한다.)로 하여 처리하는 경우, 로트에 포함되는 기판마다 개구(OP)의 치수가 측정되어도 좋다. 또한, 하나의 로트에 포함되는 특정 기판에 관해서, 개구(OP)의 치수를 측정하고, 이 측정치를, 상기 특정 기판 및 상기 하나의 로트에 포함되는 다른 기판에 있어서의 개구의 치수로 하여도 좋다. 하나의 로트에 포함되는 복수의 기판 중, 측정 대상이 되는 기판은, 상기 로트로 (a) 맨 처음에 본 처리 방법이 실행되는 기판, (b) 마지막으로 본 처리 방법이 실행되는 기판, 또는 (c) 맨 처음과 마지막 이외에 본 처리 방법이 실행되는 기판의 어느 것이라도 좋다.
본 예에 의하면, 주어진 조건이 만족될 때까지 에칭 공정(공정 ST4)을 실행하지 않기 때문에, 에칭 대상 막(EF)에 형성되는 개구의 치수 또는 형상을 보다 적절하게 제어할 수 있다.
본 처리 방법은, 본 개시의 범위 및 취지로부터 일탈하는 일 없이 다양한 변형을 할 수가 있다. 예컨대 본 처리 방법은, 용량 결합형의 기판 처리 장치(1) 이외에도, 유도 결합형 플라즈마나 마이크로파 플라즈마 등, 임의의 플라즈마원을 이용한 기판 처리 장치를 이용하여 실행하여도 좋다. 또한, 본 처리 방법의 퇴적 공정, 트리밍 공정 및 에칭 공정은, 동일한 챔버에서 연속해서 행하여도 좋고, 다른 챔버에서 행하여도 좋다.

Claims (19)

  1. 플라즈마 처리 방법으로서,
    (a) 기판을 제공하는 공정으로서, 상기 기판은
    에칭 대상 막과,
    상기 에칭 대상 막의 상면에 형성되어 있고, 상기 에칭 대상 막의 상기 상면에 적어도 하나의 개구를 규정하는 측면과, 상기 측면으로부터 상기 에칭 대상 막의 상기 상면의 적어도 일부로 연장되어 나오는 연장부를 갖는 마스크막
    을 구비하는 것인 공정과,
    (b) 상기 마스크막의 적어도 상기 측면에 퇴적막을 형성하는 공정과,
    (c) 제1 처리 가스로부터 생성한 플라즈마를 이용하여, 적어도 상기 퇴적막의 일부를 에칭함으로써, 상기 퇴적막의 두께를 감소시키는 공정
    을 포함하고,
    상기 제1 처리 가스는 상기 에칭 대상 막을 에칭하기 위한 가스를 포함하고,
    상기 (c)는 상기 연장부가 제거되도록 상기 에칭 대상 막의 일부가 깊이 방향으로 에칭될 때까지 실행되는 것인, 플라즈마 처리 방법.
  2. 제1항에 있어서, 상기 (b)에 있어서, 상기 마스크막의 상기 측면에 제1 부분을 갖고 상기 마스크막의 상면에 제2 부분을 갖는 퇴적막을 형성하는 플라즈마 처리 방법.
  3. 제2항에 있어서, 상기 (c)에 있어서, 상기 제1 부분의 에칭량은 상기 제2 부분의 에칭량보다 작은 것인 플라즈마 처리 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 (c)에 있어서, 상기 기판을 지지하는 기판 지지기에 전기 바이어스를 부여하는 플라즈마 처리 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 에칭 대상 막은 실리콘 함유 막이고, 상기 퇴적막은 유기막이고, 상기 제1 처리 가스는 할로겐 함유 가스와 산소, 수소 및 질소 중 적어도 어느 하나의 원소를 포함하는 가스를 포함하는 것인 플라즈마 처리 방법.
  6. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 에칭 대상 막은 유기막이고, 상기 퇴적막은 실리콘 함유 막이고, 상기 제1 처리 가스는 할로겐 함유 가스와 산소, 수소 및 질소 중 적어도 어느 하나의 원소를 포함하는 가스를 포함하는 것인 플라즈마 처리 방법.
  7. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 에칭 대상 막은 실리콘 함유 막이고, 상기 퇴적막은 실리콘 함유 막이고, 상기 제1 처리 가스는 할로겐 함유 가스를 포함하는 것인 플라즈마 처리 방법.
  8. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 에칭 대상 막은 유기막이고, 상기 퇴적막은 유기막이고, 상기 제1 처리 가스는 산소, 수소 및 질소 중 적어도 어느 하나의 원소를 포함하는 가스를 포함하는 것인 플라즈마 처리 방법.
  9. 제5항 내지 제7항 중 어느 한 항에 있어서, 상기 할로겐 함유 가스는 불소 함유 가스인 것인 플라즈마 처리 방법.
  10. 제9항에 있어서, 상기 불소 함유 가스는 NF3 가스, SF6 가스, HF 가스 및 CtHuFv계(t 및 v는 양의 정수. u는 0 이상의 정수) 가스로 이루어지는 군에서 선택되는 적어도 1종인 것인 플라즈마 처리 방법.
  11. 제5항, 제6항 및 제8항 중 어느 한 항에 있어서, 상기 산소, 수소 및 질소 중 적어도 어느 하나의 원소를 포함하는 가스는 O2 가스, O3 가스, CO 가스, CO2 가스, H2 가스, H2O 가스, H2O2 가스, NH3 가스 및 NO 가스로 이루어지는 군에서 선택되는 적어도 1종인 것인 플라즈마 처리 방법.
  12. 제1항 내지 제11항 중 어느 한 항에 있어서, 상기 제1 처리 가스는 HBr 가스, HCl 가스, Br2 가스, Cl2 가스 및 HI 가스로 이루어지는 군에서 선택되는 적어도 1종을 포함하는 것인 플라즈마 처리 방법.
  13. 제1항 내지 제12항 중 어느 한 항에 있어서, 상기 마스크막은 유기막 또는 실리콘 함유 막인 것인 플라즈마 처리 방법.
  14. 제1항 내지 제13항 중 어느 한 항에 있어서, 상기 마스크막의 상기 측면은 움푹 파인 오목부를 갖는 것인 플라즈마 처리 방법.
  15. 제1항 내지 제14항 중 어느 한 항에 있어서, 상기 (b)와 상기 (c)를 교대로 여러 번 반복하는 플라즈마 처리 방법.
  16. 제1항 내지 제15항 중 어느 한 항에 있어서,
    (d) 제2 처리 가스로부터 생성한 플라즈마를 이용하고, 상기 마스크막 및 상기 퇴적막을 마스크로 하여, 상기 에칭 대상 막을 에칭하는 공정
    을 더 포함하는 플라즈마 처리 방법.
  17. 제16항에 있어서, 상기 제1 처리 가스와 상기 제2 처리 가스는 동종의 가스를 포함하는 것인 플라즈마 처리 방법.
  18. 플라즈마 처리 방법으로서,
    (a) 기판을 기판 지지기 상에 제공하는 공정으로서, 상기 기판은
    에칭 대상 막과,
    상기 에칭 대상 막의 상면에 형성되어 있고, 상기 에칭 대상 막의 상기 상면에 적어도 하나의 개구를 규정하는 측면을 갖는 마스크막
    을 구비하는 것인 공정과,
    (b) 상기 마스크막의 상기 측면에 제1 부분을 갖고 상기 마스크막의 상면에 제2 부분을 갖는 퇴적막을 형성하는 공정과,
    (c) 상기 기판 지지기에 전기 바이어스를 부여하고, 제1 처리 가스로부터 생성한 플라즈마를 이용하여, 적어도 상기 퇴적막의 일부를 이방성 에칭함으로써, 상기 퇴적막의 두께를 감소시키는 공정과,
    (d) 제2 처리 가스로부터 생성한 플라즈마를 이용하고, 상기 마스크막 및 상기 퇴적막을 마스크로 하여, 상기 에칭 대상 막을 에칭하는 공정
    을 포함하고,
    상기 (c)에 있어서, 상기 제1 부분의 에칭량은, 상기 제2 부분의 에칭량보다 작고, 상기 제1 처리 가스는 상기 에칭 대상 막을 에칭하기 위한 가스를 포함하고, 상기 (c)는 상기 에칭 대상 막의 일부가 깊이 방향으로 에칭될 때까지 실행되는 것인 플라즈마 처리 방법.
  19. 플라즈마 처리 장치로서,
    플라즈마 처리 챔버,
    상기 플라즈마 처리 챔버에 처리 가스를 공급하는 가스 공급부,
    상기 플라즈마 처리 챔버 내에서 플라즈마를 생성시키기 위한 전력을 공급하는 전원, 및
    제어부
    를 구비하고,
    상기 제어부는,
    (a) 에칭 대상 막과, 상기 에칭 대상 막의 상면에 형성되어 있고, 상기 에칭 대상 막의 상기 상면에 적어도 하나의 개구를 규정하는 측면과, 상기 측면으로부터 상기 에칭 대상 막의 상기 상면의 적어도 일부로 연장되어 나오는 연장부를 갖는 마스크막을 구비하는 기판을 제공하고,
    (b) 상기 마스크막의 적어도 상기 측면에 퇴적막을 형성하고,
    (c) 제1 처리 가스로부터 생성한 플라즈마를 이용하여, 적어도 상기 퇴적막의 일부를 에칭함으로써, 상기 퇴적막의 두께를 감소시키고,
    상기 (c)에 있어서, 상기 제1 처리 가스는 상기 에칭 대상 막을 에칭하기 위한 가스를 포함하고, 상기 (c)는 상기 연장부가 제거되도록 상기 에칭 대상 막의 일부가 깊이 방향으로 에칭될 때까지 실행되는 제어를 실행하는 것인 플라즈마 처리 장치.
KR1020220118433A 2021-11-01 2022-09-20 플라즈마 처리 방법 및 플라즈마 처리 장치 KR20230063309A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2021-178684 2021-11-01
JP2021178684A JP2023067443A (ja) 2021-11-01 2021-11-01 プラズマ処理方法及びプラズマ処理装置

Publications (1)

Publication Number Publication Date
KR20230063309A true KR20230063309A (ko) 2023-05-09

Family

ID=86145185

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220118433A KR20230063309A (ko) 2021-11-01 2022-09-20 플라즈마 처리 방법 및 플라즈마 처리 장치

Country Status (5)

Country Link
US (1) US20230134436A1 (ko)
JP (1) JP2023067443A (ko)
KR (1) KR20230063309A (ko)
CN (1) CN116072538A (ko)
TW (1) TW202333230A (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160379824A1 (en) 2015-06-23 2016-12-29 Lam Research Corporation Low roughness euv lithography

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160379824A1 (en) 2015-06-23 2016-12-29 Lam Research Corporation Low roughness euv lithography

Also Published As

Publication number Publication date
JP2023067443A (ja) 2023-05-16
US20230134436A1 (en) 2023-05-04
TW202333230A (zh) 2023-08-16
CN116072538A (zh) 2023-05-05

Similar Documents

Publication Publication Date Title
US11658036B2 (en) Apparatus for processing substrate
US9859126B2 (en) Method for processing target object
US20180158684A1 (en) Method of processing target object
US9911622B2 (en) Method of processing target object
KR20160041764A (ko) 피처리체를 처리하는 방법
US9263283B2 (en) Etching method and apparatus
KR20230063309A (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
JP2019009403A (ja) プラズマ処理方法およびプラズマ処理装置
US20230223249A1 (en) Substrate processing method and substrate processing apparatus
TWI797739B (zh) 蝕刻方法、電漿處理裝置及基板處理系統
US20230215700A1 (en) Substrate processing method and substrate processing apparatus
US20220356584A1 (en) Substrate processing method and substrate processing apparatus
JP2023048519A (ja) プラズマ処理方法及びプラズマ処理装置
EP4325550A1 (en) Substrate processing method
TW202245056A (zh) 基板處理方法及基板處理裝置
TW202245051A (zh) 基板處理方法及基板處理裝置
CN116897413A (zh) 基板处理方法以及基板处理装置
KR20220029478A (ko) 기판 처리 방법 및 플라즈마 처리 장치
JP2023020916A (ja) プラズマ処理方法及びプラズマ処理装置
JP2023002466A (ja) プラズマ処理方法、プラズマ処理装置及びプラズマ処理システム
TW202129753A (zh) 基板處理方法、半導體元件之製造方法及電漿處理裝置