TW202333230A - 電漿處理方法及電漿處理裝置 - Google Patents

電漿處理方法及電漿處理裝置 Download PDF

Info

Publication number
TW202333230A
TW202333230A TW111139408A TW111139408A TW202333230A TW 202333230 A TW202333230 A TW 202333230A TW 111139408 A TW111139408 A TW 111139408A TW 111139408 A TW111139408 A TW 111139408A TW 202333230 A TW202333230 A TW 202333230A
Authority
TW
Taiwan
Prior art keywords
film
gas
substrate
etching target
etching
Prior art date
Application number
TW111139408A
Other languages
English (en)
Inventor
石川慎也
小野健太
本田昌伸
Original Assignee
日商東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東京威力科創股份有限公司 filed Critical 日商東京威力科創股份有限公司
Publication of TW202333230A publication Critical patent/TW202333230A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Abstract

本發明提供一種能夠控制開口尺寸之技術。 本發明提供一種電漿處理方法。該方法包括如下步驟：(a)提供基板，上述基板具備蝕刻對象膜及遮罩膜，上述遮罩膜形成於蝕刻對象膜之上表面，且具有於蝕刻對象膜之上表面界定至少一個開口之側面、及自側面延出至蝕刻對象膜之上表面之至少一部分的延出部；(b)於遮罩膜之至少側面形成沈積膜；以及(c)使用由第1處理氣體產生之電漿，至少對沈積膜之一部分進行蝕刻，減少沈積膜之厚度；第1處理氣體包含用以對蝕刻對象膜進行蝕刻之氣體，執行(c)直至蝕刻對象膜之一部分於深度方向上被蝕刻以去除延出部。

Description

電漿處理方法及電漿處理裝置
本發明之例示性實施方式係關於一種電漿處理方法及電漿處理裝置。
作為改善遮罩圖案之開口形狀之技術，有專利文獻1所記載之技術。 [先前技術文獻] [專利文獻]
[專利文獻1]美國專利申請公開2016/0379824號說明書
[發明所欲解決之問題]
本發明提供一種能夠控制開口尺寸之技術。 [解決問題之技術手段]
於本發明之一例示性實施方式中，提供一種電漿處理方法，其包括如下步驟：(a)提供基板，上述基板具備蝕刻對象膜及遮罩膜，上述遮罩膜形成於上述蝕刻對象膜之上表面，且具有於上述蝕刻對象膜之上述上表面界定至少一個開口之側面、及自上述側面延出至上述蝕刻對象膜之上述上表面之至少一部分的延出部；(b)於上述遮罩膜之至少上述側面形成沈積膜；以及(c)使用由第1處理氣體產生之電漿，至少對上述沈積膜之一部分進行蝕刻，減少上述沈積膜之厚度；上述第1處理氣體包含用以對上述蝕刻對象膜進行蝕刻之氣體，執行上述(c)直至上述蝕刻對象膜之一部分於深度方向上被蝕刻以去除上述延出部。 [發明之效果]
根據本發明之一例示性實施方式，可提供一種能夠控制開口尺寸之技術。
以下，對本發明之各實施方式進行說明。
於一例示性實施方式中，提供一種電漿處理方法，其包括如下步驟：(a)提供基板，上述基板具備蝕刻對象膜及遮罩膜，上述遮罩膜形成於蝕刻對象膜之上表面，且具有於蝕刻對象膜之上表面界定至少一個開口之側面、及自側面延出至蝕刻對象膜之上表面之至少一部分的延出部；(b)於遮罩膜之至少側面形成沈積膜；以及(c)使用由第1處理氣體產生之電漿，至少對沈積膜之一部分進行蝕刻，減少沈積膜之厚度；第1處理氣體包含用以對蝕刻對象膜進行蝕刻之氣體，執行(c)直至蝕刻對象膜之一部分於深度方向上被蝕刻以去除延出部。
於一例示性實施方式中，蝕刻對象膜為含矽膜，沈積膜為有機膜，第1處理氣體包含含鹵素氣體以及含有氧、氫及氮中之至少一種元素之氣體。
於一例示性實施方式中，蝕刻對象膜為有機膜，沈積膜為含矽膜，第1處理氣體包含含鹵素氣體以及含有氧、氫及氮中之至少一種元素之氣體。
於一例示性實施方式中，蝕刻對象膜為含矽膜，沈積膜為含矽膜，第1處理氣體包含含鹵素氣體。
於一例示性實施方式中，蝕刻對象膜為有機膜，沈積膜為有機膜，第1處理氣體包含含有氧、氫及氮中之至少一種元素之氣體。
於一例示性實施方式中，含鹵素氣體為含氟氣體。
於一例示性實施方式中，含氟氣體為選自由NF 3氣體、SF 6氣體、HF氣體及C tH uF v系(t及v為正整數，u為0以上之整數)氣體所組成之群中之至少一種。
於一例示性實施方式中，含有氧、氫及氮中之至少一種元素之氣體為選自由O 2氣體、O 3氣體、CO氣體、CO 2氣體、H 2氣體、H 2O氣體、H 2O 2氣體、NH 3氣體及NO氣體所組成之群中之至少一種。
於一例示性實施方式中，第1處理氣體包含選自由HBr氣體、HCl氣體、Br 2氣體、Cl 2氣體及HI氣體所組成之群中之至少一種。
於一例示性實施方式中，交替地重複複數次(b)及(c)。
於一例示性實施方式中，進而包括如下步驟：(d)使用由第2處理氣體產生之電漿，將遮罩膜及沈積膜作為遮罩，對蝕刻對象膜進行蝕刻。
於一例示性實施方式中，第1處理氣體與第2處理氣體包含同種氣體。
於一例示性實施方式中，提供一種電漿處理方法，其包括如下步驟：(a)將基板提供至基板支持器上，上述基板具備蝕刻對象膜及遮罩膜，上述遮罩膜形成於蝕刻對象膜之上表面，且具有於蝕刻對象膜之上表面界定至少一個開口之側面；(b)形成沈積膜，上述沈積膜於遮罩膜之側面具有第1部分，且於遮罩膜之上表面具有第2部分；(c)對基板支持器賦予電偏壓，使用由第1處理氣體產生之電漿，至少對沈積膜之一部分進行各向異性蝕刻而減少沈積膜之厚度；以及(d)使用由第2處理氣體產生之電漿，將遮罩膜及沈積膜作為遮罩，對蝕刻對象膜進行蝕刻；於(c)中，第1部分之蝕刻量較第2部分之蝕刻量小，第1處理氣體包含用以對蝕刻對象膜進行蝕刻之氣體，執行(c)直至蝕刻對象膜之一部分於深度方向上被蝕刻。
於一例示性實施方式中，提供一種電漿處理裝置，其具備電漿處理腔室、對電漿處理腔室供給處理氣體之氣體供給部、供給用以於電漿處理腔室內產生電漿之電力之電源、及控制部；控制部執行如下控制：(a)提供基板，上述基板具備蝕刻對象膜及遮罩膜，上述遮罩膜形成於蝕刻對象膜之上表面，且具有於蝕刻對象膜之上表面界定至少一個開口之側面、及自側面延出至蝕刻對象膜之上表面之至少一部分的延出部；(b)於遮罩膜之至少側面形成沈積膜；(c)使用由第1處理氣體產生之電漿，至少對沈積膜之一部分進行蝕刻而減少沈積膜之厚度；於(c)中，第1處理氣體包含用以對蝕刻對象膜進行蝕刻之氣體，執行(c)直至蝕刻對象膜之一部分於深度方向上被蝕刻以去除延出部。
以下，參照圖式，對本發明之各實施方式詳細地進行說明。再者，於各圖式中，對相同或同樣之要素標註相同符號，省略重複說明。只要未特別說明，則基於圖式所示之位置關係對上下左右等位置關係進行說明。圖式之尺寸比率並不表示實際之比率，又，實際之比率並不限定於圖示之比率。
＜電漿處理裝置1之構成＞ 圖1係概略性地表示一例示性實施方式之電漿處理裝置1之圖。一例示性實施方式之基板處理方法(以下稱作「本處理方法」)可使用電漿處理裝置1執行。
圖1所示之電漿處理裝置1具備腔室10。腔室10於其中提供內部空間10s。腔室10包含腔室本體12。腔室本體12具有大致圓筒形狀。腔室本體12例如由鋁形成。於腔室本體12之內壁面上設置有具有耐腐蝕性之膜。具有耐腐蝕性之膜可由氧化鋁、氧化釔等陶瓷形成。
於腔室本體12之側壁形成有通路12p。基板W通過通路12p而於內部空間10s與腔室10之外部之間被搬送。通路12p藉由閘閥12g開閉。閘閥12g係沿著腔室本體12之側壁設置。
於腔室本體12之底部上設置有支持部13。支持部13由絕緣材料形成。支持部13具有大致圓筒形狀。支持部13於內部空間10s中自腔室本體12之底部向上方延伸。支持部13支持基板支持器14。基板支持器14構成為於內部空間10s中支持基板W。
基板支持器14具有下部電極18及靜電吸盤20。基板支持器14可進而具有電極板16。電極板16由鋁等導體形成，具有大致圓盤形狀。下部電極18設置於電極板16上。下部電極18由鋁等導體形成，具有大致圓盤形狀。下部電極18電性連接於電極板16。
靜電吸盤20設置於下部電極18上。基板W載置於靜電吸盤20之上表面之上。靜電吸盤20具有本體及電極。靜電吸盤20之本體具有大致圓盤形狀，由介電體形成。靜電吸盤20之電極為膜狀電極，設置於靜電吸盤20之本體內。靜電吸盤20之電極經由開關20s連接於直流電源20p。若來自直流電源20p之電壓施加至靜電吸盤20之電極，則靜電吸盤20與基板W之間會產生靜電引力。基板W藉由該靜電引力而吸附於靜電吸盤20，藉由靜電吸盤20保持。
於基板支持器14上配置邊緣環25。邊緣環25為環狀構件。邊緣環25可由矽、碳化矽、或石英等形成。基板W配置於靜電吸盤20上且藉由邊緣環25所圍成之區域內。
於下部電極18之內部設置有流路18f。熱交換介質(例如冷媒)從設置於腔室10之外部之冷卻器單元經由配管22a供給至流路18f。供給至流路18f之熱交換介質經由配管22b回到冷卻器單元。於電漿處理裝置1中，載置於靜電吸盤20上之基板W之溫度係藉由熱交換介質與下部電極18之熱交換而進行調整。
於電漿處理裝置1中設置有氣體供給管線24。氣體供給管線24將來自傳熱氣體供給機構之傳熱氣體(例如He氣體)供給至靜電吸盤20之上表面與基板W之背面之間的間隙。
電漿處理裝置1進而具備上部電極30。上部電極30設置於基板支持器14之上方。上部電極30經由構件32支持於腔室本體12之上部。構件32由具有絕緣性之9材料形成。上部電極30及構件32將腔室本體12之上部開口封閉。
上部電極30可包含頂板34及支持體36。頂板34之下表面為內部空間10s側之下表面，劃分形成內部空間10s。頂板34可由所產生之焦耳熱較少之低電阻之導電體或半導體形成。頂板34具有於其板厚方向上貫通頂板34之複數個噴氣孔34a。
支持體36裝卸自如地支持頂板34。支持體36由鋁等導電性材料形成。於支持體36之內部設置有氣體擴散室36a。支持體36具有自氣體擴散室36a向下方延伸之複數個氣體孔36b。複數個氣體孔36b分別連通於複數個噴氣孔34a。於支持體36形成有氣體導入口36c。氣體導入口36c連接於氣體擴散室36a。於氣體導入口36c連接有氣體供給管38。
於氣體供給管38，經由流量控制器群41及閥群42連接有氣體源群40。流量控制器群41及閥群42構成氣體供給部。氣體供給部亦可進而包含氣體源群40。氣體源群40包含複數個氣體源。複數個氣體源包含本處理方法中所使用之處理氣體之源。流量控制器群41包含複數個流量控制器。流量控制器群41之複數個流量控制器之各者為質量流量控制器或壓力控制式流量控制器。閥群42包含複數個開閉閥。氣體源群40之複數個氣體源之各者經由流量控制器群41之對應之流量控制器及閥群42之對應之開閉閥連接於氣體供給管38。
於電漿處理裝置1中，沿著腔室本體12之內壁面及支持部13之外周裝卸自如地設置有防護罩46。防護罩46防止反應副產物附著於腔室本體12。防護罩46例如係藉由於由鋁形成之母材之表面形成具有耐腐蝕性之膜而構成。具有耐腐蝕性之膜可由氧化釔等陶瓷形成。
於支持部13與腔室本體12之側壁之間設置有擋板48。擋板48例如係藉由於由鋁形成之構件之表面形成具有耐腐蝕性之膜(氧化釔等之膜)而構成。於擋板48形成有複數個貫通孔。於擋板48之下方且腔室本體12之底部設置有排氣口12e。於排氣口12e，經由排氣管52連接有排氣裝置50。排氣裝置50包含壓力調整閥及渦輪分子泵等真空泵。
電漿處理裝置1具備高頻電源62及偏壓電源64。高頻電源62係產生高頻電力HF之電源。高頻電力HF具有適於產生電漿之第1頻率。第1頻率例如為27 MHz～100 MHz之範圍內之頻率。高頻電源62經由匹配器66及電極板16連接於下部電極18。匹配器66具有用以使高頻電源62之負荷側(下部電極18側)之阻抗與高頻電源62之輸出阻抗匹配之電路。再者，高頻電源62亦可經由匹配器66連接於上部電極30。高頻電源62構成一例之電漿產生部。
偏壓電源64係產生電偏壓之電源。偏壓電源64電性連接於下部電極18。電偏壓具有第2頻率。第2頻率較第1頻率低。第2頻率例如為400 kHz～13.56 MHz之範圍內之頻率。電偏壓於與高頻電力HF一起使用之情形時，被賦予給基板支持器14以將離子饋入至基板W。於一例中，電偏壓被賦予給下部電極18。若電偏壓被賦予給下部電極18，則載置於基板支持器14上之基板W之電位於由第2頻率規定之週期內變動。再者，電偏壓亦可被賦予給設置於靜電吸盤20內之偏壓電極。
於一實施方式中，電偏壓亦可為具有第2頻率之高頻電力LF。高頻電力LF於與高頻電力HF一起使用之情形時，用作用以將離子饋入至基板W之高頻偏壓電力。構成為產生高頻電力LF之偏壓電源64經由匹配器68及電極板16連接於下部電極18。匹配器68具有用以使偏壓電源64之負荷側(下部電極18側)之阻抗與偏壓電源64之輸出阻抗匹配之電路。
再者，亦可不使用高頻電力HF而使用高頻電力LF，即，僅使用單一之高頻電力而產生電漿。於此情形時，高頻電力LF之頻率亦可為大於13.56 MHz之頻率，例如亦可為40 MHz。又，於此情形時，電漿處理裝置1亦可不具備高頻電源62及匹配器66。於此情形時，偏壓電源64構成一例之電漿產生部。
於另一實施方式中，電偏壓亦可為脈波狀之電壓(脈波電壓)。於此情形時，偏壓電源可為直流電源。偏壓電源可構成為電源本身供給脈波電壓，亦可構成為於偏壓電源之下流側具備將電壓脈波化之元件。於一例中，脈波電壓被賦予給下部電極18以於基板W產生負電位。脈波電壓可為矩形波，可為三角波，可為脈衝，或者亦可具有其他波形。
脈波電壓之週期由第2頻率規定。脈波電壓之週期包含兩個期間。兩個期間中之一期間內之脈波電壓為負極性之電壓。兩個期間中之一期間內之電壓之位準(即，絕對值)較兩個期間中之另一期間內之電壓之位準(即，絕對值)高。另一期間內之電壓為負極性或正極性均可。另一期間內之負極性之電壓之位準可大於零，亦可為零。於該實施方式中，偏壓電源64經由低通濾波器及電極板16連接於下部電極18。再者，偏壓電源64亦可連接於設置在靜電吸盤20內之偏壓電極以代替連接於下部電極18。
於一實施方式中，偏壓電源64亦可對下部電極18賦予電偏壓之連續波。即，偏壓電源64亦可連續地對下部電極18賦予電偏壓。
於另一實施方式中，偏壓電源64亦可對下部電極18賦予電偏壓之脈衝波。電偏壓之脈衝波可週期性地對下部電極18賦予。電偏壓之脈衝波之週期由第3頻率規定。第3頻率較第2頻率低。第3頻率例如為1 Hz以上200 kHz以下。於其他例中，第3頻率亦可為5 Hz以上100 kHz以下。
電偏壓之脈衝波之週期包含兩個期間，即H期間及L期間。H期間內之電偏壓之位準(即，電偏壓之脈波之位準)較L期間內之電偏壓之位準高。即，亦可藉由增減電偏壓之位準而對下部電極18賦予電偏壓之脈衝波。L期間內之電偏壓之位準亦可大於零。或者，L期間內之電偏壓之位準亦可為零。即，電偏壓之脈衝波亦可藉由在對下部電極18供給電偏壓與停止對下部電極18供給電偏壓之間交替地切換而被賦予給下部電極18。此處，於電偏壓為高頻電力LF之情形時，電偏壓之位準為高頻電力LF之電力位準。於電偏壓為負極性之直流電壓之脈衝波之情形時，電偏壓之位準為負極性之直流電壓之絕對值之有效值。電偏壓之脈衝波之工作比，即，H期間於電偏壓之脈衝波之週期內所占之比率，例如為1%以上80%以下。於另一例中，電偏壓之脈衝波之工作比可為5%以上50%以下。或者，電偏壓之脈衝波之工作比亦可為50%以上99%以下。再者，於供給電偏壓之期間內，L期間相當於上述第1期間，H期間相當於上述第2期間。又，L期間內之電偏壓之位準相當於上述0或第1位準，H期間內之電偏壓之位準相當於上述第2位準。
於一實施方式中，高頻電源62亦可供給高頻電力HF之連續波。即，高頻電源62亦可連續地供給高頻電力HF。
於另一實施方式中，高頻電源62亦可供給高頻電力HF之脈衝波。高頻電力HF之脈衝波可週期性地供給。高頻電力HF之脈衝波之週期由第4頻率規定。第4頻率較第2頻率低。於一實施方式中，第4頻率與第3頻率相同。高頻電力HF之脈衝波之週期包含兩個期間，即H期間及L期間。H期間內之高頻電力HF之電力位準較兩個期間中之L期間內之高頻電力HF之電力位準高。L期間內之高頻電力HF之電力位準可大於零，亦可為零。再者，於供給高頻電力HF之期間內，L期間相當於上述第3期間，H期間相當於上述第4期間。又，L期間內之高頻電力HF之位準相當於上述0或第3位準，H期間內之電偏壓之位準相當於上述第4位準。
再者，高頻電力HF之脈衝波之週期亦可與電偏壓之脈衝波之週期同步。高頻電力HF之脈衝波之週期內之H期間亦可與電偏壓之脈衝波之週期內之H期間同步。或者，高頻電力HF之脈衝波之週期內之H期間亦可與電偏壓之脈衝波之週期內之H期間不同步。高頻電力HF之脈衝波之週期內之H期間之時間長與電偏壓之脈衝波之週期內之H期間之時間長可相同亦可不同。高頻電力HF之脈衝波之週期內之H期間之一部分或全部亦可與電偏壓之脈衝波之週期內之H期間重疊。
圖2係表示高頻電力HF及電偏壓之一例之時序圖。圖2係高頻電力HF及電偏壓均使用脈衝波之例。於圖2中，橫軸表示時間。於圖2中，縱軸表示高頻電力HF及電偏壓之電力位準。高頻電力HF之「L1」表示未供給高頻電力HF，或者較「H1」所示之電力位準低。電偏壓之「L2」表示未供給電偏壓，或者較「H2」所示之電力位準低。於電偏壓為負極性之直流電壓之脈衝波之情形時，電偏壓之位準為負極性之直流電壓之絕對值之有效值。再者，圖2之高頻電力HF及電偏壓之電力位準之大小並非表示兩者之相對關係而可任意設定。圖2係高頻電力HF之脈衝波之週期與電偏壓之脈衝波之週期同步，且高頻電力HF之脈衝波之H期間及L期間之時間長與電偏壓之脈衝波之H期間及L期間之時間長相同之例。
回到圖1繼續進行說明。電漿處理裝置1進而具備電源70。電源70連接於上部電極30。於一例中，電源70可構成為於電漿處理中對上部電極30供給直流電壓或低頻電力。例如，電源70可對上部電極30供給負極性之直流電壓，亦可週期性地供給低頻電力。直流電壓或低頻電力可以脈衝波之形式供給，亦可以連續波之形式供給。於該實施方式中，存在於電漿處理空間10s內之正離子被饋入至上部電極30而發生碰撞。藉此，自上部電極30釋出二次電子。所釋出之二次電子將遮罩膜MK改質，提昇遮罩膜MK之耐蝕刻性。又，二次電子有助於電漿密度之提昇。又，藉由二次電子之照射，基板W之帶電狀態被中和，因此，離子向藉由蝕刻而形成之構造(蝕刻形狀)內之直進性提高。進而，於上部電極30由含矽材料構成之情形時，藉由正離子之碰撞，矽與二次電子一起被釋出。所釋出之矽與電漿中之氧鍵結而以氧化矽化合物之形式沈積於遮罩上而作為保護膜發揮功能。藉由對上部電極30供給直流電壓或低頻電力，不僅會獲得改善選擇比之效果，而且會獲得抑制藉由蝕刻而形成之構造中之形狀異常、改善蝕刻速率等效果。
於在電漿處理裝置1中進行電漿處理之情形時，氣體自氣體供給部供給至內部空間10s。又，藉由供給高頻電力HF及/或電偏壓，會於上部電極30與下部電極18之間產生高頻電場。所產生之高頻電場由內部空間10s中之氣體產生電漿。
電漿處理裝置1可進而具備控制部80。控制部80可為具備處理器、記憶體等記憶部、輸入裝置、顯示裝置、信號之輸入輸出介面等之電腦。控制部80控制電漿處理裝置1之各部。於控制部80中，操作員可使用輸入裝置進行指令之輸入操作等以管理電漿處理裝置1。又，於控制部80中，藉由顯示裝置，能夠將電漿處理裝置1之運轉狀況可視化而顯示。進而，於記憶部中儲存有控制程式及製程配方資料。控制程式藉由處理器執行，以於電漿處理裝置1中執行各種處理。處理器執行控制程式，根據製程配方資料控制電漿處理裝置1之各部。於一例示性實施方式中，控制部80之一部分或全部可作為電漿處理裝置1之外部之裝置之構成之一部分而設置。
＜基板處理系統PS之構成＞ 圖3係概略性地表示一例示性實施方式之基板處理系統PS之圖。本處理方法亦可使用基板處理系統PS執行。
基板處理系統PS具有：基板處理室PM1～PM6(以下，亦總稱為「基板處理模組PM」)、搬送模組TM、裝載閉鎖模組LLM1及LLM2(以下，亦總稱為「裝載閉鎖模組LLM」)、裝載模組LM、以及裝載埠LP1至LP3(以下，亦總稱為「裝載埠LP」)。控制部CT控制基板處理系統PS之各構成而對基板W執行所給的處理。
基板處理模組PM於其內部對基板W執行蝕刻處理、修整處理、成膜處理、退火處理、摻雜處理、微影處理、清洗處理、灰化處理等處理。基板處理模組PM之一部分可為測定模組，亦可使用例如光學手法對形成於基板W上之膜之膜厚、或形成於基板W上之圖案之尺寸等進行測定。圖1所示之電漿處理裝置1為基板處理模組PM之一例。
搬送模組TM具有搬送基板W之搬送裝置，於基板處理模組PM間或基板處理模組PM與裝載閉鎖模組LLM之間搬送基板W。基板處理模組PM及裝載閉鎖模組LLM與搬送模組TM相鄰配置。搬送模組TM與基板處理模組PM及裝載閉鎖模組LLM藉由可開閉之閘閥而在空間上隔離或連結。
裝載閉鎖模組LLM1及LLM2設置於搬送模組TM與裝載模組LM之間。裝載閉鎖模組LLM可將其內部之壓力切換為大氣壓或真空。裝載閉鎖模組LLM將基板W從內部壓力為大氣壓之裝載模組LM向內部壓力為真空之搬送模組TM搬送，又，從內部壓力為真空之搬送模組TM向內部壓力為大氣壓之裝載模組LM搬送。
裝載模組LM具有搬送基板W之搬送裝置，於裝載閉鎖模組LLM與載板LP之間搬送基板W。於裝載埠LP內之內部，可載置例如可收納25片基板W之FOUP(Front Opening Unified Pod，前開式晶圓盒)或空的FOUP。裝載模組LM自裝載埠LP內之FOUP取出基板W，並將其搬送至裝載閉鎖模組LLM。又，裝載模組LM自裝載閉鎖模組LLM取出基板W，並將其搬送至載板LP內之FOUP。
控制部CT控制基板處理系統PS之各構成而對基板W執行所給的處理。控制部CT儲存設定有製程之程序、製程之條件、搬送條件等之製程配方，根據該製程配方，控制基板處理系統PS之各構成以對基板W執行所給的處理。控制部CT亦可兼具圖1所示之電漿處理裝置1之控制部80之一部分或全部功能。
＜基板W之一例＞ 圖4A及圖4B係模式性地表示基板W之一例之圖。圖4A係基板W之俯視圖。又，圖4B係基板W之AA'剖視圖。基板W具有依序積層有基底膜UF、蝕刻對象膜EF及遮罩膜MF之構造。基板W係可應用本處理方法之基板之一例。
基底膜UF例如可為矽晶圓或形成於矽晶圓上之有機膜、介電膜、金屬膜、半導體膜等。基底膜UF可積層複數個膜而構成。例如，基底膜UF可交替地積層氧化矽膜與多晶矽膜或氧化矽膜與氮化矽膜而構成。
蝕刻對象膜EF為與基底膜UF不同之膜。蝕刻對象膜EF例如可為含矽膜或有機膜。含矽膜例如為氧化矽膜、氮化矽膜、氮氧化矽膜(SiON膜)、含矽抗反射膜(SiARC)。有機膜例如為旋塗式碳(SOC)膜、非晶形碳膜、有機抗反射膜(BARC)。
遮罩膜MF形成於蝕刻對象膜EF上。遮罩膜MF具有上表面TS、延續自上表面TS之側面SS、及與蝕刻對象膜EF相接之下表面。遮罩膜MF具有至少一個開口OP。開口OP由遮罩膜MF之側面SS界定。開口OP係被側面SS包圍之蝕刻對象膜EF上之空間。即，於圖4B中，蝕刻對象膜EF之上表面具有被遮罩膜MF覆蓋之部分、及於開口OP之底面BS露出之部分。
開口OP可於俯視基板W(在圖4B之自上而下之方向上觀察基板W之情形)時具有任意形狀。該形狀例如可為圓、橢圓、矩形、線或組合該等中之一種以上而成之形狀。遮罩膜MF可具有複數個開口OP。複數個開口OP可如圖4A所示，分別具有孔形狀，構成以固定間隔排列之陣列圖案。又，複數個開口OP亦可分別具有線形狀，以固定間隔排列而構成線與間隙之圖案。
遮罩膜MF之側面SS可具有自該側面SS向開口OP延出之延出部SC。延出部SC例如為自遮罩膜MF之側面SS延伸至蝕刻對象膜EF之上表面之至少一部分之、自該側面SS延出之部分。延出部SC例如可為存在於開口OP之底面BS之外緣之遮罩膜MF的殘渣(scum)。該殘渣例如可為於遮罩膜MF形成開口OP之製程(例如顯影製程)中未去除掉之抗蝕劑之殘留物。又，延出部SC可為側面SS中自底面BS向上方離開之區域之中、自側面SS上朝開口OP突起之凸部。該凸部為側面SS上較其周圍或周邊向開口OP突出之部分。該突部可為遮罩膜MF之殘渣。再者，側面SS可具有凹陷或龜裂(包含線圖案等圖案之中斷)等凹部。又，遮罩膜MF之殘渣中，除了包含構成上述延出部SC者以外，還包含不與側面SS連結而於開口OP之底面BS孤立之殘渣、或者以橫穿過開口OP或架設於側面SS間之方式延伸之殘渣等。該等殘渣例如可為於遮罩膜MF形成開口OP之製程(例如顯影製程)中未去除掉之抗蝕劑之殘留物。
遮罩膜MF為與蝕刻對象膜EF不同之膜。遮罩膜MF例如可為含矽膜或有機膜。含矽膜例如為氧化矽膜、氮化矽膜、氮氧化矽膜(SiON膜)、含矽抗反射膜(SiARC)。有機膜例如為旋塗式碳(SOC)膜、非晶形碳膜、光阻膜。
構成基板W之各膜(基底膜UF、蝕刻對象膜EF、遮罩膜MF)分別可藉由CVD(Chemical Vapor Deposition，化學氣相沈積)法、ALD(Atomic Layer Deposition，原子層沈積)法、旋轉塗佈法等形成。上述各膜可為平坦之膜，又，亦可為具有凹凸之膜。開口OP可藉由對遮罩膜MF進行蝕刻而形成，又，亦可藉由微影術而形成。再者，遮罩膜MF、蝕刻對象膜EF及基底膜UF中之兩種以上之積層膜亦可作為多層遮罩發揮功能。例如，基板W可於基底膜UF之下進而具有其他膜，將遮罩膜MF、蝕刻對象膜EF及基底膜UF之積層膜作為多層遮罩，對該其他膜進行蝕刻。
＜本處理方法之一例＞ 圖5係表示本處理方法之一例之流程圖。如圖5所示，本處理方法包括提供基板之步驟(步驟ST1)、形成沈積膜之步驟(步驟ST2)、及修整步驟(步驟ST3)。本處理方法可進而包括蝕刻步驟(步驟ST4)。
圖6A至圖6D係模式性地表示本處理方法之各步驟中之基板W之剖面構造之一例之圖。圖6A係於步驟ST1中經過處理後之基板W之剖面構造之一例。圖6B係於步驟ST2中經過處理後之基板W之剖面構造之一例。圖6C係於步驟ST3中經過處理後之基板W之剖面構造之一例。圖6D係於步驟ST4中經過處理後之基板W之剖面構造之一例。又，圖7係表示於步驟ST2中經過處理後之基板W之剖面構造之另一例之圖。
各步驟可藉由圖1所示之基板處理裝置1執行。以下，以圖1所示之控制部80控制基板處理裝置1之各部而對基板W執行本處理方法之情形為例進行說明。再者，各步驟亦可藉由圖3所示之基板處理系統PS內之任意基板處理模組PM執行。例如，形成沈積膜之步驟、修整步驟及蝕刻步驟可分別藉由不同的基板處理模組PM執行，又，亦可藉由一個基板處理模組PM連續執行。
(步驟ST1：提供基板之步驟) 於步驟ST1中，基板W被提供至腔室10之內部空間10s內。基板W配置於基板支持器14之上表面，藉由靜電吸盤20保持。基板W於基底膜UF上依序形成有蝕刻對象膜EF及遮罩膜MF(參照圖6A)。再者，形成基板W之各膜之製程之至少一部分可於內部空間10s內進行。又，亦可於基板W之各膜之全部或一部分於基板處理裝置1之外部之裝置或腔室(例如，基板處理系統PS內之基板處理模組PM)內形成後，將基板W搬入至內部空間10s內，配置於基板支持器14之上表面。
(步驟ST2：形成沈積膜之步驟) 於步驟ST2中，形成沈積膜TD(參照圖6B)。沈積膜TD形成為於遮罩膜MF之至少側面SS上具有第1部分TD1。第1部分TD1之膜厚可沿著深度方向(圖6B之自上而下之方向)保持均勻。又，第1部分TD1之膜厚亦可沿著深度方向增減，例如，第1部分TD1之膜厚亦可沿著深度方向減少。第1部分TD1之表面之表面粗糙度(包括凹凸之數量或大小)可較遮罩膜MF之側面SS小。於遮罩膜MF之側面SS具有凹陷或龜裂(包含線圖案等圖案之中斷)等之情形時，第1部分TD1可嵌埋至該凹陷或龜裂等中而形成。藉此，能夠降低界定遮罩膜MF之開口OP之側面SS之表面粗糙度。
沈積膜TD可形成為於遮罩膜MF之上表面TS上具有第2部分TD2。又，沈積膜TD可形成為於在開口OP之底面BS露出之蝕刻對象膜EF上具有第3部分TD3，亦可形成為不具有第3部分TD3。於沈積膜TD具有第2部分TD3之情形時，第1部分TD1及第3部分TD3可為曲面，又，亦可為平面。第2部分TD2之膜厚可比第1部分TD1及第3部分TD3之膜厚厚。又，第2部分TD2可形成俯視基板W時自上表面TS向開口OP突出之部分(懸突)。該懸突例如可形成為於俯視基板W時與延出部SC之一部分或全部重疊。又，該部分之表面可為曲面，又，亦可為平面。
沈積膜TD例如可為有機膜。於此情形時，沈積膜TD例如可藉由PECVD(Plasma-enhanced Chemical Vapor Deposition，電漿輔助化學氣相沈積)而形成，上述PECVD使用由包含碳化氫(C xH y)系氣體(x及y為正整數)之沈積氣體所產生之電漿。該沈積氣體亦可為C tH uF v系(t及v為正整數，u為0以上之整數)氣體。作為一例，沈積氣體可為CH 4氣體、C 2H 2氣體、C 2H 4氣體、C 3H 6氣體、CH 3F氣體及/或C 4F 6氣體。又，處理氣體亦可進而包含Ar或He、N 2等惰性氣體以及/或者H 2氣體。再者，於遮罩膜MF包含含矽膜之情形時，若使用含氟者作為沈積氣體，則存在遮罩膜MF被由該含氟之沈積氣體所產生之電漿蝕刻之情況。因此，於遮罩膜MF包含含矽膜之情形時，較佳為選擇沈積較蝕刻更具優勢之條件，或者，使用CH 4氣體、C 2H 2氣體、C 2H 4氣體或C 3H 6氣體等碳氫氣體作為沈積氣體。
沈積膜TD除了藉由PECVD形成以外，亦可藉由熱CVD、ALD或子共形ALD而形成。該等之中，ALD包括以下步驟。首先，於第1步驟中，對基板W供給前驅物氣體，使前驅物氣體吸附於基板W之表面，具體而言，吸附於遮罩膜MF之表面及於開口OP之底面BS露出之蝕刻對象膜EF之表面。此時，亦可由前驅物氣體產生電漿。其次，於第2步驟中，對基板W供給反應氣體。反應氣體係與吸附於基板W之表面之前驅物氣體發生反應之氣體。藉此，前驅物氣體與反應氣體發生反應而形成沈積膜TD。此時，亦可由反應氣體產生電漿。又，亦可於第1步驟後且第2步驟前、及/或第2步驟後，對基板W供給惰性氣體等，清除過剩之前驅物氣體或反應氣體(清除步驟)。於ALD中，規定材料自我控制地吸附於存在於基板W之表面之物質且與其發生反應，藉此形成沈積膜TD。因此，ALD通常可藉由設置充分之處理時間而形成共形之沈積膜TD。
相對於此，子共形ALD係以自我控制之吸附或反應不於基板W之表面上結束之方式設定處理條件之手法。子共形ALD至少具有如下兩種處理形態。 (i)於使前驅物氣體吸附於基板W之表面整體後，控制反應氣體，使其不會遍及吸附於基板W之前驅物氣體之表面整體。 (ii)於使前驅物氣體僅吸附於基板W之表面之一部分後，使反應氣體僅與吸附於基板W之表面之前驅物發生反應。 根據此種子共形ALD，能夠形成膜厚沿著遮罩膜MF之深度方向減少之膜。
沈積膜TD例如可為含Si膜。於此情形時，沈積膜TD例如可藉由PECVD而形成，上述PECVD使用由包含含Si氣體之處理氣體所產生之電漿。作為一例，處理氣體可為SiCl 4氣體、Si 2Cl 6氣體、SiF 4氣體及/或胺基矽烷系氣體。又，處理氣體亦可進而包含Ar或He等惰性氣體。再者，沈積膜TD亦可藉由熱CVD、ALD或子共形ALD而形成。
沈積膜TD之成膜條件可進行調整以獲得裝載效果(即，以使沈積膜TD之膜厚根據開口OP之開口寬度而異)。例如，可如圖7所示，藉由調整成膜條件，而使寬度為d1之開口OP1之沈積膜TD之膜厚形成為較寬度為d2(d2＜d1)之開口OP2之沈積膜TD之膜厚厚。藉此，能夠對開口OP之開口寬度之不均加以調整。
(步驟ST3：修整步驟) 於步驟ST3中，藉由使用第1處理氣體之電漿蝕刻，對沈積膜TD之一部分進行修整(參照圖6C)。此處，所謂修整，係指利用由第1處理氣體所產生之電漿對沈積膜TD之一部分進行蝕刻而減少沈積膜TD之厚度之步驟。於本處理方法中，第1處理氣體包含用以對沈積膜TD及蝕刻對象膜EF進行蝕刻之一種以上之氣體。即，利用由第1處理氣體產生之電漿，不僅對沈積膜TD，而且對蝕刻對象膜EF進行蝕刻。於本處理方法中，執行修整直至沈積膜TD之部分TD3被去除，進而，蝕刻對象膜EF之一部分(位於開口OP之下方之部分)於深度方向上被蝕刻。修整後於開口OP露出之蝕刻對象膜EF之表面可為平坦面，亦可為曲面。該曲面例如可如圖6C所示，成為與遮罩膜MF之延出部SC相對應之形狀(如同於蝕刻對象膜EF之深度方向上將遮罩膜MF之延出部SC下壓而成之形狀)。
可藉由修整，不僅將沈積膜TD，而且將遮罩膜MF之一部分去除。例如，可去除自遮罩膜MF之側面SS延出之延出部SC。又，修整後，沈積膜TD之一部分(例如部分TD1或TD2)可不被去除而被保留。未被去除而保留之沈積膜TD之部分TD1能夠有助於改善遮罩膜MF之開口OP之開口寬度之不均、或者遮罩膜MF之側面SS之表面粗糙度(包括凹凸之數量或大小)。又，未被去除而保留之沈積膜TD之部分TD2能夠於步驟ST4(蝕刻)中提供對遮罩膜MF之保護。
第1處理氣體可根據構成沈積膜TD及蝕刻對象膜MF之材料進行選擇。例如，於蝕刻對象膜EF為含矽膜且沈積膜TD為有機膜之情形時，第1處理氣體可包含含鹵素氣體以及含有氧、氫及氮中之至少一種元素之氣體。又，於蝕刻對象膜EF為有機膜且沈積膜TD為含矽膜之情形時，第1處理氣體可包含含鹵素氣體以及含有氧、氫及氮中之至少一種元素之氣體。又，於蝕刻對象膜EF及沈積膜TD為含矽膜之情形時，第1處理氣體可包含含鹵素氣體。又，於蝕刻對象膜EF及沈積膜TD為有機膜之情形時，第1處理氣體可包含含有氧、氫及氮中之至少一種元素之氣體。
第1處理氣體中所包含之含鹵素氣體於修整中有助於包含含矽膜之沈積膜TD或遮罩膜MF之形狀調整。例如，含鹵素氣體能夠去除形成於包含含矽膜之沈積膜TD之部分TD2的懸突或沈積膜TD之部分TD3。又，含鹵素氣體能夠去除自包含含矽膜之遮罩膜MF之側面SS延出之延出部SC，減少遮罩膜MF之側面SS之表面粗糙度。又，含鹵素氣體於修整中有助於包含含矽膜之蝕刻對象膜EF之深度方向之蝕刻。
含鹵素氣體例如可為含氟氣體。含氟氣體例如可為選自由NF 3氣體、SF 6氣體、HF氣體及C tH uF v系(t及v為正整數，u為0以上之整數)氣體所組成之群中之至少一種。於一例中，C tH uF v系氣體為CF 4氣體及/或CHF 3氣體。
第1處理氣體中所包含之含有氧、氫及氮中之至少一種元素之氣體於修整中有助於包含有機膜之沈積膜TD或遮罩膜MF之形狀調整。該氣體能夠去除形成於包含有機膜之沈積膜TD之部分TD2的懸突或沈積膜TD之部分TD3。又，該氣體能夠去除自包含有機膜之遮罩膜MF之側面SS延出之延出部SC，減少遮罩膜MF之側面SS之表面粗糙度。又，該氣體能夠於修整中有助於包含有機膜之蝕刻對象膜EF之深度方向之蝕刻。
含有氧、氫及氮中之至少一種元素之氣體例如可為選自由O 2氣體、O 3氣體、CO氣體、CO 2氣體、NO氣體、H 2O、H 2O 2氣體、H 2氣體、N 2及NH 3氣體所組成之群中之至少一種。
第1處理氣體可進而包含含有除了氟以外之鹵素之氣體。此種含有除了氟以外之鹵素之氣體例如可為選自由HBr氣體、HCl氣體、Br 2氣體、Cl 2氣體及HI氣體所組成之群中之至少一種。第1處理氣體可進而包含Ar或He等惰性氣體。
修整可藉由各向異性蝕刻而進行。即，可使修整中之沈積膜TD之部分TD1之蝕刻量(膜厚之減少量)較沈積膜TD之部分TD2或部分TD3之蝕刻量(膜厚之減少量)小。同樣地，亦可使遮罩膜MF之側面SS之蝕刻量較遮罩膜MF之上表面TS之蝕刻量小。各向異性蝕刻可藉由對支持基板W之基板支持器14賦予電偏壓或選擇第1處理氣體而執行。例如，於利用含有氧、氫及氮中之至少一種元素之氣體對包含有機膜之沈積膜TD進行修整之情形時，可藉由對基板支持器14賦予電偏壓而進行各向異性蝕刻。又，例如，於對包含含矽膜之沈積膜TD進行修整之情形時，可藉由使用NF 3氣體等含氟氣體作為第1處理氣體而進行各向異性蝕刻。
(步驟ST4：蝕刻步驟) 於步驟ST4中，使用由第2處理氣體所產生之電漿，對蝕刻對象膜EF進行蝕刻(參照圖6D)。蝕刻對象膜EF係將遮罩膜MF及沈積膜TD1作為遮罩而進行各向異性蝕刻。即，蝕刻對象膜EF係從於開口OP之底面BS露出之部分，向開口OP之深度方向進行各向異性蝕刻。
第2處理氣體可以相對於第1膜TD1及遮罩膜MF選擇性地對蝕刻對象膜EF進行蝕刻之方式進行選擇。於蝕刻對象膜EF為含矽膜之情形時，第2處理氣體可包含含鹵素氣體。含鹵素氣體例如可為含氟氣體。含氟氣體例如可為選自由NF 3氣體、SF 6氣體、HF氣體及C tH uF v系(t及v為正整數，u為0以上之整數)氣體所組成之群中之至少一種。於一例中，C tH uF v系氣體為CF 4氣體及/或CHF 3氣體。第2處理氣體中所包含之含鹵素氣體與第1處理氣體中所包含之含鹵素氣體可相同亦可不同。第2處理氣體可進而包含Ar、He或N 2等惰性氣體及/或H 2氣體。
於蝕刻對象膜EF為有機膜之情形時，第2處理氣體可包含含有氧、氫及氮中之至少一種元素之氣體。該氣體例如可為選自由O 2氣體、O 3氣體、CO氣體、CO 2氣體、NO氣體、H 2O、H 2O 2氣體、H 2氣體、N 2及NH 3氣體所組成之群中之至少一種。第2處理氣體中所包含之含有氧、氫及氮中之至少一種元素之氣體與第1處理氣體中所包含之含有氧、氫及氮中之至少一種元素之氣體可相同亦可不同。第2處理氣體可進而包含Ar或He等惰性氣體。
於本處理方法中，執行步驟ST3中之修整直至蝕刻對象膜EF之一部分被去除。由於蝕刻對象膜EF之一部分被去除，故向遮罩膜MF之開口OP延出之延出部SC變得容易被去除。藉此，能夠在不交替地重複複數次沈積步驟及修整步驟之情況下適當地控制開口OP之尺寸或形狀，或者，一面抑制該重複次數(即抑制處理量之增加)一面適當地控制開口OP之尺寸或形狀。並且，於本處理方法中，將相關遮罩膜MF作為遮罩而對蝕刻對象膜EF進行蝕刻，因此，能夠適當地控制形成於蝕刻對象膜EF之開口之尺寸或形狀。
＜實施例＞ 其次，對本處理方法之實施例及參考例進行說明。本發明並不受以下實施例任何限定。
實施例中之基板W具有旋塗式碳膜(基底膜UF)、含矽抗反射膜(蝕刻對象膜EF)及光阻膜(遮罩膜MF)之積層構造(參照圖6A)。光阻膜之開口圖案為圖4A所示之孔圖案。於實施例中，使用碳化氫系氣體與惰性氣體之混合氣體，藉由PECVD於基板W沈積有機膜(沈積膜TD)(參照圖6B)。繼而，利用使用含鹵素氣體、含氧氣體與惰性氣體之混合氣體(第1處理氣體)之電漿蝕刻，對該有機膜之一部分及光阻膜之一部分進行修整。此時，進行修整，直至含矽抗反射膜之一部分於深度方向上被蝕刻，以去除自側壁SS延出至蝕刻對象膜EF之上表面之一部分的延出部SC(參照圖6C)。
於參考例中，使用具有與實施例中之基板W相同之構造及孔圖案之基板W。於參考例中，交替地重複複數次下述步驟：於光阻膜，使用碳化氫系氣體與惰性氣體之混合氣體，藉由PECVD於基板W沈積有機膜；以及，利用使用含氧氣體與惰性氣體之混合氣體之電漿蝕刻對該有機膜之一部分及光阻膜之一部分進行修整。再者，於參考例中，含矽抗反射膜於深度方向上幾乎未被蝕刻。
將實施例及參考例中之上述處理後之基板W之光阻膜之開口OP之CD(Critical Dimension：尺寸)及LCDU(Local Critical Dimension Uniformity(局部臨界尺寸均勻性)：CD之3σ)之測定結果示於表1。於表1中，CD、LCDU之各值係上述處理後之開口OP之CD及LCDU之測定值除以上述處理前之CD及LCDU之測定值所獲得之值。再者，CD之測定值為平均值。又，T/P(處理量)為上述處理所需之時間(秒)。
[表1]
   實施例 參考例
CD 0.94 0.90
LCDU 0.58 0.75
T/P 42 750
如表1所示，實施例中之測定結果比參考例中之測定結果良好。首先，實施例中之光阻膜之開口之LCDU均較參考例中之光阻膜之開口之LCDU有所改善。又，於實施例中，藉由一次沈積步驟及修整步驟而獲得上述改善效果，與交替地重複複數次沈積及修整之參考例相比，處理量得到大幅度改善。即，實施例與參考例相比，可以於更短時間內進一步改善光阻膜之開口之CD之均勻性。
＜本處理方法之另一例＞ 圖8係表示本處理方法之另一例之流程圖。於本例中，於自步驟ST3(修整步驟)進入步驟ST4(蝕刻步驟)時，進而具有判斷是否滿足所給的條件之步驟ST31。並且，重複步驟ST2(形成沈積膜之步驟)及步驟ST3(修整步驟)直至判斷為滿足該所給的條件。在該點上本例與圖5所示之例不同。
步驟ST31中之所給的條件可酌情決定。例如，所給的條件可為步驟ST2(形成沈積膜之步驟)及步驟ST3(修整步驟)之重複次數。即，可判定該重複次數是否達到預先設定之次數，重複步驟ST2及步驟ST3直至達到該次數。例如，所給的條件亦可為步驟ST3(修整步驟)後之處理後之遮罩膜MF之開口OP之尺寸資料是否處於所需範圍內。即，可於步驟ST(修整步驟)後對遮罩膜MF之開口OP之CD或LCDU進行測定，重複步驟ST2及步驟ST3直至該測定值處於所需範圍內。
再者，開口OP之尺寸可藉由光學測定裝置進行測定。該測定裝置可為圖3所示之基板處理模組PM之一。作為一例，於本處理方法將複數個基板W(例如25片)作為一個單位(以下亦稱作「批次」)進行處理之情形時，可對批次中所包含之基板逐個測定開口OP之尺寸。又，可對一個批次中所包含之特定基板就開口OP之尺寸進行測定，將該測定值作為該特定基板及同一個批次中所包含之其他基板之開口之尺寸。一個批次中所包含之複數個基板之中，成為測定對象之基板亦可為該批次中(a)最初被執行本處理方法之基板、(b)最後被執行本處理方法之基板、或者(c)除了最初及最後以外被執行本處理方法之基板中之任一者。
根據本例，由於在未滿足所給的條件之前不執行蝕刻步驟(步驟ST4)，故能更加適當地控制形成於蝕刻對象膜EF之開口之尺寸或形狀。
本處理方法可於不脫離本發明之範圍及主旨之情況下進行各種變化。例如，本處理方法除了使用電容耦合型之基板處理裝置1執行以外，亦可使用利用感應耦合型電漿或微波電漿等任意電漿源之基板處理裝置而執行。又，本處理方法之沈積步驟、修整步驟及蝕刻步驟可於同一腔室內連續執行，亦可於不同腔室內執行。
1:電漿處理裝置 10:腔室 10s:內部空間 12:腔室本體 12e:排氣口 12g:閘閥 12p:通路 13:支持部 14:基板支持器 16:電極板 18:下部電極 18f:流路 20:靜電吸盤 20p:直流電源 20s:開關 22a:配管 22b:配管 24:氣體供給管線 25:邊緣環 30:上部電極 32:構件 34:頂板 34a:噴氣孔 36:支持體 36a:氣體擴散室 36b:氣體孔 36c:氣體導入口 38:氣體供給管 40:氣體源群 41:流量控制器群 42:閥群 46:防護罩 48:擋板 50:排氣裝置 52:排氣管 62:高頻電源 64:偏壓電源 66:匹配器 68:匹配器 70:電源 80:控制部 BS:底面 CT:控制部 d1:寬度 d2:寬度 EF:蝕刻對象膜 LLM1,LLM2:裝載閉鎖模組 LM:裝載模組 LP1~LP3:裝載埠 MF:遮罩膜 OP:開口 OP1:開口 OP2:開口 PM1~PM6:基板處理室 PS:基板處理系統 SC:延出部 SS:側面 ST1:步驟 ST2:步驟 ST3:步驟 ST4:步驟 TD:沈積膜 TD1:第1部分 TD2:第2部分 TD3:第3部分 TM:搬送模組 TS:上表面 UF:基底膜 W:基板
圖1係概略性地表示電漿處理裝置1之圖。 圖2係表示高頻電力HF及電偏壓之一例之時序圖。 圖3係概略性地表示基板處理系統PS之圖。 圖4A係模式性地表示基板W之一例之圖。 圖4B係模式性地表示基板W之一例之圖。 圖5係表示本處理方法之一例之流程圖。 圖6A係模式性地表示步驟ST1中之處理後之基板W之剖面構造之一例之圖。 圖6B係模式性地表示步驟ST2中之處理後之基板W之剖面構造之一例之圖。 圖6C係模式性地表示步驟ST3中之處理後之基板W之剖面構造之一例之圖。 圖6D係模式性地表示步驟ST4中之處理後之基板W之剖面構造之一例之圖。 圖7係模式性地表示步驟ST2中之處理後之基板W之剖面構造之另一例之圖。 圖8係表示本處理方法之另一例之流程圖。
ST1:步驟
ST2:步驟
ST3:步驟
ST4:步驟

Claims (19)

  1. 一種電漿處理方法，其包括如下步驟： (a)提供基板，上述基板具備蝕刻對象膜及遮罩膜，上述遮罩膜形成於上述蝕刻對象膜之上表面，且具有於上述蝕刻對象膜之上述上表面界定至少一個開口之側面、及自上述側面延出至上述蝕刻對象膜之上述上表面之至少一部分的延出部； (b)於上述遮罩膜之至少上述側面形成沈積膜；以及 (c)使用由第1處理氣體產生之電漿，至少對上述沈積膜之一部分進行蝕刻，減少上述沈積膜之厚度； 上述第1處理氣體包含用以對上述蝕刻對象膜進行蝕刻之氣體， 執行上述(c)直至上述蝕刻對象膜之一部分於深度方向上被蝕刻以去除上述延出部。
  2. 如請求項1之電漿處理方法，其中於上述(b)中形成沈積膜，上述沈積膜於上述遮罩膜之上述側面具有第1部分，且於上述遮罩膜之上表面具有第2部分。
  3. 如請求項2之電漿處理方法，其中於上述(c)中，上述第1部分之蝕刻量較上述第2部分之蝕刻量小。
  4. 如請求項1至3中任一項之電漿處理方法，其中於上述(c)中，對支持上述基板之基板支持器賦予電偏壓。
  5. 如請求項1至4中任一項之電漿處理方法，其中上述蝕刻對象膜為含矽膜，上述沈積膜為有機膜，上述第1處理氣體包含含鹵素氣體以及含有氧、氫及氮中之至少一種元素之氣體。
  6. 如請求項1至4中任一項之電漿處理方法，其中上述蝕刻對象膜為有機膜，上述沈積膜為含矽膜，上述第1處理氣體包含含鹵素氣體以及含有氧、氫及氮中之至少一種元素之氣體。
  7. 如請求項1至4中任一項之電漿處理方法，其中上述蝕刻對象膜為含矽膜，上述沈積膜為含矽膜，上述第1處理氣體包含含鹵素氣體。
  8. 如請求項1至4中任一項之電漿處理方法，其中上述蝕刻對象膜為有機膜，上述沈積膜為有機膜，上述第1處理氣體包含含有氧、氫及氮中之至少一種元素之氣體。
  9. 如請求項5至7中任一項之電漿處理方法，其中上述含鹵素氣體為含氟氣體。
  10. 如請求項9之電漿處理方法，其中上述含氟氣體為選自由NF 3氣體、SF 6氣體、HF氣體及C tH uF v系(t及v為正整數，u為0以上之整數)氣體所組成之群中之至少一種。
  11. 如請求項5、6及8中任一項之電漿處理方法，其中上述含有氧、氫及氮中之至少一種元素之氣體為選自由O 2氣體、O 3氣體、CO氣體、CO 2氣體、H 2氣體、H 2O氣體、H 2O 2氣體、NH 3氣體及NO氣體所組成之群中之至少一種。
  12. 如請求項1至11中任一項之電漿處理方法，其中上述第1處理氣體包含選自由HBr氣體、HCl氣體、Br 2氣體、Cl 2氣體及HI氣體所組成之群中之至少一種。
  13. 如請求項1至12中任一項之電漿處理方法，其中上述遮罩膜為有機膜或含矽膜。
  14. 如請求項1至13中任一項之電漿處理方法，其中上述遮罩膜之上述側面具有凹陷之凹部。
  15. 如請求項1至14中任一項之電漿處理方法，其交替地重複複數次上述(b)與上述(c)。
  16. 如請求項1至15中任一項之電漿處理方法，其進而包括如下步驟：(d)使用由第2處理氣體產生之電漿，將上述遮罩膜及上述沈積膜作為遮罩，對上述蝕刻對象膜進行蝕刻。
  17. 如請求項16之電漿處理方法，其中上述第1處理氣體與上述第2處理氣體包含同種氣體。
  18. 一種電漿處理方法，其包括如下步驟： (a)將基板提供至基板支持器上，上述基板具備蝕刻對象膜及遮罩膜，上述遮罩膜形成於上述蝕刻對象膜之上表面，且具有於上述蝕刻對象膜之上述上表面界定至少一個開口之側面； (b)形成沈積膜，上述沈積膜於上述遮罩膜之上述側面具有第1部分，且於上述遮罩膜之上表面具有第2部分； (c)對上述基板支持器賦予電偏壓，使用由第1處理氣體產生之電漿，至少對上述沈積膜之一部分進行各向異性蝕刻而減少上述沈積膜之厚度；以及 (d)使用由第2處理氣體產生之電漿，將上述遮罩膜及上述沈積膜作為遮罩，對上述蝕刻對象膜進行蝕刻； 於上述(c)中，上述第1部分之蝕刻量較上述第2部分之蝕刻量小，上述第1處理氣體包含用以對上述蝕刻對象膜進行蝕刻之氣體，執行上述(c)直至上述蝕刻對象膜之一部分於深度方向上被蝕刻。
  19. 一種電漿處理裝置， 其具備電漿處理腔室、對上述電漿處理腔室供給處理氣體之氣體供給部、供給用以於上述電漿處理腔室內產生電漿之電力之電源、及控制部； 上述控制部執行如下控制： (a)提供基板，上述基板具備蝕刻對象膜及遮罩膜，上述遮罩膜形成於上述蝕刻對象膜之上表面，且具有於上述蝕刻對象膜之上述上表面界定至少一個開口之側面、及自上述側面延出至上述蝕刻對象膜之上述上表面之至少一部分的延出部； (b)於上述遮罩膜之至少上述側面形成沈積膜； (c)使用由第1處理氣體產生之電漿，至少對上述沈積膜之一部分進行蝕刻而減少上述沈積膜之厚度； 於上述(c)中，上述第1處理氣體包含用以對上述蝕刻對象膜進行蝕刻之氣體，執行上述(c)直至上述蝕刻對象膜之一部分於深度方向上被蝕刻以去除上述延出部。
TW111139408A 2021-11-01 2022-10-18 電漿處理方法及電漿處理裝置 TW202333230A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021178684A JP2023067443A (ja) 2021-11-01 2021-11-01 プラズマ処理方法及びプラズマ処理装置
JP2021-178684 2021-11-01

Publications (1)

Publication Number Publication Date
TW202333230A true TW202333230A (zh) 2023-08-16

Family

ID=86145185

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111139408A TW202333230A (zh) 2021-11-01 2022-10-18 電漿處理方法及電漿處理裝置

Country Status (5)

Country Link
US (1) US20230134436A1 (zh)
JP (1) JP2023067443A (zh)
KR (1) KR20230063309A (zh)
CN (1) CN116072538A (zh)
TW (1) TW202333230A (zh)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9922839B2 (en) 2015-06-23 2018-03-20 Lam Research Corporation Low roughness EUV lithography

Also Published As

Publication number Publication date
JP2023067443A (ja) 2023-05-16
KR20230063309A (ko) 2023-05-09
CN116072538A (zh) 2023-05-05
US20230134436A1 (en) 2023-05-04

Similar Documents

Publication Publication Date Title
KR102402866B1 (ko) 고 종횡비의 구조체들의 콘택 세정
US9911620B2 (en) Method for achieving ultra-high selectivity while etching silicon nitride
US20200118809A1 (en) Selective deposition with atomic layer etch reset
TWI641022B (zh) 於磊晶成長前預清潔基板表面之方法及設備
US20230093011A1 (en) Atomic layer etching of molybdenum
US11658036B2 (en) Apparatus for processing substrate
US20060021704A1 (en) Method and apparatus for etching Si
CN112673457B (zh) 沉积介电材料的方法
CN107017162B (zh) 具有高产量的超高选择比的多晶硅蚀刻
US20230215700A1 (en) Substrate processing method and substrate processing apparatus
EP4325550A1 (en) Substrate processing method
TW202333230A (zh) 電漿處理方法及電漿處理裝置
JP2019009403A (ja) プラズマ処理方法およびプラズマ処理装置
US10685848B2 (en) Workpiece processing method
TWI824939B (zh) 蝕刻方法、電漿處理裝置及基板處理系統
US20230223249A1 (en) Substrate processing method and substrate processing apparatus
US20220356584A1 (en) Substrate processing method and substrate processing apparatus
TW202245056A (zh) 基板處理方法及基板處理裝置
TW202245051A (zh) 基板處理方法及基板處理裝置
JP2023048519A (ja) プラズマ処理方法及びプラズマ処理装置
KR20220029478A (ko) 기판 처리 방법 및 플라즈마 처리 장치