KR100431823B1 - 반도체 소자의 콘택 형성방법 - Google Patents

반도체 소자의 콘택 형성방법 Download PDF

Info

Publication number
KR100431823B1
KR100431823B1 KR10-1999-0063583A KR19990063583A KR100431823B1 KR 100431823 B1 KR100431823 B1 KR 100431823B1 KR 19990063583 A KR19990063583 A KR 19990063583A KR 100431823 B1 KR100431823 B1 KR 100431823B1
Authority
KR
South Korea
Prior art keywords
layer
semiconductor device
etching process
contact
sicn
Prior art date
Application number
KR10-1999-0063583A
Other languages
English (en)
Other versions
KR20010061099A (ko
Inventor
김진웅
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-1999-0063583A priority Critical patent/KR100431823B1/ko
Publication of KR20010061099A publication Critical patent/KR20010061099A/ko
Application granted granted Critical
Publication of KR100431823B1 publication Critical patent/KR100431823B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 반도체 소자의 콘택 형성방법에 관한 것으로, 특히 산화막 식각시 고선택비를 쉽게 확보할 수 있는 SiCN:H 층을 식각 베리어로 사용함으로써 종래의 질화막을 식각 베리어로 사용하는 자기정렬 콘택(SAC) 공정을 사용하는 경우에 비해 공정마진이 넓은 SAC 공정이 가능하여 양산성 확보가 유리하다.

Description

반도체 소자의 콘택 형성방법{Forming method of contact in semiconductor device}
본 발명은 반도체 소자의 콘택 형성방법에 관한 것으로, 특히 산화막 식각 시 산화막에 대한 고 선택비를 쉽게 확보할 수 있는 비정질 SiCN:H 층을 식각 베리어(barrier)로 사용하여 콘택을 형성하는 방법에 관한 것이다.
일반적으로 비트라인 혹은 저장전극 콘택 식각 시 자기정렬 콘택 (Self Align Contact ; 이하 'SAC'라 함) 공정이 널리 사용되고 있다.
그러나 질화막층을 식각 베리어로 사용한 상기 SAC 공정은 고선택비 확보 측면에서 결코 쉬운 공정이라 할 수 없으며, 설령 고 선택비를 확보했다 하더라도 공정 마진 확보에 문제점이 있어 실제 공정에 적용하기는 어려운 실정이다.
따라서 본 발명은 상기한 종래의 문제점을 해결하기 위한 것으로, 본 발명은 산화막 식각 시 산화막에 대한 고 선택비를 쉽게 확보할 수 있는 비정질 SiCN:H 층을 식각 베리어(barrier)로 사용함으로써 공정마진이 충분히 넓은 SAC 공정이 가능하여 양산에 적용할 수 있는 반도체 소자의 콘택 형성방법을 제공하는 것을 목적으로 한다.
도 1 은 본 발명의 방법에 따라 콘택 형성 공정을 설명하기 위한 단면도
<도면의 주요 부분에 대한 부호의 설명>
1 : 반도체 기판 3 : 워드라인
5 : 비정질 SiCN:H 층
7 : 층간 산화막
상기 목적을 달성하기 위한 본 발명의 방법에 따른 반도체 소자의 콘택 형성방법은,
반도체 기판의 상부에 하드마스크층과 스페이서를 구비한 워드라인을 형성하는 단계;전체구조 상부에 SiCN:H 층을 증착하는 단계;
상기 SiCN:H 층의 상부에 ILD 산화막을 형성하는 단계; 및상기 SiCN:H 층을 식각 베리어로 상기 ILD 산화막을 식각하여 자기정렬 콘택 식각 공정을 수행하는 단계를 포함하는 것을 특징으로 한다.
이하 첨부된 도면을 참조하여 본 발명에 대해 상세히 설명하기로 한다.
도 1은 본 발명의 방법에 따라 콘택 형성 공정을 설명하기 위한 단면도이다.
도 1을 참조하면, 반도체 기판(1) 상에 하드마스크층과 스페이서를 구비한 워드라인(3)을 형성한다.
하드마스크층과 스페이서는 산화막으로 형성한다.
다음, 전체구조 상부에 SiCN:H 층(5)을 증착하고, 층간 산화막(Inter Layer Dielectric 산화막; 이하 'ILD 산화막'이라 함)(7)을 그 상부에 증착한다. 그 후 감광막 마스크(미도시)를 형성하여 SAC 식각을 진행한다. 이때 식각 베리어인 상기 SiCN:H 층(5)에 고선택비를 보이는 식각조건을 사용한다.
식각 베리어층인 SiCN:H 층(5)의 형성 공정은 통상적인 방법을 사용해서 형성할 수 있으며 구체적인 설명은 생략한다. SiCN:H 층(5)을 형성할 때, 산소 성분을 포함시킬 수 있다.
상기 ILD 산화막(7)의 식각 공정 시에 C-F 계 가스 플라즈마를 사용하여 SiCN:H 층에 대한 고선택비를 확보하도록 하며, 이때 상기 C-F 계 가스 중 C/F 비가 커 쉽게 고선택비를 확보할 수 있는 C2F6, C3F8, C4F8, C5F8, C4F6중 임의의 어느 하나의 가스를 사용한다. 그리고 상기 C-F 계 가스의 선택비를 증가시킬 목적으로 수소가 포함된 C-H-F 계 가스를 첨가할 수도 있으며, 또한 상기 C-H-F 계 가스로서 SAC 특성을 용이하게 확보할 수 있는 CH3F, CH2F2, C2HF5, C3H2F6중 임의의 어느 하나의 가스를 사용할 수도 있다.
또한, 상기 ILD 산화막(7)의 식각 공정에서 플라즈마의 안정화를 위해 Ar, He를 첨가가스로 사용할 수 있다.상기 ILD 산화막(7)의 식각 공정에서는 식각 베리어로 사용하고 있는 SiCN:H 층(5)을 등방성 식각하여 콘택이 완전이 오픈되도록 한다.
이때, 상기 등방성 식각은 건식 혹은 습식 식각방법으로 할 수 있으며, 상기 등방성 건식식각 공정시 산소를 포함한 가스 플라즈마를 사용하며, 상기 식각 베리어인 SiCN:H 층을 건식 식각한 후 존재하는 폴리머를 등방성 건식식각 방법으로 제거한다. 특히 상기 폴리머 제거를 위한 등방성 건식식각 시 F 혹은 Cl을 포함한 가스 플라즈마를 사용한다.
이상에서 상술한 바와 같이, 산화막 식각시 고선택비를 쉽게 확보할 수 있는 SiCN:H 층을 식각 베리어로 사용하는 본 발명의 방법은 종래의 질화막을 식각 베리어로 사용하는 SAC 공정을 사용하는 경우에 비해 공정마진이 넓은 SAC 공정이 가능하여 양산성 확보가 유리하다.

Claims (12)

  1. 반도체 기판의 상부에 하드마스크층과 스페이서를 구비한 워드라인을 형성하는 단계;
    전체구조 상부에 SiCN:H 층을 증착하는 단계;
    상기 SiCN:H 층의 상부에 ILD 산화막을 형성하는 단계; 및
    상기 SiCN:H 층을 식각 베리어로 상기 ILD 산화막을 식각하여 자기정렬 콘택 식각 공정을 수행하는 단계를 포함하는 반도체 소자의 콘택 형성방법.
  2. 제1항에 있어서,
    상기 SiCN:H 층은 산소 성분을 포함시키는 것을 특징으로 하는 반도체 소자의 콘택 형성방법.
  3. 제1항에 있어서,
    상기 ILD 산화막 식각 공정은 C-F 계 가스 플라즈마를 사용하는 것을 특징으로 하는 반도체 소자의 콘택 형성방법.
  4. 제3항에 있어서,
    상기 C-F 계 가스는 C2F6, C3F8, C4F8, C5F8및 C4F6중 선택된 어느 하나인 것을 특징으로 하는 반도체 소자의 콘택 형성방법.
  5. 제3항에 있어서,
    상기 ILD 산화막 식각 공정은 상기 C-F 계 가스에 C-H-F 계 가스를 첨가하는 것을 특징으로 하는 반도체 소자의 콘택 형성방법.
  6. 제5항에 있어서,
    상기 C-H-F 계 가스는 CH3F, CH2F2, C2HF5및 C3H2F6중 선택된 어느 하나인 것을 특징으로 하는 반도체 소자의 콘택 형성방법.
  7. 제1항에 있어서,
    상기 ILD 산화막 식각 공정은 Ar, He를 첨가가스로 사용하는 특징으로 하는 반도체 소자의 콘택 형성방법
  8. 제1항에 있어서,
    상기 ILD 산화막 식각 공정은 SiCN:H 층을 등방성 식각하여 콘택을 오픈하는 것을 특징으로 하는 반도체 소자의 콘택 형성방법.
  9. 제8항에 있어서,
    상기 등방성 식각 공정은 건식 또는 습식 식각 공정인 것을 특징으로 하는 반도체 소자의 콘택 형성방법.
  10. 제9항에 있어서,
    상기 건식 식각 공정은 산소를 포함한 가스 플라즈마를 사용하여 수행되는 것을 특징으로 하는 반도체 소자의 콘택 형성방법.
  11. 제9항에 있어서,
    상기 건식 식각 공정은 상기 건식 식각 공정에서 발생하는 폴리머를 등방성 건식식각 방법으로 제거하는 공정을 더 포함하는 것을 특징으로 하는 반도체 소자의 콘택 형성방법.
  12. 제11항에 있어서,
    상기 폴리머를 제거하는 등방성 건식식각은 F 혹은 Cl을 포함한 가스 플라즈마를 사용하여 수행되는 것을 특징으로 하는 반도체 소자의 콘택 형성방법.
KR10-1999-0063583A 1999-12-28 1999-12-28 반도체 소자의 콘택 형성방법 KR100431823B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-1999-0063583A KR100431823B1 (ko) 1999-12-28 1999-12-28 반도체 소자의 콘택 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-1999-0063583A KR100431823B1 (ko) 1999-12-28 1999-12-28 반도체 소자의 콘택 형성방법

Publications (2)

Publication Number Publication Date
KR20010061099A KR20010061099A (ko) 2001-07-07
KR100431823B1 true KR100431823B1 (ko) 2004-05-20

Family

ID=19630908

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1999-0063583A KR100431823B1 (ko) 1999-12-28 1999-12-28 반도체 소자의 콘택 형성방법

Country Status (1)

Country Link
KR (1) KR100431823B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100731496B1 (ko) * 2006-08-31 2007-06-21 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100780594B1 (ko) * 2001-11-19 2007-11-29 주식회사 하이닉스반도체 반도체장치의 건식 식각 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100731496B1 (ko) * 2006-08-31 2007-06-21 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조방법

Also Published As

Publication number Publication date
KR20010061099A (ko) 2001-07-07

Similar Documents

Publication Publication Date Title
US6660652B2 (en) Method for fabricating semiconductor device
KR100431823B1 (ko) 반도체 소자의 콘택 형성방법
KR20030049132A (ko) 반도체 소자 제조 방법
KR100431822B1 (ko) 반도체소자의 콘택 형성방법
JP2001127039A (ja) 半導体装置の製造方法
US20070000860A1 (en) Method for fabricating semiconductor device
KR20010045401A (ko) 반도체 소자의 게이트 형성방법
KR20020056013A (ko) 듀얼 다미센 형성방법
KR100668831B1 (ko) 반도체 소자의 랜딩 플러그 폴리 형성방법
KR20000045442A (ko) 반도체소자의 콘택 형성방법
KR100585084B1 (ko) 반도체 소자의 셀프 얼라인 콘택 식각 방법
KR100440076B1 (ko) 반도체소자의 자기정렬적인 콘택 형성방법
KR100844935B1 (ko) 랜딩 플러그 콘택 구조를 가진 반도체 소자 제조방법
KR20010030088A (ko) 절연층 에칭 방법 및 반도체 장치 제조 방법
KR20080001925A (ko) 반도체 소자의 스토리지노드홀 제조 방법
KR970003468A (ko) 반도체소자의 콘택홀 형성방법
KR100338099B1 (ko) 반도체 소자의 제조 방법
KR20070000719A (ko) 반도체 소자의 비트라인콘택 형성방법
KR100431818B1 (ko) 반도체소자의 자기정렬적인 콘택 형성방법
KR100504551B1 (ko) 반도체 소자의 제조방법
KR100792372B1 (ko) 반도체 소자 제조 방법
KR20050002005A (ko) 스토리지 노드 콘택홀 및 비트라인 절연막 스페이서를동시에 형성하는 반도체 소자 제조 방법
KR20020072402A (ko) 반도체 소자의 콘택 플러그 형성방법
KR20010108779A (ko) 탄탈륨산화막 식각장벽을 이용한 반도체 소자의 콘택 형성방법
KR20020058436A (ko) 반도체소자의 콘택홀 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110429

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee