TW462129B - Method of forming a charge storage electrode having a selective hemispherical grains silicon film in a semiconductor device - Google Patents
Method of forming a charge storage electrode having a selective hemispherical grains silicon film in a semiconductor device Download PDFInfo
- Publication number
- TW462129B TW462129B TW088106261A TW88106261A TW462129B TW 462129 B TW462129 B TW 462129B TW 088106261 A TW088106261 A TW 088106261A TW 88106261 A TW88106261 A TW 88106261A TW 462129 B TW462129 B TW 462129B
- Authority
- TW
- Taiwan
- Prior art keywords
- gas
- charge storage
- storage electrode
- forming
- selective
- Prior art date
Links
- 238000003860 storage Methods 0.000 title claims abstract description 47
- 238000000034 method Methods 0.000 title claims abstract description 44
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 34
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 33
- 239000010703 silicon Substances 0.000 title claims abstract description 33
- 239000004065 semiconductor Substances 0.000 title abstract description 8
- 238000005530 etching Methods 0.000 claims abstract description 50
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 36
- 229910052799 carbon Inorganic materials 0.000 claims abstract description 20
- -1 carbon halide Chemical class 0.000 claims abstract description 9
- 239000007789 gas Substances 0.000 claims description 68
- 239000004576 sand Substances 0.000 claims description 11
- 230000002079 cooperative effect Effects 0.000 claims description 7
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 claims description 5
- 238000000137 annealing Methods 0.000 claims description 3
- 229910021419 crystalline silicon Inorganic materials 0.000 claims 1
- 239000011261 inert gas Substances 0.000 claims 1
- 235000015170 shellfish Nutrition 0.000 claims 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 abstract description 11
- 239000003990 capacitor Substances 0.000 abstract description 7
- 238000001312 dry etching Methods 0.000 abstract description 5
- 230000015572 biosynthetic process Effects 0.000 abstract description 4
- 238000004519 manufacturing process Methods 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 44
- 239000010408 film Substances 0.000 description 20
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 238000001878 scanning electron micrograph Methods 0.000 description 9
- 239000010409 thin film Substances 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- 239000013078 crystal Substances 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 239000005388 borosilicate glass Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000012856 packing Methods 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910007264 Si2H6 Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 150000004820 halides Chemical class 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000000376 reactant Substances 0.000 description 1
- 238000009738 saturating Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000005496 tempering Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Drying Of Semiconductors (AREA)
Description
462129 A7 _ B7 五、發明説明(/ ) 發明領域: 本發明係關於一種積體電路之半導體製程,特別是關於 一種利用選擇性半球形晶粒ϊ夕(selective hemispherical grains silicon; HSG silicon)薄膜形成電荷儲存電極 (charge storage electrode)的方法。 發明背景: 當積體電路的集積密度要求不斷提高,使得半導體製程 中的線寬不斷縮減,電容器是否仍能具有足夠的電容量以維 持元件之正常操作特性’是積體電路製程中一直存在的重要 課題之一。 提高電容器之電容値可從兩方面著手進行:一是增加電 容器之電荷儲存電極(即下電極板)的表面積,目前已有許多 利用各種不同之立體結構的電荷儲存電極來增加其表面 積,以增加電容値。然而,此一方法不但在製作電荷儲存電 極時具有高困難度,亦會提高後續製程之困難度。另一是提 高電容器介電層的介電常數,來增加電容値,傳統製程中, DRAM電容器的介電層材質係爲二氧化矽介電材料,爲增加電 容器的介電常數,目前DRAM電容器的介電層材質通常是採 用Γ"氧化砂/氮化政/氧化砂(0N0)」或「氧化砂/氮化砂 (ON)」等複層結構材料,然而其電容値僅有約10左右,仍 無法滿足更高集積密度積體電路之要求。在目前亦有新開發 出之具有高介電常數的材料如:Ta205、dSn—χ)Τι〇3 (即 BST)等’雖然這些材料可具有約3〇〜200左右不等之高介電 常數’但其製程過於繁雜且大多無法實際應用在以矽爲基底 _____.-------裝------訂------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) A4規格(21〇Χ%97公釐) 經濟部智慧財產局員工消費合作社印裂 4 6212 9 A7 B7 五、發明説明(2) 的積體電路量產上。 最近’將半球形晶粒砂(selective hemispherical grains silicon; HSG silicon)薄膜應用於形成電荷儲存電 極之技術0被使用’此一技術可應用在超過256 MG之高集 積密度之半導體元件上,因爲藉由電極表面之HSG薄膜’可 增加兩倍以上之表面積’故可有效增加電容量。傳統製程 中’形成具有HSG之電荷儲存電極的製程包括有一成長HSG 於整個晶β結構表面之步驟’其中該晶圓已形成有電荷儲存 電極接觸孔(contact h〇le),接下來還需進行額外之摻雜、 回蝕刻等步驟’然而’這些增加的步驟將容易造成污染微粒 的殘留,及降低產品良率等問題。 欲解決上述之問題,將HSG薄膜特定長在電荷儲存電極 形成位置上之「選擇性HSG製程」技術已被發展出來’此一 技術需要一乾蝕刻步驟以定義電荷儲存電極,其中使用於所 述乾蝕刻步驟之氣體種類是一重要參數,可決定後續選擇性 HSG製程中之可選擇性(s e 1 ec t i b U i t y)及晶粒大小。尤其, 當使用碳鹵化物(carbon halide)氣體(如GHsCRXHF3, CCh等)時,HSG薄膜可能無法形成,或即使形成也無法有效 地分佈於電荷儲存電極的表面,因爲HSG的晶粒尺寸相當 小。這是因爲碳鹵化物蝕刻氣體中的碳(C)成分會殘留於被 蝕刻之非晶矽層表面及絕緣層表面,而阻礙了後續形成HSG 所需要之晶種(seed)的形成’或是阻礙了晶種形成後砍原子 所需之表面移動。 請參閱圖六A〜B,係爲習知技藝中堆疊式結構之具有選 本紙張尺度適用中國國家標準(CNS ) A4规格(210X%97公釐) ---- J— H I» - n -----Ϊ 訂 n (請先閱讀背面之注意事項再填寫本頁) B7 462129 五、發明说明()) 擇性HSG薄膜之電荷儲存電極的掃瞄式電子顯微鏡 (Scanning Electron Microscope; SEM)圖,HSG薄膜在電荷 儲存電極的上表面成長之情形可參考圖六A,而HSG薄膜在 電荷儲存電極的側表面成長之情形可參考圖六B。如圖六B 所示,由於電荷儲存電極的側表面受到碳鹵化物蝕亥0氣體中 的碳成分殘留物的影響較小,所以可長出具有某種程度晶粒 尺寸的HSG薄膜;然而,如圖六A所示電荷儲存電極的上表 面受到碳鹵化物蝕刻氣體中的碳成分殘留物較大的影響,所 以無法長出理想的的HSG薄膜。 發明之槪述: 本發明之目的是提供一種在半導體元件中形成具有選 擇性半球形晶粒矽之電荷儲存電極的方法,在不增加元件尺 寸下’利用半球形晶粒矽之粗糙表面提供足夠之電容有效面 積。 本發明技術手段之重點在於定義電荷儲存電極時,使用 一般碳鹵化物氣體作爲主要蝕刻氣體,來選擇性蝕刻部分之 非晶较層’然後再利用不含碳之矽蝕刻氣體(如SF6、Cl2+〇2、 HBr等),選擇性蝕刻剩餘部分之非晶矽層,可避免碳成分之 殘留而不會妨礙後續HSG之成長。 本發明可利用以下兩種製程手段來達到前述之目的: (〜)首先在一已完成前段製程並具有接觸孔(cont ac t holes)的晶圓上方形成一非晶矽層;接著,以碳鹵化物氣體 作爲主荽飽刻氣體,選擇性蝕刻部分之所述非晶矽層;再接 著’以不含碳之矽蝕刻氣髓作爲主要蝕刻氣體,選擇性蝕刻 " _ II —-丨 I ________________ 本纸張尺度適用家標準(CNS ) A4規格(210¾297公釐) -------I I 裝-----"訂 ~~ : | 線 (請先閱讀背面之注意事項再填寫本頁)___ 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 五、發明説明(y) 剩餘部分之所述非晶砍層;最後,於部分所述非晶矽層之表 面,選擇性形成一半球形晶粒较層,以完成本發明。 (二)首先在一已完成前段製程並具有接觸孔的晶圓上 方形成一非晶矽層;接著’以不含碳之矽蝕刻氣體作爲主要 蝕刻氣體,選擇性蝕刻部分之所述非晶矽層;最後,於部分 所述非晶矽層之表面,選擇性形成一半球形晶粒砂層,以完 成本發明。 圖式簡要說明: 圖一 A〜E係爲本發明貫施例中形成電荷儲存電極之製程 剖面示意圖。 圖二A〜B係爲本發明實施例中堆疊式結捧之具有選擇性 半球形晶粒矽之電荷儲存電極的SEM圖。 圖三A〜B係爲本發明實施例中圓柱形結構之具有選擇性 半球形晶粒矽之電荷儲存電極的SEM圖。 圖四A〜E係爲在單一型(single type)設備中,一半球 形晶粒矽薄膜長於部分非晶矽層表面的SEM圖。 圖五A〜E係爲在群組型(batch type)設備中,一半球形 晶粒矽薄膜長於部分非晶矽層表面的SEM圖。 圖六A〜B係爲習知技藝中堆疊式結構之具有選擇性半球 形晶粒矽之電荷儲存電極的SEM圖。 圖號說明: 10-基板 11-絕緣層 12-非晶砂層 13·光阻層 發明詳綑說明: ----------^------IT------0 (請先閱讀背面之注意事項再填寫本頁) 本紙張Λ度適用中國國家榡準(CNS ) A4規格(2〗0><冬97公釐) A7 B7 462129 五、發明说明(/") 圖一 A~E係繪示本發明實施例之形成電荷儲存電極的製 程剖面示意圖。 首先,請參考圖一 A,一絕緣層11沉積於一矽基板10 的整個表面,其中所述絕緣層11可爲一單層或複層結構, 其材質可爲摻雜氧化層,如硼磷矽玻璃(Boro-Phospho Silicate Glass; BPSG)、硼砂玻璃(Boro Silicate Glass; BSG)、或憐砂玻璃(Phospho Silicate Glass; PSG)等,或 是非摻雜氧化層’如熱氧化層、高溫氧化層(HTO)等,該絕 緣層11之種類並不影響本發明之重點。 接著,請參考圖一 B,利用微影蝕刻方式於所述絕緣層 11中形成接觸孔(contact holes)。然後,請參考圖一 C, 形成一摻雜非晶砂(doped amorphous silicon)層12於整個 基板結構的表面,所述摻雜非晶矽層12之生成反應物包括 有矽之來源的SiH4或Si2H6氣體等,及摻雜物來源之含有磷 之Ptt氣體;當然,一離子佈植步驟實行於一非摻雜非晶矽 沉積步驟之後,亦是形成所述摻雜非晶政層12之方法。 接著,請參考圖一 D,形成一光阻圖案13於所述非晶 矽層12的表面,以定義電荷儲存電極。再接著,請參考圖 一 E,以所述光阻圖案13爲蝕刻罩幕(mask),對所述非晶矽 層12進行乾蝕刻,以形成電荷儲存電極。其中所述乾蝕刻 包含兩個步驟:第一步驟先以碳鹵化物(carbon halide)氣 體作爲主要蝕刻氣體,選擇性蝕刻部分之所述非晶矽層12, 其中所述碳鹵化物氣體係爲GF6、CF4、CHB或CCU等;第 二步驟再以不含碳之矽蝕刻氣體作爲主要蝕刻氣體,選擇性 ---------*--裝------, I 訂------線 (請先閏讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標车(CNS ) A4規格(2丨0X^97公釐) 452129 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明(‘) 蝕刻剩餘部分之所述非晶矽層12,其中所述不含碳之矽蝕刻 氣體係爲SFe '或Cl2+〇2等。上述之碳鹵化物氣體具有極佳 的蝕刻速率及蝕刻選擇性,而上述之不含碳的矽飩刻氣體則 可防止碳成分抑止後續選擇性HSG薄膜成長的現象。 之後,形成HSG之晶種(seed)以形成HSG薄膜於被圖案 化之非晶砂層12的部分表面,並利用_回火步驟(anneal ing) 使非晶矽層12的部分表面上之矽原子沿表面移動至晶種 處,該回火步驟的溫度約450°C,壓力約爲低於10_4toir之 高真空狀態。 圖二A、B係爲本發明實施例中堆疊式結構之具有選擇 性HSG之電荷儲存電極的SEM圖,係於上述第二蝕刻步驟中 使用SF6氣體的圖一 E剖面之情況。其中圖二A顯示HSG薄 膜長於電荷儲存電極上表面的情形,而圖二B則顯示HSG薄 膜長於電荷儲存電極側表面的情形。如圖二A、B所示,電 荷儲存電極上表面及側表面均確定有足夠晶粒尺寸之HSG, 將圖二A、B比較於習知技藝之圖六A、B,可證明本發明具 有明顯的改善。 圖三A、B係爲本發明實施例中圓柱形結構之具有選擇 性HSG之電荷儲存電極的SEM圖,其中圖三A顯示上述第二 蝕刻步驟中使用SF6氣體之情況,而圖三B則顯示上述第二 蝕刻步驟中使用Ch+〇2氣體之情況。如圖三A、B所示,選擇 性HSG薄膜具有足夠之晶粒尺寸。因此,本發明並不受電荷 儲存電極之形狀的影響。 圖四A~E係爲在HSG成長之單一型設備(single type (清先閱璜背面之ίΐ意事項再嗔寫本頁) -裝- 訂 線 本紙張尺度適用中國國家橾準(CNS ) Α4規格(210Χ》97公釐) 經濟部智慧財產局員工消費合作社印製 4 6 2 12 9 A7 B7 五、發明説明(^)) equipment)中,HSG薄膜長於電荷儲存電極上表面的SEM 圖,係顯示於非晶矽層蝕刻步驟中使用不同蝕刻氣體之情 況。其中圖四A顯示蝕刻步驟中只使用GR氣體之情況,圖 四B顯示蝕刻步驟中只使用CHF3+CF4氣體之情況,圖四C顯 示蝕刻步驟中只使用CHF3+Ar氣體之情況,在上述各情況 下’非晶矽層以習用方式被定義圖案化,圖示中顯示選擇性 HSG薄膜之晶粒尺寸很細小,或幾乎無法形成晶粒。另一方 面’圖四D和E顯示蝕刻步驟中只使用Ch+α氣體之 情況’不同的是,圖示中顯示選擇性HSG薄膜具有足夠大的 晶粒尺寸。 圖五A~E係爲在HSG成長之群組型設備(batch type equipment)中’ HSG薄膜長於電何儲存電極上表面的SEM 圖,係顯示於非晶矽層蝕刻步驟中使用不同蝕刻氣體之情 況。其中圖五A顯示蝕刻步驟中只使用(¾氣體之情況,圖 五B顯示蝕刻步驟中只使用CHF3+CF4氣體之情況,圖五C顯 示蝕刻步驟中只使用CHF3+Ar氣體之情況,在上述各情況 下,非晶矽層以習用方式被定義圖案化,圖示中顯示選擇性 HSG薄膜之晶粒尺寸很細小,或幾乎無法形成晶粒。另一方 面’圖五D和E顯示蝕刻步驟中只使用SF6和Ch+α氣體之 情況,不同的是,圖示中顯示選擇性HSG薄膜具有足夠大的 晶粒尺寸。因此,本發明並不受HSG沉積設備種類的影響。 本發明之另一實施例係於上述二步驟選擇性蝕刻非晶 矽層時,使用HBr氣體取代前述實施例中的SF6. Ch+〇2氣 體’此一實施例中HBr氣體可避免碳成分的殘留,幾乎可達 本纸張尺度適用中國國家標率(CMS ) A4規格(21〇><茁7公釐) -----------裝------II------0 . - (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財4局=>貝工消費合作社印製 4 6 21 2 9 五、發明説明(/ ) 到前述使用SF6或Ch+α氣體之效果,此外,HBr氣體具有極 佳之蝕刻選擇性的優點。 本發明之再一實施例係不採用前述二實施例之二步驟 選擇性to刻非晶矽層,而是採用單一步驟來選擇性蝕刻非晶 矽層,其主要蝕刻氣體係爲SF6、Ch+α或ΗΒΙ·等不含碳成分 之氣體,以利於之後長成HSG薄膜。在此實施例中,蝕刻速 率較前述使用到碳鹵化物氣體之二步驟触刻慢,因此其具有 生產力較差的缺點,但本實施方式亦具有更能確保HSG薄膜 之晶粒尺寸的優點。 綜上所述,對於傳統上限定使用碳鹵化物蝕刻氣體定義 電荷儲存電極而言,本發明具有防止碳鹵化物蝕刻氣體殘留 之碳成分抑止後續選擇性HSG薄膜成長的現象,而且本發明 可確保HSG薄膜具有足夠的晶粒尺寸。因此,本發明可有效 貢獻於高集積密度之半導體元件製程。 以上所述係利用較佳實施例詳細說明本發明,而非限制 本發明的範圍,因此熟知此技藝的人士應能明瞭,適當而作 些微的改變與調整,仍將不失本發明之要義所在,亦不脫離 本發明之精神和範圍,故都應視爲本發明的進一步實施狀 況。謹請貴審查委員明鑑,並祈惠准,是所至禱。 -----.---.--裝------訂------線 (讀先閱讀背面之注意事項再填寫本頁) 本紙張尺度通用中國國家標準(CNS ) A4規格(210X997公釐)
Claims (1)
- 經濟部中央橾隼局貝工消費合作社印製 A8 4 6 2 1 2 9 —-......... cl , D8 六、申請專利0 皆 A : 1. 一種形成具有選擇性半球形晶粒矽(HSG)之電荷儲存電極 的方法,係包括: (a) 在一已完成前段製程並具有接觸孔(contact hoies)的 晶圓上方形成一非晶砂(amorphous silicon)層; (b) 以碳鹵化物(carbon halide)氣體作爲主要齡刻氣體, 選擇性蝕刻部分之所述非晶矽層; (c) 以不含碳之矽蝕刻氣體作爲主要蝕刻氣體,選擇性蝕 刻剩餘部分之所述非晶矽層; (d) 於部分所述非晶矽層之表面,選擇性形成一半球形晶 粒矽(HSG)層。 2. 如申請專利範圍第1項所述形成具有選擇性半球形晶粒矽 之電荷儲存電極的方法,其中所述不含碳之砂蝕刻氣體係 至少包含SF6氣體、Ch4〇2氣體及HBr氣體其中之一。 3. 如申請專利範圍第1項所述形成具有選擇性半球形晶粒砂 之電荷儲存電極的方法,其中所述碳鹵化物氣體係至少包 含C2F6氣體、CF4氣體、CHF3氣體及CCU氣體其中之一。 4. 如申請專利範圍第1項所述形成具有選擇性半球形晶粒矽 之電荷儲存電極的方法,其中所述碳鹵化物氣體更可與一 惰性氣體共同使用作爲(b)步驟中之蝕刻氣體。 5. 如申請專利範圍第1項所述形成具有選擇性半球形晶粒砂 之電荷儲存電極的方法,其中所述(d)步驟之後更包含一 退火Unneal ing)製程,其製程壓力不超過1〇4 torr,而 製程溫度至少450°〇 -----------裝——----訂 線 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) A4規格(210X07公釐) A8 B8 C8 D8 4621 2 y 六、申請專利範圍 6. —種形成具有選擇性半球形晶粒矽(HSG)之電荷儲存電極 的方法,係包括: (a) 在一已完成前段製程並具有接觸孔(contact hoies)的 晶圓上方形成一非晶政(amorphous silicon)層; (b) 以不含碳之矽蝕刻氣體作爲主要蝕刻氣體,選擇性蝕 刻部分之所述非晶矽層; (c) 於部分所述非晶矽層之表面,選擇性形成一半球形晶 粒砂(HSG)層。 7. 如申請專利範圍第ό項所述形成具有選擇性半球形晶粒矽 之電荷儲存電極的方法,其中所述不含碳之矽蝕刻氣體係 至少包含SF6氣體、Cl2+〇2氣體及HBr氣體其中之一。 8 ·如申請專利範圍第6項所述形成具有選擇性半球形晶粒政 之電荷儲存電極的方法,其中所述(c)步驟之後更包含一 退火(annealing)製程,其製程壓力不超過l〇_4torr,而製 程溫度至少450°C。 -I n n II II -- n n I In i ; n n J~. I 線 (請先閲讀背面之注項再填寫本頁) 經濟部中央標準局負工消費合作社印製 本紙張尺度適用中國國家標準(CNS } A4規格(210Χ^9丨7公釐)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980014388A KR100265329B1 (ko) | 1998-04-22 | 1998-04-22 | 반도체 장치의 선택적 반구형 실리콘 그레인전하저장전극 형성방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW462129B true TW462129B (en) | 2001-11-01 |
Family
ID=19536582
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW088106261A TW462129B (en) | 1998-04-22 | 1999-04-20 | Method of forming a charge storage electrode having a selective hemispherical grains silicon film in a semiconductor device |
Country Status (4)
Country | Link |
---|---|
US (1) | US6200877B1 (zh) |
JP (1) | JP3057084B2 (zh) |
KR (1) | KR100265329B1 (zh) |
TW (1) | TW462129B (zh) |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4680085A (en) * | 1986-04-14 | 1987-07-14 | Ovonic Imaging Systems, Inc. | Method of forming thin film semiconductor devices |
JP2626913B2 (ja) * | 1988-07-29 | 1997-07-02 | 三菱電機株式会社 | シリコン表面の処理方法 |
US5623243A (en) * | 1990-03-20 | 1997-04-22 | Nec Corporation | Semiconductor device having polycrystalline silicon layer with uneven surface defined by hemispherical or mushroom like shape silicon grain |
US5366917A (en) | 1990-03-20 | 1994-11-22 | Nec Corporation | Method for fabricating polycrystalline silicon having micro roughness on the surface |
US5445712A (en) * | 1992-03-25 | 1995-08-29 | Sony Corporation | Dry etching method |
KR0131743B1 (ko) * | 1993-12-28 | 1998-04-15 | 김주용 | 디램셀의 저장전극 형성방법 |
US5639689A (en) * | 1993-12-29 | 1997-06-17 | Hyundai Electronics Industries Co., Ltd. | Method for fabricating storage electrode of semiconductor device |
JP2817645B2 (ja) | 1995-01-25 | 1998-10-30 | 日本電気株式会社 | 半導体装置の製造方法 |
US5665622A (en) | 1995-03-15 | 1997-09-09 | International Business Machines Corporation | Folded trench and rie/deposition process for high-value capacitors |
US5547892A (en) * | 1995-04-27 | 1996-08-20 | Taiwan Semiconductor Manufacturing Company | Process for forming stacked contacts and metal contacts on static random access memory having thin film transistors |
KR100194789B1 (ko) * | 1995-12-16 | 1999-06-15 | 김영환 | 반도체 소자의 폴리머 제거 방법 |
KR100224707B1 (ko) * | 1995-12-23 | 1999-10-15 | 윤종용 | 반도체 장치 커패시터의 제조방법 |
US5702968A (en) | 1996-01-11 | 1997-12-30 | Vanguard International Semiconductor Corporation | Method for fabricating a honeycomb shaped capacitor |
US5741741A (en) * | 1996-05-23 | 1998-04-21 | Vanguard International Semiconductor Corporation | Method for making planar metal interconnections and metal plugs on semiconductor substrates |
US5618747A (en) | 1996-06-03 | 1997-04-08 | Industrial Technology Research Institute | Process for producing a stacked capacitor having polysilicon with optimum hemispherical grains |
-
1998
- 1998-04-22 KR KR1019980014388A patent/KR100265329B1/ko not_active IP Right Cessation
-
1999
- 1999-04-20 US US09/294,348 patent/US6200877B1/en not_active Expired - Lifetime
- 1999-04-20 TW TW088106261A patent/TW462129B/zh not_active IP Right Cessation
- 1999-04-22 JP JP11114406A patent/JP3057084B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
KR19990080850A (ko) | 1999-11-15 |
KR100265329B1 (ko) | 2000-09-15 |
US6200877B1 (en) | 2001-03-13 |
JP3057084B2 (ja) | 2000-06-26 |
JP2000012807A (ja) | 2000-01-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7432152B2 (en) | Methods of forming HSG layers and devices | |
JP4111427B2 (ja) | 半導体素子のキャパシタ製造方法 | |
KR100416602B1 (ko) | 스택형 캐패시터의 제조 방법 | |
US5656529A (en) | Method for manufacturing highly-integrated capacitor | |
US20060024907A1 (en) | Method of forming a capacitor | |
JP2937395B2 (ja) | 半導体素子 | |
US6933193B2 (en) | Method of forming a capacitor | |
US5670405A (en) | Method of making a tooth shaped capacitor using ion implantation | |
US5670406A (en) | Method of making a tooth shaped capacitor | |
TW462129B (en) | Method of forming a charge storage electrode having a selective hemispherical grains silicon film in a semiconductor device | |
TW411589B (en) | Method of manufacturing capacitor bottom electrode and structure thereof | |
JP2001516510A (ja) | 記憶コンデンサを持つ半導体装置及びこのような装置の製造方法 | |
KR100677773B1 (ko) | 반도체 소자의 캐패시터 형성방법 | |
JP2001223343A (ja) | キャパシタの下部電極及びその製造方法 | |
JP3173481B2 (ja) | スタック電極を有する半導体装置及びその製造方法 | |
TW408486B (en) | The manufacture method of crown shape capacitor with rough surface | |
KR100384841B1 (ko) | 반구형실리콘그레인을 이용한 반도체 소자의 캐패시터형성방법 | |
KR100384843B1 (ko) | 캐패시터의 제조 방법 | |
KR100431739B1 (ko) | 반도체소자의 캐패시터 제조방법 | |
JP3149820B2 (ja) | 半導体素子の製造方法 | |
TW410466B (en) | Manufacturing method for crown capacitor | |
JPH1140774A (ja) | 半導体装置の製造方法 | |
KR100622611B1 (ko) | 표면적이 증가된 캐패시터 및 그 제조 방법 | |
KR100689678B1 (ko) | 캐패시터 및 그의 제조 방법 | |
TW392341B (en) | Method for forming multi-fin and multi-cylinder capacitor of high density DRAM |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |